[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20080002537A - 반도체소자의 깊은 콘택홀 형성 방법 - Google Patents

반도체소자의 깊은 콘택홀 형성 방법 Download PDF

Info

Publication number
KR20080002537A
KR20080002537A KR1020060061424A KR20060061424A KR20080002537A KR 20080002537 A KR20080002537 A KR 20080002537A KR 1020060061424 A KR1020060061424 A KR 1020060061424A KR 20060061424 A KR20060061424 A KR 20060061424A KR 20080002537 A KR20080002537 A KR 20080002537A
Authority
KR
South Korea
Prior art keywords
contact hole
etching
forming
semiconductor device
plasma
Prior art date
Application number
KR1020060061424A
Other languages
English (en)
Inventor
정진기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060061424A priority Critical patent/KR20080002537A/ko
Publication of KR20080002537A publication Critical patent/KR20080002537A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 콘택홀 상부에서 발생하는 보잉을 억제할 수 있는 깊은 콘택홀 형성 방법을 제공하기 위한 것으로, 본 발명의 콘택홀 형성 방법은 절연막을 형성하는 단계; 상기 절연막 상에 식각마스크를 형성하는 단계; 상기 식각마스크를 이용하여 상기 절연막을 식각하여 콘택홀을 형성하는 단계; 상기 콘택홀의 상부를 노출시키도록 상기 식각마스크의 일부를 식각하는 단계; 및 상기 노출된 콘택홀의 상부를 추가로 식각하는 단계를 포함하고, 상술한 본 발명은 고종횡비의 깊은 콘택홀 식각시 발생하는 보잉을 제거하므로써 후속 물질들의 증착후에도 보이드가 형성되는 것을 억제하여 콘택홀의 저항을 안정적으로 확보할 수 있는 효과가 있다.
콘택홀, 보이드, 보잉, 저항, 와인글래스

Description

반도체소자의 깊은 콘택홀 형성 방법{METHOD FOR FORMING DEEP CONTACT HOLE IN SEMICONDUCTOR DEVICE}
도 1은 종래기술에 따른 깊은 콘택홀 형성 방법을 간략히 도시한 도면.
도 2는 보잉현상으로 발생하는 보이드를 나타낸 도면.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 깊은 콘택홀 형성 방법을 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명
21 : 전도성물질 22 : 절연막
23 : 식각마스크 24 : 콘택홀
B : 보잉
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 깊은 콘택홀(Deep contact hole) 형성 방법에 관한 것이다.
반도체소자의 DRAM에서 캐패시터를 콘케이브(Concave) 구조로 진행할 때에 후속 금속배선의 콘택(M1C) 식각시 식각 깊이(Etch depth)가 증가하고, 이로 인해 식각시간(Etch time)이 증가하게 된다. 이와 같이 깊은 식각깊이를 갖는 콘택홀을 깊은 콘택홀(Deep contact hole)이라 하며, 통상적으로 깊은 콘택홀은 식각깊이가 20000Å 이상인 경우이다.
도 1은 종래기술에 따른 깊은 콘택홀 형성 방법을 간략히 도시한 도면이다.
도 1을 참조하면, 전도성물질(11) 상부에 층간 절연을 위한 절연막(12)을 형성한다.
이어서, 포토마스크 작업을 통해 M1C 콘택마스크(13)를 형성한다.
이어서, M1C 콘택마스크를 이용하여 절연막(12)을 식각하는 M1C 식각을 진행한다. 이때, M1C 식각은 식각깊이가 큰 고종횡비(High aspect ratio) 식각이 되고, 절연막(22) 식각에 의해 전도성물질(11)의 일부 표면을 노출시키는 콘택홀(14)이 형성된다.
도 1의 종래기술에서 전도성물질(11)은 캐패시터의 상부전극이 될 수 있고, 또한 비트라인, 또는 주변회로영역의 트랜지스터의 소스/드레인 및 게이트전극이 될 수 있다. 그리고, 캐패시터를 콘케이브 구조로 형성하면 절연막(12)은 그 두께가 매우 증가하게 된다.
그러나, 종래기술은 두꺼운 절연막(12)을 식각하여 콘택홀을 형성해야 하므로, 보잉(Bowing, B)을 피할 수 없다. 여기서, 보잉(B)은 콘택홀(14)의 측벽 상부에서 일정 부분 함몰되는 현상으로서 이는 식각시 스캐터링(Scattering)이 이 부분 에서 많이 발생하기 때문에 발생한다.
도 2는 보잉현상으로 발생하는 보이드를 나타낸 도면으로서, 36000Å의 깊이를 마스크(DICD=155nm)를 이용하여 산화막 식각하여 콘택홀을 형성한 경우이다.
도 2를 참조하면, 배리어메탈(Ti/TiN, 15)과 플러그 텅스텐(W, 16)을 차례로 증착한 다음 텅스텐에치백을 실시한다. 이어서, 알루미늄(17)을 증착한다.
위와 같은 도 2에 따르면, 보잉이 발생된 상태에서 후속 공정을 진행하면 텅스텐 및 금속배선이 되는 알루미늄의 증착 불량(예, 보이드('V'))을 일으켜 M1C의 콘택저항에 악영향을 미친다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 콘택홀 상부에서 발생하는 보잉을 억제할 수 있는 깊은 콘택홀 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 콘택홀 형성 방법은 절연막을 형성하는 단계; 상기 절연막 상에 식각마스크를 형성하는 단계; 상기 식각마스크를 이용하여 상기 절연막을 식각하여 콘택홀을 형성하는 단계; 상기 콘택홀의 상부를 노출시키도록 상기 식각마스크의 일부를 식각하는 단계; 및 상기 노출된 콘택홀의 상부를 추가로 식각하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 깊은 콘택홀 형성 방법을 도시한 도면이다.
도 3a에 도시된 바와 같이, 전도성물질(21) 상부에 층간 절연을 위한 절연막(22)을 형성한다. 여기서, 절연막(22)은 질화막(22A)과 산화막(22B)의 적층일 수 있다.
이어서, 포토마스크 작업을 통해 M1C 식각마스크(23)를 형성한다. 이때, M1C 식각마스크(23)는 감광막으로 형성하거나 비정질카본(Amorphous carbon)과 같이 탄소가 함유되어 있는 모든 재료도 사용이 가능하다. 감광막도 탄소가 함유되어 있다.
이어서, M1C 식각마스크(23)를 이용하여 절연막(22)을 식각하는 M1C 식각을 진행한다. 이때, 절연막(22) 식각에 의해 전도성물질(21)의 일부 표면을 노출시키는 콘택홀(24)이 형성된다. 콘택홀 형성을 위한 M1C 식각은 불소(Fluorine)에 대한 탄소(Carbon)의 비율(C/F)이 높은 가스를 사용하여 진행한다. 예컨대, 불소에 대한 탄소의 비율이 높은 가스는 C4F8, C4F6 가스를 사용하여 산화막(22B)과 질화막(22A)을 식각한다.
위와 같이 M1C 식각을 진행하게 되면 콘택홀(24)의 상부에 보잉('B')이 발생 되는 것을 피할 수 없다.
본 발명은 보잉을 제거하고자 보잉이 발생된 지역의 산화막을 추가로 식각한다.
도 3b에 도시된 바와 같이, 산소 플라즈마(O2 plasma)를 이용한 플라즈마처리를 진행하여 M1C 식각마스크(23)로 사용된 감광막을 부분 식각한다.
이때, 콘택홀(24)의 입구 주변의 감광막이 제거되어 보잉(B)이 발생된 산화막(22B)이 드러나게 된다.
바람직하게, 산소플라즈마를 이용한 플라즈마처리시 기판온도는 -30∼70℃, 공정압력은 5∼50mT에서 진행하고, 산소의 유량은 20∼200sccm 범위에서 사용하며 플라즈마 발생을 위한 파워는 200∼1000W 범위에서 사용한다.
그리고, 산소가스에 N2, NH3, H2, CF4 등의 가스들을 혼합해서 사용할 수도 있는데, 이때는 산소가스를 포함한 혼합 가스의 총 유량을 적어도 200sccm 이하로 한다.
도 3c에 도시된 바와 같이, 콘택홀(24)의 상부에서 드러난 산화막(22B)을 예정타겟으로 플라즈마식각한다.
이 플라즈마식각 과정에서 드러난 산화막의 식각은 제1방법으로서 M1C 식각시의 조건과 동일한 식각조건으로 진행하며, 이로써 보잉을 제거할 수 있다. 즉, 불소(Fluorine)에 대한 탄소(Carbon)의 비율(C/F)이 높은 가스 C4F8, C4F6 가스를 사용하여 식각을 진행한다.
제2방법으로는 비활성가스를 이용하여 플라즈마식각한다. 이때, 비활성가스는 아르곤가스를 사용하는데, 이로써 아르곤 플라즈마를 사용하여 물리적스퍼터링 방법으로 콘택홀의 상부에 드러난 산화막을 식각하는 것이다. 아르곤플라즈마 특성이 드러난 최상부의 산화막의 첨점부분의 식각속도를 빠르게 하기 때문이다.
따라서, 본 발명은 플라즈마식각을 통해 콘택홀(24) 상부의 보잉이 발생된 첨점 부분을 추가로 플라즈마식각공정을 통해 제거하므로써 보잉을 제거한 콘택홀(24A)이 완성된다. 더불어, 보잉 제거를 통해 콘택홀(24A)이 입구가 넓은 와인글래스(Wine glass) 형태가 되도록 한다.
이처럼, 와인글래스 형태의 콘택홀(24A)을 형성하면 후속 물질들의 갭필특성이 더욱 좋아져 보이드 발생이 억제된다.
도 3d에 도시된 바와 같이, 감광막스트립을 진행하여 남아있는 M1C 콘택마스크(23)를 제거한다.
이후, 보잉이 제거된 콘택홀(24)에 배리어메탈(Ti/TiN, 25)과 플러그 텅스텐(W, 26)을 차례로 증착한 다음 텅스텐에치백을 실시한다.
이어서, 알루미늄(Al, 27)을 증착한다. 이때, 콘택홀의 보잉을 제거한 상태이므로 플러그 텅스텐 및 알루미늄 증착후에도 보이드가 발생하지 않는다.
상술한 실시예에서는 콘택홀 형성을 위한 식각마스크로 탄소를 함유한 감광막 또는 비정질카본을 사용한 경우를 예로 들었으나, 본 발명은 식각마스크로 폴리실리콘을 사용하는 경우에도 적용이 가능하다.
폴리실리콘을 식각마스크로 사용한 경우의 보잉을 제거하는 방법을 살펴보면 다음과 같다.
먼저, 폴리실리콘을 식각마스크로 사용하여 콘택홀을 형성한 후에 폴리실리콘의 일부를 선택적으로 식각하여 콘택홀 상부의 산화막을 노출시킨다. 이때, 폴리실리콘의 일부를 식각할 때 플라즈마식각을 이용하며, HBr와 Cl2가 포함되어 있는 혼합 플라즈마를 사용한다.
이후, 보잉 제거를 위한 플라즈마식각은 제1방법으로서 콘택홀 식각시의 조건과 동일한 식각조건으로 진행하며, 이로써 보잉을 제거할 수 있다. 즉, 불소(Fluorine)에 대한 탄소(Carbon)의 비율(C/F)이 높은 가스 C4F8, C4F6 가스를 사용하여 식각을 진행한다. 제2방법으로는 비활성가스를 이용하여 플라즈마식각한다. 이때, 비활성가스는 아르곤가스를 사용하는데, 이로써 아르곤 플라즈마를 사용하여 물리적스퍼터링 방법으로 콘택홀의 상부에 드러난 산화막을 식각하는 것이다. 아르곤플라즈마 특성이 드러난 최상부의 산화막의 첨점부분의 식각속도를 빠르게 하기 때문이다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 고종횡비의 깊은 콘택홀 식각시 발생하는 보잉을 제거하므로써 후속 물질들의 증착후에도 보이드가 형성되는 것을 억제하여 콘택홀의 저항을 안정적으로 확보할 수 있는 효과가 있다.

Claims (13)

  1. 절연막을 형성하는 단계;
    상기 절연막 상에 식각마스크를 형성하는 단계;
    상기 식각마스크를 이용하여 상기 절연막을 식각하여 콘택홀을 형성하는 단계;
    상기 콘택홀의 상부를 노출시키도록 상기 식각마스크의 일부를 식각하는 단계; 및
    상기 노출된 콘택홀의 상부를 추가로 식각하는 단계
    를 포함하는 반도체소자의 콘택홀 형성 방법.
  2. 제1항에 있어서,
    상기 노출된 콘택홀의 상부를 추가로 식각하는 단계는,
    플라즈마식각으로 진행하는 반도체소자의 콘택홀 형성 방법.
  3. 제2항에 있어서,
    상기 플라즈마식각은,
    불소에 대한 탄소의 비율(C/F)이 높은 가스를 사용하는 반도체소자의 콘택홀 형성 방법.
  4. 제3항에 있어서,
    상기 불소에 대한 탄소의 비율이 높은 가스는, C4F8 또는 C4F6 가스를 사용하는 반도체소자의 콘택홀 형성 방법.
  5. 제2항에 있어서,
    상기 플라즈마식각은, 비활성가스를 이용하는 반도체소자의 콘택홀 형성 방법.
  6. 제5항에 있어서,
    상기 비활성가스는 아르곤가스를 사용하는 반도체소자의 콘택홀 형성 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 식각마스크는, 감광막 또는 비정질카본으로 형성하는 반도체소자의 콘 택홀 형성 방법.
  8. 제7항에 있어서,
    상기 식각마스크의 일부를 식각하는 단계는,
    산소플라즈마를 이용한 플라즈마처리로 진행하는 반도체소자의 콘택홀 형성 방법.
  9. 제8항에 있어서,
    상기 산소플라즈마를 이용한 플라즈마처리는,
    기판온도는 -30∼70℃, 공정압력은 5∼50mT에서 진행하고, 산소의 유량은 20∼200sccm 범위에서 사용하며 플라즈마 발생을 위한 파워는 200∼1000W 범위에서 사용하는 반도체소자의 콘택홀 형성 방법.
  10. 제9항에 있어서,
    상기 산소플라즈마를 이용한 플라즈마처리는,
    상기 산소가스에 N2, NH3, H2 또는 CF4 중에서 선택된 어느 하나의 가스를 혼 합하여 사용하는 반도체소자의 콘택홀 형성 방법.
  11. 제10항에 있어서,
    상기 산소가스를 포함한 혼합 가스의 총 유량을 적어도 200sccm 이하로 하는 반도체소자의 콘택홀 형성 방법.
  12. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 식각마스크는, 폴리실리콘으로 형성하는 형성하는 반도체소자의 콘택홀 형성 방법.
  13. 제12항에 있어서,
    상기 식각마스크의 일부를 식각하는 단계는,
    HBr와 Cl2가 포함되어 있는 혼합 플라즈마를 사용하는 반도체소자의 콘택홀 형성 방법.
KR1020060061424A 2006-06-30 2006-06-30 반도체소자의 깊은 콘택홀 형성 방법 KR20080002537A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060061424A KR20080002537A (ko) 2006-06-30 2006-06-30 반도체소자의 깊은 콘택홀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060061424A KR20080002537A (ko) 2006-06-30 2006-06-30 반도체소자의 깊은 콘택홀 형성 방법

Publications (1)

Publication Number Publication Date
KR20080002537A true KR20080002537A (ko) 2008-01-04

Family

ID=39214312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060061424A KR20080002537A (ko) 2006-06-30 2006-06-30 반도체소자의 깊은 콘택홀 형성 방법

Country Status (1)

Country Link
KR (1) KR20080002537A (ko)

Similar Documents

Publication Publication Date Title
US7670891B2 (en) Method of manufacturing semiconductor device
US20220020642A1 (en) Ald (atomic layer deposition) liner for via profile control and related applications
KR20080060376A (ko) 반도체 소자의 제조방법
KR100772681B1 (ko) 반도체 소자의 스토리지노드콘택홀 형성 방법
KR100695484B1 (ko) 반도체 소자의 콘택 형성 방법
US7341955B2 (en) Method for fabricating semiconductor device
KR20080002537A (ko) 반도체소자의 깊은 콘택홀 형성 방법
KR100282416B1 (ko) 반도체소자의제조방법
KR101004526B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR100597090B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100321733B1 (ko) 금속 비트라인 산화방지용 질화막을 적용한 반도체 소자제조방법
KR100900773B1 (ko) 반도체 소자의 콘택홀 제조방법
KR20040059981A (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법
KR20070096600A (ko) 반도체 소자의 제조방법
KR100643567B1 (ko) 반도체 메모리 소자의 랜딩 플러그 콘택 형성 방법
KR100755073B1 (ko) 반도체 소자의 콘택 홀 형성 방법
KR101019704B1 (ko) 반도체 소자의 제조 방법
US7842608B2 (en) Method for manufacturing semiconductor device having via plug
KR100849773B1 (ko) 반도체 소자의 제조 방법
KR100744673B1 (ko) 반도체 소자의 스토리지노드홀 제조 방법
KR20080084280A (ko) 반도체 소자의 게이트 형성 방법
KR20070066460A (ko) 반도체 소자의 스토리지노드홀 형성 방법
KR20090030507A (ko) 반도체 소자의 제조방법
KR20060010917A (ko) 반도체 소자 제조 방법
KR20010005182A (ko) 반도체소자의 폴리사이드 배선 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination