KR20030093715A - 반도체소자 제조 방법 - Google Patents

Abstract

본 발명은 반도체소자 제조방법에 관한 것으로, 특히 콘택 형성시 발생하는 메탈성 폴리머를 효과적으로 제거할 수 있는 반도체소자 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 텅스텐을 포함하는 제1메탈층 상의 피식각층을 고선택비의 식각조건으로 선택적으로 식각하여 제1메탈층 표면을 노출시키는 콘택홀을 형성하는 단계; 및 상기 식각 공정에서 발생하여 상기 콘택홀 저면에 잔류하는 텅스텐을 함유한 폴리머를 제거하기 위해 SF₆를 포함하는 가스를 이용한 후식각처리(PET)를 실시하는 단계를 포함하는 반도체소자 제조방법을 제공한다.

또한 본 발명은, 알루미늄, 티타늄 및 티타늄질화막으로 이루어진 그룹으로부터 선택된 적어도 하나를 포함하는 제2메탈층 상의 피식각층을 고선택비의 식각조건으로 선택적으로 식각하여 제2메탈층 표면을 노출시키는 콘택홀을 형성하는 단계; 및 상기 식각 공정에서 발생하여 상기 콘택홀 저면에 잔류하는 알루미늄 또는 티타늄을 함유한 폴리머를 제거하기 위해 Cl₂를 포함하는 가스를 이용한 후식각처리(PET)를 실시하는 단계를 포함하는 반도체소자 제조방법을 제공한다.

Description

반도체소자 제조 방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}

본 발명은 반도체소자 제조방법에 관한 것으로 특히, 콘택 식각 후 콘택 저면에 축적될 수 있는 메탈성 폴리머를 제거하기에 적합한 후식각처리(Post Etch Treatment; 이하 PET라 함)에 관한 것이다.

반도체 소자의 집적도가 증가함에 따라 미세 패턴의 제조가 매우 중요하게 되었다. 특히, 포토레지스트를 이용한 패턴 형성 공정 자체의 마진과 오버래이의 정확도(Overlay accuracy)를 안정적으로 확보하기 위해 도입된 SAC(Self Align Contact) 공정은 패턴 형성을 함에 있어서 별도의 마스크를 사용하지 않고 이미 증착된 물질을 이용하여 식각을 하는 방식으로 비용 감소에 큰 역할을 하는 것으로, SAC 공정 자체는 여러가지 방법을 사용하고 있으나 대표적인 방법으로는 질화막을 식각방지막으로 사용한다. 예컨대, 반도체 소자를 구성하는 일련의 하지 구조 상에 게이트전극 형성을 포함한 일련의 공정을 진행한 다음에, 층간절연막을 증착하고 포토레지스트 패턴을 형성한 다음, 포토레지스트 패턴을 식각마스크로 사용하여 층간절연막을 식각하여 게이트전극 사이의 기판내의 활성층을 오픈시킬 때, 산화막 계열의 층간절연막과 게이트전극 상부의 식각방지막인 질화막과의 식각선택비 차에 의해 경사를 갖는 콘택홀을 형성하는 것이다.

한편, 고집적화 되어가는 반도체 소자의 제조 공정 상의 요구에 부응하기 위해서는 좁은 면적에 보다 많은 수의 소자를 집적화시켜야 함이 요구되어지는 바, 이에따라 기판의 수직적인 배열 즉, 다층구조의 소자 배열이 보편화되었다. 따라서, 전술한 SAC 공정시 식각 타겟은 점점 증가하는 반면 오픈되어야 하는 콘택 영역은 더욱 좁아지게 되는 것은 당연한 결과이며, 이러한 콘택 영역의 오픈 결함을 최소화시키고자하는 노력이 식각 및 노광 장비, 식각 가스 등 다양한 방면에서 이루어지고 있다.

도 1은 스토리지노드 콘택 플러그 형성을 위한 LPC2의 SAC 공정이 완료된 반도체소자를 도시한 개략적인 단면도이다.

도 1을 참조하면, 기판(10) 상에 게이트산화막(11)과 게이트전극(12) 및 하드마스크(13)를 구비하는 게이트전극패턴이 형성되어 있으며, 이웃하는 게이트전극패턴 사이의 기판(10)에 소스/드레인접합 등의 불순물 확산영역(15)이 형성되어 있고, 제1층간절연막(16)을 관통하여 불순물 확산영역(15)에 콘택된 플러그(17)가 형성되어 있다. 이러한 플러그(17)가지의 형성 공정은 불순물 확산영역(15)과 소자간의 연결을 위한 것으로 통상 LPC1 공정이라 하며, 비트라인 등의 형성 공정을 완료한 후 제2층간절연막(18)을 선택적으로 식각하여 콘택홀(X)을 형성하는 예컨대, 스토리지노드 콘택을 위한 LPC2 공정을 실시한다.

한편, 전술한 바와 같은 반도체소자의 고집적화에 따라 SAC 공정에서의 식각타겟은 점차 증가하는 반면 콘택영역은 점차 감소하게 되므로, 깊은 콘택홀(Deep contact hole)을 형성하는 경우 콘택홀(X) 저면에 하부 물질 즉, 플러그(17)를 이루는 물질에 의한 비휘발성 폴리머(19)가 발생하여 재증착(Re-deposition)됨으로써 전기적 단락 문제를 일으킬 수 있다.

이와 같은 현상을 방지하기 위하여 콘택 식각 후에 적용하는 공정이 전술한 PET이다. 일반적으로 다양한 종류의 가스를 이용하여 플라즈마를 형성하고 이를 이용하여 PET를 적용한다. 그 주요 가스로는 CF₄, O₂또는 Ar이 통상적으로 사용되었다.

반면, 최근 콘택 깊이가 보다 깊어지고, 그 하부 영역이 점차 좁아짐에 따라전술한 가스만으로는 콘택홀(X) 저면에 쌓이는 폴리머를 충분히 제거하지 못하는 상황이 종종 발생하고 있다.

특히, 반도체소자의 구조가 이를 더욱 열악하게 만드는 상황이므로 보다 안정된 가스를 적용하여 이와 같은 폴리머를 제거하는 작업이 필요하다.

전술한 폴리머의 문제가 대두되는 원인을 보다 구체적으로 살펴본다.

반도체소자 제조시 필요한 콘택홀을 형성하는 경우, 콘택홀을 건식식각을 이용하여 형성하고 나면, 콘택홀 저면에 하부 물질과 혼합된 비활성의 폴리머가 발생하여 외부로 빠져나오지 못하여 가라앉게 되고, 또한 이들이 단단히 자리잡고 있어 후속 콘택 물질과 하부와의 콘택이 이루어지지 않거나 콘택저항을 증가시키는 등의 문제가 발생하게 된다. 따라서, 전술한 가스를 이용한 PET 공정을 적용한다.

그러나, 최근 게이트전극이나 비트라인 등에 텅스텐(W), 알루미늄(Al) 등과 같은 다양한 메탈이 적용됨으로써, 콘택홀 저면에 발생하는 부산물인 폴리머 또한 메탈성으로 다양화되고 있다.

한편, 현재의 반도체소자 기술 예컨대, 0.1㎛ 까지의 공정에서는 전술한 메탈성 폴리머에 의한 문제가 전술한 가스를 이용한 PET에 의해 어느 정도 해소가 되었으나, 0.1㎛ 이하의 반도체소자 기술에서는 커다란 문제점으로 작용할 것이 자명하다.

따라서, 전술한 메탈성 폴리머를 효과적으로 제거할 수 있는 새로운 공정 방법이 필요하게 된다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 콘택 형성시 발생하는 메탈성 폴리머를 효과적으로 제거할 수 있는 반도체소자 제조방법을 제공하는데 그 목적이 있다.

도 1은 스토리지노드 콘택 플러그 형성을 위한 LPC2의 SAC 공정이 완료된 반도체소자를 도시한 개략적인 단면도.

도 2a 내지 도 2b는 본 발명의 일실시예에 따른 반도체 소자의 제조 공정을 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명 *

20 : 메탈층21 : 피식각층

23 : 메탈성 폴리머Y : 콘택홀

상기의 목적을 달성하기 위해 본 발명은, 텅스텐을 포함하는 제1메탈층 상의 피식각층을 고선택비의 식각조건으로 선택적으로 식각하여 제1메탈층 표면을 노출시키는 콘택홀을 형성하는 단계; 및 상기 식각 공정에서 발생하여 상기 콘택홀 저면에 잔류하는 텅스텐을 함유한 폴리머를 제거하기 위해 SF₆를 포함하는 가스를 이용한 후식각처리(PET)를 실시하는 단계를 포함하는 반도체소자 제조방법을 제공한다.

또한, 상기의 목적을 달성하기 위해 본 발명은, 알루미늄, 티타늄 및 티타늄질화막으로 이루어진 그룹으로부터 선택된 적어도 하나를 포함하는 제2메탈층 상의 피식각층을 고선택비의 식각조건으로 선택적으로 식각하여 제2메탈층 표면을 노출시키는 콘택홀을 형성하는 단계; 및 상기 식각 공정에서 발생하여 상기 콘택홀 저면에 잔류하는 알루미늄 또는 티타늄을 함유한 폴리머를 제거하기 위해 Cl₂를 포함하는 가스를 이용한 후식각처리(PET)를 실시하는 단계를 포함하는 반도체소자 제조방법을 제공한다.

본 발명은 콘택 식각시 콘택홀 저면에 발생하는 메탈성 폴리머를 제거하기 위한 PET 공정에서 콘택 하부 물질의 종류에 따라 적절한 가스를 이용함으로써, 메탈성 폴리머를 효과적으로 제거하는 것을 그 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명하는 바, 도 2a 내지 도 2b는 본 발명의 일실시예에 따른 반도체 소자의 제조 공정을 도시한 단면도이다.

도 2a는 피식각층(21)을 고선택비를 갖는 선택적 식각공정을 통해 메탈층(20) 표면을 노출시키는 콘택홀(Y)이 형성된 단면도이다.

도 2a 까지의 공정을 보다 구체적으로 살펴본다.

먼저, 반도체소자를 이루기 위한 여러 요소가 형성된 기판(도시하지 않음) 상의 메탈층(21)을 형성하는 바, 여기서의 메탈층(21)은 텡스텐, 알루미늄, 티타늄 또는 티타늄잘화막 등이 단독 또는 조합된 것으로 예컨대, 스토리지노드용 콘택플러그 또는 비트라인 콘택플러그 등을 포함하므로, 피식각층(21)은 산화막을 포함하는 다층구조의 절연막으로 이루어진다.

한편, 전술한 산화막으로는 고온산화막(HTO), APL(Advanced Planalization Layer) 산화막, SOD(Spin On Dielectric), SOG(Spin On Glass), TEOS(Tetra Ethyl Ortho Silicate), BPSG(Boro Phospho Silicate Glass), PSG(Phospho SilicateGlass) 또는 BSG(Boro Silicate Glass) 등을 그 일예로 들 수 있다.

즉, 피식각층(21) 상에 콘택홀 형성을 위한 포토레지스트 패턴(22)을 형성한 다음, 전술한 산화막 계열과 하부의 메탈층(23) 과의 고선택비를 갖도록 제1식각가스로 C₃F₈, C₄F₈, C₅F₈, C₄F₆또는 C₂F₄등의 다량의 폴리머를 유발하는 과탄소 함유가스를 사용한다.

또한, 전술한 고선택비에 식각 공정 윈도우(Window)를 증가시켜 재현성 있는 식각 공정을 확보하기 위한 제2식각가스로 CHF₃, C₂HF₅, CH₂F₂, CH₃F, CH₂, CH₄, C₂H₄또는 H₂등을 사용할 수 있다.

또한, 플라즈마 안정 및 스퍼터링 효과를 증가시켜 식각 멈춤 등을 개선시키기 위한 제3식각가스로 He, Ne, Ar, Kr 도는 Xe 등의 불활성가스를 사용할 수 있다.

한편, 전술한 제1 내지 제3 식각가스를 각각 혼합하여 사용할 수 있으며, 제1식각가스에 윈도우가 넓은 식각 공정을 확보하기 위해 CxHyFz(x,y,z ≥2)를 혼함하여 사용할 수 있다.

한편, 이러한 SAC 레시피를 이용한 공정의 경우 전술한 바와 같이, 콘택홀(Y) 저면에 메탈층(20)을 이루는 전도성 물질과 식각가스가 혼합된 형태의 메탈성 폴리머(23) 발생하게 된다.

따라서, 도 2b에 도시된 바와 같이 PET 공정을 통해 콘택홀(Y) 저면의 메탈성 폴리머(23)를 제거하는 바, 그 식각가스의 양과 압력 및 파워 등은 해당 공정과장비 및 막질에 따라 적절히 조절한다.

즉, 본 발명에서는 메탈층(20)이 텅스텐을 포함하는 경우에는 텅스텐을 제거하기가 용이한 SF₆를 포함한 식각가스를 이용하며, 메탈층(20)이 티타늄과 알루미늄 등을 포함하는 경우에는 Cl₂를 포함하는 가스를 이용한다.

즉, 종래의 CF계 가스와 O₂, Ar 을 이용한 PET의 경우에서는 전술한 메탈성 폴리머와의 반응성이 적었으나, 본 발명의 식각가스는 해당되는 메탈성 폴리머에 대한 반응성이 두드러지며, 산화막에 대한 선택비를 가지므로 식각 프로파일을 유지할 수 있으며 폴리머를 거의 완벽하게 제거할 수 있다.

한편, 전술한 본 발명의 경우 0.1㎛ 이하의 반도체기술에서는 커다란 효과를 거둘 수 있을 것이다.

전술한 바와 같이 본 발명은, 고선택비를 갖는 식각공정을 통한 콘택홀 형성후 콘택홀 저면의 메탈성 폴리머를 제거하는 PET 공정에서 하부 물질에 따라 그 식각가슬르 적절히 조절함으로써 콘택저항의 증가와 콘택오픈 결함 등의 문제점을 해결할 수 있음을 실시예를 통해 알아 보았다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 바와 같은 본 발명은, 메탈성 폴리머에 따른 콘택저항의 증가와 콘택오픈결함 등의 문제점을 해결함으로써, 반도체소자의 수율을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.

Claims (4)

1. 텅스텐을 포함하는 제1메탈층 상의 피식각층을 고선택비의 식각조건으로 선택적으로 식각하여 제1메탈층 표면을 노출시키는 콘택홀을 형성하는 단계; 및

   상기 식각 공정에서 발생하여 상기 콘택홀 저면에 잔류하는 텅스텐을 함유한 폴리머를 제거하기 위해 SF₆를 포함하는 가스를 이용한 후식각처리(PET)를 실시하는 단계

   를 포함하는 반도체소자 제조방법.
2. 알루미늄, 티타늄 및 티타늄질화막으로 이루어진 그룹으로부터 선택된 적어도 하나를 포함하는 제2메탈층 상의 피식각층을 고선택비의 식각조건으로 선택적으로 식각하여 제2메탈층 표면을 노출시키는 콘택홀을 형성하는 단계; 및

   상기 식각 공정에서 발생하여 상기 콘택홀 저면에 잔류하는 알루미늄 또는 티타늄을 함유한 폴리머를 제거하기 위해 Cl₂를 포함하는 가스를 이용한 후식각처리(PET)를 실시하는 단계

   를 포함하는 반도체소자 제조방법.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 피식각층은 산화막을 포함하는 것을 특징으로 하는 반도체소자 제조방법.
4. 제 1 항 또는 제2 항에 있어서,

   상기 피식각층을 식각하는 단계에서 건식식각을 이용하는 것을 특징으로 하는 반도체소자 제조방법.