[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5274594B2 - 自己整合されたデュアル応力層を用いるｃｍｏｓ構造体及び方法 - Google Patents

自己整合されたデュアル応力層を用いるｃｍｏｓ構造体及び方法 Download PDF

Info

Publication number
JP5274594B2
JP5274594B2 JP2011024165A JP2011024165A JP5274594B2 JP 5274594 B2 JP5274594 B2 JP 5274594B2 JP 2011024165 A JP2011024165 A JP 2011024165A JP 2011024165 A JP2011024165 A JP 2011024165A JP 5274594 B2 JP5274594 B2 JP 5274594B2
Authority
JP
Japan
Prior art keywords
stress layer
stress
layer
transistor
cmos structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011024165A
Other languages
English (en)
Other versions
JP2011124601A (ja
Inventor
ホイロン・チュー
デウォン・ヤン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2011124601A publication Critical patent/JP2011124601A/ja
Application granted granted Critical
Publication of JP5274594B2 publication Critical patent/JP5274594B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、一般に、相補型金属酸化膜半導体（ＣＭＯＳ）構造体内の機械的応力に関する。より具体的には、本発明は、デバイス性能を向上させ、チップの留まりを改善するために、ＣＭＯＳ構造体内に機械的応力を与える、構造体及び方法に関する。
ＣＭＯＳ構造体は、異なる導電型の電界効果トランジスタの相補的に嵌合された対を含む。異なる導電型の相補的に嵌合された対を使用するため、ＣＭＯＳ構造体は、エネルギー又は電力消費の低減ももたらす。
ＣＭＯＳ製造においては、ＣＭＯＳトランジスタのチャネル領域内に機械的応力又は歪み場を生成するための手段として、応力層を使用する傾向がある。特定のタイプの機械的応力は、これらが半導体チャネルの中に応力を生じさせる限り、望ましいものである。こうした応力は、一般に、ＣＭＯＳトランジスタ内に電荷キャリア移動度の増大をもたらす。相補的タイプのチャネル応力（すなわち、引張応力又は圧縮応力、或いは電流方向の歪み）は、相補的タイプのＣＭＯＳトランジスタ（すなわち、ｎＦＥＴ又はｐＦＥＴ）内の相補的タイプの電荷キャリア移動度（すなわち、電子又は正孔）を増大させる。
機械的応力は、電界効果トランジスタの性能を著しく改善させ得る重要な要因となるので、ＣＭＯＳトランジスタのチャネル内に増大されたレベルの機械的応力を与えるＣＭＯＳ構造体及び方法は、望ましいものである。
ｎＦＥＴデバイス及びｐＦＥＴデバイスを含むＣＭＯＳ構造体内の電荷キャリア移動度を増大させる方法は、半導体製造技術分野において周知である。例えば、特許文献１におけるＥｎ他は、内部にｐＦＥＴチャネルの圧縮応力をもたらすための、ｐＦＥＴデバイスの上の引張応力層と、内部にｎＦＥＴチャネルの引張応力を生じさせるための、ｎＦＥＴデバイスの上の圧縮応力層とを使用することを教示する。
米国特許第６，５７３，１７２号明細書
電荷キャリア移動度を増大させるための手段としての機械的応力の使用は、次世代のＣＭＯＳトランジスタにおいても継続する可能性が高いので、機械的応力効果の使用に伴って電荷キャリア移動度を増大させる、付加的なＣＭＯＳ構造体及びその製造方法は、望ましいものである。
本発明は、機械的応力効果をもたらし、電荷キャリア移動度を増大させるために、相補的なトランジスタが、適切な相補的応力層で覆われている、ＣＭＯＳ構造体及びその製造方法を提供する。相補的応力層は、ＣＭＯＳ構造体の中の一対の相補的トランジスタの間に置かれた場所において、当接するが、重ならない。具体的には、相補的応力層は、接触ビアが形成されることが意図されるソース／ドレイン領域の上の場所において、当接するが、上にも下にも重ならない。シリサイド層がソース／ドレイン領域の上に配置されたとき、相補的応力層が、下にも上にも重ならないことにより、シリサイド層への過剰なエッチンング又は相補的応力層への不十分なエッチングを回避しながら、製造プロセス・ウィンドウが向上され、又はチップ歩留まりが改善される。
本発明は、ＣＭＯＳ構造体を製造するエッチング方法も提供する。エッチング方法において、第１のトランジスタと第２のトランジスタとの間に置かれた、第１の応力層、及び、当接し重なる第１の応力層とは異なる第２の応力層のうちの少なくとも一方がエッチングされるので、第１の応力層及び第２の応力層は、当接するが重ならない。
本発明によるＣＭＯＳ構造体は、半導体基板の上に、第１の極性とは異なる第２の極性の第２のトランジスタから横方向に分離されて配置された、第１の極性の第１のトランジスタを含む。ＣＭＯＳ構造体は、第１のトランジスタの上に配置された、第１の応力を有する第１の応力層と、第２のトランジスタの上に配置された、第１の応力とは異なる第２の応力を有する第２の応力層とを含む。ＣＭＯＳ構造体において、第１の応力層及び第２の応力層は、当接し、重ならない。
本発明によるＣＭＯＳ構造体を製造する特定の方法は、半導体基板の上の、第１の極性とは異なる第２の極性の第２のトランジスタから横方向に分離された、第１の極性の第１のトランジスタを形成するステップを含む。その特定の方法はまた、第１のトランジスタ上に配置された、第１の応力を有する第１の応力層と、第２のトランジスタの上に配置された、第１の応力とは異なる第２の応力を有する第２の応力層とを形成するステップを含む。この特定の方法において、第１の応力層及び第２の応力層は、当接し、重なる。この特定の方法は、第１の応力層及び第２の応力層の少なくとも一方をエッチングし、第１の応力層及び第２の応力層が、当接し、重ならないようにするステップも含む。
ＣＭＯＳ構造体を製造する別の方法は、半導体基板の上に、第１の極性とは異なる第２の極性の第２のトランジスタから横方向に分離された、第１の極性の第１のトランジスタを形成するステップを含む。この他の方法は、第１のトランジスタの上に配置された、第１の応力を有する第１の応力層と、第２のトランジスタの上に配置された、第１の応力とは異なる第２の応力を有する第２の応力層とを形成するステップも含む。この方法において、第１の応力層及び第２の応力層は、当接し、重なる。この方法は、第１のトランジスタ及び第２のトランジスタの少なくとも一方をマスキングし、当接し、重なる第１の応力層及び第２の応力層の少なくとも一部を露出したままにするステップもさらに含む。この方法は、第１の応力層及び第２の応力層の少なくとも一方をエッチングするので、第１の応力層及び第２の応力層が、当接し、重ならないようになる。
開示された発明において、「当接し、重ならない」という句は、その端部において完全に接触する第１の応力層及び第２の応力層の堆積及び位置を説明するように意図される。さらに、第１の応力層又は第２の応力層のいずれの部分も、第１の応力層又は第２の応力層の他方の上にない。
本発明の実施形態による、ＣＭＯＳ構造体を製造する際の進行段階の結果を示す、一連の概略的な断面図を示す。 本発明の実施形態による、ＣＭＯＳ構造体を製造する際の進行段階の結果を示す、一連の概略的な断面図を示す。 本発明の実施形態による、ＣＭＯＳ構造体を製造する際の進行段階の結果を示す、一連の概略的な断面図を示す。 本発明の一実施形態による、ＣＭＯＳ構造体を製造する際の進行段階の結果を示す、一連の概略的な断面図を示す。 本発明の一実施形態による、ＣＭＯＳ構造体を製造する際の進行段階の結果を示す、一連の概略的な断面図を示す。 本発明の一実施形態による、ＣＭＯＳ構造体を製造する際の進行段階の結果を示す、一連の概略的な断面図を示す。 本発明の一実施形態による、ＣＭＯＳ構造体を製造する際の進行段階の結果を示す、一連の概略的な断面図を示す。 本発明の一実施形態による、ＣＭＯＳ構造体を製造する際の進行段階の結果を示す、一連の概略的な断面図を示す。 本発明の一実施形態による、ＣＭＯＳ構造体を製造する際の進行段階の結果を示す、一連の概略的な断面図を示す。 本発明の別の実施形態による、ＣＭＯＳ構造体を製造する際の進行段階の結果を示す、一連の概略的な断面図を示す。 本発明の別の実施形態による、ＣＭＯＳ構造体を製造する際の進行段階の結果を示す、一連の概略的な断面図を示す。 本発明の別の実施形態による、ＣＭＯＳ構造体を製造する際の進行段階の結果を示す、一連の概略的な断面図を示す。 本発明のさらに別の実施形態による、ＣＭＯＳ構造体を製造する際の進行段階の結果を示す、一連の概略的な断面図を示す。 本発明のさらに別の実施形態による、ＣＭＯＳ構造体を製造する際の進行段階の結果を示す、一連の概略的な断面図を示す。 本発明のさらに別の実施形態による、ＣＭＯＳ構造体を製造する際の進行段階の結果を示す、一連の概略的な断面図を示す。 本発明のさらに別の実施形態による、ＣＭＯＳ構造体を製造する際の進行段階の結果を示す、一連の概略的な断面図を示す。 本発明のさらに別の実施形態による、ＣＭＯＳ構造体を製造する際の進行段階の結果を示す、一連の概略的な断面図を示す。 本発明のさらに別の実施形態による、ＣＭＯＳ構造体を製造する際の進行段階の結果を示す、一連の概略的な断面図を示す。
本発明の目的、特徴、及び利点は、以下に述べられるような好ましい実施形態の説明の文脈内で理解される。好ましい実施形態の説明は、添付図面の文脈内で理解され、本開示の重要な部分を形成する。
当接し、重ならない相補的応力層を含むＣＭＯＳ構造体及びその製造方法を提供する本発明が、以下の説明の文脈内でさらに詳細に説明される。以下の説明は、上述の図面の文脈内で理解される。図面は、説明目的のものであるように意図されるので、必ずしも縮尺に合わせて描かれてはいない。
図１乃至図９は、本発明の実施形態による、ＣＭＯＳ構造体を製造する際の進行段階の結果を示す、一連の概略的な断面図を示す。
図１は、分離領域１２によって分離された活性領域を含む半導体基板１０を示す。第１のトランジスタＴ１が、１つの活性領域の上に配置され、第２のトランジスタＴ２が、隣接する活性領域の上に配置される。トランジスタＴ１及びＴ２は、異なる極性（すなわち、導電型）であり、よって、各々の活性領域のドーピング型も異なる。トランジスタＴ１及びＴ２は、半導体基板１０の活性領域の上に配置されたゲート誘電体１４を含む。ゲート電極１６は、ゲート誘電体１４の上に位置合わせされるが、こうした位置合わせは、本発明の要件ではない。２つの部分のスペーサ層１８（すなわち、ゲート電極１６に隣接する「Ｌ」部分又は逆「Ｌ」部分、及び、内部に入れ子状にされたスペーサ形状部分）は、ゲート電極１６に隣接し、これらは、個々のゲート１６を取り囲む単一のコンポーネントである。ソース／ドレイン領域２０は、半導体基板の活性領域内に配置され、かつ、ゲート電極１６の下に配置されたチャネル領域によって分離される。シリサイド層２２が、ソース／ドレイン領域２０及びゲート電極１６の上に配置される。
上記の半導体基板１０、層及び構造体の各々は、半導体製造技術分野において通常の材料を含み、半導体製造技術分野において通常の寸法を有することができる。上記の半導体基板１０、層及び構造体の各々は、半導体製造技術分野において通常の方法を用いて形成することができる。
半導体基板１０は、半導体材料を含む。半導体基板１０を構成することができる半導体材料の限定されない例は、シリコン、ゲルマニウム、シリコン・ゲルマニウム合金、炭化シリコン、シリコン・ゲルマニウム炭化物合金及び化合物半導体材料を含む。化合物半導体材料の限定されない例は、ヒ化ガリウム、ヒ化インジウム、リン化インジウム半導体材料を含む。
本実施形態及び本発明は、半導体基板１０がバルク半導体基板を含むことができる。代替的に、本実施形態及び本発明は、半導体基板１０が半導体オン・インシュレータ（ＳＯＩ）基板を含むことができる。更に別の代替物として、本実施形態及び本発明は、半導体基板がハイブリッド配向基板を含むことができる。
半導体オン・インシュレータ基板は、ベース半導体基板、その上に配置された埋込み誘電体層及びさらにその上に配置された表面半導体層を含む。ハイブリッド配向基板は、多数の結晶方位を有する半導体基板を含み、ＣＭＯＳ構造体内の各トランジスタについて異なる結晶配向チャネル領域をもたらすことができる。
半導体オン・インシュレータ基板及びハイブリッド配向基板は、幾つかの積層方法及び層転写方法のいずれかを用いて形成することができる。酸素の注入による分離（separation byimplantation of oxygen、ＳＩＭＯＸ）法を用いて、上記の基板を形成することもできる。
分離領域１２は、誘電体分離材料を含む。本実施形態では、分離領域が、浅いトレンチ分離領域と、深いトレンチ分離領域と、より少ない程度に、シリコン分離領域の局所酸化とを含むことができる。分離領域１２を構成する誘電体分離材料は、シリコンの酸化物、窒化物、及び／又は酸窒化物を含むことができる。他の元素の酸化物、窒化物及び酸窒化物が、誘電体分離材料として排除されるものではない。誘電体分離材料は、これらに限られるものではないが、熱酸化法又はプラズマ酸化法、或いは熱窒化法又はプラズマ窒化法、化学気相成長法及び物理気相成長法を含む方法を用いて形成することができる。一般に、分離領域１２は、約１００オングストロームから約５００００オングストロームまでの厚さを有するシリコン酸化物誘電体分離材料から少なくとも部分的に形成され、その厚さは、ＳＯＩ又はバルク半導体基板の使用に大きく依存する。
ゲート誘電体１４は、一般に、真空で計測された約４から約２０までの誘電率を有する従来のゲート誘電体材料を含むことができる。このような一般的な従来のゲート誘電体材料は、これらに限られるものではないが、シリコンの酸化物、窒化物及び酸窒化物を含むことができる。これらは、分離領域１２の形成に関して上記に開示されたものと類似した方法又は同一の方法を用いて形成することができる。代替的に、ゲート誘電体１４はまた、同じく真空で計測された約２０から少なくとも約１００までの誘電率を有する、全体的により高い誘電率の誘電体材料を含むこともできる。これらの全体的により高い誘電率の誘電体材料は、これらに限られるものではないが、酸化ハフニウム、ハフニウム・シリケート、酸化チタン、酸化ランタン、チタン酸バリウム・ストロンチウム（ＢＳＴ）及びチタン・ジルコン酸鉛（ＰＺＴ）を含むことができる。一般に、ゲート誘電体１４は、約５オングストロームから約７０オングストロームまでの厚さを有する、熱酸化シリコン・ゲート誘電体材料を含む。
ゲート電極１６は、ゲート電極導体材料を含む。一般的なゲート電極導体材料は、特定の金属、金属合金、金属窒化物及び金属シリサイド、並びにポリシリコン材料を含む。ゲート電極導体材料は、これらに限られるものではないが、めっき法、化学気相成長法（原子層化学気相成長法を含む）及び物理気相成長法（スパッタリング法を含む）を含む方法を用いて形成することができる。一般に、ゲート電極１６は、金属、金属シリサイド、又は約５００オングストロームから約１５００オングストロームまでの厚さを有する、ポリシリコン・ゲート電極導体材料を含む。
上述のように、スペーサ層１８は、（１）ゲート電極１６に隣接する、示される「Ｌ」形状部分又は逆「Ｌ」形状部分、と共に（２）「Ｌ」形状部分又は逆「Ｌ」形状部分内に入れ子状にされた、スペーサ形状部分を含む、２部品の構造体として意図される。上記の２部品の構造体の各々は、分離領域１２を構成する材料と類似した材料、同等の材料、又は同一の材料を含むことができる。「Ｌ」形状構造体又は逆「Ｌ」形状構造体は、一般に、コンフォーマルな（conformal）層堆積法を用いて堆積される。スペーサ形状部分は、ブランケット層堆積法及び異方性エッチバック法を用いて形成される。
ソース／ドレイン領域２０は、２段階のイオン注入法を用い形成される。２段階のイオン注入法の第１段階は、半導体基板１０内に拡張領域を形成するために、スペーサ１８がないゲート１６をマスクとして用いるものである。２段階のイオン注入法の第２段階は、半導体基板内にソース／ドレイン領域２０の導体領域部分を形成するために、ゲート１６及びスペーサ１８をマスクとして用いるものである。このように、ソース／ドレイン領域２０は、拡張領域部品と、導体領域部品とを含む。ソース／ドレイン領域２０内のドーパント濃度は、立方センチメートルあたり約１×１０２０ドーパント原子から約３×１０２１ドーパント原子までの範囲に及ぶ。
シリサイド層２２は、幾つか金属シリサイド形成金属のいずれかを含むことができる。シリサイド形成金属の限定されない例は、チタン、タングステン、ニッケル、コバルト、バナジウム及びモリブデン・シリサイド形成金属を含む。シリサイド層２２は、一般に、（１）ブランケット金属シリサイド形成金属層を堆積させ、（２）シリコンと接触状態にあるシリサイド形成をもたらすため、続いて熱アニールを行い、及び（３）続いて余分なシリサイド形成金属層を剥離する、自己整合シリサイド（すなわち、サリサイド）法を用いて形成される。一般に、シリサイド層２２の各々は、約５０オングストロームから約２００オングストロームまでの厚さを有する。
図２は、図１のＣＭＯＳ構造体の上に配置された第１の応力層２４を示す。図２は、第１の応力層２４の上に配置されたエッチング停止層２６も示す。
第１の応力層２４は、第１のトランジスタＴ１の性能を補完し、向上させることが意図される第１の応力を有する材料を含む。第１のトランジスタＴ１がｎＦＥＴである場合、第１の応力は、第１のトランジスタＴ１のチャネル内に引張応力をもたらす引張応力であることが好ましい。このような状況において、第１のトランジスタＴ１内の電荷キャリア移動度が増大される。反対に、第１のトランジスタがｐＦＥＴである場合、正孔移動度の増大をもたらすチャネル内の圧縮応力を生成するために、上を覆う層の圧縮応力は、望ましいものである。
本実施形態において、第１のトランジスタＴ１は、ｎＦＥＴであることが好ましく、第１の応力層２４は、引張応力層を含むことが好ましい。
第１の応力層２４は、幾つかの応力材料のいずれかを含むことができる。限定されない例は、窒化物及び酸窒化物を含む。窒化物層を形成するための異なる堆積条件を用いて、窒化物層材料内に異なる大きさ及びタイプの応力を発生させ得る限り、窒化物は、特に一般的な応力層材料である。窒化物層の応力に影響を及ぼす特定の堆積条件は、２００℃から６００℃までの温度域における、高周波プラズマに対する低周波プラズマの比の変動を含む。
一般に、第１の応力層２４は、約５００オングストロームから約１０００オングストロームまでの厚さを有する窒化物材料を含むが、本発明は、窒化物材料だけを含む応力層に限定されるものではない。
エッチング停止層２６は、幾つかのエッチング停止材料のいずれかを含むことができる。エッチング停止材料は、一般に、第１の応力層２４とは異なる組成を有する。一般に、第１の応力層２４が窒化物材料を含むとき、エッチング停止層２６は、酸化物エッチング停止材料を含む。本実施形態において、エッチング停止層２６は、一般に、約５０オングストロームから約３００オングストロームまでの厚さを有する、シリコン酸化物エッチング停止材料を含む。エッチング停止層２６は、分離領域１２の形成に使用される方法と類似した方法を用いて形成することができる。
図３は、エッチング停止層２６の上に配置された、第１のトランジスタを覆うブロック・マスク２８を示す。ブロック・マスク２８は、幾つかのマスク材料のいずれかを含むことができる。限定されない例は、ハードマスク材料及びフォトレジスト・マスク材料を含む。フォトレジスト・マスク材料が、はるかに一般的である。フォトレジスト・マスク材料の限定されない例は、ポジ型フォトレジスト材料、ネガ型フォトレジスト材料及びハイブリッド型フォトレジスト材料を含む。一般に、ブロック・マスク２８は、約１０００オングストロームから約５０００オングストロームまでの厚さを有するフォトレジスト材料を含む。
図４は、ブロック・マスク２８をエッチングマスクとして用いながら、エッチング停止層２６及び第１の応力層２４をエッチングし、対応するエッチング停止層２６’及び第１の応力層２４’を形成した結果を示す。上記のエッチングは、一般に、プラズマ・エッチング液を用いながら行われるが、本実施形態も本発明もそのように限定されるものではない。あまり一般的ではないが、湿式化学エッチャントを用いることもできる。一般に、プラズマ・エッチャントは、エッチング停止層２６及び第１の応力層２４からエッチング停止層２６’及び第１の応力層２４’を形成するとき、エッチング停止層２６及び第１の応力層２４の各々をエッチングするために、フッ素含有エッチャント・ガス組成を使用する。図４に示されるように、エッチングはまた、スペーサ１８からスペーサ１８’も形成する。
図５は、初めに、図４のＣＭＯＳ構造体からブロック・マスク２８を剥離した結果を示す。ブロック・マスク２８は、半導体製造技術分野における他の従来の方法及び材料を用いて剥離することができる。湿式化学剥離法及び材料、乾式プラズマ剥離法及び材料及びこれらを集約した剥離法及び材料が含まれる。乾式プラズマ剥離法及び材料が、特に一般的であるが、本発明を限定するものではない。
図５は、ブロック・マスク２８を除去した後、図４の半導体構造体の上に配置された第２の応力層３０を示す。
第２の応力層３０は、第２のトランジスタＴ２の性能の向上（電荷キャリア移動度の向上）を促進するように設計された適切な応力を有する。第２の応力層３０は、図３に示される第１の応力層２４の形成に用いられる材料と類似した材料、同等の材料、又は同一の材料を含み、これと類似した寸法、同等の寸法、又は同一の寸法を有することができる。上記に開示されたように、第１の応力層２４は、一般に、特定の堆積条件の制御から生じる応力（すなわち、引張応力又は圧縮応力）を設計できるシリコン窒化物材料を含む。したがって、第２の応力層３０は、窒化物材料も含むが、その堆積条件は、一般に、第１の応力層２４とは反対タイプの応力（すなわち、引張応力又は圧縮応力）を有するように選択される。
本実施形態において、第１の応力層２４は、約５００ＭＰａから約４ＧＰａまでの引張応力を含むことが好ましく（第１のトランジスタＴ１がｎＦＥＴであるとき）、第２の応力層３０は、約−５００ＭＰａから約−５ＧＰａまでの圧縮応力を含むことが好ましい（第２のトランジスタＴ２がｐＦＥＴであるとき）。
図６は、第２の応力層３０の上に配置された、第２のトランジスタＴ２を覆うブロック・マスク２８’を示す。ブロック・マスク２８’は、他の方法で、図３に示されるブロック・マスク２８と類似した材料又は同等の材料を含み、これと類似した寸法又は同等の寸法を有する。
図７は、第２の応力層３０をパターン形成して第２の応力層３０’を形成し、その後、図６のＣＭＯＳ構造体からブロック・マスク２８’を剥離した結果を示す。
第１の応力層２４’を形成するために、第１の応力層２４のエッチングに用いられる方法及び材料と類似した方法及び材料、同等の方法及び材料、又は同一の方法及び材料を用いながら、第２の応力層３０をエッチングし、第２の応力層３０’を形成することができる。第１のブロック・マスク２８の剥離に用いられる方法及び材料と類似した方法及び材料、同等の方法及び材料、又は同一の方法及び材料を用いて、第２のブロック・マスク２８’を剥離することができる。
図７の概略図に示されるように、第１の応力層２４’及び第２の応力層３０’は、当接し、重なる。
図８は、エッチング停止層２６’、第１の応力層２４’及び第２の応力層３０’をエッチングした結果を示し、結果物としての第１の応力層２４”及び結果物としての第２の応力層３０”は、当接し、重なるのではなく、当接するが、重ならない。このエッチングによって、エッチング停止層２６”も生じる。
上記のエッチングは、半導体製造技術分野において通常の方法を用いて行うことができる。限定されない例は、プラズマ・エッチング法及びスパッタ・エッチング法である。アルゴン又は窒素スパッタ・エッチャントを用いるスパッタ・エッチング法が、望ましい。このようなスパッタ・エッチャントは、第１の応力層２４”及び第２の応力層３０”を形成するとき、第１の応力層２４’及び第２の応力層３０’の下面より上面からより多くエッチングを行う傾向をもつことが望ましい。
本実施形態及び本発明において、第１の応力層２４”と、該第１の応力層２４”と重ならない第２の応力層３０”との当接により、向上した製造可能性がもたらされる。特にソース／ドレイン領域２０がその上にシリサイド層２２を有するとき、第１の応力層２４’及び第２の応力層３０’の重なり合った部分が、ソース／ドレイン領域２０のコンタクト領域部分の上に配置された環境において、向上した製造可能性は、望ましいものである。
図９は、図８のＣＭＯＳ構造体からエッチング停止層２６”の残りの部分をエッチングした結果を示す。図９は、エッチング停止層２６”の残りの部分をエッチングした後、図８のＣＭＯＳ構造体の上に配置されたキャッピング層３２も示す。湿式化学エッチャント又は乾式プラズマ・エッチャントを用いて、エッチング停止層２６”の残りの部分をエッチングすることができる。
キャッピング層３２は、幾つかのキャッピング材料のいずれかを含むことができる。シリコンの酸化物、窒化物及び酸窒化物、並びに他の元素の酸化物、窒化物及び酸窒化物が、含まれる。キャッピング層３２は、約５０オングストロームから約１００オングストロームまでの厚さを有するシリコン窒化物材料を含むことが好ましい。
図９は、本発明の第１の実施形態によるＣＭＯＳ構造体を示す。ＣＭＯＳ構造体は、相補的な、第１のトランジスタＴ１の上に配置された第１の応力層２４”と、第２のトランジスタＴ２の上に配置された第２の応力層３０”とを含む。相補的な第１の応力層２４”及び第２の応力層３０”は、第１のトランジスタＴ１と第２のトランジスタＴ２の間に置かれた場所で当接するが、重ならない。
相補的な第１の応力層２４”及び第２の応力層３０”は、当接するが、重ならないので、図９に示されるＣＭＯＳ構造体は、製造可能性を向上させる。製造可能性の向上は、第１の応力層２４”及び第２の応力層３０”によってもたらされる名目上のレベル表面から与えられるので、シリサイド層２２を損傷せずに、コンタクト・ビアを有効にエッチングし、その上にシリサイド層２２を有するソース／ドレイン領域２０に達成させることができる。
図１０乃至図１２は、本発明の他の実施形態による、ＣＭＯＳ構造体を製造する際の進行段階の結果を示す、一連の概略的な断面図である。この本発明の他の実施形態は、本発明の第２の実施形態を含む。
図１０は、第１の実施形態における図７のＣＭＯＳ構造体から得られるＣＭＯＳ構造体を示す。しかしながら、図１０のＣＭＯＳ構造体は、図７のＣＭＯＳ構造体の上に配置されたブロック層３４を示す。ブロック・マスク３６が、ブロック層３４の上に配置され、第１のトランジスタＴ１を覆っている。ブロック・マスク３６’が、ブロック層３４の上に配置され、第２のトランジスタＴ２を覆っている。
ブロック層３４は、第１の応力層２４及び第２の応力層３０が窒化物材料を含む環境において、酸化物材料を含むことが好ましい。ブロック層３４は、エッチング停止層２６の形成に用いられる方法及び材料と類似した方法及び材料、同等の方法及び材料、又は同一の方法及び材料を用いて形成することができる。一般に、ブロック層３４は、約３００オングストロームから約５００オングストロームまでの厚さを有する。
ブロック・マスク３６及び３６’は、ブロック・マスク２８及び２８’について上記に開示された幾つかのブロック・マスク材料のいずれかを含むことができる。
図１１は、図１０のＣＭＯＳ構造体を更に処理した結果を示す。図１１は、ブロック層３４をエッチングし、第１のトランジスタＴ１及び第２のトランジスタＴ２にまたがるブロック層３４’を形成した結果を示す。その際、第１の応力層２４’及び第２の応力層３０’の当接し、重なり合った部分が、露出される。図１１は、ブロック・マスク３６及び３６’を剥離した結果も示す。
図１２は、図１１のＣＭＯＳ構造体を更に処理した結果を示す。図１２は、第１の応力層２４’及び第２の応力層３０’をエッチングし、当接し、重ならない第１の応力層２４”及び第２の応力層３０”を形成した結果を示す。エッチングは、第１の実施形態において上記に開示された、窒素又はアルゴン・スパッタ・エッチングを用いることが好ましい。
第１の実施形態において上記に開示された理由から、第１の応力層２４”及び第２の応力層３０”の重ならない当接により、図１２のＣＭＯＳ構造体製造可能性が向上される。
第２の実施形態において、ブロック層３４’の使用も、第１のトランジスタＴ１及び第２のトランジスタＴ２の上の場所において、第１の応力層２４”及び第２の応力層３０”の完全な初めの厚さを保持するのを助ける。このように、第１の応力層２４”及び第２の応力層３０”からの完全な応力効果が、それらが形成されるそれぞれの半導体チャネル内に伝達される。
図１３乃至図１５は、図１０乃至図１２と対応する一連の概略的な断面図を示すが、ブロック・マスク３６は、第１のトランジスタＴ１だけの上に配置され、第２のトランジスタＴ２の上には配置されない。図１３乃至図１５は、本発明の第３の実施形態を含む。
図１６乃至図１８は、図１０乃至図１２又は図１３乃至図１５と対応する一連の概略的な断面図を示すが、ブロック・マスク３６’は、第２のトランジスタＴ２だけの上に配置され、第１のトランジスタＴ１の上には配置されない。図１６乃至図１８は、本発明の第４の実施形態を含む。
図１３乃至図１５又は図１６乃至図１８のいずれかの処理は、図１０乃至図１２の処理から同じように続く。しかしながら、単一のブロック・マスク３６又は３６’だけが存在するため、スパッタ・エッチングの後、第１の応力層２４”（すなわち、図１５）及び第２の応力層３０”（すなわち、図１８）の一方だけが初めの厚さを有する。
図１０乃至図１２に示される本発明の第２の実施形態、図１３乃至図１５に示される本発明の第３の実施形態、及び図１６乃至図１８に示される本発明の第４の実施形態の各々において、第２の応力層３０’に当接し、重なる第１の応力層２４’がエッチングされ、当接するが、重ならない第１の応力層２４”及び第２の応力層３０”を形成する。
本発明の第１の実施形態によると、第２の実施形態、第３の実施形態及び第４の実施形態は、前記の重ならない当接のために、ＣＭＯＳ構造体の製造可能性が向上される。
本発明の好ましい実施形態は、本発明を限定するものではなく、本発明の例証となるものである。本発明に従ったＣＭＯＳ構造体、さらに添付の特許請求の範囲に従ったＣＭＯＳ構造体を依然として提供しながら、本発明に従ったＣＭＯＳ構造体の方法、材料、構造体及び寸法、或いは、その製造方法に対して、改訂及び修正をなすことができる。
Ｔ１：第１のトランジスタ
Ｔ２：第２のトランジスタ
１０：半導体基板
１２：分離領域
１４：ゲート誘電体
１６：ゲート電極
１８、１８’：スペーサ層
２０：ソース／ドレイン領域
２２：シリサイド層
２４、２４’、２４”：第１の応力層
２６、２６’、２６”：エッチング停止層
２８、２８’：ブロック・マスク
３０、３０’、３０”：第２の応力層
３２：キャッピング層
３４：ブロック層
３６、３６’：ブロック・マスク

Claims (3)

  1. ＣＭＯＳ構造体を製造する方法であって、
    半導体基板の上の、第１の極性とは異なる第２の極性の第２のトランジスタから横方向に分離された、第１の極性の第１のトランジスタを形成するステップと、
    前記第１のトランジスタの上に配置された、第１の応力を有する第１の応力層と、前記第２のトランジスタの上に配置された、前記第１の応力とは異なる第２の応力を有する第２の応力層とを形成するステップであって、前記第１の応力層及び前記第２の応力層は、当接し重なる、ステップと、
    前記当接し重なる前記第1の応力層及び第２の応力層上に、ブロック層を形成する、ステップと、
    前記第１の応力層及び前記第２の応力層の少なくとも一方をさらにマスキングし、当接し重なる該第１の応力層及び該第２の応力層の少なくとも一部を露出されたままにする、ステップと、
    前記ブロック層及び、前記第１の応力層若しくは前記第２の応力層のうちの少なくとも１つをエッチングし、前記第１の応力層と前記第２の応力層が当接するが重ならないようにする、前記エッチングするステップ
    を含む方法。
  2. 前記さらにマスキングする前記ステップは、前記第１の応力層及び前記第２の応力層の一方だけをマスキングする、請求項１に記載の方法。
  3. 前記さらにマスキングする前記ステップは、前記第１の応力層及び前記第２の応力層の両方をマスキングする、請求項１に記載の方法。
JP2011024165A 2006-04-28 2011-02-07 自己整合されたデュアル応力層を用いるｃｍｏｓ構造体及び方法 Expired - Fee Related JP5274594B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/380,695 US7521307B2 (en) 2006-04-28 2006-04-28 CMOS structures and methods using self-aligned dual stressed layers
US11/380695 2006-04-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007106817A Division JP2007300090A (ja) 2006-04-28 2007-04-16 自己整合されたデュアル応力層を用いるｃｍｏｓ構造体及び方法

Publications (2)

Publication Number Publication Date
JP2011124601A JP2011124601A (ja) 2011-06-23
JP5274594B2 true JP5274594B2 (ja) 2013-08-28

Family

ID=38647543

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007106817A Withdrawn JP2007300090A (ja) 2006-04-28 2007-04-16 自己整合されたデュアル応力層を用いるｃｍｏｓ構造体及び方法
JP2011024165A Expired - Fee Related JP5274594B2 (ja) 2006-04-28 2011-02-07 自己整合されたデュアル応力層を用いるｃｍｏｓ構造体及び方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2007106817A Withdrawn JP2007300090A (ja) 2006-04-28 2007-04-16 自己整合されたデュアル応力層を用いるｃｍｏｓ構造体及び方法

Country Status (4)

Country Link
US (4) US7521307B2 (ja)
JP (2) JP2007300090A (ja)
CN (1) CN100527421C (ja)
TW (1) TW200805572A (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080128831A1 (en) * 2005-11-16 2008-06-05 United Microelectronics Corp. Cmos and mos device
US20070281405A1 (en) * 2006-06-02 2007-12-06 International Business Machines Corporation Methods of stressing transistor channel with replaced gate and related structures
US7585720B2 (en) * 2006-07-05 2009-09-08 Toshiba America Electronic Components, Inc. Dual stress liner device and method
US7462522B2 (en) * 2006-08-30 2008-12-09 International Business Machines Corporation Method and structure for improving device performance variation in dual stress liner technology
KR100809335B1 (ko) * 2006-09-28 2008-03-05 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR100772902B1 (ko) * 2006-09-28 2007-11-05 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR100954116B1 (ko) * 2006-11-06 2010-04-23 주식회사 하이닉스반도체 반도체 소자의 리세스패턴 형성방법
US20080116521A1 (en) * 2006-11-16 2008-05-22 Samsung Electronics Co., Ltd CMOS Integrated Circuits that Utilize Insulating Layers with High Stress Characteristics to Improve NMOS and PMOS Transistor Carrier Mobilities and Methods of Forming Same
JP2008140854A (ja) * 2006-11-30 2008-06-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7521763B2 (en) * 2007-01-03 2009-04-21 International Business Machines Corporation Dual stress STI
US20080169510A1 (en) * 2007-01-17 2008-07-17 International Business Machines Corporation Performance enhancement on both nmosfet and pmosfet using self-aligned dual stressed films
KR100825809B1 (ko) * 2007-02-27 2008-04-29 삼성전자주식회사 스트레인층을 갖는 반도체 소자의 구조 및 그 제조 방법
US7466008B2 (en) * 2007-03-13 2008-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. BiCMOS performance enhancement by mechanical uniaxial strain and methods of manufacture
US7534678B2 (en) * 2007-03-27 2009-05-19 Samsung Electronics Co., Ltd. Methods of forming CMOS integrated circuit devices having stressed NMOS and PMOS channel regions therein and circuits formed thereby
US7521380B2 (en) * 2007-04-23 2009-04-21 Advanced Micro Devices, Inc. Methods for fabricating a stress enhanced semiconductor device having narrow pitch and wide pitch transistors
US7902082B2 (en) * 2007-09-20 2011-03-08 Samsung Electronics Co., Ltd. Method of forming field effect transistors using diluted hydrofluoric acid to remove sacrificial nitride spacers
US7923365B2 (en) * 2007-10-17 2011-04-12 Samsung Electronics Co., Ltd. Methods of forming field effect transistors having stress-inducing sidewall insulating spacers thereon
KR101194843B1 (ko) * 2007-12-07 2012-10-25 삼성전자주식회사 Ｇｅ 실리사이드층의 형성방법, Ｇｅ 실리사이드층을포함하는 반도체 소자 및 그의 제조방법
US7786518B2 (en) * 2007-12-27 2010-08-31 Texas Instruments Incorporated Growth of unfaceted SiGe in MOS transistor fabrication
US7727834B2 (en) * 2008-02-14 2010-06-01 Toshiba America Electronic Components, Inc. Contact configuration and method in dual-stress liner semiconductor device
CN101577251B (zh) * 2008-05-05 2011-11-30 中芯国际集成电路制造(北京)有限公司 Cmos器件钝化层形成方法
JP5262370B2 (ja) * 2008-07-10 2013-08-14 富士通セミコンダクター株式会社 半導体装置の製造方法、及び半導体装置
JP5278022B2 (ja) * 2009-02-17 2013-09-04 富士通セミコンダクター株式会社 半導体装置の製造方法
US9318571B2 (en) * 2009-02-23 2016-04-19 United Microelectronics Corp. Gate structure and method for trimming spacers
US8298876B2 (en) * 2009-03-27 2012-10-30 International Business Machines Corporation Methods for normalizing strain in semiconductor devices and strain normalized semiconductor devices
EP2459063A1 (en) * 2009-07-30 2012-06-06 Koninklijke Philips Electronics N.V. Method and apparatus of determining exhaled nitric oxide
CN102130057B (zh) * 2010-01-14 2013-05-01 中芯国际集成电路制造(上海)有限公司 制作互补金属氧化物半导体器件的方法和结构
CN102130058A (zh) * 2010-01-19 2011-07-20 中芯国际集成电路制造(上海)有限公司 Cmos晶体管及其制作方法
US8350253B1 (en) * 2010-01-29 2013-01-08 Xilinx, Inc. Integrated circuit with stress inserts
CN102376646B (zh) * 2010-08-24 2014-03-19 中芯国际集成电路制造(上海)有限公司 改善双应力氮化物表面形态的方法
JP5614333B2 (ja) * 2011-03-01 2014-10-29 富士通セミコンダクター株式会社 半導体装置
CN102437095A (zh) * 2011-08-29 2012-05-02 上海华力微电子有限公司 一种用于双刻蚀阻挡层技术的工艺集成方法
CN103325787B (zh) * 2012-03-21 2017-05-03 中国科学院微电子研究所 Cmos器件及其制造方法
CN103579110B (zh) * 2012-07-26 2016-04-27 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103681506B (zh) * 2012-09-20 2016-06-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
JP6381639B2 (ja) * 2013-07-08 2018-08-29 エフィシエント パワー コンヴァーション コーポレーション 窒化ガリウムデバイスにおける分離構造及び集積回路
US20160211250A1 (en) * 2015-01-15 2016-07-21 Infineon Technologies Ag Semiconductor substrate arrangement, a semiconductor device, and a method for processing a semiconductor substrate
US9601686B1 (en) * 2015-12-14 2017-03-21 International Business Machines Corporation Magnetoresistive structures with stressed layer
US10043903B2 (en) 2015-12-21 2018-08-07 Samsung Electronics Co., Ltd. Semiconductor devices with source/drain stress liner
JP6844624B2 (ja) * 2016-11-30 2021-03-17 株式会社リコー 酸化物又は酸窒化物絶縁体膜形成用塗布液、酸化物又は酸窒化物絶縁体膜、電界効果型トランジスタ、及びそれらの製造方法
US10489330B2 (en) * 2018-11-15 2019-11-26 Intel Corporation Active extensible memory hub
CN118315344B (zh) * 2024-06-07 2024-08-02 杭州积海半导体有限公司 半导体器件的形成方法

Family Cites Families (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3602841A (en) 1970-06-18 1971-08-31 Ibm High frequency bulk semiconductor amplifiers and oscillators
US4853076A (en) 1983-12-29 1989-08-01 Massachusetts Institute Of Technology Semiconductor thin films
US4665415A (en) 1985-04-24 1987-05-12 International Business Machines Corporation Semiconductor device with hole conduction via strained lattice
EP0219641B1 (de) 1985-09-13 1991-01-09 Siemens Aktiengesellschaft Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung
US4958213A (en) 1987-12-07 1990-09-18 Texas Instruments Incorporated Method for forming a transistor base region under thick oxide
US5354695A (en) 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US5459346A (en) 1988-06-28 1995-10-17 Ricoh Co., Ltd. Semiconductor substrate with electrical contact in groove
JPH02138750A (ja) * 1988-08-24 1990-05-28 Mitsubishi Electric Corp 半導体装置の製造方法
US5006913A (en) 1988-11-05 1991-04-09 Mitsubishi Denki Kabushiki Kaisha Stacked type semiconductor device
US5108843A (en) 1988-11-30 1992-04-28 Ricoh Company, Ltd. Thin film semiconductor and process for producing the same
US4952524A (en) 1989-05-05 1990-08-28 At&T Bell Laboratories Semiconductor device manufacture including trench formation
US5310446A (en) 1990-01-10 1994-05-10 Ricoh Company, Ltd. Method for producing semiconductor film
US5060030A (en) 1990-07-18 1991-10-22 Raytheon Company Pseudomorphic HEMT having strained compensation layer
US5081513A (en) 1991-02-28 1992-01-14 Xerox Corporation Electronic device with recovery layer proximate to active layer
US5371399A (en) 1991-06-14 1994-12-06 International Business Machines Corporation Compound semiconductor having metallic inclusions and devices fabricated therefrom
US5134085A (en) 1991-11-21 1992-07-28 Micron Technology, Inc. Reduced-mask, split-polysilicon CMOS process, incorporating stacked-capacitor cells, for fabricating multi-megabit dynamic random access memories
US5391510A (en) 1992-02-28 1995-02-21 International Business Machines Corporation Formation of self-aligned metal gate FETs using a benignant removable gate material during high temperature steps
US6008126A (en) 1992-04-08 1999-12-28 Elm Technology Corporation Membrane dielectric isolation IC fabrication
JP3280725B2 (ja) * 1992-12-02 2002-05-13 オーリンス レーシング アクティエ ボラーグ 筒型ショックアブソーバ
US5561302A (en) 1994-09-26 1996-10-01 Motorola, Inc. Enhanced mobility MOSFET device and method
JPH08111457A (ja) * 1994-10-12 1996-04-30 Fujitsu Ltd 半導体装置の製造方法
US5670798A (en) 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
US5679965A (en) 1995-03-29 1997-10-21 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same
US5557122A (en) 1995-05-12 1996-09-17 Alliance Semiconductors Corporation Semiconductor electrode having improved grain structure and oxide growth properties
KR100213196B1 (ko) 1996-03-15 1999-08-02 윤종용 트렌치 소자분리
US6403975B1 (en) 1996-04-09 2002-06-11 Max-Planck Gesellschaft Zur Forderung Der Wissenschafteneev Semiconductor components, in particular photodetectors, light emitting diodes, optical modulators and waveguides with multilayer structures grown on silicon substrates
US5880040A (en) 1996-04-15 1999-03-09 Macronix International Co., Ltd. Gate dielectric based on oxynitride grown in N2 O and annealed in NO
US5861651A (en) 1997-02-28 1999-01-19 Lucent Technologies Inc. Field effect devices and capacitors with improved thin film dielectrics and method for making same
US5940736A (en) 1997-03-11 1999-08-17 Lucent Technologies Inc. Method for forming a high quality ultrathin gate oxide layer
US6309975B1 (en) 1997-03-14 2001-10-30 Micron Technology, Inc. Methods of making implanted structures
US6025280A (en) 1997-04-28 2000-02-15 Lucent Technologies Inc. Use of SiD4 for deposition of ultra thin and controllable oxides
US5960297A (en) 1997-07-02 1999-09-28 Kabushiki Kaisha Toshiba Shallow trench isolation structure and method of forming the same
JP3139426B2 (ja) 1997-10-15 2001-02-26 日本電気株式会社 半導体装置
US6066545A (en) 1997-12-09 2000-05-23 Texas Instruments Incorporated Birdsbeak encroachment using combination of wet and dry etch for isolation nitride
US6274421B1 (en) 1998-01-09 2001-08-14 Sharp Laboratories Of America, Inc. Method of making metal gate sub-micron MOS transistor
KR100275908B1 (ko) 1998-03-02 2000-12-15 윤종용 집적 회로에 트렌치 아이솔레이션을 형성하는방법
US6361885B1 (en) 1998-04-10 2002-03-26 Organic Display Technology Organic electroluminescent materials and device made from such materials
US6165383A (en) 1998-04-10 2000-12-26 Organic Display Technology Useful precursors for organic electroluminescent materials and devices made from such materials
US5989978A (en) 1998-07-16 1999-11-23 Chartered Semiconductor Manufacturing, Ltd. Shallow trench isolation of MOSFETS with reduced corner parasitic currents
JP4592837B2 (ja) 1998-07-31 2010-12-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6319794B1 (en) 1998-10-14 2001-11-20 International Business Machines Corporation Structure and method for producing low leakage isolation devices
US6235598B1 (en) 1998-11-13 2001-05-22 Intel Corporation Method of using thick first spacers to improve salicide resistance on polysilicon gates
US6117722A (en) 1999-02-18 2000-09-12 Taiwan Semiconductor Manufacturing Company SRAM layout for relaxing mechanical stress in shallow trench isolation technology and method of manufacture thereof
US6255169B1 (en) 1999-02-22 2001-07-03 Advanced Micro Devices, Inc. Process for fabricating a high-endurance non-volatile memory device
US6284626B1 (en) 1999-04-06 2001-09-04 Vantis Corporation Angled nitrogen ion implantation for minimizing mechanical stress on side walls of an isolation trench
US6281532B1 (en) 1999-06-28 2001-08-28 Intel Corporation Technique to obtain increased channel mobilities in NMOS transistors by gate electrode engineering
US6656822B2 (en) 1999-06-28 2003-12-02 Intel Corporation Method for reduced capacitance interconnect system using gaseous implants into the ILD
US6228694B1 (en) 1999-06-28 2001-05-08 Intel Corporation Method of increasing the mobility of MOS transistors by use of localized stress regions
US6362082B1 (en) 1999-06-28 2002-03-26 Intel Corporation Methodology for control of short channel effects in MOS transistors
KR100332108B1 (ko) 1999-06-29 2002-04-10 박종섭 반도체 소자의 트랜지스터 및 그 제조 방법
TW426940B (en) 1999-07-30 2001-03-21 United Microelectronics Corp Manufacturing method of MOS field effect transistor
US6475895B1 (en) * 1999-08-06 2002-11-05 Newport Fab, Llc Semiconductor device having a passivation layer and method for its fabrication
US6483171B1 (en) 1999-08-13 2002-11-19 Micron Technology, Inc. Vertical sub-micron CMOS transistors on (110), (111), (311), (511), and higher order surfaces of bulk, SOI and thin film structures and method of forming same
US6372664B1 (en) * 1999-10-15 2002-04-16 Taiwan Semiconductor Manufacturing Company Crack resistant multi-layer dielectric layer and method for formation thereof
US6284623B1 (en) 1999-10-25 2001-09-04 Peng-Fei Zhang Method of fabricating semiconductor devices using shallow trench isolation with reduced narrow channel effect
US6264317B1 (en) * 1999-11-19 2001-07-24 Lexmark International, Inc. Corrosion resistant printhead body for ink jet pen
US6476462B2 (en) 1999-12-28 2002-11-05 Texas Instruments Incorporated MOS-type semiconductor device and method for making same
US6221735B1 (en) 2000-02-15 2001-04-24 Philips Semiconductors, Inc. Method for eliminating stress induced dislocations in CMOS devices
US6225169B1 (en) * 2000-02-24 2001-05-01 Novellus Systems, Inc. High density plasma nitridation as diffusion barrier and interface defect densities reduction for gate dielectric
US6531369B1 (en) 2000-03-01 2003-03-11 Applied Micro Circuits Corporation Heterojunction bipolar transistor (HBT) fabrication using a selectively deposited silicon germanium (SiGe)
US6368931B1 (en) 2000-03-27 2002-04-09 Intel Corporation Thin tensile layers in shallow trench isolation and method of making same
US6493497B1 (en) 2000-09-26 2002-12-10 Motorola, Inc. Electro-optic structure and process for fabricating same
US6501121B1 (en) 2000-11-15 2002-12-31 Motorola, Inc. Semiconductor structure
US7312485B2 (en) 2000-11-29 2007-12-25 Intel Corporation CMOS fabrication process utilizing special transistor orientation
JP2003086708A (ja) * 2000-12-08 2003-03-20 Hitachi Ltd 半導体装置及びその製造方法
US6563152B2 (en) 2000-12-29 2003-05-13 Intel Corporation Technique to obtain high mobility channels in MOS transistors by forming a strain layer on an underside of a channel
US20020086497A1 (en) 2000-12-30 2002-07-04 Kwok Siang Ping Beaker shape trench with nitride pull-back for STI
US6265317B1 (en) 2001-01-09 2001-07-24 Taiwan Semiconductor Manufacturing Company Top corner rounding for shallow trench isolation
US6403486B1 (en) 2001-04-30 2002-06-11 Taiwan Semiconductor Manufacturing Company Method for forming a shallow trench isolation
US6531740B2 (en) 2001-07-17 2003-03-11 Motorola, Inc. Integrated impedance matching and stability network
US6498358B1 (en) 2001-07-20 2002-12-24 Motorola, Inc. Structure and method for fabricating an electro-optic system having an electrochromic diffraction grating
US6908810B2 (en) 2001-08-08 2005-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of preventing threshold voltage of MOS transistor from being decreased by shallow trench isolation formation
JP2003060076A (ja) 2001-08-21 2003-02-28 Nec Corp 半導体装置及びその製造方法
US6831292B2 (en) 2001-09-21 2004-12-14 Amberwave Systems Corporation Semiconductor structures employing strained material layers with defined impurity gradients and methods for fabricating same
US20030057184A1 (en) 2001-09-22 2003-03-27 Shiuh-Sheng Yu Method for pull back SiN to increase rounding effect in a shallow trench isolation process
US6656798B2 (en) 2001-09-28 2003-12-02 Infineon Technologies, Ag Gate processing method with reduced gate oxide corner and edge thinning
US6635506B2 (en) 2001-11-07 2003-10-21 International Business Machines Corporation Method of fabricating micro-electromechanical switches on CMOS compatible substrates
US6461936B1 (en) 2002-01-04 2002-10-08 Infineon Technologies Ag Double pullback method of filling an isolation trench
JP4173672B2 (ja) * 2002-03-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6621392B1 (en) 2002-04-25 2003-09-16 International Business Machines Corporation Micro electromechanical switch having self-aligned spacers
US6573172B1 (en) * 2002-09-16 2003-06-03 Advanced Micro Devices, Inc. Methods for improving carrier mobility of PMOS and NMOS devices
CN1245760C (zh) * 2002-11-04 2006-03-15 台湾积体电路制造股份有限公司 Cmos元件及其制造方法
FR2846789B1 (fr) * 2002-11-05 2005-06-24 St Microelectronics Sa Dispositif semi-conducteur a transistors mos a couche d'arret de gravure ayant un stress residuel ameliore et procede de fabrication d'un tel dispositif semi-conducteur
US7388259B2 (en) 2002-11-25 2008-06-17 International Business Machines Corporation Strained finFET CMOS device structures
US6974981B2 (en) 2002-12-12 2005-12-13 International Business Machines Corporation Isolation structures for imposing stress patterns
US6825529B2 (en) 2002-12-12 2004-11-30 International Business Machines Corporation Stress inducing spacers
US6717216B1 (en) 2002-12-12 2004-04-06 International Business Machines Corporation SOI based field effect transistor having a compressive film in undercut area under the channel and a method of making the device
US6887798B2 (en) 2003-05-30 2005-05-03 International Business Machines Corporation STI stress modification by nitrogen plasma treatment for improving performance in small width devices
JP4557508B2 (ja) 2003-06-16 2010-10-06 パナソニック株式会社 半導体装置
US7148559B2 (en) * 2003-06-20 2006-12-12 International Business Machines Corporation Substrate engineering for optimum CMOS device performance
US7279746B2 (en) 2003-06-30 2007-10-09 International Business Machines Corporation High performance CMOS device structures and method of manufacture
US7119403B2 (en) 2003-10-16 2006-10-10 International Business Machines Corporation High performance strained CMOS devices
US8008724B2 (en) 2003-10-30 2011-08-30 International Business Machines Corporation Structure and method to enhance both nFET and pFET performance using different kinds of stressed layers
US6977194B2 (en) 2003-10-30 2005-12-20 International Business Machines Corporation Structure and method to improve channel mobility by gate electrode stress modification
US7015082B2 (en) 2003-11-06 2006-03-21 International Business Machines Corporation High mobility CMOS circuits
US7122849B2 (en) * 2003-11-14 2006-10-17 International Business Machines Corporation Stressed semiconductor device structures having granular semiconductor material
US20050116290A1 (en) * 2003-12-02 2005-06-02 De Souza Joel P. Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers
US6929992B1 (en) 2003-12-17 2005-08-16 Advanced Micro Devices, Inc. Strained silicon MOSFETs having NMOS gates with work functions for compensating NMOS threshold voltage shift
US7247912B2 (en) 2004-01-05 2007-07-24 International Business Machines Corporation Structures and methods for making strained MOSFETs
US7205206B2 (en) 2004-03-03 2007-04-17 International Business Machines Corporation Method of fabricating mobility enhanced CMOS devices
US20050214998A1 (en) * 2004-03-26 2005-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Local stress control for CMOS performance enhancement
US7504693B2 (en) 2004-04-23 2009-03-17 International Business Machines Corporation Dislocation free stressed channels in bulk silicon and SOI CMOS devices by gate stress engineering
US7220630B2 (en) * 2004-05-21 2007-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for selectively forming strained etch stop layers to improve FET charge carrier mobility
JP4794838B2 (ja) * 2004-09-07 2011-10-19 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US7354806B2 (en) 2004-09-17 2008-04-08 International Business Machines Corporation Semiconductor device structure with active regions having different surface directions and methods
US20060079046A1 (en) * 2004-10-12 2006-04-13 International Business Machines Corporation Method and structure for improving cmos device reliability using combinations of insulating materials
JP5002891B2 (ja) * 2004-12-17 2012-08-15 富士通セミコンダクター株式会社 半導体装置の製造方法
US7288451B2 (en) * 2005-03-01 2007-10-30 International Business Machines Corporation Method and structure for forming self-aligned, dual stress liner for CMOS devices
US7101744B1 (en) * 2005-03-01 2006-09-05 International Business Machines Corporation Method for forming self-aligned, dual silicon nitride liner for CMOS devices
US7396724B2 (en) * 2005-03-31 2008-07-08 International Business Machines Corporation Dual-hybrid liner formation without exposing silicide layer to photoresist stripping chemicals
US7244644B2 (en) * 2005-07-21 2007-07-17 International Business Machines Corporation Undercut and residual spacer prevention for dual stressed layers
US7297584B2 (en) * 2005-10-07 2007-11-20 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices having a dual stress liner
US7615432B2 (en) * 2005-11-02 2009-11-10 Samsung Electronics Co., Ltd. HDP/PECVD methods of fabricating stress nitride structures for field effect transistors
JP4760414B2 (ja) * 2006-02-06 2011-08-31 ソニー株式会社 半導体装置の製造方法
US7361539B2 (en) * 2006-05-16 2008-04-22 International Business Machines Corporation Dual stress liner
US7514370B2 (en) * 2006-05-19 2009-04-07 International Business Machines Corporation Compressive nitride film and method of manufacturing thereof
US7585720B2 (en) * 2006-07-05 2009-09-08 Toshiba America Electronic Components, Inc. Dual stress liner device and method
US20080087965A1 (en) * 2006-10-11 2008-04-17 International Business Machines Corporation Structure and method of forming transistor density based stress layers in cmos devices
US7612414B2 (en) * 2007-03-29 2009-11-03 International Business Machines Corporation Overlapped stressed liners for improved contacts
US7750414B2 (en) * 2008-05-29 2010-07-06 International Business Machines Corporation Structure and method for reducing threshold voltage variation

Also Published As

Publication number Publication date
US9318344B2 (en) 2016-04-19
US20070252230A1 (en) 2007-11-01
CN100527421C (zh) 2009-08-12
JP2007300090A (ja) 2007-11-15
US20150087121A1 (en) 2015-03-26
US20070252214A1 (en) 2007-11-01
TW200805572A (en) 2008-01-16
JP2011124601A (ja) 2011-06-23
US20090194819A1 (en) 2009-08-06
US7521307B2 (en) 2009-04-21
US8901662B2 (en) 2014-12-02
CN101064310A (zh) 2007-10-31

Similar Documents

Publication Publication Date Title
JP5274594B2 (ja) 自己整合されたデュアル応力層を用いるｃｍｏｓ構造体及び方法
US7388259B2 (en) Strained finFET CMOS device structures
EP1565931B1 (en) Strained finfet cmos device structures
US7485510B2 (en) Field effect device including inverted V shaped channel region and method for fabrication thereof
TWI390666B (zh) 絕緣體上半導體裝置之製造方法
JP5544367B2 (ja) トランジスタにおいて進歩したシリサイド形成と組み合わされる凹型のドレイン及びソース区域
US20080064173A1 (en) Semiconductor device, cmos device and fabricating methods of the same
US20090159934A1 (en) Field effect device with reduced thickness gate
US20110156110A1 (en) Field Effect Transistors Having Gate Electrode Silicide Layers with Reduced Surface Damage
US8450171B2 (en) Strained semiconductor device and method of making same
US20080050863A1 (en) Semiconductor structure including multiple stressed layers
TWI261323B (en) MOSFET device with localized stressor
JP2009033173A (ja) 半導体素子およびその製造方法
JP4558841B2 (ja) 簡単化されたデュアル応力ライナ構成を用いる向上した性能をもつ半導体構造体
US7514317B2 (en) Strained semiconductor device and method of making same
US7898036B2 (en) Semiconductor device and process for manufacturing the same
US20080182372A1 (en) Method of forming disposable spacers for improved stressed nitride film effectiveness
JP5739404B2 (ja) ゲート・ダイオード構造及びゲート・ダイオード構造の製造方法
US20090065806A1 (en) Mos transistor and fabrication method thereof
JP2007103456A (ja) 半導体装置及びその製造方法
US11824099B2 (en) Source/drains in semiconductor devices and methods of forming thereof
TW200414506A (en) CMOS device and its manufacturing method
KR20060059857A (ko) 변형된 ＦｉｎＦＥＴ ＣＭＯＳ 장치 구조

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130514

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5274594

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees