JP5261893B2 - Trench type insulated gate bipolar transistor - Google Patents
Trench type insulated gate bipolar transistor Download PDFInfo
- Publication number
- JP5261893B2 JP5261893B2 JP2006195194A JP2006195194A JP5261893B2 JP 5261893 B2 JP5261893 B2 JP 5261893B2 JP 2006195194 A JP2006195194 A JP 2006195194A JP 2006195194 A JP2006195194 A JP 2006195194A JP 5261893 B2 JP5261893 B2 JP 5261893B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- conductivity type
- type
- region
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000011229 interlayer Substances 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims description 30
- 239000010410 layer Substances 0.000 claims description 20
- 239000002344 surface layer Substances 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 2
- 230000001413 cellular effect Effects 0.000 abstract 1
- 230000032823 cell division Effects 0.000 description 15
- 230000000694 effects Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 108091006146 Channels Proteins 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は、電力変換装置などに用いられるトレンチ型絶縁ゲートバイポーラトランジスタに関する。さらに詳しくは、ストライプ状表面パターンに形成されるトレンチとその側壁面に形成されるゲート絶縁膜とこのゲート絶縁膜を介して前記トレンチ内に埋め込まれる制御電極からなるトレンチ型絶縁ゲートバイポーラトランジスタ(以降、トレンチIGBTと略すこともある)に関する。 The present invention relates to a trench type insulated gate bipolar transistor used for a power conversion device or the like. More specifically, a trench-type insulated gate bipolar transistor (hereinafter referred to as a trench-type insulated gate bipolar transistor) comprising a trench formed in a striped surface pattern, a gate insulating film formed on the side wall thereof, and a control electrode embedded in the trench through the gate insulating film. , Sometimes abbreviated as trench IGBT).
近年のパワーエレクトロニクス分野における電源機器の小型化、高性能化への要求を受けて、電力用半導体装置では、高耐圧化、大電流化と共に、低損失化、高破壊耐量化、高速化に対する性能改善に注力されている。その結果、そのような大電流化、低損失化が可能になった電力用半導体装置として、パワーIGBTなどの絶縁ゲートを備える縦型の電力用MOS半導体装置が進展してきた。電力用MOS半導体装置ではMOSゲートを基板表面に平板状に設けたプレーナ型絶縁ゲート構造およびMOSゲートをトレンチ内に埋め込み形成したトレンチ型絶縁ゲート構造の2種類が広く知られている。最近の電力用MOS半導体装置においては、構造的に低オン抵抗特性が得やすいことから、後者のトレンチ型絶縁ゲート構造を備えるトレンチ型MOS半導体装置が注目されている。 In response to the recent demand for miniaturization and high performance of power supply equipment in the field of power electronics, power semiconductor devices have high breakdown voltage and large current, as well as low loss, high destruction resistance, and high speed performance. Focus is on improvement. As a result, a vertical power MOS semiconductor device having an insulated gate such as a power IGBT has been developed as a power semiconductor device capable of increasing the current and reducing the loss. Two types of power MOS semiconductor devices are widely known: a planar insulated gate structure in which a MOS gate is provided in a flat plate shape on a substrate surface, and a trench insulated gate structure in which a MOS gate is embedded in a trench. In recent power MOS semiconductor devices, since a low on-resistance characteristic is easily obtained structurally, a trench type MOS semiconductor device having the latter trench type insulated gate structure has attracted attention.
このようなトレンチ型絶縁ゲート構造を有する縦型のトレンチ型MOS半導体装置については、トレンチ内に絶縁膜を介してゲート電極が埋め込まれたトレンチ型絶縁ゲート構造を有し、そのトレンチのストライプ状表面パターン間の長手方向の基板表面にp型チャネル領域とn型半導体基板領域が交互に現れるセル分割型パターン構造を備えたトレンチゲート型IGBTが、低オン抵抗と高耐圧を同時に実現可能なものとして既に公知になっている(特許文献1)。 A vertical trench type MOS semiconductor device having such a trench type insulated gate structure has a trench type insulated gate structure in which a gate electrode is embedded in the trench through an insulating film, and the stripe-like surface of the trench A trench gate type IGBT having a cell-divided pattern structure in which a p-type channel region and an n-type semiconductor substrate region appear alternately on the substrate surface in the longitudinal direction between patterns can realize low on-resistance and high breakdown voltage simultaneously It is already known (Patent Document 1).
また、トレンチゲート型IGBTにおいて、p型ベース領域をトレンチゲートの長手方向に対して直角方向で島状に形成し、さらに、各トレンチ間の単位セルのチャネル長を従来のトレンチIGBTに比べて同一または短くなるように略一定に形成することにより、負荷短絡耐量を向上させる発明が公開されている(特許文献2)。
このようなトレンチIGBTのうち、特に、セル型トレンチIGBTと表記されるセル分割型トレンチゲートバイポーラトランジスタの構造の一例を図5の平面図と、この図5のB−B線で切断したトレンチIGBTの断面図を図6に示す。以下、このセル型トレンチIGBTの構造並びに動作について前記図面等を参照しながら説明する。
In the trench gate IGBT, the p-type base region is formed in an island shape in a direction perpendicular to the longitudinal direction of the trench gate, and the channel length of the unit cell between the trenches is the same as that of the conventional trench IGBT. Alternatively, an invention that improves the load short-circuit withstand capability by forming a substantially constant length so as to be short is disclosed (Patent Document 2).
Among such trench IGBTs, in particular, an example of the structure of a cell-divided trench gate bipolar transistor expressed as a cell-type trench IGBT is a plan view of FIG. 5 and a trench IGBT cut along the line BB in FIG. FIG. 6 shows a sectional view. Hereinafter, the structure and operation of the cell type trench IGBT will be described with reference to the drawings.
半導体基板111の一方の主面(以下、表面とも記すことがある)に選択的に形成されるp型ベース領域112を有し、その他方の主面(以下、裏面と記す)に、p型コレクタ層151とコレクタ電極150とを有し、多数のトレンチ113が、p型ベース領域112に直交する表面ストライプ状パターンを有すると共に、前記半導体基板111の表面からp型ベース領域112を貫通してn−型ドレイン層(n型半導体基板領域)111に達する深さに形成されている。そのトレンチ113の内表面にはゲート酸化膜114が被覆され、さらにその内表面側には導電性多結晶シリコン等からなるゲート電極115が埋設されている。そして離間して配置される別のトレンチ113との間のpベース領域112の表面にはその略中間にp+型コンタクト領域117が配設されている。そしてp+型コンタクト領域117とトレンチ113とにそれぞれ隣接してn+型ソース領域116が設けられている。ゲート電極115上には絶縁層118が配設され、セル領域の全面にアルミニウム等のエミッタ電極119が設けられ、この絶縁層118がゲート電極115とエミッタ電極119とを絶縁分離している。そして、エミッタ電極119がn+型ソース領域116とp+型コンタクト領域117の双方の表面に前記絶縁膜118に開口されたコンタクトホール120でオーミック接触するように構成されている。
The
このようなセル(分割)型トレンチIGBTにおいては、ゲート電極115に所定の閾値以上の電圧を与えることによりトレンチ113の側壁に沿って、ゲート絶縁膜を介してp型ベース領域の表面層に形成されるn型の反転層(図6には図示せず)が形成され、後述の図7において矢印で示すような電流路が形成される。これによりセル型トレンチIGBTのエミッタ・コレクタ間がオン状態となる。また、ゲート電極115の電圧を閾値以下とすることで、トレンチ113の側壁に沿った前記p型ベース領域112の表面層に形成されるn型の反転層が消失して前記電流路が消滅し、セル型トレンチIGBTのエミッタ・コレクタ間がオフ状態となる。さらに、トレンチ113に沿って縦方向(基板主面に垂直な方向)並びに横方向(基板主面に平行な方向)の電流路が形成されることから、公知のプレーナ型あるいはトレンチ型の縦型IGBTと比較して、セル型トレンチIGBTでは電流路の面積が格段に拡大される。さらに、基板表面側のトレンチ113間においてn型半導体基板層111の露出している表面領域に少数キャリアの蓄積が生じ、そのオン抵抗を小さくすることができるという利点も生じる。
一般的に、IGBTのターンオフ過程では、オン状態でp型コレクタ層151からn型ベース層111へ注入された少数キャリア(正孔)はエミッタ電極119へ排出される。その際、特に、前述のセル型トレンチIGBTでは、トレンチ113側壁面とn型ベース層111の境界部分に形成される蓄積層を通じて、図7の従来のセル分割型トレンチIGBTのセル部平面図に鎖線の丸枠内に矢印で示すように、p型ベース層111の角部分に少数キャリア電流(ここでは、ホール電流)が集中して流れ、狭いコンタクトホール120に向かっていく。その結果、このホール電流のうち、n+型ソース領域116の下部を通る電流も増加することになる。このn+型ソース(またはエミッタ)領域116の下部を流れるホール電流は、n+型ソース(エミッタと同じ)領域116/p型ベース領域112/n型半導体基板層(n型ベース層)111からなるnpnトランジスタのベース電流に相当しており、ホール電流の集中による電流増加は、このnpnトランジスタの動作を容易なものとし、結果として、n+型ソース(またはエミッタ)領域116/p型ベース領域112/n型半導体基板層111/p型コレクタ層151からなるIGBTの寄生サイリスタをラッチアップさせ、このIGBTをターンオフ制御不能にするため、ターンオフ耐量が低下する。言い換えるとターンオフ時の遮断可能電流が低下し、破壊に至る場合がある。
In general, in the IGBT turn-off process, minority carriers (holes) injected from the p-
本発明は、以上述べた点に鑑みてなされたものであり、本発明の目的は、低オン抵抗化、ターンオフ耐量の向上が達成できるセル型のトレンチ型絶縁ゲートバイポーラトランジスタを提供することである。 The present invention has been made in view of the above points, and an object of the present invention is to provide a cell-type trench insulated gate bipolar transistor that can achieve low on-resistance and improved turn-off resistance. .
特許請求の範囲の請求項1記載の発明によれば、第一導電型半導体基板と、該半導体基板の一方の主表面層に選択的に形成される第二導電型のベース領域と、この第二導電型ベース領域の表面層に選択的に形成される第一導電型ソース領域と、前記半導体基板表面から第二導電型のベース領域を超える深さを有し、並列ストライプ状表面パターンに形成されるトレンチと、該トレンチの側壁に形成されるゲート絶縁膜を介してトレンチ内に埋設されるポリシリコンゲート電極と、このポリシリコンゲート電極上に層間絶縁膜を介して形成されるエミッタ電極と、このエミッタ電極が前記第一導電型ソース領域と前記第二導電型ベース領域の双方の表面に接触するように前記層間絶縁膜に設けられるコンタクトホールと、前記第一導電型半導体基板の他方の主表面層に形成される第二導電型コレクタ層と、該第二導電型コレクタ層表面に接触するコレクタ電極とを備え、前記第一導電型半導体基板の一方の主表面では、前記並列トレンチ間の長手方向に第二導電型ベース領域と第一導電型半導体基板の各表面が交互に現われるように配設される構成を有するトレンチ型絶縁ゲートバイポーラトランジスタにおいて、前記並列トレンチ間の長手方向の前記第一導電型半導体基板の表面は前記構成のうち前記層間絶縁膜と前記エミッタ電極のみが覆っており、前記コンタクトホールが、このコンタクトホールの前記トレンチの長手方向に相当する長さについて、前記第一導電型ソース領域よりも長くされているトレンチ型絶縁ゲートバイポーラトランジスタとすることにより、前記本発明の目的は達成される。 According to the first aspect of the present invention, the first conductivity type semiconductor substrate, the second conductivity type base region selectively formed on one main surface layer of the semiconductor substrate, and the first conductivity type semiconductor substrate. A first conductive type source region selectively formed on the surface layer of the two conductive type base region, and a depth exceeding the second conductive type base region from the surface of the semiconductor substrate, and formed in a parallel striped surface pattern A trench, a polysilicon gate electrode embedded in the trench through a gate insulating film formed on the sidewall of the trench, and an emitter electrode formed on the polysilicon gate electrode through an interlayer insulating film A contact hole provided in the interlayer insulating film so that the emitter electrode contacts the surfaces of both the first conductivity type source region and the second conductivity type base region; and the first conductivity type semiconductor A second conductivity type collector layer formed on the other main surface layer of the plate, and a collector electrode in contact with the second conductivity type collector layer surface, on one main surface of the first conductivity type semiconductor substrate, In the trench type insulated gate bipolar transistor having a configuration in which the respective surfaces of the second conductive type base region and the first conductive type semiconductor substrate alternately appear in the longitudinal direction between the parallel trenches, The surface of the first conductivity type semiconductor substrate in the longitudinal direction is covered only by the interlayer insulating film and the emitter electrode in the configuration, and the contact hole has a length corresponding to the longitudinal direction of the trench of the contact hole. With respect to the present invention, the trench-type insulated gate bipolar transistor is made longer than the first conductivity type source region. The purpose is achieved.
特許請求の範囲の請求項2記載の発明によれば、前記コンタクトホールが前記トレンチの長手方向に相当する一方向側の長さについて、前記第一導電型ソース領域よりも0.5μm乃至4.0μmの範囲で、長くされている特許請求の範囲の請求項1に記載のトレンチ型絶縁ゲートバイポーラトランジスタとすることが好ましい。
特許請求の範囲の請求項3記載の発明によれば、前記第二導電型ベース領域内に、該ベース領域よりも高濃度の第二導電型コンタクト領域が形成されている特許請求の範囲の請求項1または2記載のトレンチ型絶縁ゲートバイポーラトランジスタとすることが望ましい。
According to a second aspect of the present invention, the length of the contact hole in one direction corresponding to the longitudinal direction of the trench is 0.5 μm to 4.4 μm from the first conductivity type source region. Preferably, the trench-type insulated gate bipolar transistor according to claim 1 is elongated in a range of 0 μm.
According to the invention of
特許請求の範囲の請求項4記載の発明によれば、前記第二導電型コンタクト領域が前記トレンチの長手方向に相当する一方向側の長さについて、前記第一導電型ソース領域よりも0.5μm乃至4.0μmの範囲で、長くされている特許請求の範囲の請求項3に記載のトレンチ型絶縁ゲートバイポーラトランジスタとすることがより望ましい。
要するに、本発明は、トレンチゲートの長手方向に関して、n+型ソース領域の端から、コンタクトホールをはみ出させた構造とする。このようなパターンにすることにより、ターンオフ時のホール電流集中が緩和され、遮断可能電流が増大するのである。
According to the invention of claim 4, the length of the second conductivity type contact region in one direction corresponding to the longitudinal direction of the trench is less than the first conductivity type source region. More preferably, the trench type insulated gate bipolar transistor according to
In short, the present invention has a structure in which the contact hole protrudes from the end of the n + type source region in the longitudinal direction of the trench gate. By adopting such a pattern, the hole current concentration at the time of turn-off is alleviated, and the interruptable current increases.
本発明を適用すれば、低オン抵抗化、ターンオフ耐量の向上が達成できるセル分割型のトレンチIGBTを提供することができる。 By applying the present invention, it is possible to provide a cell-divided trench IGBT that can achieve low on-resistance and improved turn-off resistance.
図1−1は本発明にかかるセル分割型トレンチIGBTのセルユニット部の平面図である。図1−2は、図1−1のA−A線で切断したセル分割型トレンチIGBTの断面図である。図2は本発明にかかるセル分割型トレンチIGBTの距離Xをパラメーターとした場合の遮断可能電流とオン電圧との関係図である。図3は本発明にかかる、異なるセル分割型トレンチIGBTのセルユニット部の平面図である。図4は本発明にかかる、n+型ソース領域のトレンチ長手方向に関する長さとコンタクトホール及びp+型コンタクト領域の長さの関係をパラメーターとした場合の、遮断可能電流とオン電圧との関係図である。 FIG. 1-1 is a plan view of a cell unit portion of a cell division type trench IGBT according to the present invention. FIG. 1-2 is a cross-sectional view of the cell division type trench IGBT cut along line AA in FIG. 1-1. FIG. 2 is a graph showing the relationship between the cutoff current and the on-voltage when the distance X of the cell division type trench IGBT according to the present invention is used as a parameter. FIG. 3 is a plan view of a cell unit portion of a different cell division type trench IGBT according to the present invention. FIG. 4 is a diagram showing the relationship between the breakable current and the on-voltage when the length of the n + -type source region in the trench longitudinal direction and the length of the contact hole and the p + -type contact region are used as parameters. It is.
以下、本発明にかかるセル分割型のトレンチ型絶縁ゲートバイポーラトランジスタについて、図面を用いて詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
図1−1に本発明の実施例1にかかる一セル分の平面図、図1−2に、図1−1のA−A線で切断したセル分割型トレンチIGBTの断面図を示す。前記従来のセル分割型トレンチIGBTを示す前記図5、図6、図7と比較して、トレンチ長手方向の長さに関し、実施例1ではコンタクトホール10がn+型ソース領域6より長いパターンとなっているところが異なるだけであり、その他の構成は前記図7および図5、図6により示される従来のセル分割型トレンチIGBTと同様であるので、詳細な説明を省略する。なお、図7でも、p+型コンタクト領域117の長さがn+型ソース領域116より長くされているように図面上では見えるが、不純物拡散の拡がりによるものであり、意図的に長くしたものではないし、長さ的にもわずかである。
Hereinafter, a cell division type trench insulated gate bipolar transistor according to the present invention will be described in detail with reference to the drawings. The present invention is not limited to the description of the examples described below unless it exceeds the gist.
1-1 is a plan view for one cell according to Example 1 of the present invention, and FIG. 1-2 is a cross-sectional view of the cell-divided trench IGBT cut along the line AA in FIG. 1-1. Compared to FIGS. 5, 6, and 7 showing the conventional cell-divided trench IGBT, in the first embodiment, the
図1−1、図1−2では、コンタクトホール10がn+型ソース領域6より「距離X」の長さだけ長くされることにより、図1−1で矢印で示すホール電流が流れることができる実効断面積が鎖線で示す丸い枠内のように図7よりも広がるので、過度な電流集中が起き難くなる。この効果により、ターンオフ時の遮断可能電流を大幅に増大させることが可能となる。ただし、前述のように「距離X」を長くし過ぎると、オン状態での少数キャリアの排出も多くなるため、伝導度変調効果が小さくなり、オン状態での電圧降下(Vce(sat))が上昇、すなわち、オン電圧が大きくなるので、距離Xにはおのずと上限がある。
1-1 and 1-2, the
実施例1にかかるセル分割型トレンチIGBTについて、距離Xをパラメーターとした場合の、オン電圧(Vce(sat))とターンオフ耐量の関係図を図2に示す。図2から、距離XがX=0からX=4.0μmへと大きくなるにつれて、オン電圧(Vce(sat))と遮断可能電流共に増大することが分かる。また、遮断可能電流には一般的に規格が設けられており、図2ではその遮断可能電流規格を点線で示す。図2によれば、「距離X」が0.5μm以上で点線で示す遮断可能電流規格を満たすことを示している。遮断可能電流の規格は、定格電流値の3〜5倍程度であることが多い。さらに距離Xを大きくしていくと、オン電圧(Vce(sat))が次第に増大するが、4μm以上では、急激にオン電圧値が大きくなると同時に、遮断可能電流の上昇が飽和することが分かる。このことから、前述のようにオン電圧を考慮すると、距離Xの上限は4.0μm程度が好ましいので、実施例1にかかる距離Xの好ましい範囲は0.5μm以上4μm以下とすることができる。ただし、前記距離Xが4μm以下の場合でも、コンタクトホール10の前記長さをp型ベース領域2の長さを超えてn型ベース領域1の表面露出領域まで到達する長さにしてはならない。その理由は、そのようにすると、セル分割型トレンチIGBTのコレクタ/エミッタ間の順方向耐圧がでなくなるからである。
FIG. 2 shows a relationship diagram between the on-voltage (Vce (sat)) and the turn-off resistance when the distance X is used as a parameter for the cell division type trench IGBT according to the first example. From FIG. 2, it can be seen that as the distance X increases from X = 0 to X = 4.0 μm, both the ON voltage (Vce (sat)) and the cutoff current increase. In addition, a standard is generally provided for the breakable current, and in FIG. 2, the breakable current standard is indicated by a dotted line. FIG. 2 shows that “distance X” is 0.5 μm or more and satisfies the interruptable current standard indicated by the dotted line. The standard of breakable current is often about 3 to 5 times the rated current value. As the distance X is further increased, the on-voltage (Vce (sat)) gradually increases. However, when the distance X is 4 μm or more, the on-voltage value increases rapidly and at the same time, the increase in the breakable current is saturated. Therefore, considering the on-state voltage as described above, the upper limit of the distance X is preferably about 4.0 μm, and therefore, the preferable range of the distance X according to the first embodiment can be 0.5 μm or more and 4 μm or less. However, even when the distance X is 4 μm or less, the length of the
図3に実施例2にかかるセル分割型トレンチIGBTの一セル分の平面図を示す。前述の実施例1にかかる図1−1とは、コンタクトホール13だけでなく、p+型コンタクト領域14もトレンチ長手方向に大きく伸びている点が異なる。図4として、n+型ソース領域のトレンチ長手方向に関する長さとコンタクトホール及びp+型コンタクト領域の長さの関係をパラメーターとした場合の、オン電圧と遮断可能電流との関係図中の破線に示すように、p+型コンタクト領域14とコンタクトホール13の双方を伸ばすと、それぞれの効果を合わせた効果が得られる結果、効果としての遮断可能電流は実施例1の場合よりさらに大きくすることができる。p+型コンタクト領域14の突き出し距離「Y」は、必ずしもコンタクトホール13の突き出し距離「X」と一致させる必要はなく、遮断可能電流規格との兼ね合いで最適値を選ぶことができる。前述した従来のセル部の平面図である図7中に示すように、p+型コンタクト領域117のみがp型ベース領域に突き出した構造の場合でも遮断可能電流の増大がえられるものの、ごくわずかである。図4からは、p+型コンタクト領域の突き出し効果は、コンタクトホールのみを突き出させた場合よりも遮断可能電流向上効果は小さく、遮断可能電流を増大させる効果はコンタクトホールを長くする場合の方が大きい効果が得られることもわかる。
FIG. 3 is a plan view of one cell of the cell division type trench IGBT according to the second embodiment. This embodiment differs from FIG. 1-1 according to the first embodiment in that not only the
1、… 第一導電型半導体基板、シリコン基板、n型ベース層、
2、… 第二導電型のベース領域、p型ベース領域、
3、… トレンチ、
4、… ゲート絶縁膜、ゲート酸化膜、
5、… ポリシリコンゲート電極、
6、… 第一導電型ソース領域、n+型ソース領域、
7、… 第二導電型コンタクト領域、p+型コンタクト領域、
8、… 層間絶縁膜、
9、… エミッタ電極、
10、… コンタクトホール、
11、… 第二導電型コレクタ層
12、… コレクタ電極
13、… コンタクトホール
14、… 第二導電型コンタクト領域、p+型コンタクト領域。
1,... First conductivity type semiconductor substrate, silicon substrate, n-type base layer,
2, ... second conductivity type base region, p-type base region,
3, ... trench,
4, ... Gate insulating film, gate oxide film,
5, ... polysilicon gate electrode,
6,... First conductivity type source region, n + type source region,
7, second conductivity type contact region, p + type contact region,
8, ... interlayer insulation film,
9, Emitter electrode,
10. Contact hole,
DESCRIPTION OF
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006195194A JP5261893B2 (en) | 2006-07-18 | 2006-07-18 | Trench type insulated gate bipolar transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006195194A JP5261893B2 (en) | 2006-07-18 | 2006-07-18 | Trench type insulated gate bipolar transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008027945A JP2008027945A (en) | 2008-02-07 |
JP5261893B2 true JP5261893B2 (en) | 2013-08-14 |
Family
ID=39118309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006195194A Active JP5261893B2 (en) | 2006-07-18 | 2006-07-18 | Trench type insulated gate bipolar transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5261893B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7960486B2 (en) | 2008-08-08 | 2011-06-14 | Sumitomo Chemical Company, Limited | Process for producing olefin polymer |
US7897705B2 (en) | 2008-08-08 | 2011-03-01 | Sumitomo Chemical Company, Limited | Process for producing olefin polymer |
US20100036068A1 (en) | 2008-08-08 | 2010-02-11 | Sumitomo Chemical Company, Limited | Hydrogenation catalyst and process for producing olefin polymer |
DE112011100533T5 (en) | 2010-11-30 | 2012-12-20 | Fuji Electric Co., Ltd. | Semiconductor device |
JP5983864B2 (en) | 2013-04-02 | 2016-09-06 | トヨタ自動車株式会社 | IGBT using trench gate electrode |
EP4052302A4 (en) * | 2019-10-28 | 2023-11-22 | Psiquantum, Corp. | Electronic components employing field ionization |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3924975B2 (en) * | 1999-02-05 | 2007-06-06 | 富士電機デバイステクノロジー株式会社 | Trench type insulated gate bipolar transistor |
JP3293603B2 (en) * | 1999-09-17 | 2002-06-17 | トヨタ自動車株式会社 | Power semiconductor device |
JP2001274400A (en) * | 2000-03-28 | 2001-10-05 | Toshiba Corp | Semiconductor device |
JP2002190595A (en) * | 2000-12-21 | 2002-07-05 | Denso Corp | Semiconductor device and method of manufacturing the same |
JP3927111B2 (en) * | 2002-10-31 | 2007-06-06 | 株式会社東芝 | Power semiconductor device |
JP4085781B2 (en) * | 2002-11-01 | 2008-05-14 | トヨタ自動車株式会社 | Field effect semiconductor device |
JP5055786B2 (en) * | 2006-02-20 | 2012-10-24 | 富士電機株式会社 | MOS type semiconductor device and manufacturing method thereof |
-
2006
- 2006-07-18 JP JP2006195194A patent/JP5261893B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008027945A (en) | 2008-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109964317B (en) | Semiconductor device with a plurality of semiconductor chips | |
US8441046B2 (en) | Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances | |
JP5107460B2 (en) | Integrated low leakage Schottky diode | |
JP5098303B2 (en) | Insulated gate bipolar transistor | |
JP5619758B2 (en) | Reverse conductive semiconductor device | |
JP5865618B2 (en) | Semiconductor device | |
US10608104B2 (en) | Trench transistor device | |
JP6652515B2 (en) | Semiconductor device | |
JP5480084B2 (en) | Semiconductor device | |
JPH11345969A (en) | Power semiconductor device | |
JP2002280555A (en) | Semiconductor device | |
JP5537359B2 (en) | Semiconductor device | |
JP2018504778A (en) | Reverse conducting semiconductor device | |
JP6183550B2 (en) | Semiconductor device | |
US20150187877A1 (en) | Power semiconductor device | |
US10490655B2 (en) | Insulated gate bipolar transistor (IGBT) with high avalanche withstand | |
JP2008047772A (en) | Insulated gate bipolar transistor | |
JP2009188290A (en) | Power semiconductor device | |
JP5261893B2 (en) | Trench type insulated gate bipolar transistor | |
CN111668212A (en) | Semiconductor device with a plurality of semiconductor chips | |
JP2021052078A (en) | Semiconductor device and manufacturing method thereof | |
KR20150069117A (en) | Power semiconductor device | |
JP2020098820A (en) | Semiconductor device | |
WO2016001182A2 (en) | Semiconductor device | |
JP2013069871A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090515 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130415 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5261893 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |