JP5248795B2 - 光電気混載パッケージ及びその製造方法、光素子付き光電気混載パッケージ、光電気混載モジュール - Google Patents

Description

本発明は、光信号が伝搬する構造を有する光電気混載パッケージ及びその製造方法、光素子付き光電気混載パッケージ、光電気混載モジュールに関するものである。

近年、インターネットに代表される情報通信技術の発達や、情報処理装置の処理速度の飛躍的向上などに伴って、画像等の大容量データを送受信するニーズが高まりつつある。かかる大容量データを情報通信設備を通じて自由にやり取りするためには１０Ｇｂｐｓ以上の情報伝達速度が望ましく、そのような高速通信環境を実現しうる技術として光通信技術に大きな期待が寄せられている。一方、機器内の配線基板間の接続、配線基板内の半導体チップ間での接続、半導体チップ内での接続など、比較的短い距離における信号伝達経路に関しても、高速で信号を伝送することが近年望まれている。このため、従来一般的であった金属ケーブルや金属配線から、光導波構造部等を用いた光伝送へと移行することが理想的であると考えられている。

そして近年では、光導波構造部、光素子、光導波構造部を支持する基板等を備え、光導波構造部と光素子との間で光通信を行う光電気混載モジュールが各種提案されている（例えば、特許文献１〜５、非特許文献１参照）。特許文献１では、光素子を実装したパッケージをボード上にはんだバンプにて接続し、はんだバンプをリフローする際のセルフアライメント作用により、パッケージを貫通する光導波構造部とボードを貫通する光導波構造部とを一直線上に配置した構造が提案されている。また特許文献１では、光導波構造部が設けられる貫通孔の内壁面に金属層を形成した構造が提案されている。特許文献２では、裏面上に光素子が実装されたパッケージ基板と、実装された光素子を挿入可能に構成された光素子挿入用基板とを貼り合わせるとともに、光素子と、光素子挿入基板の下方に位置する光導波構造部との間に、樹脂充填剤や封止樹脂層を形成した構造が提案されている。特許文献３では、基板内（またはインターポーザ内）に、光導波構造部ではなく、光信号の伝送効率に優れた光ファイバを挿通させた構造が提案されている。特許文献４では、外部との接続を行う光接続媒体として光導波構造部を用いた構造が提案されている。特許文献５では、ＬＳＩパッケージとインターフェースモジュールとをコネクタで電気的に接続することにより、両者を分離可能に構成したものが提案されている。また、非特許文献１では、貫通孔に１種類の透明樹脂を充填した光導波構造部や、貫通孔壁面に金属層を設けた構造が提案されている。
特許第３８０１９２１号公報（図１など） 特開２００４−４４２６号公報（図１など） 特開２００５−３３８７０４号公報（図５など） 特開２００６−２５９６８２号公報（図１など） 特開２００４−２５３４５６号公報（図１など） ＥＣＴＣ２００６ ｓ１８ｐ５

しかし、特許文献１〜５及び非特許文献１に記載の従来技術には以下の問題がある。即ち、特許文献１に記載の従来技術では、はんだバンプをリフローする際に、パッケージとボードとの間で平面方向への位置ずれが生じやすい。そのため、パッケージ側の光導波構造部とボード側の光導波構造部との間で平面方向への光軸ずれが生じやすく、光の伝送ロスが生じやすい。仮に、上記の問題を解決しようとしても、リフロー時の精度を向上させることは困難である。

また、特許文献２に記載の従来技術では、パッケージ基板の裏面上に光素子を実装する工程に加え、パッケージ基板の表面上にＩＣチップを実装する工程が必要になる。さらに、特許文献３に記載の従来技術では、光ファイバを挿通させる挿通工程だけでなく、基板（またはインターポーザ）の完成後に光ファイバを研磨する工程が必要になる。従って、特許文献２，３に記載の従来技術では、工程が複雑になってしまうという問題がある。

また、特許文献５に記載の従来技術では、コネクタを用いているため、ＬＳＩパッケージのインピーダンスとインターフェースモジュールのインピーダンスとを整合させることが困難である。その結果、回路の終端で信号が反射するなどして信号が劣化し、光の伝送ロスが生じてしまう。なお、特許文献２，４，５に記載の従来技術のように電気信号配線が長くなると、超高速信号において伝送損失による信号の劣化が問題となる。この問題を解決するために、プリエンファシスといった回路を用いて電気信号の補正を行っているが、回路規模が大きくなるという問題がある。

また、特許文献１及び非特許文献１に記載の従来技術では、透明樹脂や金属層を設けた構造が提案されているが、信号が通過する際に信号が散乱するため、損失が大きくなり、光の伝送ロスが生じてしまう。

本発明は上記の課題に鑑みてなされたものであり、その第１の目的は、確実な位置合わせをすることができ、光軸ズレがなく光の伝送ロスが小さい光電気混載パッケージ、光素子付き光電気混載パッケージ及び光電気混載モジュールを提供することにある。また、第２の目的は、上記の光電気混載パッケージを容易に製造することが可能な光電気混載パッケージの製造方法を提供することにある。

上記課題を解決するための手段（手段１）としては以下のものがある。半導体集積回路素子（２１，２２，２６）が搭載される主面（１２）及び前記主面（１２）の反対側に位置する裏面（１３）を有し、前記主面（１２）及び前記裏面（１３）を貫通する光導波構造部用孔（８１）が形成され、前記主面（１２）及び前記裏面（１３）を貫通しかつガイドピン（５２）が嵌入可能な位置決め用ガイド孔（５１）が形成された配線基板（１０）と、前記主面（１２）側における前記光導波構造部用孔（８１）の開口部付近に配置された光素子接続用端子（５５）と、光信号が伝搬する光路となるコア（８３）及び前記コア（８３）を取り囲むクラッド（８４）を有し、前記光導波構造部用孔（８１）内に形成された光導波構造部（８２）とを備え、前記位置決め用ガイド孔（５１）及び前記光導波構造部（８２）における前記コア（８３）が、いずれも同一の位置基準物（５６）を基準として形成されているとともに、前記光導波構造部用孔の内壁面に構造部側導体層が形成され、その構造部側導体層と前記光素子接続用端子とが導体層接続パターンを介して電気的に接続されていることを特徴とする光電気混載パッケージ。

従って、手段１の光電気混載パッケージによると、同一の位置基準物を基準として、位置決め用ガイド孔と光導波構造部におけるコアとが形成されるため、両者を高精度に位置合わせすることができる。よって、光導波構造部用孔の開口部付近に配置された光素子接続用端子に光素子を接続すれば、光素子とコアとの光軸が合った状態となる。ゆえに、光の伝送ロスが小さい光電気混載パッケージを実現することができる。なお、光導波構造部用孔の開口部付近としては、少なくとも後述する半導体集積回路素子搭載領域よりも基板外周側となる領域であって、かつ、光導波構造部用孔よりも基板中央部側の位置などを挙げることができる。

光電気混載パッケージを構成する配線基板としては、例えば、樹脂配線基板、セラミック配線基板、ガラス配線基板または金属配線基板が使用可能であるが、コスト面を考慮すると樹脂配線基板であることが好ましい。このようにすれば、配線基板の主面及び裏面を貫通する光導波構造部用孔及び位置決め用ガイド孔を容易に形成することができる。なお、樹脂配線基板に比較して熱伝導性の高いセラミック配線基板を用いた場合には、配線基板が熱膨張によって変形しにくくなるため、光素子接続用端子に光素子を接続した場合に、光素子と光導波構造部とを位置合わせした状態に保持しやすくなる。また、発生した熱が効率良く放散されるため、光素子接続用端子に光素子を接続した場合には、放熱性の悪化に起因する発光波長のズレが回避され、動作安定性・信頼性に優れた配線基板を実現することができる。なお図３４に示されるように、樹脂配線基板は、配線基板１０内にコンデンサ１４１を設けた樹脂配線基板でもよい。

かかるセラミック配線基板の好適例を挙げると、アルミナ、窒化アルミニウム、窒化珪素、窒化ホウ素、ベリリア、ムライト、低温焼成ガラスセラミック、ガラスセラミック等からなる配線基板がある。また、樹脂配線基板の好適例としては、例えば、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイド−トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）等からなる配線基板を挙げることができる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料からなる配線基板を使用してもよい。金属配線基板の好適例としては、例えば、銅からなる配線基板、銅合金からなる配線基板、銅以外の金属単体からなる配線基板、銅以外の合金からなる配線基板などを挙げることができる。

光電気混載パッケージを構成する配線基板は、樹脂絶縁層と金属導体層とを備えた多層配線基板であることがよい。前記金属導体層は前記主面に形成されていてもよいし、基板内部に形成されていてもよい。また、これらの金属導体層の層間接続を図るために、基板内部にスルーホール導体が形成されていてもよい。なお、かかる金属導体層やスルーホール導体は、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、タングステン（Ｗ）、モリブデン（Ｍｏ）などからなる導電性金属ペーストを印刷または充填することにより形成される。そして、このような金属導体層には電気信号が流れるようになっている。なお、このような多層配線基板に加えて、例えば、樹脂絶縁層と金属導体層とを交互に積層してなるビルドアップ層をコア部の表層に有するビルドアップ多層配線基板を用いることも許容される。このようにすれば、配線基板の高密度化を図りやすくなる。

前記光電気混載パッケージを構成するガイドピンの材料としては、ステンレス等のようにある程度硬質な金属がよい。また、ガイドピンの直径については、前記配線基板の主面及び裏面を貫通する位置決め用ガイド孔に嵌入できるように、当該位置決め用ガイド孔とほぼ同径である必要がある。

また、光電気混載パッケージは前記光導波構造部を備えている。なお、光電気混載パッケージは、１つの光導波構造部のみを備えていてもよく、２つ以上の光導波構造部を備えていてもよい。光導波構造部とは、光信号が伝搬する光路となるコア及び前記コアを取り囲むクラッドを有し、前記光導波構造部用孔内に形成された部材を指し、例えば、ポリマ材料等からなる有機系の光導波構造部、石英ガラスや化合物半導体等からなる無機系の光導波構造部等がある。前記ポリマ材料としては、感光性樹脂、熱硬化性樹脂、熱可塑性樹脂などを選択することができ、具体的には、フッ素化ポリイミド等のポリイミド樹脂、エポキシ樹脂、ＵＶ硬化性エポキシ樹脂、ＰＭＭＡ（ポリメチルメタクリレート）、重水素化ＰＭＭＡ、重水素フッ素化ＰＭＭＡ等のアクリル樹脂、ポリオレフィン系樹脂などが好適である。なお、前記クラッドは、前記光導波構造部用孔に液状のクラッド材を充填して固化させることにより形成されたものであり、前記コアは、前記クラッドの一部を除去することによって形成されたコア用孔内に液状のコア材を充填して固化させることにより形成されたものであってもよい。このようにすれば、クラッド材やコア材を上記した多くの種類の材料から選択可能であるため、安価な材料を用いて光導波構造部を形成することができる。

前記光電気混載パッケージを構成する位置基準物としては、前記位置決め用ガイド孔や、前記配線基板の前記主面側に配置された位置合わせマークなどが挙げられるが、位置合わせマークであることが好ましい。このようにすれば、位置基準物の機能を位置合わせの機能に特化させることができるため、光素子と光導波構造部との位置合わせ精度を向上させることができる。なお、位置合わせマークとしては、前記主面側に配置され、前記光素子接続用端子の形成時に形成された位置基準用導体であることが好ましい。

上記課題を解決するための別の手段（手段２Ａ）としては以下のものがある。半導体集積回路素子（２１，２２，２６）が搭載される主面（１２）及び前記主面（１２）の反対側に位置する裏面（１３）を有し、前記主面（１２）及び前記裏面（１３）を貫通する光導波構造部用孔（８１）が形成され、前記主面（１２）及び前記裏面（１３）を貫通しかつガイドピン（５２）が嵌入可能な位置決め用ガイド孔（５１）が形成された配線基板（１０）と、前記主面（１２）側における前記光導波構造部用孔（８１）の開口部付近に配置された光素子接続用端子（５５）と、前記主面（１２）側に配置され、前記光素子接続用端子（５５）の形成時に形成された位置基準用導体（５６）と、光信号が伝搬する光路となるコア（８３）及び前記コア（８３）を取り囲むクラッド（８４）を有し、前記光導波構造部用孔（８１）内に形成された光導波構造部（８２）とを備え、前記位置決め用ガイド孔（５１）及び前記光導波構造部（８２）における前記コア（８３）が、いずれも前記位置基準用導体（５６）を基準として形成されているとともに、前記主面側に複数の半導体集積回路素子接続用端子が配置され、前記複数の半導体集積回路素子接続用端子が属する半導体集積回路素子搭載領域が設定され、その半導体集積回路素子搭載領域よりも基板外周側となる領域に、前記光導波構造部用孔、前記位置決め用ガイド孔、前記光素子接続用端子及び前記位置基準用導体が形成されていることを特徴とする光電気混載パッケージ。
また、上記課題を解決するための別の手段（手段２Ｂ）としては以下のものがある。半導体集積回路素子（２１，２２，２６）が搭載される主面（１２）及び前記主面（１２）の反対側に位置する裏面（１３）を有し、前記主面（１２）及び前記裏面（１３）を貫通する光導波構造部用孔（８１）が形成され、前記主面（１２）及び前記裏面（１３）を貫通しかつガイドピン（５２）が嵌入可能な位置決め用ガイド孔（５１）が形成された配線基板（１０）と、前記主面（１２）側における前記光導波構造部用孔（８１）の開口部付近に配置された光素子接続用端子（５５）と、前記主面（１２）側に配置され、前記光素子接続用端子（５５）の形成時に形成された位置基準用導体（５６）と、光信号が伝搬する光路となるコア（８３）及び前記コア（８３）を取り囲むクラッド（８４）を有し、前記光導波構造部用孔（８１）内に形成された光導波構造部（８２）とを備え、前記位置決め用ガイド孔（５１）及び前記光導波構造部（８２）における前記コア（８３）が、いずれも前記位置基準用導体（５６）を基準として形成されているとともに、前記光導波構造部用孔の内壁面に構造部側導体層が形成され、その構造部側導体層と前記光素子接続用端子とが導体層接続パターンを介して電気的に接続されていることを特徴とする光電気混載パッケージ。

従って、手段２の光電気混載パッケージによると、位置決め用ガイド孔と光導波構造部におけるコアとが、いずれも位置基準用導体を基準として形成されるため、両者を高精度に位置合わせすることができる。よって、光導波構造部用孔の開口部付近に配置された光素子接続用端子に光素子を接続すれば、光素子とコアとの光軸が合った状態となる。ゆえに、光の伝送ロスが小さい光電気混載パッケージを実現することができる。また、位置基準用導体が光素子接続用端子の形成時に形成されるため、位置基準用導体を光素子接続用端子とは別々に形成しなくても済む。よって、光電気混載パッケージの製造に必要な工程数を削減できるため、光電気混載パッケージを低コストで製造することができる。

ここで、位置基準用導体の数については特に限定されないが、位置合わせ精度の向上という観点からすると、単数よりは複数であることがよい。また、位置基準用導体は、前記光素子接続用端子と同じ材料によって形成されることが好ましい。例えば、前記光素子接続用端子及び前記位置基準用導体は、最上層の金属導体層を同一工程にてパターニングすることによって形成されたものであることが好ましい。このようにすれば、位置基準用導体及び光素子接続用端子を形成するための材料の種類を少なくできるので、製造コスト増を回避することができる。また、位置基準用導体を、光素子接続用端子の形成時に容易に形成することができる。

なお、前記主面側に複数の半導体集積回路素子接続用端子が配置され、前記複数の半導体集積回路素子接続用端子が属する半導体集積回路素子搭載領域が設定され、その半導体集積回路素子搭載領域よりも基板外周側となる領域に、前記光導波構造部用孔、前記位置決め用ガイド孔、前記光素子接続用端子及び位置基準用導体が形成されていることが好ましい。このようにすれば、半導体集積回路素子搭載領域に搭載される半導体集積回路素子が、半導体集積回路素子搭載領域よりも基板外周側となる領域に形成された光導波構造部用孔の主面側開口を塞ぐことがなくなる。このため、光素子接続用端子に光素子を接続した際に、光素子の光軸と光導波構造部用孔内に形成された光導波構造部の光軸とを確実に位置合わせすることができる。また、位置決め用ガイド孔が半導体集積回路素子搭載領域よりも基板外周側となる領域に形成されるため、半導体集積回路素子搭載領域に搭載される半導体集積回路素子と位置決め用ガイド孔に嵌入されるガイドピンとの干渉を防止できる。さらに、光素子接続用端子が半導体集積回路素子搭載領域よりも基板外周側となる領域に形成されるため、半導体集積回路素子搭載領域に搭載される半導体集積回路素子と光素子接続用端子に接続される光素子との干渉を防止できる。また、位置基準用導体が半導体集積回路素子搭載領域よりも基板外周側となる領域に形成されるため、位置基準用導体を基準として位置決め用ガイド孔、光導波構造部におけるコア、及び光素子の位置決めを行う際に、半導体集積回路素子搭載領域に搭載された半導体集積回路素子が邪魔にならなくなる。ここで、「半導体集積回路素子」とは、主としてコンピュータのマイクロプロセッサ等として使用される素子をいう。

また、前記複数の半導体集積回路素子接続用端子は、前記主面側における基板中央部となる領域に形成された複数のＣＰＵ接続用端子と、前記主面側において前記複数のＣＰＵ接続用端子よりも基板外周側となる領域に形成された複数のドライバＩＣ接続用端子とからなっていてもよい。この場合、前記複数のＣＰＵ接続用端子と前記複数のドライバＩＣ接続用端子とをつなぐ第１配線パターン、及び、前記複数のドライバＩＣ接続用端子と前記光素子接続用端子とをつなぐ第２配線パターンが形成され、前記光素子接続用端子が、前記光導波構造部用孔の開口部付近であってかつ前記光導波構造部用孔よりも基板中央部側に配置されていることが好ましい。このような構成であれば、第１配線パターン及び第２配線パターンが形成されているため、光素子接続用端子に光素子を接続し、ＣＰＵ接続用端子にＣＰＵを接続し、ドライバＩＣ接続用端子にドライバＩＣを接続した際に、ＣＰＵ、ドライバＩＣ及び光素子をつなぐ回路を容易に形成できる。また、光素子接続用端子が光導波構造部用孔よりも基板中央部側に配置されているため、第２配線パターンが短くなり、第２配線パターンのインダクタンス成分の増加が防止される。従って、光素子とドライバＩＣとの間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。

前記位置基準用導体、前記光素子接続用端子、前記半導体集積回路素子接続用端子（前記ＣＰＵ接続用端子及び前記ドライバＩＣ接続用端子）、前記第１配線パターン及び前記第２配線パターンは、例えば導電性金属により形成される。前記導電性金属としては特に限定されないが、例えば銅、金、銀、白金、パラジウム、ニッケル、スズ、鉛、チタン、タングステン、モリブデン、タンタル、ニオブなどから選択される１種または２種以上の金属を挙げることができる。２種以上の金属からなる導電性金属としては、例えば、スズ及び鉛の合金であるはんだ等を挙げることができる。２種以上の金属からなる導電性金属として、鉛フリーのはんだ（例えば、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ｓｎ−Ａｇ−Ｂｉ系はんだ、Ｓｎ−Ａｇ−Ｂｉ−Ｃｕ系はんだ、Ｓｎ−Ｚｎ系はんだ、Ｓｎ−Ｚｎ−Ｂｉ系はんだ等）を用いても勿論よい。

なお、前記光導波構造部が形成される前記光導波構造部用孔は、一対の前記位置決め用ガイド孔の間に配置されることが好ましく、前記位置基準用導体は、前記位置決め用ガイド孔及び前記光導波構造部用孔よりも基板外周側に配置されていることが好ましい。このようにすれば、光導波構造部用孔が位置決め用ガイド孔の近傍に位置するため、光導波構造部用孔の位置合わせが容易になる。なお、一対の位置決め用ガイド孔の間に光導波構造部用孔が複数存在する場合、光導波構造部用孔の位置合わせがよりいっそう容易になる。光素子の光軸と光導波構造部用孔内に形成された光導波構造部の光軸とを位置合わせする際に、光素子と位置決め用ガイド孔に嵌入されたガイドピンとの接触が防止される。また、位置決め用ガイド孔及び光導波構造部用孔を形成する際に位置基準用導体が邪魔にならない。

さらに、前記光導波構造部用孔の断面形状は、前記配線基板の前記主面側から前記裏面側に行くに従って徐々に幅広になるテーパ状をなしていてもよい。このようにした場合、光導波構造部内を伝搬する際に光導波構造部用孔の内壁面にて反射した光信号は、光導波構造部用孔の中心軸線側に導かれる。これにより、光信号の散乱が防止されるため、損失が小さくなり、光の伝送ロスがよりいっそう小さくなる。

また、前記光導波構造部用孔の内壁面に構造部側導体層が形成され、その構造部側導体層と前記光素子接続用端子とが導体層接続パターンを介して電気的に接続されていてもよい。このように構成すれば、光導波構造部用孔が存在する部分にも電気回路を形成できるため、光電気混載パッケージの高機能化を図ることができる。なお、前記構造部側導体層は前記配線基板におけるグランド層に電気的に接続されていることが好ましい。このように構成すれば、光素子接続用端子に光素子を接続した場合に、光素子に接続される配線（光素子接続用端子など）の数を減らすことができる。また、光素子を駆動させる電源を安定化することができる。

上記課題を解決するためのさらに別の手段（手段３）としては以下のものがある。半導体集積回路素子（２１，２２，２６）が搭載される主面（１２）及び前記主面（１２）の反対側に位置する裏面（１３）を有し、前記主面（１２）及び前記裏面（１３）を貫通する光導波構造部用孔（８１）が形成され、前記主面（１２）及び前記裏面（１３）を貫通しかつガイドピン（５２）が嵌入可能な位置決め用ガイド孔（５１）が形成された配線基板（１０）と、前記主面（１２）側における前記光導波構造部用孔（８１）の開口部付近に配置された光素子接続用端子（５５）と、前記主面（１２）側に配置され、前記光素子接続用端子（５５）の形成時に形成された位置基準用導体（５６）と、光信号が伝搬する光路となるコア（８３）及び前記コア（８３）を取り囲むクラッド（８４）を有し、前記光導波構造部用孔（８１）内に形成された光導波構造部（８２）と、発光部（２５）及び受光部のうちの少なくとも一方を有し、前記発光部（２５）及び前記受光部の少なくとも一方を前記コア（８３）側に向けた状態で前記光素子接続用端子（５５）に電気的に接続された光素子（２４，２７）とを備え、前記位置決め用ガイド孔（５１）及び前記光導波構造部（８２）における前記コア（８３）が、いずれも前記位置基準用導体（５６）を基準として形成されていることを特徴とする光素子付き光電気混載パッケージ。

従って、手段３の光素子付き光電気混載パッケージによると、位置決め用ガイド孔と光導波構造部におけるコアとが、いずれも位置基準用導体を基準として形成されるため、両者を高精度に位置合わせすることができる。よって、光導波構造部用孔の開口部付近に配置された光素子接続用端子に光素子を接続すれば、光素子とコアとの光軸が合った状態となる。ゆえに、光の伝送ロスが小さい光素子付き光電気混載パッケージを実現することができる。また、位置基準用導体が光素子接続用端子の形成時に形成されるため、位置基準用導体を光素子接続用端子とは別々に形成しなくても済む。よって、光素子付き光電気混載パッケージの製造に必要な工程数を削減できるため、光素子付き光電気混載パッケージを低コストで製造することができる。

光電気混載パッケージは、光素子接続用端子に電気的に接続された光素子を備えている。光素子は、光素子接続用端子の数に合わせて１つまたは２つ以上接続される。その接続方法としては、例えば、ワイヤボンディングやフリップチップボンディング等の手法、異方導電性材料を用いた手法などを採用することができる。なお、光素子は光素子接続用端子に直接的に接続されていてもよいし、何らかの部材を介して間接的に接続されていてもよい。また、発光部を有する光素子（即ち発光素子）としては、例えば、発光ダイオード（Light Emitting Diode；ＬＥＤ）、半導体レーザーダイオード（Laser Diode ；ＬＤ）、面発光レーザー（Vertical Cavity Surface Emitting Laser；ＶＣＳＥＬ）等を挙げることができる。これらの発光素子は、入力した電気信号を光信号に変換した後、その光信号を所定部位に向けて発光部から出射する機能を有している。一方、受光部を有する光素子（即ち受光素子）としては、例えば、ｐｉｎフォトダイオード（pin Photo Diode ；pin ＰＤ）、アバランシェフォトダイオード（ＡＰＤ）等を挙げることができる。これらの受光素子は、光信号を受光部にて入射し、その入射した光信号を電気信号に変換して出力する機能を有している。なお、前記光素子は発光部及び受光部の両方を有するものであってもよい。前記光素子に使用する好適な材料としては、例えば、Ｓｉ、Ｇｅ、ＩｎＧａＡｓ、ＧａＡｓＰ、ＧａＡｌＡｓなどを挙げることができる。このような光素子（特に発光素子）は、動作回路によって動作される。光素子及び動作回路は、例えば、配線基板に形成された導体層（前記金属導体層）を介して電気的に接続されている。

上記課題を解決するための別の手段（手段４）としては以下のものがある。母基板（６１）と、母基板（６１）上に設けられたソケット（７１）と、前記ソケット（７１）上に接続された光素子付き光電気混載パッケージ（４１）と、光信号が伝搬する光路となる光伝送媒体（９２）の先端に接続され、前記光路内を伝搬する光の進路を変換する光路変換部（９３）を有する光コネクタ（９１）とを備えた光電気混載モジュール（１）であって、前記光素子付き光電気混載パッケージ（４１）は、半導体集積回路素子（２１，２２，２６）が搭載される主面（１２）及び前記主面（１２）の反対側に位置する裏面（１３）を有し、前記主面（１２）及び前記裏面（１３）を貫通する光導波構造部用孔（８１）が形成され、前記主面（１２）及び前記裏面（１３）を貫通する位置決め用ガイド孔（５１）が形成された配線基板（１０）と、前記主面（１２）側における前記光導波構造部用孔（８１）の開口部付近に配置された光素子接続用端子（５５）と、前記主面（１２）側に配置され、前記光素子接続用端子（５５）の形成時に形成された位置基準用導体（５６）と、光信号が伝搬する光路となるコア（８３）及び前記コア（８３）を取り囲むクラッド（８４）を有し、前記光導波構造部用孔（８１）内に形成された光導波構造部（８２）と、発光部（２５）及び受光部のうちの少なくとも一方を有し、前記発光部（２５）及び前記受光部の少なくとも一方を前記コア（８３）側に向けた状態で前記光素子接続用端子（５５）に電気的に接続された光素子（２４，２７）と、前記位置決め用ガイド孔（５１）に嵌入された状態で前記配線基板（１０）の前記裏面（１３）側にてその一部が突出し、前記光伝送媒体（９２）側のガイド孔（９５）に対して嵌入可能なガイドピン（５２）とを備え、前記位置決め用ガイド孔（５１）及び前記光導波構造部（８２）における前記コア（８３）が、いずれも前記位置基準用導体（５６）を基準として形成され、前記光伝送媒体（９２）側のガイド孔（９５）に対する前記ガイドピン（５２）の嵌入により、前記配線基板（１０）の前記裏面（１３）側に配置された前記光コネクタ（９１）と、前記光導波構造部（８２）とが位置合わせされていることを特徴とする光電気混載モジュール。

従って、手段４の光電気混載モジュールによると、位置決め用ガイド孔と光導波構造部におけるコアとが、いずれも位置基準用導体を基準として形成されるため、両者を高精度に位置合わせすることができる。よって、光導波構造部用孔の開口部付近に配置された光素子接続用端子に光素子を接続すれば、光素子とコアとの光軸が合った状態となる。また、位置決め用ガイド孔に嵌入された状態のガイドピンを光伝送媒体側のガイド孔に嵌入させることにより、配線基板と光コネクタとの平面方向への位置ずれを簡単に防止でき、光伝送媒体の光路の光軸を光素子及びコアの光軸と合わせることが容易になる。ゆえに、光の伝送ロスが小さい光電気混載モジュールを実現することができる。また、位置基準用導体が光素子接続用端子の形成時に形成されるため、位置基準用導体を光素子接続用端子とは別々に形成しなくても済む。よって、光電気混載モジュールの製造に必要な工程数を削減できるため、光電気混載モジュールを低コストで製造することができる。

なお、光伝送媒体としては、例えば光導波路や光ファイバなどがある。また、前記光コネクタとは、本来的には光伝送媒体同士を接続するための手段であるが、ここでは光伝送媒体側と光素子付き光電気混載パッケージ側とを接続するための手段として用いられる。なお、かかる光コネクタは、単心光コネクタであっても、多心光コネクタであってもよい。

また、前記配線基板の前記主面側は金属製リッドで覆われているとともに、前記ガイドピンは、その主面側端部が前記配線基板の前記主面側にて前記光素子よりも高く突出していることが好ましい。このようにすれば、ガイドピンが長くなるため、位置決め用ガイド孔からのガイドピンの抜けを防止することができる。ゆえに、光伝送媒体の光路の光軸を光素子及びコアの光軸と合わせた状態に維持することができる。なお、この場合、前記ガイドピンの前記主面側端部は前記金属製リッドの内面に当接していることが好ましい。このようにすれば、ガイドピンを金属製リッドによって固定できるため、位置決め用ガイド孔からのガイドピンの抜けをより確実に防止でき、光伝送媒体の光路の光軸を光素子及びコアの光軸と合わせた状態に維持しやすくなる。

また、上記課題を解決するための別の手段（手段５）としては以下のものがある。上記手段２に記載の光電気混載パッケージ（４１）の製造方法であって、前記配線基板（１０）の主面（１２）側に前記光素子接続用端子（５５）を形成するとともにその際に同一工程にて同一基準を用いて前記位置基準用導体（５６）を形成する端子等形成工程と、前記配線基板（１０）に穴明け加工を行うことにより、前記配線基板（１０）に前記光導波構造部用孔（８１）を形成するとともに、前記位置基準用導体（５６）を基準として前記配線基板（１０）に穴明け加工を行うことにより、前記配線基板（１０）に前記位置決め用ガイド孔（５１）を形成する穴明け工程と、光導波構造部用孔（８１）内に前記光導波構造部（８２）における前記クラッド（８４）を形成するとともに、前記位置基準用導体（５６）を基準として、前記光導波構造部用孔（８１）内に前記光導波構造部（８２）における前記コア（８３）を形成する光導波構造部形成工程とを含むことを特徴とする光電気混載パッケージの製造方法。

従って、手段５の光電気混載パッケージの製造方法によると、光素子接続用端子を形成する際に同一工程にて同一基準を用いて位置基準用導体を形成する。よって、位置基準用導体を光素子接続用端子とは別々に形成しなくても済むため、上記の光電気混載パッケージを容易に製造することが可能となる。

以下、光電気混載パッケージの製造方法を工程に沿って説明する。

端子等形成工程では、前記配線基板の主面側に前記光素子接続用端子を形成するとともにその際に同一工程にて同一基準を用いて前記位置基準用導体を形成する。なお、光素子接続用端子及び位置基準用導体を形成する方法としては、エッチング、めっき、金属ペーストの印刷焼成、金属箔の貼付、スパッタリング、蒸着、イオンプレーティングなどが挙げられる。また、光素子接続用端子及び位置基準用導体を形成する基準は、配線基板の主面側に配置されていてもよいし、配線基板とは別の箇所に配置されていてもよい。ここで、上記基準としては、配線基板の主面にて開口する凹部や、前記配線基板の前記主面側に配置されたマークなどが挙げられる。

続く穴明け工程では、前記配線基板に穴明け加工を行うことにより、前記配線基板に前記光導波構造部用孔を形成するとともに、前記位置基準用導体を基準として前記配線基板に穴明け加工を行うことにより、前記配線基板に前記位置決め用ガイド孔を形成する。ここで、穴明け加工の方法としては周知の技術を採用することができ、具体例としては、ドリル加工、パンチ加工、レーザー加工などがある。ただし、低コストという観点からすると、ドリル加工やパンチ加工といった機械的加工が好ましい。また、ここで行われる穴明け加工は、例えば精密ドリルなどを用いた精密穴明け加工であることがより好ましい。このような加工法によって光導波構造部用孔及び位置決め用ガイド孔を形成しておけば、高い精度で光軸合わせを行うことができるからである。

続く光導波構造部形成工程では、光導波構造部用孔内に前記光導波構造部における前記クラッドを形成するとともに、前記位置基準用導体を基準として、前記光導波構造部用孔内に前記光導波構造部における前記コアを形成する。この時点で、所望の光電気混載パッケージを得ることができる。

なお、前記光導波構造部形成工程は、前記光導波構造部用孔に液状のクラッド材を充填して固化させることにより前記クラッドを形成するクラッド形成工程と、前記位置基準用導体を基準として前記光導波構造部用孔に対応する箇所に精密ドリル加工またはレーザー加工を行って前記クラッドの一部を除去することにより、前記主面及び前記裏面を貫通するコア用孔を形成するコア用孔形成工程と、前記コア用孔内に液状のコア材を充填して固化させることにより前記コアを形成するコア形成工程とを含んでいてもよい。このようにした場合、クラッド材やコア材を上記した多くの種類の材料から選択可能であるため、安価な材料を用いて光導波構造部を形成することができる。

また、前記光導波構造部形成工程は、前記光導波構造部用孔内に感光性クラッド材を充填してクラッドを形成するクラッド形成工程と、前記感光性クラッド材内に光を照射して、前記感光性クラッド材を選択的に光硬化させることにより、周囲の部分よりも屈折率が高い前記コアを形成するコア形成工程とを含んでいてもよい。このようにした場合、クラッド及びコアを同じ材料によって形成できるため、光導波構造部の形成が容易になる。

なお、光素子付き光電気混載パッケージである場合には、例えば、光導波構造部形成工程後に光素子搭載工程を行って、前記光素子接続用端子に光素子を接続することがよい。この場合、配線基板の主面側に配置された位置基準用導体を基準として位置合わせを行うことが好ましい。より具体的には、位置基準用導体を画像認識し、そこを基準として位置合わせを行いながら、前記光素子接続用端子に前記光素子を接続することが好ましい。この場合、前記光素子接続用端子上に表面側はんだバンプを形成するはんだバンプ形成工程を行ってもよい。このようにすれば、光素子接続用端子に光素子を確実に接続できる。また、光電気混載パッケージに光素子を搭載しない場合、光素子搭載工程は省略可能である。

また、光電気混載モジュールである場合には、前記位置決め用ガイド孔に前記ガイドピンを嵌合支持させる。これにより、ガイドピンの一部が、配線基板の裏面側にて突出した状態となる。さらに、前記ガイドピンを光伝送媒体側のガイド孔に対して嵌入させるようにする。その結果、前記光コネクタ及び前記光導波構造部の光軸合わせを行いつつ、併せて前記光コネクタを前記光素子付き光電気混載パッケージに支持固定させることができる。そして、以上の工程を実施する本発明の製造方法によれば、所望の光電気混載モジュールを簡単かつ確実に、しかも低コストで製造することができる。

以下、本発明を具体化した一実施形態の光電気混載モジュールを、図１〜図２４に基づき詳細に説明する。

図１〜図３に示されるように、本実施形態の光電気混載モジュール１は、マザーボード６１（母基板）、マザーボード６１上に設けられた３つのソケット７１、各ソケット７１上にそれぞれ接続された光素子付き光電気混載パッケージ４１、及び、複数の光コネクタ９１等を備える。

本実施形態のマザーボード６１は、上面６２及び下面６３を有する平面視略矩形状の板状部材である。図３に示されるように、マザーボード６１を構成する基板本体６９は、樹脂絶縁層６４と金属導体層６５とによって構成されている。樹脂絶縁層６４は、例えば、厚さ約３０μｍであって、連続多孔質ＰＴＦＥにエポキシ樹脂を含浸させた樹脂−樹脂複合材料や、厚さ約１００μｍのガラス布基材エポキシ樹脂からなる。

樹脂絶縁層６４における複数箇所には、樹脂絶縁層６４の厚さ方向に貫通する内部導通用のスルーホール部６６が形成されている。そして、これらのスルーホール部６６は、層の異なる金属導体層６５を電気的に接続する役割を果たしている。また、マザーボード６１の上面６２において各々のスルーホール部６６の上端面がある位置には、パッド６７が配置されている。

図２，図３に示されるように、前記ソケット７１は、略矩形平板状をなし、上面７３及び下面７４を有している。ソケット７１には、上面７３及び下面７４間を貫通する複数の導体柱７５が形成されている。各導体柱７５の下端面には、略半球状をなすはんだバンプ７２が設けられている。これらのはんだバンプ７２は、マザーボード６１側のパッド６７に接続されている。また、ソケット７１の上面７３側には、前記光コネクタ９１を収容するためのコネクタ収容凹部７６が設けられている。

図１〜図８等に示されるように、前記光電気混載パッケージ４１は配線基板１０を備えている。配線基板１０は、主面１２及びその反対側に位置する裏面１３を有し、縦５０．０ｍｍ×横５０．０ｍｍ×厚さ１．０ｍｍの正方形板状をなしている。また、配線基板１０は、ガラスエポキシからなる略矩形板状のコア基板１４（コア部）を有するとともに、コア基板１４の表層であるコア主面１５（図６では上面）上に第１ビルドアップ層３１を有し、同じくコア基板１４の表層であるコア裏面１６（図６では下面）上に第２ビルドアップ層３２を有するビルドアップ多層配線基板である。

図６に示されるように、コア基板１４における複数箇所には、コア主面１５及びコア裏面１６を貫通するスルーホール導体１７が形成されている。これらのスルーホール導体１７は、コア基板１４のコア主面１５側とコア裏面１６側とを接続導通している。なお、スルーホール導体１７の内部は、例えばエポキシ樹脂などの閉塞体１８で埋められている。そして、スルーホール導体１７における開口部には銅めっき層からなる蓋状導体１９が形成され、その結果スルーホール導体１７が塞がれている。また、コア基板１４のコア主面１５及びコア裏面１６においてスルーホール導体１７が存在しない箇所には、銅めっき層からなる配線パターン（図示略）が形成されている。

コア基板１４のコア裏面１６上に形成された第２ビルドアップ層３２は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂絶縁層３４と、金属導体層４２とを交互に積層した構造を有している。また、各樹脂絶縁層３４における複数箇所には、金属導体層４２に接続される内層接続ビア導体４７が形成されている。なお、内層接続ビア導体４７は、電解銅めっきによって形成されるコンフォーマルビア（完全に銅めっきが埋まらない形態のビア）である。また、第２層の樹脂絶縁層３４の下面上における複数箇所には、金属導体層４２に電気的に接続されるＰＧＡ用パッド４８が形成されている。さらに、第２層の樹脂絶縁層３４の下面は、ソルダーレジスト３８によってほぼ全体的に覆われている。ソルダーレジスト３８の所定箇所には、ＰＧＡ用パッド４８を露出させる開口部４０が形成されている。ＰＧＡ用パッド４８の表面上には、ソケット実装用の複数のピン４９がはんだ付けによって接合されている。そして、各ピン４９により、配線基板１０は前記ソケット７１上に接続される。

図６に示されるように、コア基板１４のコア主面１５上に形成された第１ビルドアップ層３１は、上述した第２ビルドアップ層３２とほぼ同じ構造を有している。即ち、第１ビルドアップ層３１は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂絶縁層３３と、銅からなる金属導体層４２とを交互に積層した構造を有している。また、各樹脂絶縁層３３における複数箇所には、金属導体層４２に接続される内層接続ビア導体４３が形成されている。なお、内層接続ビア導体４３は、電解銅めっきによって形成されるコンフォーマルビアである。

また、第２層の樹脂絶縁層３３の表面上には、半導体集積回路接続用端子である複数のＣＰＵ接続用端子（図示略）、及び、同じく半導体集積回路接続用端子である複数のドライバＩＣ接続用端子５７が形成されている。各ＣＰＵ接続用端子は、配線基板１０の主面１２側（具体的には、第２層の樹脂絶縁層３３の表面上）において基板中央部となる領域に配置され、それぞれ平面視略矩形状をなしている。各ドライバＩＣ接続用端子５７は、配線基板１０の主面１２側において各ＣＰＵ接続用端子よりも基板外周側となる領域に配置され、それぞれ平面視略矩形状をなしている。また、第２層の樹脂絶縁層３３の表面上には、各ＣＰＵ接続用端子と各ドライバＩＣ接続用端子５７とをつなぐ第１配線パターン５８が形成されている。なお、第１配線パターン５８は直線状パターンである。

なお図４等に示されるように、配線基板１０の主面１２において各半導体集積回路接続用端子（各ＣＰＵ接続用端子及び各ドライバＩＣ接続用端子５７）が属する領域には、半導体集積回路素子搭載領域２３が設定される。半導体集積回路素子搭載領域２３は、縦２４．０ｍｍ×横２１．０ｍｍの平面視矩形状の領域である（図４参照）。

図６，図７等に示されるように、前記第２層の樹脂絶縁層３３の表面上には、複数の光素子接続用端子５５が形成されている。各光素子接続用端子５５は、配線基板１０の主面１２側において各ドライバＩＣ接続用端子５７よりも基板外周側となる領域、即ち、半導体集積回路素子搭載領域２３よりも基板外周側となる領域に配置され、それぞれ平面略矩形状をなしている（図７等参照）。また、第２層の樹脂絶縁層３３の表面上には、各ドライバＩＣ接続用端子５７と各光素子接続用端子５５とをつなぐ第２配線パターン５９が形成されている。なお、第２配線パターン５９は直線状パターンである。

さらに、第２層の樹脂絶縁層３３の表面上には、複数の位置基準用導体５６（位置基準物）が形成されている。各位置基準用導体５６は、配線基板１０の主面１２側において半導体集積回路素子搭載領域２３よりも基板外周側となる領域に配置され、それぞれ平面視十字形状をなしている。なお、位置基準用導体５６、前記ＣＰＵ接続用端子、ドライバＩＣ接続用端子５７、配線パターン５８，５９及び光素子接続用端子５５は、最上層の前記金属導体層４２（第２層の樹脂絶縁層３３の表面上にある金属導体層４２）を同一工程にてパターニングすることによって形成されたものである。よって、位置基準用導体５６は、ＣＰＵ接続用端子、ドライバＩＣ接続用端子５７、配線パターン５８，５９及び光素子接続用端子５５と同じ材料によって形成される。

図６に示されるように、第２層の樹脂絶縁層３３の表面は、ソルダーレジスト３７によってほぼ全体的に覆われている。ソルダーレジスト３７の所定箇所には、ＣＰＵ接続用端子、ドライバＩＣ接続用端子５７及び光素子接続用端子５５を露出させる開口部４６が形成されている。そして、ＣＰＵ接続用端子、ドライバＩＣ接続用端子５７及び光素子接続用端子５５の表面上には、それぞれ表面側はんだバンプ４５が配設されている。

図１〜図６等に示されるように、前記半導体集積回路素子搭載領域２３に属するＣＰＵ接続用端子の表面上に配設された各表面側はんだバンプ４５には、半導体集積回路素子であるＩＣチップ２１（ＣＰＵ）が接合されている。ＭＰＵとしての機能を有するＩＣチップ２１は、縦１０．０ｍｍ×横７．５ｍｍ×厚さ０．７ｍｍの矩形板状をなしている。ＩＣチップ２１の下面側表層には、図示しない回路素子が形成されている。また、ＩＣチップ２１の下面側には、複数の素子側端子（図示略）が格子状に設けられている。

図６〜図８に示されるように、前記光素子接続用端子５５の表面上に配設された各表面側はんだバンプ４５には、光素子（発光素子）の一種であるＶＣＳＥＬ２４が、発光面を下方に向けた状態で接合されている。本実施形態のＶＣＳＥＬ２４は、縦３．０ｍｍ×横０．２５ｍｍの略矩形平板状をなしている。このＶＣＳＥＬ２４は、同ＶＣＳＥＬ２４の長手方向に沿って一列に並べられた複数（ここでは１２個）の発光部２５を発光面内に有している。これらの発光部２５は、配線基板１０の前記主面１２に対して直交する方向（即ち、図６，図８において下方向）に、所定波長のレーザー光（光信号）を出射するようになっている。また、ＶＣＳＥＬ２４の有する複数の端子２９は、各表面側はんだバンプ４５上にそれぞれ接合されている。

図６等に示されるように、前記ドライバＩＣ接続用端子５７の表面上に配設された各表面側はんだバンプ４５には、ＶＣＳＥＬ２４を駆動するための半導体集積回路素子であるドライバＩＣ２２が接合されている。このドライバＩＣ２２は、配線基板１０の主面１２においてＶＣＳＥＬ２４の近傍に配置されている。本実施形態のドライバＩＣ２２は、縦３．５ｍｍ×横２．５ｍｍの略矩形平板状をなしている。このドライバＩＣ２２の下面側表層には、図示しない回路素子が形成されている。また、ドライバＩＣ２２の有する複数の端子２８は、各表面側はんだバンプ４５上にそれぞれ接合されている。従って、ドライバＩＣ２２とＶＣＳＥＬ２４とが、第２配線パターン５９などを介して電気的に接続される。

なお、図２において右側にある光電気混載パッケージ４１が備える配線基板１０の主面１２にも、複数の表面側はんだバンプ４５が形成されている。各表面側はんだバンプ４５には、光素子（受光素子）の一種であるフォトダイオード２７が、受光面を下方に向けた状態で接合されている。本実施形態のフォトダイオード２７は、縦３．０ｍｍ×横０．２５ｍｍの略矩形平板状をなしている。このフォトダイオード２７は、同フォトダイオード２７の長手方向に沿って一列に並べられた複数（ここでは１２個）の受光部（図示略）を受光面内に有している。従って、これらの受光部は、図２の下側から上側に向かうレーザー光（光信号）を受けやすい構成となっている。

また、配線基板１０の主面１２においてフォトダイオード２７の近傍には、フォトダイオード２７を駆動するための半導体集積回路素子であるレシーバＩＣ２６が配置されている。本実施形態のレシーバＩＣ２６は、縦３．５ｍｍ×横２．５ｍｍの略矩形平板状をなしている。このレシーバＩＣ２６の下面側表層には、図示しない回路素子が形成されている。また、レシーバＩＣ２６の有する複数の端子（図示略）は、各表面側はんだバンプ４５上にそれぞれ接合されている。従って、フォトダイオード２７とレシーバＩＣ２６とが、配線パターン（図示略）などを介して電気的に接続される。

図３，図４，図６〜図９等に示されるように、配線基板１０における複数の箇所（１つの配線基板１０につき８箇所）には、位置決め用ガイド孔５１が形成されている。各位置決め用ガイド孔５１は、配線基板１０の主面１２において前記半導体集積回路素子搭載領域２３よりも基板外周側となる領域、即ち、半導体集積回路素子搭載領域２３を避けた領域に、前記位置基準用導体５６を基準として形成されている。各位置決め用ガイド孔５１は、断面円形状かつ等断面形状であって、配線基板１０の主面１２及び裏面１３を貫通している。本実施形態の場合、各位置決め用ガイド孔５１の直径は約０．７ｍｍに設定されている。各位置決め用ガイド孔５１には、断面円形状のガイドピン５２の上端部が嵌入可能になっている。位置決め用ガイド孔５１にガイドピン５２が嵌入された場合、ガイドピン５２の両端部は、配線基板１０の主面１２側及び裏面１３側にそれぞれ突出するようになっている。なお、これらのガイドピン５２は、ステンレス鋼からなり、軸線方向に対して垂直な平坦面を両端部に備えている。本実施形態において具体的には、ＪＩＳ Ｃ ５９８１に規定するガイドピン「ＣＮＦ１２５Ａ−２１」（直径０．６９９ｍｍ）を使用している。即ち、ガイドピン５２の直径は、位置決め用ガイド孔５１とほぼ同径に設定されている。

図３，図６に示されるように、配線基板１０の主面１２側は金属製リッド１０１で覆われている。なお、ガイドピン５２の主面側端部は、配線基板１０の主面１２側にて前記ＶＣＳＥＬ２４よりも高く突出し、金属製リッド１０１の内面に当接している。

図３，図６〜図９等に示されるように、配線基板１０において前記半導体集積回路素子搭載領域２３よりも基板外周側となる領域には、複数の光導波構造部用孔８１が形成されている。そして、各光導波構造部用孔８１は、一対の前記位置決め用ガイド孔５１の間に配置されている（図７，図９参照）。また、各光導波構造部用孔８１の主面１２側の開口部付近であって、かつ、各光導波構造部用孔８１よりも基板中央部側には、前記光素子接続用端子５５が配置されている。さらに、各光導波構造部用孔８１及び各位置決め用ガイド孔５１よりも基板外周側には、前記位置基準用導体５６が配置されている。各光導波構造部用孔８１は断面円形状かつ等断面形状であって、配線基板１０の主面１２及び裏面１３を貫通している。本実施形態の場合、各光導波構造部用孔８１の直径は、約０．１ｍｍに設定されている。

図３，図６〜図９等に示されるように、各光導波構造部用孔８１内には、前記光電気混載パッケージ４１が備える光導波構造部８２がそれぞれ形成されている。各光導波構造部８２は、コア８３及びそれを取り囲むクラッド８４を有している。光導波構造部８２におけるコア８３は、半導体集積回路素子搭載領域２３を避けた領域において、位置決め用ガイド孔５１及び光導波構造部用孔８１の形成に用いた位置基準用導体５６と同一の位置基準用導体５６を基準として形成されている。なお、実質的にコア８３は光信号が伝搬する光路となる。本実施形態の場合、コア８３及びクラッド８４は、屈折率等の異なる透明なポリマ材料、具体的には屈折率等の異なるＰＭＭＡ（ポリメチルメタクリレート）により形成されている。クラッド８４は、光導波構造部用孔８１に液状のクラッド材８５（図１６参照）を充填して固化させることにより形成されたものである。また、コア８３は、クラッド８４の一部を除去することによって形成されたコア用孔８６（図１７参照）内に液状のコア材８７（図１８参照）を充填して固化させることにより形成されたものである。光路となるコア８３の本数は、前記ＶＣＳＥＬ２４の発光部２５の数、及び、前記フォトダイオード２７の受光部の数と同じく１２であって、それらは直線的にかつ互いに平行に延びるように形成されている。

その結果、ＶＣＳＥＬ２４（またはフォトダイオード２７）と光導波構造部８２とが、平面方向において位置合わせされた状態で固定される。ここで、「平面方向において位置合わせされた状態」とは、図２の左端側に位置する光導波構造部８２が前記各発光部２５の直下にあり各コア８３と各発光部２５との光軸が合った状態、かつ、図２の右端側に位置する光導波構造部８２が前記各受光部の直下にあり各コア８３と各受光部との光軸が合った状態をいう。

図１〜図３，図５，図８，図１０，図１１に示されるように、前記複数の光コネクタ９１は、前記配線基板１０の裏面１３において４個ずつ配置されており、前記半導体集積回路素子搭載領域２３よりも基板外周側に配置されている。なお、各光コネクタ９１は、前記ＩＣチップ２１の直下には配置されていない（図５参照）。また、本実施形態の光コネクタ９１は、上側ハウジング９６及び下側ハウジング９７によって構成されており、縦８ｍｍ×横１５ｍｍ×厚さ２．５ｍｍの略矩形平板状をなしている。上側ハウジング９６の上面には、光導波構造部８２のコア８３を伝搬する光信号を通過させるためのスリット９８が形成されている。一方、下側ハウジング９７には、光ファイバ嵌合溝９９が形成されている。光ファイバ嵌合溝９９内には、光信号が伝搬する光路となる複数の光ファイバ９２（光伝送媒体）の先端部が嵌合されている。また、光コネクタ９１は、光路内を伝搬する光の進路を変換する光路変換部９３を有している。光路変換部９３は、光ファイバ嵌合溝９９の内底面である光ファイバ設置面９４に対して約４５°の角度を持つ傾斜面となっていて、その傾斜面には光を全反射可能な金属からなる薄膜が蒸着されている。その結果、光を９０°の角度で反射する光路変換部９３が構成される。なお、本実施形態の光コネクタ９１は、ＪＰＣＡ（社団法人 日本電子回路工業会）規格のＰＴコネクタである。

図１０等に示されるように、光コネクタ９１には、円形状をなす光伝送媒体側のガイド孔９５が２箇所に貫通形成されている。これらのガイド孔９５は、前記ガイドピン５２の大きさに対応して直径約０．７ｍｍに設定されている。そして、各ガイド孔９５には、前記配線基板１０の裏面１３側から突出する各ガイドピン５２が嵌入可能になっている。ガイド孔９５に対してガイドピン５２が嵌入された場合、光コネクタ９１と光導波構造部８２とが位置合わせされた状態で固定される。ここで「位置合わせされた状態で固定」とは、具体的には、各光ファイバ９２の光軸と光導波構造部８２の各コア８３の光軸とが合った状態で、光コネクタ９１が支持固定されていることをいう。

このように構成された光電気混載モジュール１の一般的な動作について簡単に述べる。

ＶＣＳＥＬ２４及びフォトダイオード２７は、マザーボード６１の金属導体層６５や配線基板１０の金属導体層４２などを介した電力供給により、動作可能な状態となる。配線基板１０上のドライバＩＣ２２からＶＣＳＥＬ２４に電気信号が出力されると、ＶＣＳＥＬ２４は入力した電気信号を光信号（レーザー光）に変換した後、その光信号を光コネクタ９１内にある光路変換部９３に向けて、発光部２５から出射する。発光部２５から出射したレーザー光は、光導波構造部８２のコア８３内を進行し、光コネクタ９１のスリット９８を通過して光路変換部９３に入射する。光路変換部９３に入射したレーザー光は、そこで進行方向を９０°変更する。このため、レーザー光は、光ファイバ９２を通過して別の配線基板１０の光導波構造部８２の上面側から出射し、さらにフォトダイオード２７の受光部に入射する。フォトダイオード２７は、受光したレーザー光を電気信号に変換し、変換した電気信号をレシーバＩＣ２６に出力する。

次に、上記構成の光電気混載モジュール１の製造方法を説明する。

まず、配線基板１０を従来周知の手法により作製し、あらかじめ準備しておく。

配線基板１０は以下のように作製される。まず、縦５０ｍｍ×横５０ｍｍ×厚み０．６ｍｍの基材の両面に銅箔が貼付された銅張積層板（図示略）を準備する。そして、ＹＡＧレーザーまたは炭酸ガスレーザーを用いてレーザー孔あけ加工を行い、銅張積層板を貫通する貫通孔を所定位置にあらかじめ形成しておく。次に、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでスルーホール導体１７を形成した後、そのスルーホール導体１７内に閉塞体１８を充填形成する。さらに、銅めっきを行って蓋状導体１９を形成し、さらに銅張積層板の両面の銅箔のエッチングを行って配線パターン（図示略）をパターニングする。具体的には、無電解銅めっきの後、露光及び現像を行って所定パターンのめっきレジストを形成する。この状態で無電解銅めっき層を共通電極として電解銅めっきを施した後、まずレジストを溶解除去して、さらに不要な無電解銅めっき層をエッチングで除去する。その結果、コア基板１４を得る。

次に、コア基板１４のコア主面１５及びコア裏面１６に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、内層接続ビア導体４３，４７が形成されるべき位置に盲孔を有する第１層の樹脂絶縁層３３，３４を形成する。さらに、従来公知の手法（例えばセミアディティブ法）に従って電解銅めっきを行い、前記盲孔の内部に内層接続ビア導体４３，４７を形成するとともに、樹脂絶縁層３３，３４上に金属導体層４２を形成する。

次に、第１層の樹脂絶縁層３３，３４上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、内層接続ビア導体４３，４７が形成されるべき位置に盲孔を有する第２層の樹脂絶縁層３３，３４を形成する。次に、従来公知の手法に従って電解銅めっきを行い、前記盲孔の内部に内層接続ビア導体４３，４７を形成する。さらに、第２層の樹脂絶縁層３４上にＰＧＡ用パッド４８を形成する。

続く端子等形成工程では、配線基板１０の主面１２側に位置する第２層の樹脂絶縁層３３上に、光素子接続用端子５５、ドライバＩＣ接続用端子５７及び配線パターン５８，５９を形成する（図１２参照）。この際、光素子接続用端子５５を形成する工程と同一工程において、光素子接続用端子５５の形成に用いた基準（図示略）と同一基準を用いて、第２層の樹脂絶縁層３３上に位置基準用導体５６を形成する（図１２参照）。具体的には、同一のパターニング工程において、同じフォトマスクを用いて光素子接続用端子５５及び位置基準用導体５６を形成する。

この後、第２層の樹脂絶縁層３３，３４上にソルダーレジスト３７，３８を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト３７，３８に開口部４０，４６をパターニングする。以上の結果、両面にビルドアップ層３１，３２を備える所望の配線基板１０が完成する（図１３参照）。

また、マザーボード６１を構成する基板本体６９を従来公知の手法により作製し、準備しておく。その具体例を挙げると、銅張積層板を出発材料として銅箔のエッチングや無電解銅めっき等を行い、金属導体層６５及びスルーホール部６６を有する樹脂絶縁層６４を形成する。次に、樹脂絶縁層６４の表層にさらに樹脂絶縁層６４を積層形成し、最上層の樹脂絶縁層６４の上面６２にパッド６７を形成する。

さらに、ソケット７１を従来公知の手法により作製し、準備しておく。その具体例を挙げると、まず、矩形状のエポキシ系樹脂板を用意し、このエポキシ系樹脂板に対して、例えば炭酸ガスレーザーを用いたレーザー加工等により、表裏を貫通する多数のビアを形成する。勿論、レーザー加工以外の穴あけ方法、例えばドリル加工等により、ビアの形成を行っても構わない。次に、ビアが形成されたエポキシ系樹脂板を図示しないペースト印刷装置に移してはんだペースト印刷を行う。この工程を経るとはんだペーストが各ビア内に充填される。次に、所定温度かつ所定温度でリフローを行って、導体柱７５を形成する。さらに、導体柱７５が形成されたエポキシ系樹脂板をスクリーン印刷装置にセットし、導体柱７５のある位置に対応して開口部が設けられた所定のマスクをエポキシ系樹脂板の下面上に配置する。この状態で、エポキシ系樹脂板に対するはんだペーストの印刷を行い、前記マスクの開口部を介して導体柱７５の下端面上にはんだペースト印刷層を形成する。次に、上記エポキシ系樹脂板をリフロー炉に移送し、そこで所定温度に加熱することにより、はんだペースト印刷層をリフローさせる。これにより、各導体柱７５の下端面上に略半球状のはんだバンプ７２が直接形成され、図２等に示すソケット７１が完成する。

続く穴明け工程では、位置基準用導体５６を基準として精密ドリルを用いた精密穴明け加工を行い、配線基板１０に位置決め用ガイド孔５１を形成する（図１４参照）。詳述すると、２つの位置基準用導体５６の上端平坦面をＣＣＤカメラ等の撮像手段で撮像し、その撮像データに基づき画像処理を行って、平坦面を十字形領域として画像認識する。そして、この画像認識された十字形領域を基準（より具体的には例えば前記十字形領域の中心を原点）として設定し、位置決め用ガイド孔５１のＸ−Ｙ方向の位置を微調整する。位置決め用ガイド孔５１の位置が決定したら、精密ドリルを下降させて精密穴明け加工を行い、位置決め用ガイド孔５１を形成する。なお、この手法によれば、位置決め用ガイド孔５１のＸ−Ｙ方向の位置精度を確実に向上させることができる。

次に、前記配線基板１０を表面研磨装置にセットして、主面１２及び裏面１３を研磨する。この研磨により、位置決め用ガイド孔５１の開口部から突出して盛り上がっている余剰の樹脂や、基板表面に付着している樹脂を除去する。この研磨工程を行うと、配線基板１０の主面１２及び裏面１３における凹凸が解消されて平坦化する。さらに、周知の手法により仕上げ加工を行って、位置決め用ガイド孔５１の穴径を０．７００ｍｍとなるように微調整する。このときの加工に要求される精度は、具体的には±０．００１ｍｍである。

また、前記穴明け工程では、配線基板１０に対して精密ドリル１１１を用いた精密穴明け加工を行うことにより、配線基板１０に光導波構造部用孔８１を形成する（図１４，図１５参照）。詳述すると、既に画像認識されている前記十字形領域を基準として設定し、光導波構造部用孔８１のＸ−Ｙ方向の位置を微調整する。光導波構造部用孔８１の位置が決定したら、精密ドリル１１１を下降させて精密穴明け加工を行い、光導波構造部用孔８１を形成する。なお、この手法によれば、光導波構造部用孔８１のＸ−Ｙ方向の位置精度を確実に向上させることができる。さらに、周知の手法により仕上げ加工を行って、光導波構造部用孔８１の穴径を０．１００ｍｍとなるように微調整する。このときの加工に要求される精度は、具体的には±０．００１ｍｍである。

続く光導波構造部形成工程では、クラッド形成工程、コア用孔形成工程及びコア形成工程を実施して、光導波構造部用孔８１内に、光導波構造部８２におけるクラッド８４と、光導波構造部８２におけるコア８３とを形成する（図１９，図２０参照）。クラッド形成工程では、光導波構造部用孔８１内に液状のクラッド材８５（図１６参照）を充填して固化させることにより、クラッド８４を形成する。続くコア用孔形成工程では、位置基準用導体５６を基準として光導波構造部用孔８１に対応する箇所に、精密ドリルを用いた精密ドリル加工を行ってクラッド８４の一部を除去することにより、主面１２及び裏面１３を貫通するコア用孔８６（図１７参照）を形成する。詳述すると、既に画像認識されている十字形領域を基準として設定し、コア用孔８６のＸ−Ｙ方向の位置を微調整する（図１９参照）。コア用孔８６の位置が決定したら、精密ドリルを下降させて精密穴明け加工を行い、コア用孔８６を形成する。なお、この手法によれば、コア用孔８６のＸ−Ｙ方向の位置精度を確実に向上させることができる。なお、ＹＡＧレーザーまたは炭酸ガスレーザーを用いたレーザー加工を行ってクラッド８４の一部を除去することにより、コア用孔８６を形成してもよい。続くコア形成工程では、コア用孔８６内に液状のコア材８７（図１８参照）を充填して固化させることにより、コア８３を形成する。その結果、光導波構造部８２が形成される。

続くはんだバンプ形成工程では、ＣＰＵ接続用端子、ドライバＩＣ接続用端子５７及び光素子接続用端子５５上に、それぞれ表面側はんだバンプ４５を形成する。次に、ＰＧＡ用パッド４８上にはんだ付けによってピン４９を取り付ける。さらに、この配線基板１０の半導体集積回路素子搭載領域２３にＩＣチップ２１を搭載する。このとき、ＣＰＵ接続用端子と、ＩＣチップ２１の素子側端子とを位置合わせしてリフローを行う。これにより、ＣＰＵ接続用端子及び素子側端子同士が接合され、配線基板１０とＩＣチップ２１とが電気的に接続される。

続く光素子搭載工程では、図２において左側にある配線基板１０の主面１２側に、ドライバＩＣ２２及びＶＣＳＥＬ２４を実装する（図２２参照）。また、図２において右側にある配線基板１０の主面１２側に、レシーバＩＣ２６及びフォトダイオード２７を実装する。なお、ドライバＩＣ２２及びＶＣＳＥＬ２４は、位置基準用導体５６を基準として位置合わせされる（図２１参照）。例えば、ドライバＩＣ２２及びＶＣＳＥＬ２４は、２つの位置基準用導体５６の中間地点に位置するように位置合わせされる。詳述すると、既に画像認識されている前記十字形領域を基準として設定し、ドライバＩＣ２２及びＶＣＳＥＬ２４のＸ−Ｙ方向の位置を微調整する。ドライバＩＣ２２及びＶＣＳＥＬ２４の位置が決定したら、これらを下降させて表面側はんだバンプ４５に押し付け、仮固定する。この状態ではんだリフローを行い、ドライバＩＣ２２の端子２８、及び、ＶＣＳＥＬ２４の端子２９を表面側はんだバンプ４５にはんだ付けする。なお、この手法によれば、ドライバＩＣ２２及びＶＣＳＥＬ２４のＸ−Ｙ方向の位置精度を確実に向上させることができる。また、レシーバＩＣ２６及びフォトダイオード２７も、ドライバＩＣ２２及びＶＣＳＥＬ２４と同様の工程を経て、配線基板１０の主面１２側に実装される。その結果、所望の光素子付き光電気混載パッケージ４１が完成する。

次に、位置決め用ガイド孔５１にガイドピン５２の一端側を嵌合支持させる（図２３参照）。その結果、ガイドピン５２の一部が、配線基板１０の主面１２側及び裏面１３側にて突出した状態となる。さらに、配線基板１０の裏面１３から突出する各ガイドピン５２を、光コネクタ９１の有する各ガイド孔９５に対して嵌入させるようにする（図２３参照）。これにより、光コネクタ９１及び光導波構造部８２の光軸合わせを行いつつ、併せて光コネクタ９１を光素子付き光電気混載パッケージ４１に支持固定させることができる。

また、ソケット７１のはんだバンプ７２をマザーボード６１の上面６２に密着させた状態で、各はんだバンプ７２のリフローを行う。これにより、はんだバンプ７２とマザーボード６１のパッド６７とが接合され、ソケット７１がマザーボード６１にはんだ付けされる（図２４参照）。

そして、配線基板１０側のＰＧＡ用パッド４８をソケット７１の上面７３側から導体柱７５内に挿入し、光素子付き光電気混載パッケージ４１をソケット７１上に設置する。その結果、ＰＧＡ用パッド４８とマザーボード６１のパッド６７とがピン４９及びソケット７１を介して電気的に接続され、光素子付き光電気混載パッケージ４１がマザーボード６１に取り付けられる。以上のようにして図１，図２に示す本実施形態の光電気混載モジュール１が完成する。

従って、本実施形態によれば以下の効果を得ることができる。

（１）本実施形態の光電気混載モジュール１によれば、同一の位置基準用導体５６を基準として、位置決め用ガイド孔５１と光導波構造部８２におけるコア８３とが形成される。このため、例えばリフロー時のセルフアライメント作用によって位置合わせを行う場合に比べて、両者を高精度に位置合わせすることができる。よって、光導波構造部用孔８１の開口部付近に配置された光素子接続用端子５５にＶＣＳＥＬ２４を接続すれば、ＶＣＳＥＬ２４とコア８３との光軸が合った状態となる。また、位置決め用ガイド孔５１に嵌入された状態のガイドピン５２を光ファイバ９２側のガイド孔９５に嵌入させることにより、配線基板１０と光コネクタ９１との平面方向への位置ずれを簡単に防止でき、光ファイバ９２の光路の光軸をＶＣＳＥＬ２４及びコア８３の光軸と合わせることが容易になる。ゆえに、光の伝送ロスが小さく、高速度化・高密度化に十分対応しうる光電気混載モジュール１を実現することができる。

（２）仮に、位置決め用ガイド孔５１の形成に用いられる位置基準用導体と、コア８３の形成に用いられる位置基準用導体とが別々に設けられていると、位置決め用ガイド孔５１やコア８３を形成する度に、対応する位置基準用導体の画像認識を行う必要がある。

一方、本実施形態では、同一の位置基準用導体５６を基準として位置決め用ガイド孔５１及びコア８３を形成しているため、位置基準用導体５６の画像認識を一度行っておけば済む。また本実施形態では、位置基準用導体５６が光素子接続用端子５５の形成時に形成されるため、位置基準用導体５６を光素子接続用端子５５とは別々に形成しなくても済む。以上により、光電気混載モジュール１の製造に必要な工程数を削減できるため、光電気混載モジュール１を低コストで製造することができる。

（３）本実施形態では、配線基板１０の主面１２側が金属製リッド１０１で覆われるとともに、ガイドピン５２の主面側端部が金属製リッド１０１の内面に当接している。このようにすれば、ガイドピン５２を金属製リッド１０１によって固定できるため、位置決め用ガイド孔５１からのガイドピン５２の抜けを確実に防止でき、光ファイバ９２の光路の光軸をＶＣＳＥＬ２４及びコア８３の光軸と合わせた状態に維持しやすくなる。また、配線基板１０内の熱がガイドピン５２を介して外部に放散されやすくなる。ゆえに、熱の影響によるＩＣチップ２１、ドライバＩＣ２２（またはレシーバＩＣ２６）の誤作動を防止できる。また、熱膨張などに起因する配線基板１０の信頼性低下を招くおそれもない。

（４）本実施形態のＶＣＳＥＬ２４は、発光部２５から配線基板１０の主面１２に対して直交する方向（即ち、図６，図８において下方向）に、光信号を出射するように構成され、配線基板１０の主面１２に搭載されている。また、本実施形態のフォトダイオード２７は、受光部が図２の下側から上側に向かう光信号を受けやすい構成となっており、同じく配線基板１０の主面１２に搭載されている。よって、ＶＣＳＥＬ２４及びフォトダイオード２７を、従来のフリップチップボンディング等の手法で実装することができるため、光電気混載モジュール１を低コストで製造できる。

（５）例えば、光導波構造部８２が外部に露出していると、光が散乱しやすいため、光信号の品質が劣化してしまう。一方、本実施形態の光導波構造部８２は、配線基板１０を貫通する光導波構造部用孔８１内に形成されている。これにより、光信号は、少なくとも一部が光導波構造部用孔８１の内壁面で反射しながら光導波構造部８２内を伝搬するため、損失や散乱なく伝送される。ゆえに、光信号の品質劣化を防止することができる。

（６）本実施形態では、複数の光コネクタ９１が、配線基板１０の裏面１３において４個ずつ配置されており、半導体集積回路素子搭載領域２３よりも基板外周側に配置されている。これにより、光コネクタ９１がＩＣチップ２１及びドライバＩＣ２２の直下に配置されなくなるため、半導体集積回路素子搭載領域２３に搭載されるＩＣチップ２１及びドライバＩＣ２２（またはレシーバＩＣ２６）と、光コネクタ９１とが互いに熱の影響を及ぼし合うことを防止できる。ゆえに、ＩＣチップ２１として、発熱量が大きいために熱応力の影響が大きい１０ｍｍ角以上の大型のＩＣチップや、Ｌｏｗ−ｋ（低誘電率）のＩＣチップを用いることができる。

なお、本発明の実施形態は以下のように変更してもよい。

・上記実施形態において、光導波構造部用孔８１の内壁面にめっきを施してもよい。このようにすれば、光導波構造部８２を伝搬する際に光導波構造部用孔８１の内壁面にて反射した光信号の反射率が向上するため、光の伝送ロスがよりいっそう小さくなる。

・上記実施形態において、光導波構造部用孔８１の内壁面に対してスルーホールめっきを施して構造部側導体層を形成し、構造部側導体層と光素子接続用端子５５とを導体層接続パターンを介して電気的に接続するようにしてもよい。このように構成すれば、光導波構造部用孔８１が存在する部分にも電気回路を形成できるため、配線基板１０、ひいては、光電気混載モジュール１の高機能化を図ることができる。

さらに、構造部側導体層を、配線基板１０におけるグランド層に電気的に接続するようにしてもよい。このようにすれば、１つの発光部２５に接続される配線（光素子接続用端子５５及び第２配線パターン５９）が１つで済むようになる。

・上記実施形態において、ＶＣＳＥＬ２４は、配線基板１０の主面１２において複数列設けられていてもよい（図４の領域Ａ１参照）。

・上記実施形態の光導波構造部用孔８１は等断面形状をなしていた。しかし、図２５に示されるように、光導波構造部用孔８１の断面形状は、配線基板１０の主面１２側から裏面１３側に行くに従って徐々に幅広になるテーパ状をなしていてもよい。このようにすれば、光導波構造部８２内を伝搬する際に光導波構造部用孔８１の内壁面にて反射した光信号は、光導波構造部用孔８１の中心軸線側に導かれる（図２５の矢印Ｆ１参照）。これにより、光信号の散乱が防止されるため、損失が小さくなり、光の伝送ロスがよりいっそう小さくなる。

・上記実施形態の光導波構造部形成工程を変更してもよい。例えば、光導波構造部形成工程において、クラッド形成工程及びコア形成工程を実施してもよい。クラッド形成工程では、光導波構造部用孔８１内に感光性クラッド材１３１を充填してクラッド８４を形成する（図２６参照）。コア形成工程では、感光性クラッド材１３１内にレーザー光を照射して、感光性クラッド材１３１を選択的に光硬化させることにより、周囲の部分よりも屈折率が高いコア８３を形成する（図２７参照）。このようにすれば、クラッド８４及びコア８３を同じ材料によって形成できるとともに、上記実施形態のコア用孔形成工程が不要になるため、光導波構造部８２の形成が容易になる。なお、この変更例のコア形成工程において、充填された感光性クラッド材１３１の上方に、コア８３となるべき領域に開口部が形成されたマスク１３２を配置し、マスク１３２の上方から光を照射させる（露光）ことにより、コア８３を形成してもよい（図２８参照）。この場合、コア８３が自己形成しながら次第に長尺化していく。

・上記実施形態において、ＩＣチップ２１、ドライバＩＣ２２、レシーバＩＣ２６、ＶＣＳＥＬ２４及びフォトダイオード２７の搭載方法を適宜変更してもよい。例えば、ＩＣチップ２１、ドライバＩＣ２２及びレシーバＩＣ２６の少なくとも１つを、ワイヤ１２１を介して配線基板１０の主面１２上に形成されたボンディングパッド（図示略）に接続してもよい（図２９，図３０参照）。また、配線基板１０の主面１２上に段差部１２２やキャビティ（図示略）を設け、主面１２において高いほうの面１２３にＩＣチップ２１を搭載するとともに、主面１２において低いほうの面１２４に、ドライバＩＣ２２及びＶＣＳＥＬ２４（またはレシーバＩＣ２６及びフォトダイオード２７）を搭載してもよい（図３０参照）。

・上記実施形態では、光コネクタ９１のガイド孔９５にガイドピン５２を嵌入させることにより、光コネクタ９１と光導波構造部８２とが位置合わせされていた。しかし、ガイドピン５２以外の位置合わせ機構を用いて、光コネクタ９１を配線基板１０に固定してもよい。例えば図３１に示されるように、光コネクタ９１の上面に係合凸部１２５を突設し、係合凸部１２５を配線基板１０の裏面１３にて開口する係合凹部１２６に契合させることにより、光コネクタ９１を配線基板１０に固定してもよい。

・上記実施形態では、光コネクタ９１のガイド孔９５にガイドピン５２を嵌入させることにより、光コネクタ９１と光導波構造部８２とが位置合わせされていた。しかし、図３２に示されるように、光コネクタ９１の側部に設けられた略半円状のガイド溝１２７に対してガイドピン５２を当接させることにより、光コネクタ９１と光導波構造部８２とを位置合わせしてもよい。また、図３３に示されるように、光コネクタ９１の２つの角部に設けられた切欠部１２８に対して係合凸部１２５を当接させることにより、光コネクタ９１と光導波構造部８２とを位置合わせしてもよい。

・上記実施形態において、ガイドピン５２の主面側端部を、熱伝導性を有する接着材（図示略）を介して金属製リッド１０１の内面に当接させてもよい。このようにすれば、ガイドピン５２を金属製リッド１０１によってより確実に固定することができる。

・位置基準用導体５６の数や形状等は、本発明の趣旨を逸脱しない限りにおいて任意に変更することが可能である。

次に、前述した実施形態によって把握される技術的思想を以下に列挙する。

（１）半導体集積回路素子が搭載される主面及び前記主面の反対側に位置する裏面を有し、前記主面及び前記裏面を貫通する光導波構造部用孔が形成され、前記主面及び前記裏面を貫通しかつガイドピンが嵌入可能な位置決め用ガイド孔が形成された配線基板と、前記主面側における前記光導波構造部用孔の開口部付近に配置された光素子接続用端子と、前記主面側に配置され、前記光素子接続用端子の形成時に形成された位置基準用導体と、光信号が伝搬する光路となるコア及び前記コアを取り囲むクラッドを有し、前記光導波構造部用孔内に形成された光導波構造部とを備え、前記主面側に複数の半導体集積回路素子接続用端子が配置され、前記複数の半導体集積回路素子接続用端子が属する半導体集積回路素子搭載領域が設定され、前記主面において前記半導体集積回路素子搭載領域を避けた領域に、前記位置決め用ガイド孔及び前記光導波構造部における前記コアが、いずれも前記位置基準用導体を基準として形成されていることを特徴とする光電気混載パッケージ。

（２）母基板と、母基板上に設けられたソケットと、前記ソケット上に接続された光素子付き光電気混載パッケージと、光信号が伝搬する光路となる光伝送媒体の先端に接続され、前記光路内を伝搬する光の進路を変換する光路変換部を有する光コネクタとを備えた光電気混載モジュールであって、前記光素子付き光混載パッケージは、半導体集積回路素子が搭載される主面及び前記主面の反対側に位置する裏面を有し、前記主面及び前記裏面を貫通する光導波構造部用孔が形成され、前記主面及び前記裏面を貫通する位置決め用ガイド孔が形成された配線基板と、前記主面側における前記光導波構造部用孔の開口部付近に配置された光素子接続用端子と、前記主面側に配置され、前記光素子接続用端子の形成時に形成された位置基準用導体と、発光部及び受光部のうちの少なくとも一方を有し、前記発光部及び前記受光部の少なくとも一方を前記コア側に向けた状態で前記光素子接続用端子に電気的に接続された光素子と、光信号が伝搬する光路となるコア及び前記コアを取り囲むクラッドを有し、前記光導波構造部用孔内に形成された光導波構造部と、前記位置決め用ガイド孔に嵌入された状態で前記配線基板の前記裏面側にてその一部が突出し、前記光伝送媒体側のガイド溝に対して当接可能なガイドピンとを備え、前記位置決め用ガイド孔及び前記光導波構造部における前記コアが、いずれも前記位置基準用導体を基準として形成され、前記光伝送媒体側のガイド溝に対する前記ガイドピンの当接により、前記配線基板の前記裏面側に配置された前記光コネクタと、前記光導波構造部とが位置合わせされていることを特徴とする光電気混載モジュール。

（３）半導体集積回路素子が搭載される主面及び前記主面の反対側に位置する裏面を有し、前記主面及び前記裏面を貫通する光導波構造部用孔が形成され、前記主面及び前記裏面を貫通しかつガイドピンが嵌入可能な位置決め用ガイド孔が形成された配線基板と、前記主面側における前記光導波構造部用孔の開口部付近に配置された光素子接続用端子と、前記主面側に配置され、前記光素子接続用端子の形成時に形成された位置基準用導体と、光信号が伝搬する光路となるコア及び前記コアを取り囲むクラッドを有し、前記光導波構造部用孔内に形成された光導波構造部とを備え、前記光導波構造部用孔が、一対の前記位置決め用ガイド孔の間に配置され、前記位置基準用導体が、前記位置決め用ガイド孔及び前記光導波構造部用孔よりも基板外周側に配置され、前記位置決め用ガイド孔及び前記光導波構造部における前記コアが、いずれも前記位置基準用導体を基準として形成され、前記光導波構造部用孔の内壁面にめっきが施されていることを特徴とする光電気混載パッケージ。

（４）母基板と、母基板上に設けられたソケットと、前記ソケット上に接続された光素子付き光電気混載パッケージと、光信号が伝搬する光路となる光伝送媒体の先端に接続され、前記光路内を伝搬する光の進路を変換する光路変換部を有する光コネクタとを備えた光電気混載モジュールであって、前記光素子付き光電気混載パッケージは、半導体集積回路素子が搭載される主面及び前記主面の反対側に位置する裏面を有し、前記主面及び前記裏面を貫通する光導波構造部用孔が形成され、前記主面及び前記裏面を貫通する位置決め用ガイド孔が形成された配線基板と、前記主面側における前記光導波構造部用孔の開口部付近に配置された光素子接続用端子と、前記主面側に配置され、前記光素子接続用端子の形成時に形成された位置基準用導体と、発光部及び受光部のうちの少なくとも一方を有し、前記発光部及び前記受光部の少なくとも一方を前記コア側に向けた状態で前記光素子接続用端子に電気的に接続された光素子と、光信号が伝搬する光路となるコア及び前記コアを取り囲むクラッドを有し、前記光導波構造部用孔内に形成された光導波構造部と、前記位置決め用ガイド孔に嵌入された状態で前記配線基板の前記裏面側にてその一部が突出し、前記光伝送媒体側のガイド孔に対して嵌入可能なガイドピンとを備え、前記位置決め用ガイド孔及び前記光導波構造部における前記コアが、いずれも前記位置基準用導体を基準として形成され、前記光伝送媒体側のガイド孔に対する前記ガイドピンの嵌入により、前記配線基板の前記裏面側に配置された前記光コネクタと、前記光導波構造部とが位置合わせされ、前記配線基板の前記主面側は金属製リッドで覆われているとともに、前記ガイドピンは、その主面側端部が前記配線基板の前記主面側にて前記光素子よりも高く突出し、熱伝導性を有する接着材を介して前記金属製リッドの内面に当接していることを特徴とする光電気混載モジュール。

本発明を具体化した一実施形態の光電気混載モジュールを示す概略斜視図。 光電気混載モジュールを示す概略断面図。 光電気混載モジュールを示す要部断面図。 光素子付き光電気混載パッケージを示す概略平面図。 光素子付き光電気混載パッケージを示す概略裏面図。 図５のＡ−Ａ線断面図。 配線基板を示す概略平面図。 光素子付き光電気混載パッケージを示す概略断面図。 位置決め用ガイド孔と光導波構造部との関係を示す図。 光コネクタを示す平面図。 光コネクタを示す断面図。 光電気混載モジュールの製造方法を示す説明図。 光電気混載モジュールの製造方法を示す説明図。 光電気混載モジュールの製造方法を示す説明図。 光電気混載モジュールの製造方法を示す説明図。 光電気混載モジュールの製造方法を示す説明図。 光電気混載モジュールの製造方法を示す説明図。 光電気混載モジュールの製造方法を示す説明図。 光電気混載モジュールの製造方法を示す説明図。 光電気混載モジュールの製造方法を示す説明図。 光電気混載モジュールの製造方法を示す説明図。 光電気混載モジュールの製造方法を示す説明図。 光電気混載モジュールの製造方法を示す説明図。 光電気混載モジュールの製造方法を示す説明図。 他の実施形態における光導波構造部を示す概略断面図。 他の実施形態における光電気混載モジュールの製造方法を示す説明図。 他の実施形態における光電気混載モジュールの製造方法を示す説明図。 他の実施形態における光電気混載モジュールの製造方法を示す説明図。 他の実施形態におけるＩＣチップ、ドライバＩＣ及びＶＣＳＥＬの搭載方法を示す説明図。 他の実施形態におけるＩＣチップ、ドライバＩＣ及びＶＣＳＥＬの搭載方法を示す説明図。 他の実施形態における光コネクタを示す側面図。 他の実施形態における光コネクタを示す平面図。 他の実施形態における光コネクタを示す平面図。 他の実施形態における光素子付き光電気混載パッケージを示す要部断面図。

符号の説明

１…光電気混載モジュール
１０…配線基板
１２…配線基板の主面
１３…配線基板の裏面
１４…コア部としてのコア基板
１５…コア部の表層としてのコア主面
１６…コア部の表層としてのコア裏面
２１…半導体集積回路素子としてのＩＣチップ
２２…半導体集積回路素子としてのドライバＩＣ
２３…半導体集積回路素子搭載領域
２４…光素子としてのＶＣＳＥＬ
２５…発光部
２６…半導体集積回路素子としてのレシーバＩＣ
２７…光素子としてのフォトダイオード
３１…ビルドアップ層としての第１ビルドアップ層
３２…ビルドアップ層としての第２ビルドアップ層
３３，３４…樹脂絶縁層
４１…光素子付き光電気混載パッケージ
４２…金属導体層
４５…表面側はんだバンプ
５１…位置決め用ガイド孔
５２…ガイドピン
５５…光素子接続用端子
５６…位置基準物としての位置基準用導体
５７…半導体集積回路素子接続用端子としてのドライバＩＣ接続用端子
５８…第１配線パターン
５９…第２配線パターン
６１…母基板としてのマザーボード
７１…ソケット
８１…光導波構造部用孔
８２…光導波構造部
８３…コア
８４…クラッド
８５…クラッド材
８６…コア用孔
８７…コア材
９１…光コネクタ
９２…光伝送媒体としての光ファイバ
９３…光路変換部
９５…光伝送媒体側のガイド孔
１０１…金属製リッド
１３１…感光性クラッド材

Claims (20)

1. 半導体集積回路素子が搭載される主面及び前記主面の反対側に位置する裏面を有し、前記主面及び前記裏面を貫通する光導波構造部用孔が形成され、前記主面及び前記裏面を貫通しかつガイドピンが嵌入可能な位置決め用ガイド孔が形成された配線基板と、
   前記主面側における前記光導波構造部用孔の開口部付近に配置された光素子接続用端子と、
   光信号が伝搬する光路となるコア及び前記コアを取り囲むクラッドを有し、前記光導波構造部用孔内に形成された光導波構造部と
   を備え、
   前記位置決め用ガイド孔及び前記光導波構造部における前記コアが、いずれも同一の位置基準物を基準として形成されているとともに、
   前記光導波構造部用孔の内壁面に構造部側導体層が形成され、その構造部側導体層と前記光素子接続用端子とが導体層接続パターンを介して電気的に接続されている
   ことを特徴とする光電気混載パッケージ。
2. 半導体集積回路素子が搭載される主面及び前記主面の反対側に位置する裏面を有し、前記主面及び前記裏面を貫通する光導波構造部用孔が形成され、前記主面及び前記裏面を貫通しかつガイドピンが嵌入可能な位置決め用ガイド孔が形成された配線基板と、
   前記主面側における前記光導波構造部用孔の開口部付近に配置された光素子接続用端子と、
   前記主面側に配置され、前記光素子接続用端子の形成時に形成された位置基準用導体と、
   光信号が伝搬する光路となるコア及び前記コアを取り囲むクラッドを有し、前記光導波構造部用孔内に形成された光導波構造部と
   を備え、
   前記位置決め用ガイド孔及び前記光導波構造部における前記コアが、いずれも前記位置基準用導体を基準として形成されているとともに、
   前記主面側に複数の半導体集積回路素子接続用端子が配置され、前記複数の半導体集積回路素子接続用端子が属する半導体集積回路素子搭載領域が設定され、その半導体集積回路素子搭載領域よりも基板外周側となる領域に、前記光導波構造部用孔、前記位置決め用ガイド孔、前記光素子接続用端子及び前記位置基準用導体が形成されている
   ことを特徴とする光電気混載パッケージ。
3. 半導体集積回路素子が搭載される主面及び前記主面の反対側に位置する裏面を有し、前記主面及び前記裏面を貫通する光導波構造部用孔が形成され、前記主面及び前記裏面を貫通しかつガイドピンが嵌入可能な位置決め用ガイド孔が形成された配線基板と、
   前記主面側における前記光導波構造部用孔の開口部付近に配置された光素子接続用端子と、
   前記主面側に配置され、前記光素子接続用端子の形成時に形成された位置基準用導体と、
   光信号が伝搬する光路となるコア及び前記コアを取り囲むクラッドを有し、前記光導波構造部用孔内に形成された光導波構造部と
   を備え、
   前記位置決め用ガイド孔及び前記光導波構造部における前記コアが、いずれも前記位置基準用導体を基準として形成されているとともに、
   前記光導波構造部用孔の内壁面に構造部側導体層が形成され、その構造部側導体層と前記光素子接続用端子とが導体層接続パターンを介して電気的に接続されている
   ことを特徴とする光電気混載パッケージ。
4. 前記複数の半導体集積回路素子接続用端子は、前記主面側における基板中央部となる領域に形成された複数のＣＰＵ接続用端子と、前記主面側において前記複数のＣＰＵ接続用端子よりも基板外周側となる領域に形成された複数のドライバＩＣ接続用端子とからなり、
   前記複数のＣＰＵ接続用端子と前記複数のドライバＩＣ接続用端子とをつなぐ第１配線パターン、及び、前記複数のドライバＩＣ接続用端子と前記光素子接続用端子とをつなぐ第２配線パターンが形成され、
   前記光素子接続用端子が、前記光導波構造部用孔の開口部付近であってかつ前記光導波構造部用孔よりも基板中央部側に配置されている
   ことを特徴とする請求項２に記載の光電気混載パッケージ。
5. 前記光導波構造部用孔が、一対の前記位置決め用ガイド孔の間に配置され、前記位置基準用導体が、前記位置決め用ガイド孔及び前記光導波構造部用孔よりも基板外周側に配置されていることを特徴とする請求項２乃至４のいずれか１項に記載の光電気混載パッケージ。
6. 前記光導波構造部用孔の断面形状は、前記配線基板の前記主面側から前記裏面側に行くに従って徐々に幅広になるテーパ状をなしていることを特徴とする請求項１乃至５のいずれか１項に記載の光電気混載パッケージ。
7. 前記光導波構造部用孔の内壁面に構造部側導体層が形成され、その構造部側導体層と前記光素子接続用端子とが導体層接続パターンを介して電気的に接続されていることを特徴とする請求項２乃至５のいずれか１項に記載の光電気混載パッケージ。
8. 前記構造部側導体層は前記配線基板におけるグランド層に電気的に接続されていることを特徴とする請求項１または３に記載の光電気混載パッケージ。
9. 前記構造部側導体層は前記配線基板におけるグランド層に電気的に接続されていることを特徴とする請求項７に記載の光電気混載パッケージ。
10. 前記配線基板は、樹脂絶縁層と金属導体層とを交互に積層してなるビルドアップ層をコア部の表層に有するビルドアップ多層配線基板であり、
    前記光素子接続用端子及び前記位置基準用導体は、最上層の金属導体層を同一工程にてパターニングすることによって形成されたものである
    ことを特徴とする請求項２乃至８のいずれか１項に記載の光電気混載パッケージ。
11. 前記クラッドは、前記光導波構造部用孔に液状のクラッド材を充填して固化させることにより形成されたものであり、
    前記コアは、前記クラッドの一部を除去することによって形成されたコア用孔内に液状のコア材を充填して固化させることにより形成されたものである
    ことを特徴とする請求項１乃至１０のいずれか１項に記載の光電気混載パッケージ。
12. 半導体集積回路素子が搭載される主面及び前記主面の反対側に位置する裏面を有し、前記主面及び前記裏面を貫通する光導波構造部用孔が形成され、前記主面及び前記裏面を貫通しかつガイドピンが嵌入可能な位置決め用ガイド孔が形成された配線基板と、
    前記主面側における前記光導波構造部用孔の開口部付近に配置された光素子接続用端子と、
    前記主面側に配置され、前記光素子接続用端子の形成時に形成された位置基準用導体と、
    光信号が伝搬する光路となるコア及び前記コアを取り囲むクラッドを有し、前記光導波構造部用孔内に形成された光導波構造部と、
    発光部及び受光部のうちの少なくとも一方を有し、前記発光部及び前記受光部の少なくとも一方を前記コア側に向けた状態で前記光素子接続用端子に電気的に接続された光素子と
    を備え、
    前記位置決め用ガイド孔及び前記光導波構造部における前記コアが、いずれも前記位置基準用導体を基準として形成されているとともに、
    前記主面側に複数の半導体集積回路素子接続用端子が配置され、前記複数の半導体集積回路素子接続用端子が属する半導体集積回路素子搭載領域が設定され、その半導体集積回路素子搭載領域よりも基板外周側となる領域に、前記光導波構造部用孔、前記位置決め用ガイド孔、前記光素子接続用端子及び前記位置基準用導体が形成されている
    ことを特徴とする光素子付き光電気混載パッケージ。
13. 半導体集積回路素子が搭載される主面及び前記主面の反対側に位置する裏面を有し、前記主面及び前記裏面を貫通する光導波構造部用孔が形成され、前記主面及び前記裏面を貫通しかつガイドピンが嵌入可能な位置決め用ガイド孔が形成された配線基板と、
    前記主面側における前記光導波構造部用孔の開口部付近に配置された光素子接続用端子と、
    前記主面側に配置され、前記光素子接続用端子の形成時に形成された位置基準用導体と、
    光信号が伝搬する光路となるコア及び前記コアを取り囲むクラッドを有し、前記光導波構造部用孔内に形成された光導波構造部と、
    発光部及び受光部のうちの少なくとも一方を有し、前記発光部及び前記受光部の少なくとも一方を前記コア側に向けた状態で前記光素子接続用端子に電気的に接続された光素子と
    を備え、
    前記位置決め用ガイド孔及び前記光導波構造部における前記コアが、いずれも前記位置基準用導体を基準として形成されているとともに、
    前記光導波構造部用孔の内壁面に構造部側導体層が形成され、その構造部側導体層と前記光素子接続用端子とが導体層接続パターンを介して電気的に接続されている
    ことを特徴とする光素子付き光電気混載パッケージ。
14. 母基板と、母基板上に設けられたソケットと、前記ソケット上に接続された光素子付き光電気混載パッケージと、光信号が伝搬する光路となる光伝送媒体の先端に接続され、前記光路内を伝搬する光の進路を変換する光路変換部を有する光コネクタとを備えた光電気混載モジュールであって、
    前記光素子付き光電気混載パッケージは、
    半導体集積回路素子が搭載される主面及び前記主面の反対側に位置する裏面を有し、前記主面及び前記裏面を貫通する光導波構造部用孔が形成され、前記主面及び前記裏面を貫通する位置決め用ガイド孔が形成された配線基板と、
    前記主面側における前記光導波構造部用孔の開口部付近に配置された光素子接続用端子と、
    前記主面側に配置され、前記光素子接続用端子の形成時に形成された位置基準用導体と、
    光信号が伝搬する光路となるコア及び前記コアを取り囲むクラッドを有し、前記光導波構造部用孔内に形成された光導波構造部と、
    発光部及び受光部のうちの少なくとも一方を有し、前記発光部及び前記受光部の少なくとも一方を前記コア側に向けた状態で前記光素子接続用端子に電気的に接続された光素子と、
    前記位置決め用ガイド孔に嵌入された状態で前記配線基板の前記裏面側にてその一部が突出し、前記光伝送媒体側のガイド孔に対して嵌入可能なガイドピンと
    を備え、
    前記位置決め用ガイド孔及び前記光導波構造部における前記コアが、いずれも前記位置基準用導体を基準として形成され、
    前記光伝送媒体側のガイド孔に対する前記ガイドピンの嵌入により、前記配線基板の前記裏面側に配置された前記光コネクタと、前記光導波構造部とが位置合わせされている
    ことを特徴とする光電気混載モジュール。
15. 前記配線基板の前記主面側は金属製リッドで覆われているとともに、前記ガイドピンは、その主面側端部が前記配線基板の前記主面側にて前記光素子よりも高く突出していることを特徴とする請求項１４に記載の光電気混載モジュール。
16. 前記ガイドピンの前記主面側端部は前記金属製リッドの内面に当接していることを特徴とする請求項１５に記載の光電気混載モジュール。
17. 請求項２乃至１１のいずれか１項に記載の光電気混載パッケージの製造方法であって、
    前記配線基板の主面側に前記光素子接続用端子を形成するとともにその際に同一工程にて同一基準を用いて位置基準用導体を形成する端子等形成工程と、
    前記配線基板に穴明け加工を行うことにより、前記配線基板に前記光導波構造部用孔を形成するとともに、前記位置基準用導体を基準として前記配線基板に穴明け加工を行うことにより、前記配線基板に前記位置決め用ガイド孔を形成する穴明け工程と、
    光導波構造部用孔内に前記光導波構造部における前記クラッドを形成するとともに、前記位置基準用導体を基準として、前記光導波構造部用孔内に前記光導波構造部における前記コアを形成する光導波構造部形成工程と
    を含むことを特徴とする光電気混載パッケージの製造方法。
18. 前記光導波構造部形成工程は、
    前記光導波構造部用孔に液状のクラッド材を充填して固化させることにより前記クラッドを形成するクラッド形成工程と、
    前記位置基準用導体を基準として前記光導波構造部用孔に対応する箇所に精密ドリル加工またはレーザー加工を行って前記クラッドの一部を除去することにより、前記主面及び前記裏面を貫通するコア用孔を形成するコア用孔形成工程と、
    前記コア用孔内に液状のコア材を充填して固化させることにより前記コアを形成するコア形成工程と
    を含むことを特徴とする請求項１７に記載の光電気混載パッケージの製造方法。
19. 前記光導波構造部形成工程は、
    前記光導波構造部用孔内に感光性クラッド材を充填してクラッドを形成するクラッド形成工程と、
    前記感光性クラッド材内に光を照射して、前記感光性クラッド材を選択的に光硬化させることにより、周囲の部分よりも屈折率が高い前記コアを形成するコア形成工程と
    を含むことを特徴とする請求項１７に記載の光電気混載パッケージの製造方法。
20. 前記光導波構造部形成工程後に、前記光素子接続用端子上に表面側はんだバンプを形成するはんだバンプ形成工程を行うことを特徴とする請求項１７乃至１９のいずれか１項に記載の光電気混載パッケージの製造方法。

Images