[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5100057B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5100057B2
JP5100057B2 JP2006223530A JP2006223530A JP5100057B2 JP 5100057 B2 JP5100057 B2 JP 5100057B2 JP 2006223530 A JP2006223530 A JP 2006223530A JP 2006223530 A JP2006223530 A JP 2006223530A JP 5100057 B2 JP5100057 B2 JP 5100057B2
Authority
JP
Japan
Prior art keywords
gas
semiconductor device
manufacturing
film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006223530A
Other languages
English (en)
Other versions
JP2008047779A (ja
Inventor
竜一 浅子
祐毅 千葉
和宏 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006223530A priority Critical patent/JP5100057B2/ja
Priority to KR1020070082432A priority patent/KR100904105B1/ko
Priority to TW096130423A priority patent/TW200822221A/zh
Priority to US11/840,767 priority patent/US20080045025A1/en
Priority to CNB2007101465129A priority patent/CN100508163C/zh
Publication of JP2008047779A publication Critical patent/JP2008047779A/ja
Application granted granted Critical
Publication of JP5100057B2 publication Critical patent/JP5100057B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、例えば、シングルダマシン法やデュアルダマシン法によって形成される半導体装置の製造方法に関する。
半導体デバイスの製造プロセスにおいては、配線溝または接続孔の形成にデュアルダマシン法が多用されている（例えば、特許文献１参照）。図１３に従来のデュアルダマシン法によるＣｕ配線の形成方法の一例を模式的に示す説明図を示す。
先ず、基板上に、例えば、配線層５００、層間絶縁膜５０１、反射防止膜５０２が下から順に形成され、その多層膜構造の表面に第１のレジスト膜５０３が形成される（図１３（ａ））。次いで第１のレジスト膜５０３がフォトリソグラフィー技術により所定のパターンにパターニングされる（図１３（ｂ））。このパターニング工程では、第１のレジスト膜５０３が所定のパターンで露光され、その露光部が現像により選択的に除去される。続いて、この第１のレジスト膜５０３をマスクとしたエッチング処理により、反射防止膜５０２と層間絶縁膜５０１が蝕刻される。これにより多層膜構造の表面から配線層５００に通じる接続孔５０４が形成される（図１３（ｃ））。
続いて、例えば不要となった第１のレジスト膜５０３がアッシング処理により剥離除去され（図１３（ｄ））、代わって配線溝を形成するための新たな第２のレジスト膜５０５が形成される（図１３（ｅ））。第２のレジスト膜５０５はフォトリソグラフィー技術によりパターニングされ（図１３（ｆ））、その後、第２のレジスト膜５０５をマスクとしたエッチング処理により、反射防止膜５０２と層間絶縁膜５０１の一部が蝕刻される。こうして接続孔５０４に連通し接続孔５０４よりも幅の広い配線溝５０６が形成される（図１３（ｇ））。不要となった第２のレジスト膜５０５は剥離除去され（図１３（ｈ））、接続孔５０４と配線溝５０６の中にＣｕ材料が埋め込まれて、Ｃｕ配線５０７が形成される（図１３（ｉ））。
ところで、半導体装置の微細化にともない、層間絶縁膜のもつ寄生容量は配線のパフォーマンスを向上させる上で重要な因子となってきており、層間絶縁膜自体を低誘電率材料（Ｌｏｗ−ｋ材料）で構成することが行われている。層間絶縁膜を構成する低誘電率材料（Ｌｏｗ−ｋ材料）としては、メチル基等のアルキル基を末端基として有するものが一般的に用いられている。
しかしながら、上記のような従来のダマシンプロセスにおいては、エッチングやレジスト膜除去の際に、Ｌｏｗ−ｋ材料からなる層間絶縁膜５０１がダメージを受ける。このようなダメージは、層間絶縁膜５０１の誘電率の上昇をもたらし、Ｌｏｗ−ｋ材料を用いる効果が損なわれてしまう。
このようなダメージを回復させる技術として、特許文献２には、エッチングやレジスト膜除去後に、シリル化処理を行うことが提案されている。このシリル化処理は、ダメージを受けた部分の表面をシリル化剤で改質してメチル基等のアルキル基を末端基とするものである。
ところで、Ｌｏｗ−ｋ材料からなる層間絶縁膜（Ｌｏｗ−ｋ膜）としてＳｉを骨格に含むものが多用されており、このようなＳｉ含有Ｌｏｗ−ｋ膜をエッチングする際には一般的にＣＦ４ガス等のＦ含有ガスが用いられるが、その後エッチングマスクであるレジスト膜を除去する際にＮＨ３系のガスを用いると、その後にシリル化処理を行ってもダメージが回復しないという新たな問題が生じる。このような問題は、アッシングにＮＨ３系ガス以外のガスを用いた場合であっても、Ｓｉ含有Ｌｏｗ−ｋ膜をＦ含有ガスでエッチングした後にＮＨ３系ガスがエッチング部分に接触する場合にも同様に生じる。
特開２００２−８３８６９号公報 特開２００６−０４９７９８号公報
本発明はかかる事情に鑑みてされたものであって、被エッチング膜としてＳｉ含有低誘電率膜を用い、これをＦ含有ガスでエッチングした後、エッチングマスクを除去するまでの間にＳｉ含有低誘電率膜の被エッチング部分がＮＨ３系ガスに曝される場合であってもダメージを回復させることができ、電気的特性および信頼性に優れた半導体装置を製造することができる半導体装置の製造方法およびそのような製造方法を実行する制御プログラムが記憶されたコンピュータ読取可能な記憶媒体を提供することを目的とする。
本発明者らは、被エッチング膜としてＳｉ含有低誘電率膜を用い、これをＦ含有ガスでエッチングした後、アッシング等によりＳｉ含有低誘電率膜の被エッチング部分がＮＨ３系ガスに曝される場合に、その後の回復処理によってもダメージが回復しない原因について検討した。その結果、Ｓｉ含有低誘電率膜中のＳｉと、被エッチング部分に残留しているエッチングガス中のＦと、ＮＨ３系ガスとが反応して、被エッチング部分に珪フッ化アンモニウム系の物質が生成していることが判明した。この状況でシリル化剤のような修復ガスを反応させた場合には、膜のダメージ部分と反応する以前に、珪フッ化アンモニウム系化合物に含まれている水分と反応してしまい、これがダメージを回復させる回復処理を妨げているものと思われる。本発明者らは、以上の点に基づき、回復処理の前にこのような生成物を除去すれば回復処理の効果を有効に発揮させることができることを見出し、本発明に至った。
すなわち、本発明は、半導体基板に形成された被エッチング膜としてのＳｉ含有低誘電率膜に所定の回路パターンを有するエッチングマスクを形成する工程と、前記エッチングマスクを介して前記Ｓｉ含有低誘電率膜をＦ含有ガスによりエッチングすることにより、前記Ｓｉ含有低誘電率膜に溝または孔を形成する工程と、前記エッチングの後、アッシングにより前記エッチングマスクを除去する工程と、前記エッチングマスクを除去する工程までの工程によりＳｉ含有低誘電率膜に入ったダメージを所定の回復ガスを供給することにより回復させる回復工程とを有し、前記エッチング工程から前記エッチングマスクを除去する工程が終了するまでの間に前記Ｓｉ含有低誘電率膜の被エッチング部分がＮＨ３ガスに曝される半導体装置の製造方法であって、前記回復工程に先立って、前記ＮＨ３ガスに曝されることによって前記Ｓｉ含有低誘電率膜の前記Ｆ含有ガスのＦが残留した被エッチング部分に形成された珪フッ化アンモニウム系化合物からなる生成物を除去する工程をさらに有することを特徴とする半導体装置の製造方法を提供する。
上記本発明において、前記エッチングマスクを除去する工程は、ＮＨ３ガスを含むガスによるアッシングによって行われ、これにより前記Ｓｉ含有低誘電率膜の被エッチング部分がＮＨ３ガスに曝されるようにすることができる。また、前記生成物を除去する工程は、プラズマ処理により行うことができる。この場合に、前記プラズマ処理は、真空中でＡｒガスまたはＨ２ガスまたはＨｅガスをプラズマ化することにより実施することができる。このようにプラズマ処理により生成物を除去する際に、前記生成物を除去する工程と、前記エッチングマスクを除去する工程とを同一の処理室内で行うようにすることができ、また、前記生成物を除去する工程と、前記エッチングマスクを除去する工程と、前記回復工程とを同一の処理室内で行うようにすることもできる。
前記生成物を除去する工程は、熱処理によって行うこともできる。この場合に、前記熱処理は、１５０〜３５０℃の範囲で行われることが好ましい。
前記除去処理がプラズマ処理や熱処理の場合には、前記エッチング工程と、前記エッチングマスクを除去する工程と、前記生成物を除去する工程と、前記回復工程とは、真空雰囲気で各工程を行う複数の処理室と、真空を破らずに各処理室間で半導体基板を搬送する搬送機構とを有するクラスター化された処理システムにより行うことができる。
本発明において、前記生成物を除去する工程は、洗浄液による洗浄によって行うこともできる。
前記回復工程は、回復ガスとしてシリル化ガスを用いたシリル化処理により行うことができる。この場合に、前記シリル化処理は、回復ガスとして、分子内にシラザン結合（Ｓｉ−Ｎ）を有する化合物を用いて行なうことができ、前記分子内にシラザン結合を有する化合物として、ＴＭＤＳ（1,1,3,3-Tetramethyldisilazane）、ＴＭＳＤＭＡ（Dimethylaminotrimethylsilane）、ＤＭＳＤＭＡ（Dimethylsilyldimethylamine）、ＴＭＳＰｙｒｏｌｅ（1-Trimethylsilylpyrole）、ＢＳＴＦＡ（N,O-Bis(trimethylsilyl)trifluoroacetamide）、ＢＤＭＡＤＭＳ（Bis(dimethylamino)dimethylsilane）を挙げることができる。
本発明はまた、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読取可能な記憶媒体であって、前記制御プログラムは、実行時に、上記製造方法が行われるように、コンピュータに製造システムを制御させることを特徴とするコンピュータ読取可能な記憶媒体を提供する。
本発明によれば、アッシングによるエッチングマスク除去処理までの工程で発生したダメージを回復させる処理に先立って、珪フッ化アンモニウム系の生成物を除去するので、ダメージの回復処理が妨げられることがなく、電気的特性および信頼性に優れた半導体装置を製造することができる。
以下、添付図面を参照しながら本発明の実施形態について詳細に説明する。ここでは、シングルダマシン法およびデュアルダマシン法により半導体装置を製造する際に本発明を適用した例について説明する。
図１は本発明の一実施形態に係る半導体装置の製造プロセスに用いられる半導体装置製造システムの概略構成を示す説明図である。この半導体装置製造システムは、処理部１００と、処理部の各構成要素を制御するメイン制御部１１０を備えている。処理部１００は、ＳＯＤ（Spin On Dielectric）装置１０１と、レジスト塗布・現像装置１０２と、露光装置１０３と、ドライエッチング、ドライアッシング、生成物除去処理および回復処理を行うエッチング・アッシング・生成物除去・回復処理システム１０４と、洗浄処理装置１０５と、ＰＶＤ装置の１つであるスパッタ装置１０６と、電解メッキ装置１０７と、研磨装置としてのＣＭＰ装置１０８とを備えている。また、メイン制御部１１０は、プロセスコントローラ１１１、ユーザーインターフェース１１２、記憶部１１３を備えている。ここで、処理部１００のＳＯＤ装置１０１とスパッタ装置１０６と電解メッキ装置１０７は、成膜装置である。なお、処理部１００の装置間でウエハＷを搬送する方法としては、オペレータによる搬送方法や、図示しない搬送装置による搬送方法が用いられる。
メイン制御部１１０のプロセスコントローラ１１１はマイクロプロセッサを備えており、このプロセスコントローラ１１１に処理部１００の各構成要素が接続されて制御されるようになっている。プロセスコントローラ１１１には、ユーザーインターフェース１１２および記憶部１１３が接続されている。このユーザーインターフェース１１２は、工程管理者が処理部１００の各装置を管理するためにコマンドの入力操作等を行うキーボードや、処理部１００の各装置の稼働状況を可視化して表示するディスプレイ等からなっている。また、記憶部１１３は、処理部１００で実行される各種処理をプロセスコントローラ１１１の制御にて実現するための制御プログラムや処理条件データ等が記録されたレシピが格納されている。そして、必要に応じて、ユーザーインターフェース１１２からの指示等を受けて、任意のレシピを記憶部１１３から呼び出してプロセスコントローラ１１１に実行させることで、プロセスコントローラ１１１の制御下で、処理部１００において所望の各種処理が行われる。また、前記レシピは、例えば、ＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、不揮発性メモリなどの読み出し可能な記憶媒体に格納された状態のものであってもよく、さらに、処理部１００の各装置間、あるいは外部の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
なお、メイン制御部１１０により全ての制御を行ってもよいが、メイン制御部１１０は全体的な制御のみを行って、各装置毎、または所定の装置群毎に下位の制御部を設けて制御を行うようにしてもよい。
上記ＳＯＤ装置１０１は、ウエハＷに薬液を塗布して層間絶縁膜であるＳｉ含有Ｌｏｗ−ｋ膜やエッチングストッパ膜等をスピンコート法により形成するために用いられる。ＳＯＤ装置１０１の詳細な構成は図示しないが、ＳＯＤ装置１０１は、スピンコーターユニットと、塗布膜が形成されたウエハＷを熱処理する熱処理ユニットを備えている。ウエハ処理システムでは、ＳＯＤ装置１０１に代えて、化学気相蒸着法（ＣＶＤ；chemical vapor deposition）法によりウエハＷに絶縁膜等を形成するＣＶＤ装置を用いてもよい。
上記レジスト塗布・現像装置１０２は、エッチングマスクとして用いられるレジスト膜や反射防止膜等を形成するために用いられる。レジスト塗布・現像装置１０２の詳細な構成は図示しないが、レジスト塗布・現像装置１０２は、ウエハＷにレジスト液等を塗布してレジスト膜等をスピンコート成膜するレジスト塗布処理ユニットと、ウエハＷに反射防止膜（ＢＡＲＣ）を塗布するＢＡＲＣ塗布処理ユニットと、ウエハＷに犠牲膜を塗布する犠牲膜塗布処理ユニットと、露光装置１０３において所定のパターンで露光されたレジスト膜を現像処理する現像処理ユニットと、レジスト膜が成膜されたウエハＷや露光処理されたウエハＷ、現像処理が施されたウエハＷをそれぞれ熱的に処理する熱的処理ユニット等を有している。露光装置１０３は、レジスト膜が形成されたウエハＷに所定の回路パターンを露光するために用いられる。
エッチング・アッシング・生成物除去・回復処理システム１０４は、以下に説明するように、層間絶縁膜（Ｌｏｗ−ｋ膜）に所定のパターンのビアまたはトレンチを形成するためのドライエッチング、レジスト膜を除去するためのドライアッシング、および層間絶縁膜のダメージを回復させる回復処理を行うものであり、これらを真空中におけるドライプロセスにより連続的に行うものである。
洗浄処理装置１０５は、ウエハＷに対して処理液により洗浄を行うものであり、後述する洗浄処理ユニットと洗浄後に加熱乾燥する加熱ユニットとユニット間でウエハＷを搬送する搬送機構とを有している。
スパッタ装置１０６は、例えば、拡散防止膜やＣｕシードを形成するために用いられる。電解メッキ装置１０７はＣｕシードが形成された配線溝等にＣｕを埋め込むためのものであり、ＣＭＰ装置１０８はＣｕが埋め込まれた配線等の表面の平坦化処理を行うためのものである。
次に、本実施形態にとって重要な役割を果たすエッチング・アッシング・生成物除去・回復処理システム１０４について詳細に説明する。図２はこのようなエッチング・アッシング・生成物除去・回復処理システム１０４の概略構造を示す平面図である。エッチング・アッシング・生成物除去・回復処理システム１０４は、プラズマエッチングを行うためのエッチングユニット１５１と、プラズマアッシングを行うためのアッシングユニット１５２と、プラズマにより生成物を除去するための生成物除去ユニット１５３と、シリル化処理ユニット（ＳＣＨ）１５４を備えており、これらの各ユニット１５１〜１５４は六角形をなすウエハ搬送室１５５の４つの辺にそれぞれ対応して設けられている。また、ウエハ搬送室１５５の他の２つの辺にはそれぞれロードロック室１５６、１５７が設けられている。これらロードロック室１５６、１５７のウエハ搬送室１５５と反対側にはウエハ搬入出室１５８が設けられており、ウエハ搬入出室１５８のロードロック室１５６、１５７と反対側にはウエハＷを収容可能な３つのキャリアＣを取り付けるポート１５９、１６０、１６１が設けられている。
エッチングユニット１５１、アッシングユニット１５２、生成物除去ユニット１５３およびシリル化処理ユニット（ＳＣＨ）１５４、ならびにロードロック室１５６，１５７は、同図に示すように、ウエハ搬送室１５５の各辺にゲートバルブＧを介して接続され、これらは対応するゲートバルブＧを開放することによりウエハ搬送室１５５と連通され、対応するゲートバルブＧを閉じることによりウエハ搬送室１５５から遮断される。また、ロードロック室１５６，１５７のウエハ搬入出室１５８に接続される部分にもゲートバルブＧが設けられており、ロードロック室１５６，１５７は、対応するゲートバルブＧを開放することによりウエハ搬入出室１５８に連通され、対応するゲートバルブＧを閉じることによりウエハ搬入出室１５８から遮断される。
ウエハ搬送室１５５内には、エッチングユニット１５１、アッシングユニット１５２、生成物除去ユニット１５３、シリル化処理ユニット（ＳＣＨ）１５４、ロードロック室１５６，１５７に対して、ウエハＷの搬入出を行うウエハ搬送装置１６２が設けられている。このウエハ搬送装置１６２は、ウエハ搬送室１５５の略中央に配設されており、回転および伸縮可能な回転・伸縮部１６３の先端にウエハＷを保持する２つのブレード１６４ａ，１６４ｂを有しており、これら２つのブレード１６４ａ，１６４ｂは互いに反対方向を向くように回転・伸縮部１６３に取り付けられている。なお、このウエハ搬送室１５５内は所定の真空度に保持されるようになっている。
ウエハ搬入出室１５８のキャリアＣ取り付け用の３つのポート１５９，１６０、１６１にはそれぞれ図示しないシャッタが設けられており、これらポート１５９，１６０，１６１にウエハＷを収容したまたは空のキャリアＣが直接取り付けられ、取り付けられた際にシャッタが外れて外気の侵入を防止しつつウエハ搬入出室１５８と連通するようになっている。また、ウエハ搬入出室１５８の側面にはアライメントチャンバ１６５が設けられており、そこでウエハＷのアライメントが行われる。
ウエハ搬入出室１５８内には、キャリアＣに対するウエハＷの搬入出およびロードロック室１５６，１５７に対するウエハＷの搬入出を行うウエハ搬送装置１６６が設けられている。このウエハ搬送装置１６６は、多関節アーム構造を有しており、キャリアＣの配列方向に沿ってレール１６８上を走行可能となっており、その先端のハンド１６７上にウエハＷを載せてその搬送を行う。ウエハ搬送装置１６２，１６６の動作等、システム全体の制御は制御部１６９によって行われる。
次に、各ユニットについて説明する。
まず、エッチングユニット１５１について説明する。
このエッチングユニット１５１は、層間絶縁膜として形成されたＳｉ含有低誘電率膜（以下、Ｓｉ含有Ｌｏｗ−ｋ膜と記す）に対しプラズマエッチングを行うものであり、図３に示すように、略円筒状に形成された処理チャンバ２１１を具備し、その内部の底部には、絶縁板２１３を介して、サセプタ支持台２１４が配置され、その上に、サセプタ２１５が配置されている。サセプタ２１５は下部電極を兼ねたものであり、その上面に静電チャック２２０を介してウエハＷが載置されるようになっている。符号２１６はハイパスフィルタ（ＨＰＦ）である。
サセプタ支持台２１４の内部には温度調節媒体が循環する温度調節媒体室２１７が設けられ、これによりサセプタ２１５が所望の温度に調整される。温度調節媒体室２１７には導入管２１８および排出管２１９が接続されている。
静電チャック２２０は絶縁材２２１の間に電極２２２が配置された構造となっており、電極２２２に直流電源２２３から直流電圧が印加されることによって、ウエハＷが静電チャック２２０上に静電吸着される。ウエハＷの裏面にはガス通路２２４を介してＨｅガスからなる伝熱ガスが供給され、その伝熱ガスを介してウエハＷが所定温度に温度調節される。サセプタ２１５の上端周縁部には、静電チャック２２０上に載置されたウエハＷの周囲を囲むように、環状のフォーカスリング２２５が配置されている。
サセプタ２１５の上方には、サセプタ２１５と対向して、絶縁材２３２を介してプラズマ処理チャンバ２１１の内部に支持された状態で上部電極２３１が設けられている。上部電極２３１は、多数の吐出口２３３を有する電極板２３４と、この電極板２３４を支持する電極支持体２３５とから構成されており、シャワー状をなしている。
電極支持体２３５の中央には、ガス導入口２３６が設けられ、そこにガス供給管２３７が接続されている。ガス供給管２３７は、バルブ２３８およびマスフローコントローラ２３９を介して、エッチングのための処理ガスを供給する処理ガス供給源２４０に接続されている。処理ガス供給源２４０は、チャンバ２１１内にＦ含有ガスを供給するものであり、ここではＦ含有ガスとしてＣＦ４ガスを用いる場合を例示している。具体的には、処理ガス供給源２４０は、ＣＦ４ガス供給源２４１とＡｒガス供給源２４２を有し、これらにはＣＦ４ガス配管２４３とＡｒガス配管２４４が接続されている。ＣＦ４ガス配管２４３とＡｒガス配管２４４にはそれぞれバルブ２４５，２４６が設けられている。
処理チャンバ２１１の底部には、排気管２４７が接続され、この排気管２４７には排気装置２４８が接続されている。排気装置２４８はターボ分子ポンプ等の真空ポンプを備えており、処理チャンバ２１１内を所定の減圧雰囲気に設定可能となっている。処理チャンバ２１１の側壁部分には、搬入出口２４９が形成されており、上述したゲートバルブＧにより開閉可能となっている。
上部電極２３１には、第１の整合器２５１を介してプラズマ生成用の高周波電力を供給する第１の高周波電源２５０が接続されている。また、上部電極２３１にはローパスフィルタ（ＬＰＦ）２５２が接続されている。下部電極としてのサセプタ２１５には、第２の整合器２６１を介してプラズマ中のイオンを引き込むための第２の高周波電源２６０が接続されている。
このように構成されたエッチングユニット１５１では、処理ガス供給源２４０からエッチングのための処理ガスとしてＣＦ４ガスおよびＡｒガスをチャンバ２１１内に導入し、第１の高周波電源２５０からの高周波電力によりＣＦ４ガスおよびＡｒガスをプラズマ化し、このプラズマによりＳｉ含有Ｌｏｗ―ｋ膜をエッチングして溝または孔を形成する。この際に、第２の高周波電源２６０からサセプタ２１５に高周波電力を印加することによりイオンを引き込んで異方性エッチングを行う。
次に、アッシングユニット１５２について、図４に示す概略断面図を参照しながら説明する。このアッシングユニット１５２は、ガス供給系がエッチングユニット１５１と異なる以外は、エッチングユニット１５１とほぼ同様に構成されているから、図３と同じものには同じ符号を付して説明を省略する。
このアッシングユニット１５２は、ガス供給管２３７にアッシングガスであるＮＨ３ガス供給源２７０が接続されており、処理チャンバ２１１内にＮＨ３ガスが導入されるようになっている。
このアッシングユニット１５２では、ＮＨ３ガス供給源２７０からアッシングガスであるＮＨ３ガスをチャンバ２１１内に導入し、第１の高周波電源２５０からの高周波電力によりＮＨ３ガスをプラズマ化し、このプラズマにより、エッチング後のレジスト膜等を灰化して除去する。この際に、第２の高周波電源２６０からサセプタ２１５に高周波電力を印加することによりイオンを引き込んでアッシングを補助する。
次に、生成物除去ユニット１５３について、図５に示す概略断面図を参照しながら説明する。この生成物除去ユニット１５３は、後述するように、Ｓｉ含有Ｌｏｗ−ｋ膜中のＳｉと、エッチングガス中のＦと、アッシングガス中のＮＨ３とが反応してＳｉ含有Ｌｏｗ−ｋ膜の被エッチング部分に生成した生成物である珪フッ化アンモニウムを除去するものであり、ガス供給系がエッチングユニット１５１と異なる以外は、エッチングユニット１５１とほぼ同様に構成されているから、図３と同じものには同じ符号を付して説明を省略する。
この生成物除去ユニット１５３は、ガス供給管２３７にプラズマ生成ガス供給源２８０が接続されており、処理チャンバ２１１内にプラズマ生成ガスが導入されるようになっている。プラズマ生成ガスとしては、Ｈ２ガス、Ａｒガス、Ｈｅガスを挙げることができる。
この生成物除去ユニット１５３では、プラズマ生成ガス供給源２８０からプラズマ生成ガスとして例えばＨ２ガス、ＡｒガスまたはＨｅガスをチャンバ２１１内に導入し、第１の高周波電源２５０からの高周波電力によりこのプラズマ生成ガスをプラズマ化し、このプラズマにより、Ｓｉ含有Ｌｏｗ−ｋ膜の被エッチング部分に生成された生成物である珪フッ化アンモニウムをエッチング除去する。この際に、プラズマ生成ガスに応じて第２の高周波電源２６０からの高周波電力を調整する。例えば、原子数の小さいＨ２ガスを用いる場合には、イオン引き込みは不要であるが、原子数の大きいＡｒガスの場合には第２の高周波電源２６０からサセプタ２１５に高周波電力を印加することにより生成物を確実に除去することができる。
次に、シリル化処理ユニット（ＳＣＨ）１５４について、図６に示す概略断面図を参照しながら詳細に説明する。シリル化処理ユニット（ＳＣＨ）１５４は、ウエハＷを収容するチャンバ３０１を備えており、チャンバ３０１の下部にはウエハ載置台３０２が設けられている。ウエハ載置台３０２には、ヒータ３０３が埋設されており、その上に載置されたウエハＷを所望の温度に加熱可能となっている。ウエハ載置台３０２には、ウエハリフトピン３０４が突没可能に設けられており、ウエハＷの搬入出の際等にウエハＷをウエハ載置台３０２から上方へ離隔した所定位置に位置させることが可能となっている。
チャンバ３０１内には、ウエハＷを含む狭い処理空間Ｓを区画するように内部容器３０５が設けられており、この処理空間Ｓにシリル化剤（シリル化ガス）が供給されるようになっている。この内部容器３０５の中央には鉛直に延びるガス導入路３０６が形成されている。
このガス導入路３０６の上部にはガス供給配管３０７が接続されており、このガス供給配管３０７には、ＤＭＳＤＭＡ（Dimethylsilyldimethylamine）等のシリル化剤を供給するシリル化剤供給源３０８から延びる配管３０９と、ＡｒやＮ２ガス等からなるキャリアガスを供給するキャリアガス供給源３１０から延びる配管３１１が接続されている。配管３０９には、シリル化剤供給源３０８側から順に、シリル化剤を気化させる気化器３１２、マスフローコントローラ３１３および開閉バルブ３１４が設けられている。一方、配管３１１にはマスフローコントローラ３１５および開閉バルブ３１６がキャリアガス供給源３１０側から順に設けられている。そして、気化器３１２により気化されたシリル化剤がキャリアガスにキャリアされてガス供給配管３０７およびガス導入路３０６を通って、内部容器３０５に囲繞された処理空間Ｓ内に導入される。処理の際にはヒータ３０３により、ウエハＷが所定温度に加熱される。この場合に、ウエハ温度は、例えば室温〜３００℃まで制御可能となっている。
チャンバ３０１外の大気雰囲気からチャンバ３０１内の内部容器３０５内に延びるように大気導入配管３１７が設けられている。この大気導入配管３１７にはバルブ３１８が設けられており、バルブ３１８を開くことにより大気がチャンバ３０１内の内部容器３０５に囲繞された処理空間Ｓに導入され、これにより水分が供給されるようになっている。エッチング・アッシング・生成物除去・回復処理装置１０４は、エッチング、アッシング、除去処理・回復処理を連続して真空雰囲気内で行うことから、そのままではウエハＷの存在空間には水分がほとんど存在せず、シリル化反応が進みにくくなるおそれがあるが、シリル化剤の導入に先立って、制御部１６９（図２参照）により大気導入配管３１７のバルブ３１８を開にして大気を導入してウエハＷに水分を吸着させてシリル化反応を促進させることが好ましい。この場合に、シリル化反応にとって適切な水分供給を行う観点から、水分を吸着させた後、ヒータ３０３によりウエハ載置台３０２上のウエハＷを加熱して水分調整を行ってからシリル化剤を導入するように制御することが好ましい。この際の加熱温度は５０〜２００℃が好適である。また、シリル化反応を促進する観点から、シリル化剤を導入開始後にもウエハＷを加熱するように制御してもよい。
チャンバ３０１の側壁には、ゲートバルブＧが設けられており、このゲートバルブＧを開にすることによりウエハＷの搬入出がなされる。チャンバ３０１の底部の周縁部には、排気管３２０が設けられており、図示しない真空ポンプにより排気管３２０を介してチャンバ３０１内を排気して、例えば１０Ｔｏｒｒ（２６６Ｐａ）以下に制御することが可能となっている。排気管３２０には、コールドトラップ３２１が設けられている。また、ウエハ載置台３０２の上部のチャンバ壁との間の部分にはバッフルプレート３２２が設けられている。
次に、上記図１の半導体装置製造システムを用いたシングルダマシン法による半導体装置の製造プロセスについて説明する。図７はこのような製造プロセスを示すフローチャート、図８は図７のフローを示す工程断面図である。
まず、Ｓｉ基板（図示せず）上に絶縁膜１２０が形成され、その中の上部にバリアメタル層１２１を介して下部銅配線１２２が形成され、絶縁膜１２０および下部銅配線１２２の上にストッパ膜（例えばＳｉＮ膜やＳｉＣ膜）１２３が形成されているウエハを準備し、このウエハＷをＳＯＤ装置１０１に搬入して、そこでストッパ膜１２３上にＳｉ含有Ｌｏｗ−ｋ膜１２４を形成する（ステップ１）。これにより、図８（ａ）の状態が形成される。
次いで、Ｓｉ含有Ｌｏｗ−ｋ膜１２４が形成されたウエハＷを、レジスト塗布・現像装置１０２に搬入し、そこでＳｉ含有Ｌｏｗ−ｋ膜１２４上に反射防止膜１２５ａとレジスト膜１２５ｂを逐次形成し、引き続き、ウエハＷを露光装置１０３に搬送して、そこで所定のパターンで露光処理し、さらに、ウエハＷをレジスト塗布・現像装置１０２に戻して、現像処理ユニットにおいてレジスト膜１２５ｂを現像処理することによって、レジスト膜１２５ｂに所定の回路パターンを形成する（ステップ２）。これにより、図８（ｂ）の状態が形成される。
次いで、ウエハＷをエッチング・アッシング・生成物除去・回復処理システム１０４に搬送する。そして、まず、ウエハＷをエッチングユニット１５１に搬送して、Ｓｉ含有Ｌｏｗ−ｋ膜１２４のプラズマエッチング処理を行う（ステップ３）。これによりストッパ膜１２３に達するビア１２８ａがＳｉ含有Ｌｏｗ−ｋ膜１２４に形成される（図８（ｃ））。このときのエッチングは、Ｆ含有ガスであるＣＦ４ガスとＡｒガスを用いる。ただし、Ｆ含有ガスであればこれに限るものではない。
エッチング処理が終了したウエハＷは、アッシングユニット１５２に搬送され、反射防止膜１２５ａおよびレジスト膜１２５ｂがプラズマアッシング処理により除去される（ステップ４、図８（ｄ））。この場合のアッシング処理はＮＨ３ガスを用いて行われる。
このようにして、反射防止膜１２５ａおよびレジスト膜１２５ｂをプラズマアッシングにより除去した後のＳｉ含有Ｌｏｗ−ｋ膜１２４に形成されたビア１２８ａの側壁には、エッチングおよびアッシングの際のダメージが生じており、図８（ｄ）に示すようなダメージ部１２９ａが形成される。なお、図８（ｄ）には、ダメージ部１２９ａを模式的に示しているが、実際は、ダメージ部１２９ａとダメージを受けていない部分との境界は図示のように明確ではない。ビア１２８ａの側壁にこのようなダメージ部１２９ａが形成された状態で、その後にビア１２８ａを金属材料で埋めて接続孔を形成すると、配線間の寄生容量が増大するため、信号遅延や配線間の絶縁性が低下する等の問題が生ずる。
そこで、このようなレジスト膜等を除去した後のＳｉ含有Ｌｏｗ−ｋ膜１２４のダメージを回復させるために、ウエハＷをシリル化処理ユニット１５４に搬入してシリル化処理を行うが、本実施形態のように、Ｓｉ含有Ｌｏｗ−ｋ膜１２４をＦ含有ガスでエッチングした後、ＮＨ３ガスでアッシングした場合には、そのままシリル化処理を行ってもダメージを回復させることができない。その原因について検討した結果、被エッチング部分であるビア１２８ａの内壁にＳｉとＦとＮＨ３とが反応して珪フッ化アンモニウム系の生成物１３０ａが生成することによるものであることが判明した。すなわち、図８（ｄ）に示すように、このような生成物１３０ａがダメージ部１２９ａの表面に形成されるため、これとシリル化剤との副反応が進行し、シリル化剤によるシリル化反応（修復作用）を著しく妨げるため、ダメージ部１２９ａにおいてダメージの回復が不十分となってしまう。
このため、本実施形態では、シリル化処理に先立って生成物除去ユニット１５３において上記生成物をプラズマ処理によりエッチング除去する（ステップ５、図８の（ｅ））。
生成物除去ユニット１５３においては、プラズマ生成ガス供給源２８０から上部電極２３１を介してチャンバ２１１内にプラズマ生成ガスを導入し、第１の高周波電源２５０からの高周波電力によりこのプラズマ生成ガスをプラズマ化し、このプラズマにより、Ｓｉ含有Ｌｏｗ−ｋ膜１２４の被エッチング部分であるビア１２８ａの内壁に生成された珪フッ化アンモニウムからなる生成物１３０ａをエッチング除去する。この際のプラズマ生成ガスとしては、Ｈ２ガス、Ａｒガス、Ｈｅガスを好適に用いることができる。この場合に、チャンバ２１１内の圧力は１０〜２０Ｐａ程度、プラズマ生成ガスの流量としては、３００〜５００ｍＬ／ｍｉｎ（ｓｃｃｍ）程度が好ましい。また、印加する高周波電力としては、例えば周波数６０ＭＨｚ、パワー３００Ｗ程度が好ましく用いられる。プラズマ生成ガスとして原子数が大きいＡｒガスを用いる場合には、プラズマを生成物に有効に作用させる観点から、第２の高周波電源２６０から下部電極であるサセプタ２１５に高周波電力を印加してプラズマ中のイオンを引き込む。この第２の高周波電源２６０からの高周波電力としては、例えば周波数２ＭＨｚ、パワー３００Ｗ程度が好ましく用いられる。
このような処理後、シリル化剤を導入してシリル化処理を行う（ステップ６、図８（ｆ））。これにより、Ｓｉ含有Ｌｏｗ−ｋ膜１２４のダメージの回復が促進され、レジスト膜１２５ｂ等の除去に際してプラズマアッシングのようなダメージの大きい処理を行った後でもＳｉ含有Ｌｏｗ−ｋ膜１２４の比誘電率をイニシャルに近い値まで回復させることができる。
シリル化処理は、シリル化処理ユニット１５４において、まず、ゲートバルブＧを開いてチャンバ３０１内にウエハＷを導入し、ウエハ載置台３０２に載置し、ヒータ３０３で所定温度に加熱するとともに、チャンバ３０１内を所定の圧力に減圧にした状態で、気化器で気化された状態のシリル化剤をキャリアガスでキャリアさせてウエハＷに供給することにより行われる。シリル化処理ユニット１５４でのシリル化処理の条件については、シリル化剤（シリル化ガス）の種類に応じて適宜選択すればよく、例えば気化器３１２の温度は室温〜２００℃、シリル化剤流量は７００ｓｃｃｍ（ｍＬ／ｍｉｎ）以下、処理圧力は１０ｍＴｏｒｒ〜１００Ｔｏｒｒ（１．３３〜１３３３０Ｐａ）、載置台３０２の温度は室温〜２００℃などの範囲から適宜設定することができる。
シリル化剤としてＤＭＳＤＭＡを用いる場合は、例えば、載置台３０２の温度をヒータ３０３により所定の温度にし、チャンバ３０１内を６５０〜７００Ｐａ程度の圧力に減圧し、その後ＤＭＳＤＭＡの蒸気をキャリアガスにキャリアさせてチャンバ３０１内圧力が６５００〜７５００Ｐａ程度になるまで供給し、その圧力を維持しながら、例えば３分間保持し、処理する方法が挙げられる。ＤＭＳＤＭＡを用いたシリル化反応は、下記化１式で示される。
Figure 0005100057
シリル化剤としては、以上のＤＭＳＤＭＡに限らず、シリル化反応を起こす物質であれば特に制限なく使用可能であるが、分子内にシラザン結合（Ｓｉ−Ｎ結合）を有する化合物群の中で比較的小さな分子構造を持つもの、例えば分子量が２６０以下のものが好ましく、分子量１７０以下のものがより好ましい。具体的には、例えば、前記ＤＭＳＤＭＡ、ＨＭＤＳのほか、ＴＭＳＤＭＡ（Dimethylaminotrimethylsilane）、ＴＭＤＳ（1,1,3,3-Tetramethyldisilazane）、ＴＭＳＰｙｒｏｌｅ（1-Trimethylsilylpyrole）、ＢＳＴＦＡ（N,O-Bis(trimethylsilyl)trifluoroacetamide）、ＢＤＭＡＤＭＳ（Bis(dimethylamino)dimethylsilane）等を用いることが可能である。これらの化学構造を以下に示す。
Figure 0005100057
上記化合物の中でも、誘電率の回復効果やリーク電流の低減効果が高いものとして、ＴＭＳＤＭＡおよびＴＭＤＳを用いることが好ましい。また、シリル化後の安定性の観点からは、シラザン結合を構成するＳｉが３つのアルキル基（例えばメチル基）と結合している構造のもの（例えばＴＭＳＤＭＡ、ＨＭＤＳなど）が好ましい。
なお、上述したように、シリル化反応を促進させる観点から、シリル化剤の導入に先立って、大気導入配管３１７のバルブ３１８を開にして大気を導入してウエハＷに水分を吸着させた後、ヒータ３０３によりウエハ載置台３０２上のウエハＷを加熱して水分調整を行ってからシリル化剤を導入するように制御することが好ましい。この際の加熱温度は５０〜２００℃が好適である。シリル化剤を導入開始後も、反応を促進する観点から、ヒータ３０３によりウエハＷを加熱することが好ましい。この際に、適度な反応促進効果を発揮させるためにはウエハ温度は５０〜２００℃が好ましい。
このようなシリル化処理が終了したウエハＷは、ストッパ膜１２３を除去するためのエッチング処理が行われる（ステップ７、図８（ｇ））。この際のエッチングは、システム外の他のエッチング装置で行ってもよいし、上記エッチングユニット１５１で行ってもよい。エッチングユニット１５１で行う場合には、処理ガス供給源２４０をストッパ膜１２３のエッチングに適用される処理ガスも流せるものとしておく。
次いで、ウエハＷは洗浄処理装置１０５へ搬送され、洗浄処理される（ステップ８）。このようなエッチング処理や洗浄処理によっても、Ｓｉ含有Ｌｏｗ−ｋ膜１２４がダメージを受ける場合があるが、その場合には、上記と同様にしてシリル化処理を施してもよい。
その後、ウエハＷをスパッタ装置１０６へ搬送して、そこでビア１２８ａの内壁にバリアメタル膜およびＣｕシード層を形成し、次いで、ウエハＷを電解メッキ装置１０７に搬送して、そこで電解メッキによりビア１２８ａに配線金属として銅１２６を埋め込む（ステップ９、図８（ｈ））。その後、ウエハＷを熱処理することによってビア１２８ａに埋め込まれた銅１２６のアニール処理を行い（アニール装置は図１に示さず）、さらにウエハＷをＣＭＰ装置１０８へ搬送し、そこでＣＭＰ法による平坦化処理が行われる（ステップ１０）。これにより所望の半導体装置が製造される。
このような半導体装置の製造方法は、エッチング対象であるＳｉ含有Ｌｏｗ−ｋ膜の被エッチング部分に生成している生成物を除去してからダメージを回復させる処理としてシリル化処理を行うので、回復処理の効果を有効に発揮することができ、アッシング処理のようなダメージの大きい処理によってレジスト膜等を除去した場合であっても、比誘電率を十分に回復させることができ、電気的特性に優れた半導体装置を得ることができる。このため、半導体装置の信頼性を向上させることができる。
次に、上記図１の半導体装置製造システムを用いたデュアルダマシン法による半導体装置の製造プロセスについて説明する。図９はこのような製造プロセスを示すフローチャート、図１０は図９のフローを示す工程断面図である。ここでは、各工程で使用される装置は先の説明で明らかであるので、装置の説明は省略する。
まず、上記シングルダマシン法を用いた例と同様、Ｓｉ基板（図示せず）上に絶縁膜１２０が形成され、その中の上部にバリアメタル層１２１を介して下部銅配線１２２が形成され、絶縁膜１２０および下部銅配線１２２の上にストッパ膜（例えばＳｉＮ膜やＳｉＣ膜）１２３が形成されているウエハを準備し、このウエハＷのストッパ膜１２３にＳｉ含有Ｌｏｗ−ｋ膜１２４を形成する（ステップ１０１、図１０（ａ））。
次いで、Ｓｉ含有Ｌｏｗ−ｋ膜１２４上に反射防止膜１２５ａとレジスト膜１２５ｂを逐次形成し、引き続き、所定のパターンで露光処理し、さらに、レジスト膜１２５ｂを現像処理することによって、レジスト膜１２５ｂに所定の回路パターンを形成し（ステップ１０２）、次いで、レジスト膜１２５ｂをエッチングマスクとしてＣＦ４ガス等のＦ含有ガスのプラズマによりエッチング処理を行い、ストッパ膜１２３に達するビア１２８ａを形成して（ステップ１０３）、図１０の（ｂ）の状態とする。
次いで、ＮＨ３ガスのプラズマを用いたアッシングにより、反射防止膜１２５ａおよびレジスト膜１２５ｂをアッシング除去する（ステップ１０４、図１０（ｃ））。
このようにして、反射防止膜１２５ａおよびレジスト膜１２５ｂをプラズマアッシングにより除去した後のＳｉ含有Ｌｏｗ−ｋ膜１２４に形成されたビア１２８ａの側壁には、上記例と同様に、エッチングおよびアッシングの際のダメージが生じており、図１０（ｃ）に示すようなダメージ部１２９ａが形成される。そこで、レジスト膜等を除去した後のＳｉ含有Ｌｏｗ−ｋ膜１２４のダメージを回復させるために、上記例と同様に、ウエハＷに対して回復処理としてシリル化処理を行うが、アッシング終了後の被エッチング部分であるビア１２８ａの内壁には、Ｓｉ含有Ｌｏｗ−ｋ膜１２４中のＳｉとエッチングガスのＦとアッシングガスのＮＨ３とが反応して珪フッ化アンモニウム系の生成物１３０ａが生成される。
このため、上述した図８に示すプロセスと同様、回復処理としてのシリル化処理に先立って、生成物除去処理を行う（ステップ１０５、図１０（ｄ）。生成物除去処理は、上述したプラズマプロセスによって同様の条件で行うことができる。
そして、このように生成物を除去した後、シリル化処理を行い、ダメージを回復させる（ステップ１０６、図１０（ｅ））。その際の条件は、上述したものと同様である。
次いで、Ｓｉ含有Ｌｏｗ−ｋ膜１２４の表面に保護膜（犠牲膜）１３１を形成し（ステップ１０７）、この保護膜１３１上に反射防止膜１３２ａおよびレジスト膜１３２ｂを逐次形成し、レジスト膜１３２ｂを所定パターンで露光し、現像して、レジスト膜１３２ｂに回路パターンを形成し（ステップ１０８）、次いで、レジスト膜１３２ｂをエッチングマスクとしてＣＦ４ガス等のＦ含有ガスのプラズマによりエッチング処理を行い、Ｓｉ含有Ｌｏｗ−ｋ膜１２４にトレンチ１２８ｂを形成して（ステップ１０９）、図１０（ｆ）に示す状態とする。
なお、保護膜１３１はＳＯＤ装置１０１において、所定の薬液をスピンコートすることで形成することができる。また、保護膜１３１は必ずしも必要ではなく、Ｓｉ含有Ｌｏｗ−ｋ膜１２４上に直接に反射防止膜１３２ａおよびレジスト膜１３２ｂを形成してもよい。
次いで、ＮＨ３ガスのプラズマを用いたアッシングにより、反射防止膜１３２ａおよびレジスト膜１３２ｂ、さらには保護膜１３１をアッシング除去する（ステップ１１０、図１０（ｇ））。
このようにして、反射防止膜１３２ａおよびレジスト膜１３２ｂ、さらには保護膜１３１をプラズマアッシングにより除去した後のＳｉ含有Ｌｏｗ−ｋ膜１２４に形成されたトレンチ１２８ｂの側壁には、上記例と同様に、エッチングおよびアッシングの際のダメージが生じており、図１０（ｇ）に示すようなダメージ部１２９ｂが形成される。このようなダメージを回復する処理としてシリル化処理を行うが、アッシング終了後の被エッチング部分であるトレンチ１２８ｂの内壁には、ビア１２８ａの場合と同様、Ｓｉ含有Ｌｏｗ−ｋ膜１２４中のＳｉとエッチングガスのＦとアッシングガスのＮＨ３とが反応して珪フッ化アンモニウムが生成物１３０ｂとして生成される。
このため、ビアの場合と同様、回復処理としてのシリル化処理に先立って、生成物除去処理を行う（ステップ１１１、図１０（ｈ）。生成物除去処理は、上述したプラズマプロセスによって同様の条件で行うことができる。
そして、このように生成物を除去した後、シリル化処理を行い、ダメージを回復させる（ステップ１１２、図１０（ｉ））。その際の条件は、上述したものと同様である。
このようなシリル化処理が終了したウエハＷは、ストッパ膜１２３を除去するためのエッチング処理が行われ（ステップ１１３、図１０（ｊ））、次いで、洗浄処理される（ステップ１１４）。このようなエッチング処理や洗浄処理によっても、Ｓｉ含有Ｌｏｗ−ｋ膜１２４がダメージを受ける場合があるが、その場合には、上記と同様にしてシリル化処理を施してもよい。
その後、トレンチ１２８ｂおよびビア１２８ａの内壁にバリアメタル膜およびＣｕシード層（つまり、メッキシード層）を形成し、次いで、電解メッキによりトレンチ１２８ｂおよびビア１２８ａに配線金属として銅１２６を埋め込む（ステップ１１５、図１０（ｋ））。その後、ウエハＷを熱処理することによってビア１２８ａ、トレンチ１２８ｂに埋め込まれた銅１２６のアニール処理を行い（アニール装置は図１に示さず）、さらにウエハＷをＣＭＰ装置１０８へ搬送し、そこでＣＭＰ法による平坦化処理が行われる（ステップ１１６）。これにより所望の半導体装置が製造される。
このようなデュアルダマシン法により半導体装置を製造する場合にも、シングルダマシン法の場合と同様、エッチング対象であるＳｉ含有Ｌｏｗ−ｋ膜の被エッチング部分に生成している生成物を除去してからダメージを回復させる処理としてシリル化処理を行うので、回復処理の効果を有効に発揮することができ、比誘電率を十分に回復させることができ、電気的特性に優れた半導体装置を得ることができる。このため、半導体装置の信頼性を向上させることができる。
本実施形態では、エッチング・アッシング・生成物除去・回復処理システム１０４において、エッチングユニット１５１、アッシングユニット１５２、生成物除去ユニット１５３、回復処理のためのシリル化処理ユニット１５４を別個に設けた例を示したが、アッシングユニット１５２において、除去処理も行えるようにしてもよいし、除去処理およびシリル化処理を行えるようにすることができる。すなわち、処理ガス供給源２４０として、アッシングガスであるＮＨ３ガスと、生成物除去のためのプラズマ生成ガスとを供給可能なものであれば、最初にＮＨ３ガスによりアッシングを行い、次いで生成物除去のためのガスに切り替えて生成物除去処理を行うようにすることができる。また、処理ガス供給源２４０として、アッシングガスであるＮＨ３ガスと、生成物除去のためのプラズマ生成ガスと、シリル化処理のためのシリル化剤とを供給可能なものを用いれば、最初にＮＨ３ガスによりアッシングを行い、次いで生成物除去のためのガスに切り替えて生成物除去処理を行い、その後、シリル化剤に切り替えてシリル化処理を行うようにすることができる。
なお、生成物の除去処理は、生成物除去ユニット１５３を用いてプラズマ処理により行う例を示したが、これに限らず他の手法を採用することができる。例えば、生成物除去ユニットとして図１１に示すようなベーク処理ユニット１５３ａを上記生成物除去ユニット１５３の代わりに用いてＳｉ含有Ｌｏｗ−ｋ膜１２４の生成物を加熱除去するようにしてもよい。
このベーク処理ユニット１５３ａは、略円筒状に形成された処理チャンバ３３１を具備し、その内部の底部には、ウエハ載置台３３２が設けられている。ウエハ載置台３３２にはヒータ３３３が埋設されており、これによりウエハ載置台３３２上のウエハＷにアニール処理が施される。ヒータ３３３にはヒータ電源３３４が接続されている。ウエハ載置台３３３には図示しないウエハリフトピンが突没可能に設けられており、ウエハＷの搬入出の際等にウエハＷをウエハ載置台３３２の上方の所定位置に位置される。
チャンバ３３１の側壁上部にはガス供給配管３３５が接続され、ガス供給機構３３６から所定の雰囲気ガス、例えばＡｒガスがガス供給配管３３５を介して処理チャンバ３３１内に導入される。処理チャンバ３３１の底部には、排気管３３７が接続され、この排気管３３７には排気装置３３８が接続されている。排気装置３３８はターボ分子ポンプ等の真空ポンプを備えており、処理チャンバ３３１内を所定の減圧雰囲気に設定可能となっている。処理チャンバ３３１の側壁部分には、搬入出口３３９が形成されており、ゲートバルブＧにより開閉可能となっている。
このようなベーク処理ユニット１５３ａでは、ガス供給機構３３６から所定の雰囲気ガス、例えばＡｒガスを所定流量で供給しつつ、処理チャンバ３３１内を例えば、１０００〜１５００Ｐａに保持し、ウエハＷを１５０〜３５０℃、例えば２００℃で１００〜２００ｓｅｃ、例えば１５０ｓｅｃの間、ベーク処理を行う。これにより、珪フッ化アンモニウムからなる生成物を加熱して分解除去することができる。
このように生成物を除去するユニットとしてベーク処理ユニットを別個に設ける代わりに、アッシングユニット１５２のサセプタ２１５にヒータを設けてアッシングユニット１５２によりベーク処理を行うようにしても、シリル化処理ユニット１５４のウエハ載置台３０２でヒータ３０３により生成物除去のためのベーク処理を行うようにしてもよい。
生成物除去を行う装置としては、さらに他の手法を採用したものを用いることもできる。例えば、エッチング・アッシング・生成物除去・回復処理ユニット１０４の外部に設けた図１２に示すような洗浄処理ユニット１５３ｂを用いることもできる。この洗浄処理ユニット１５３ｂとしては、上記洗浄処理装置１０５に搭載された洗浄処理ユニットを用いてもよいし、別個の洗浄処理装置に搭載したものを用いてもよい。
この洗浄処理ユニット１５３ｂは、その中央部に環状のカップ（ＣＰ）が配置され、カップ（ＣＰ）の内側にはスピンチャック３７１が配置されている。スピンチャック３７１は真空吸着によってウエハＷを固定保持した状態で駆動モータ３７２によって回転駆動される。カップ（ＣＰ）の底部には洗浄液、純水を排出するドレイン配管３７３が設けられている。
駆動モータ３７２は、ユニット底板３７４に設けられた開口３７４ａに昇降移動可能に配置され、キャップ状のフランジ部材３７５を介して例えばエアシリンダからなる昇降駆動機構３７６および昇降ガイド３７７と結合されている。駆動モータ３７２の側面には、筒状の冷却ジャケット３７８が取り付けられ、フランジ部材３７５は、この冷却ジャケット３７８の上半部を覆うように取り付けられている。
カップ（ＣＰ）の上方には、上記珪フッ化アンモニウムからなる生成物が生成したウエハＷの表面に、当該生成物を溶解する所定の洗浄液を供給する洗浄液供給機構３８０を備えている。
洗浄液供給機構３８０は、スピンチャック３７１に保持されたウエハＷの表面に洗浄液を吐出する洗浄液吐出ノズル３８１と、洗浄液吐出ノズル３８１に所定の洗浄液を送液する洗浄液供給部３８３と、洗浄液吐出ノズル３８１を保持し、Ｙ方向に進退自在なスキャンアーム３８２と、スキャンアーム３８２を支持する垂直支持部材３８５と、ユニット底板３７４の上でＸ軸方向に敷設されたガイドレール３８４に取り付けられ、垂直支持部材３８５をＸ軸方向へ移動させるＸ軸駆動機構３９６とを有している。スキャンアーム３８２はＺ軸駆動機構３９７によって上下方向（Ｚ方向）に移動可能であり、これにより洗浄液吐出ノズル３８１をウエハＷ上の任意の位置に移動させ、またカップ（ＣＰ）外の所定位置に退避させることができるようになっている。
洗浄液としては、生成物である珪フッ化アンモニウムを溶解除去することができるものであれば特に限定されないが、例えば有機溶媒系の薬液を用いることができる。
このような洗浄処理ユニット１５３ｂでは、アッシング後にＳｉ含有Ｌｏｗ−ｋ膜に珪フッ化アンモニウムのような生成物が生成したウエハＷをスピンチャック３７１に真空吸着し、駆動モータ３７２によりスピンチャック３７１とともにウエハＷを回転させながら、洗浄液供給機構３８０の洗浄液吐出ノズル３８１から所定の洗浄液を吐出してウエハＷの全面に亘って洗浄液を広げ、生成物を溶解除去する。
このように洗浄処理ユニット１５３ｂによりウェットで生成物の除去処理を行う場合には、洗浄処理ユニット１５３ｂが組み込まれた洗浄処理装置にシリル化処理ユニットを搭載し、そこでシリル化処理を行うようにしてもよい。
次に、本発明の半導体装置の製造方法の効果を把握した実験結果について説明する。まず、シリコンウエハ上にＳｉ含有Ｌｏｗ−ｋ膜としてＳＯＤによりＭＳＱのベタ膜を形成し、エッチング処理およびアッシング処理を施したサンプルを作製した。
この際のエッチング条件は、以下の通りである。
チャンバ内圧力：１０Ｐａ（７５ｍＴｏｒｒ）
上部高周波電力（６０ＭＨｚ）：１５００Ｗ
下部高周波電力（２ＭＨｚ）：１００Ｗ
エッチングガス：
ＣＦ４ガス＝８０ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ａｒガス＝１６０ｍＬ／ｍｉｎ（ｓｃｃｍ）
エッチング時間：１０ｓｅｃ
また、アッシングはＯ２アッシングとＮＨ３アッシングの両方を行った。これらの条件は以下の通りである。
・Ｏ２アッシング
チャンバ内圧力：１．３Ｐａ（１０ｍＴｏｒｒ）
上部高周波電力（６０ＭＨｚ）：３００Ｗ
下部高周波電力（２ＭＨｚ）：３００Ｗ
アッシングガス：
Ｏ２ガス＝３００ｍＬ／ｍｉｎ（ｓｃｃｍ）
アッシング時間：２６ｓｅｃ
・ＮＨ３アッシング
チャンバ内圧力：４０Ｐａ（３００ｍＴｏｒｒ）
上部高周波電力（６０ＭＨｚ）：０Ｗ
下部高周波電力（２ＭＨｚ）：３００Ｗ
アッシングガス：
ＮＨ３ガス＝７００ｍＬ／ｍｉｎ（ｓｃｃｍ）
アッシング時間：１００ｓｅｃ
なお、比較のため、エッチングもアッシングも施さなかったもの（リファレンス；サンプルＮｏ．１）、エッチングのみ施したもの（エッチングダメージのみ；サンプルＮｏ．２）も準備した。
Ｏ２アッシングを施したサンプル（サンプルＮｏ．３〜５）のうち、Ｎｏ．３はＯ２アッシング後に処理を行わなかったもの、Ｎｏ．４はＯ２アッシング後にシリル化処理を行ったもの、Ｎｏ．５はＯ２アッシング後にＡｒプラズマ処理を行い、その後シリル化処理を行ったものである。またＮＨ３アッシングを施したサンプル（サンプルＮｏ．６〜１０）のうち、Ｎｏ．６はＮＨ３アッシング後に処理を行わなかったもの、Ｎｏ．７はＮＨ３アッシング後にシリル化処理を行ったもの、Ｎｏ．８はＮＨ３アッシング後にｉｎ−ｓｉｔｕベーク処理を行い、その後シリル化処理を行ったもの、Ｎｏ．９はＮＨ３アッシング後にＨ２プラズマ処理を行い、その後シリル化処理を行ったもの、Ｎｏ．１０はＮＨ３アッシング後にＡｒプラズマ処理を行い、その後シリル化処理を行ったものである。
この際の各処理の条件は以下の通りである。
・ベーク処理
チャンバ内圧力：１３３３Ｐａ（１０Ｔｏｒｒ）
雰囲気ガス：
Ａｒガス＝２０００ｍＬ／ｍｉｎ（ｓｃｃｍ）
ウエハ載置台温度：２００℃
処理時間：１５０ｓｅｃ
・Ｈ２プラズマ処理：
チャンバ内圧力：１３．３Ｐａ（１００ｍＴｏｒｒ）
上部高周波電力（６０ＭＨｚ）：３００Ｗ
下部高周波電力（２ＭＨｚ）：０Ｗ（バイアスなし）
プラズマガス：
Ｈ２ガス＝４００ｍＬ／ｍｉｎ（ｓｃｃｍ）
処理時間：１５ｓｅｃ
・Ａｒプラズマ処理
チャンバ内圧力：１３．３Ｐａ（１００ｍＴｏｒｒ）
上部高周波電力（６０ＭＨｚ）：３００Ｗ
下部高周波電力（２ＭＨｚ）：３００Ｗ（バイアスあり）
プラズマガス：
Ａｒガス＝４００ｍＬ／ｍｉｎ（ｓｃｃｍ）
処理時間：１５ｓｅｃ
・シリル化処理
シリル化剤：ＴＭＳＤＭＡ
チャンバ内圧力：６６５０Ｐａ（５０Ｔｏｒｒ）
ウエハ載置台温度：１５０℃
処理時間：１５ｓｅｃ
これらについて室温と２００℃で比誘電率（ｋ値）を測定した。上記条件とｋ値、さらには回復率を表１にまとめて示す。
表１から明らかなように、Ｏ２アッシングを行った場合には、その後シリル化処理を行うのみで十分ｋ値が回復するが（Ｎｏ．４）、ＮＨ３アッシングを行った場合には、そのままシリル化処理を行ってもｋ値の回復の程度が小さいことが確認された（Ｎｏ．７）。また、ＮＨ３アッシングを行った場合には、シリル化処理に先立って、ベーク処理やプラズマ処理を行うことでｋ値の回復率が上昇することが確認された（Ｎｏ．８，９，１０）。なお、Ｏ２アッシングを行った場合には、シリル化の前にプラズマ処理を行うことによりかえってｋ値の回復率が低下した（Ｎｏ．５）。
Figure 0005100057
なお、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、回復処理としてシリル化処理について示したが他の回復ガスによる回復処理であってもよい。また、本発明に被エッチング膜として適用されるＳｉ含有Ｌｏｗ−ｋ膜としては、ＳＯＤ装置で形成されるＭＳＱ（methyl-hydrogen-SilsesQuioxane）（多孔質または緻密質）の他、ＣＶＤで形成される無機絶縁膜の１つであるＳｉＯＣ系膜（従来のＳｉＯ２膜のＳｉ−Ｏ結合にメチル基（−ＣＨ３）を導入して、Ｓｉ−ＣＨ３結合を混合させたもので、Black Diamond（Applied Materials社）、Coral（Novellus社）、Aurora（ASM社）等がこれに該当し、緻密質のものおよびポーラス（多孔質）なものの両方存在する）等を適用可能である。
さらに、上記実施形態ではアッシングにＮＨ３ガスを適用したが、本発明はＮＨ３ガスそのものに限らず他のＮＨ３系ガスであってもよく、また、アッシングが他のガスであっても、Ｓｉ含有Ｌｏｗ−ｋ膜をエッチング後、被エッチング部分にＮＨ３系が接触する場合、例えばＦ含有ガスによるエッチングとＮＨ３系ガスによるエッチングとでＬｏｗ−ｋ膜を２段階に分けて処理する場合には本発明を適用可能である。
さらにまた、上記実施形態ではシングルダマシン法、デュアルダマシン法による銅配線を含む半導体装置の製造プロセスに本発明を適用した例について示したが、これに限らず、被エッチング膜の上のエッチングマスクを除去する工程が存在する半導体装置の製造プロセス全般に適用可能である。
本発明の一実施形態に係る半導体装置の製造プロセスに用いられる半導体装置製造システムの概略構成を示す説明図。 図１の半導体装置製造システムに用いられるエッチング・アッシング・生成物除去・回復処理システムの概略構造を示す平面図。 エッチング・アッシング・生成物除去・回復処理システムに搭載されたエッチングユニットを示す概略断面図。 エッチング・アッシング・生成物除去・回復処理システムに搭載されたアッシングユニットを示す概略断面図。 エッチング・アッシング・生成物除去・回復処理システムに搭載された生成物除去ユニットを示す概略断面図。 エッチング・アッシング・生成物除去・回復処理システムに搭載されたシリル化処理ユニットを示す概略断面図。 図１の半導体装置製造システムを用いたシングルダマシン法による半導体装置の製造プロセスの一例を示すフローチャート。 図７に示すフローの工程断面図。 図１の半導体装置製造システムを用いたデュアルダマシン法による半導体装置の製造プロセスの一例を示すフローチャート。 図９に示すフローの工程断面図。 生成物除去処理に用いられるベーク処理ユニットを示す断面図。 生成物除去処理に用いられる洗浄処理ユニットを示す断面図。 従来のデュアルダマシン法による半導体装置の製造工程を示す工程断面図。
符号の説明
１００；処理部
１０１；ＳＯＤ装置
１０２；レジスト塗布／現像装置
１０３；露光装置
１０４；エッチング・アッシング・生成物除去・回復処理システム
１０５；洗浄処理装置
１０６；スパッタ装置
１０７；電解メッキ装置
１０８；ＣＭＰ装置
１１０；メイン制御部
１１１；プロセスコントローラ
１１２；ユーザーインターフェース
１１３；記憶部
１２０；絶縁膜
１２２；下部配線
１２３；ストッパ膜
１２４；Ｓｉ含有Ｌｏｗ−ｋ膜
１２５ａ；反射防止膜
１２５ｂ；レジスト膜
１２８ａ：ビア
１２８ｂ；トレンチ
１２９ａ，１２９ｂ；ダメージ部
１３０ａ，１３０ｂ；生成物
１３１；保護膜
１５１；エッチングユニット
１５２；アッシングユニット
１５３；生成物除去ユニット
１５４；シリル化処理ユニット
１５３ａ；ベーク処理ユニット
１５３ｂ；洗浄処理ユニット
Ｗ；ウエハ（基板）

Claims (14)

  1. 半導体基板に形成された被エッチング膜としてのＳｉ含有低誘電率膜に所定の回路パターンを有するエッチングマスクを形成する工程と、
    前記エッチングマスクを介して前記Ｓｉ含有低誘電率膜をＦ含有ガスによりエッチングすることにより、前記Ｓｉ含有低誘電率膜に溝または孔を形成する工程と、
    前記エッチングの後、アッシングにより前記エッチングマスクを除去する工程と、
    前記エッチングマスクを除去する工程までの工程によりＳｉ含有低誘電率膜に入ったダメージを所定の回復ガスを供給することにより回復させる回復工程とを有し、
    前記エッチング工程から前記エッチングマスクを除去する工程が終了するまでの間に前記Ｓｉ含有低誘電率膜の被エッチング部分がＮＨ３ガスに曝される半導体装置の製造方法であって、
    前記回復工程に先立って、前記ＮＨ３ガスに曝されることによって前記Ｓｉ含有低誘電率膜の前記Ｆ含有ガスのＦが残留した被エッチング部分に形成された珪フッ化アンモニウム系化合物からなる生成物を除去する工程をさらに有することを特徴とする半導体装置の製造方法。
  2. 前記エッチングマスクを除去する工程は、ＮＨ３ガスを含むガスによるアッシングによって行われ、これにより前記Ｓｉ含有低誘電率膜の被エッチング部分がＮＨ３ガスに曝されることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記生成物を除去する工程は、プラズマ処理により行われることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記プラズマ処理は、真空中でＡｒガスまたはＨ２ガスまたはＨｅガスをプラズマ化することにより実施されることを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記生成物を除去する工程と、前記エッチングマスクを除去する工程とは、同一の処理室内で行われることを特徴とする請求項３または請求項４に記載の半導体装置の製造方法。
  6. 前記生成物を除去する工程と、前記エッチングマスクを除去する工程と、前記回復工程とは、同一の処理室内で行われることを特徴とする請求項３または請求項４に記載の半導体装置の製造方法。
  7. 前記生成物を除去する工程は、熱処理によって行われることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
  8. 前記熱処理は、１５０〜３５０℃の範囲で行われることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記エッチング工程と、前記エッチングマスクを除去する工程と、前記生成物を除去する工程と、前記回復工程とは、真空雰囲気で各工程を行う複数の処理室と、真空を破らずに各処理室間で半導体基板を搬送する搬送機構とを有するクラスター化された処理システムにより行われることを特徴とする請求項１から請求項８のいずれか１項に記載の半導体装置の製造方法。
  10. 前記生成物を除去する工程は、洗浄液による洗浄によって行われることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
  11. 前記回復工程は、回復ガスとしてシリル化ガスを用いたシリル化処理により行われることを特徴とする請求項１から請求項１０のいずれか１項に記載の半導体装置の製造方法。
  12. 前記シリル化処理は、回復ガスとして、分子内にシラザン結合（Ｓｉ−Ｎ）を有する化合物を用いて行なうことを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 前記分子内にシラザン結合を有する化合物が、ＴＭＤＳ（1,1,3,3-Tetramethyldisilazane）、ＴＭＳＤＭＡ（Dimethylaminotrimethylsilane）、ＤＭＳＤＭＡ（Dimethylsilyldimethylamine）、ＴＭＳＰｙｒｏｌｅ（1-Trimethylsilylpyrole）、ＢＳＴＦＡ（N,O-Bis(trimethylsilyl)trifluoroacetamide）、ＢＤＭＡＤＭＳ（Bis(dimethylamino)dimethylsilane）であることを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読取可能な記憶媒体であって、
    前記制御プログラムは、実行時に、請求項１から請求項１３のいずれか１項に記載の製造方法が行われるように、コンピュータに製造システムを制御させることを特徴とするコンピュータ読取可能な記憶媒体。
JP2006223530A 2006-08-18 2006-08-18 半導体装置の製造方法 Expired - Fee Related JP5100057B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006223530A JP5100057B2 (ja) 2006-08-18 2006-08-18 半導体装置の製造方法
KR1020070082432A KR100904105B1 (ko) 2006-08-18 2007-08-16 반도체 장치의 제조 방법
TW096130423A TW200822221A (en) 2006-08-18 2007-08-17 Method of manufacturing semiconductor device
US11/840,767 US20080045025A1 (en) 2006-08-18 2007-08-17 Semiconductor device manufacturing method
CNB2007101465129A CN100508163C (zh) 2006-08-18 2007-08-17 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006223530A JP5100057B2 (ja) 2006-08-18 2006-08-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008047779A JP2008047779A (ja) 2008-02-28
JP5100057B2 true JP5100057B2 (ja) 2012-12-19

Family

ID=39095302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006223530A Expired - Fee Related JP5100057B2 (ja) 2006-08-18 2006-08-18 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20080045025A1 (ja)
JP (1) JP5100057B2 (ja)
KR (1) KR100904105B1 (ja)
CN (1) CN100508163C (ja)
TW (1) TW200822221A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5342811B2 (ja) * 2008-06-09 2013-11-13 東京エレクトロン株式会社 半導体装置の製造方法
JP5261291B2 (ja) * 2009-06-01 2013-08-14 東京エレクトロン株式会社 処理方法および記憶媒体
JP5544893B2 (ja) * 2010-01-20 2014-07-09 東京エレクトロン株式会社 基板処理方法及び記憶媒体
JP5374462B2 (ja) * 2010-08-23 2013-12-25 東京エレクトロン株式会社 剥離システム、剥離方法、プログラム及びコンピュータ記憶媒体
CN102412136B (zh) * 2011-05-13 2014-03-12 上海华力微电子有限公司 一种消除金属表面突起物的化学机械抛光装置及方法
KR102110247B1 (ko) 2013-11-29 2020-05-13 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
JP6239365B2 (ja) * 2013-12-11 2017-11-29 東京エレクトロン株式会社 シリコン層をエッチングする方法
JP2017516310A (ja) * 2014-05-12 2017-06-15 東京エレクトロン株式会社 フレキシブルなナノ構造の乾燥を改善するための方法及びシステム
JP6537473B2 (ja) * 2015-10-06 2019-07-03 東京エレクトロン株式会社 被処理体を処理する方法
JP6236105B2 (ja) * 2016-03-04 2017-11-22 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP6869024B2 (ja) * 2016-12-20 2021-05-12 東京エレクトロン株式会社 パーティクル除去方法及び基板処理方法
US10170300B1 (en) * 2017-11-30 2019-01-01 Tokyo Electron Limited Protective film forming method
JP6960839B2 (ja) * 2017-12-13 2021-11-05 東京エレクトロン株式会社 半導体装置の製造方法
CN111900429B (zh) * 2020-07-24 2021-11-05 浙江泓林新能源科技有限公司 一种燃料电池金属双极板及其加工方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310497A (ja) * 1993-04-27 1994-11-04 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP3585384B2 (ja) * 1998-12-22 2004-11-04 松下電器産業株式会社 半導体装置の製造方法
US6162733A (en) * 1999-01-15 2000-12-19 Lucent Technologies Inc. Method for removing contaminants from integrated circuits
TW530380B (en) * 2000-09-11 2003-05-01 Tokyo Electron Ltd Semiconductor device and fabrication method therefor
US6692903B2 (en) * 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
JP2002353308A (ja) * 2001-05-28 2002-12-06 Toshiba Corp 半導体装置及びその製造方法
US7079760B2 (en) * 2003-03-17 2006-07-18 Tokyo Electron Limited Processing system and method for thermally treating a substrate
JP2005217292A (ja) * 2004-01-30 2005-08-11 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP5057647B2 (ja) * 2004-07-02 2012-10-24 東京エレクトロン株式会社 半導体装置の製造方法および半導体装置の製造装置
JP2006086411A (ja) * 2004-09-17 2006-03-30 Dainippon Screen Mfg Co Ltd 基板処理装置
US7279427B2 (en) * 2005-08-03 2007-10-09 Tokyo Electron, Ltd. Damage-free ashing process and system for post low-k etch

Also Published As

Publication number Publication date
US20080045025A1 (en) 2008-02-21
TWI350566B (ja) 2011-10-11
CN101127321A (zh) 2008-02-20
TW200822221A (en) 2008-05-16
CN100508163C (zh) 2009-07-01
JP2008047779A (ja) 2008-02-28
KR20080016485A (ko) 2008-02-21
KR100904105B1 (ko) 2009-06-24

Similar Documents

Publication Publication Date Title
JP5100057B2 (ja) 半導体装置の製造方法
KR100810163B1 (ko) 반도체 장치의 제조 방법, 기판 처리 시스템 및 기록 매체
JP5057647B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
TWI317160B (ja)
JP5342811B2 (ja) 半導体装置の製造方法
US8187981B2 (en) Substrate processing method, substrate processing system, and computer-readable storage medium
JP5452894B2 (ja) 基板処理方法、基板処理装置および記憶媒体
JP4800235B2 (ja) 処理方法
TWI381446B (zh) Substrate processing methods and memory media
US8870164B2 (en) Substrate processing method and storage medium
JP5247999B2 (ja) 基板処理方法およびコンピュータ読取可能な記憶媒体
KR100870806B1 (ko) 반도체 디바이스의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120925

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees