[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5185030B2 - 半導体構造及びその半導体構造を用いた光半導体素子 - Google Patents

半導体構造及びその半導体構造を用いた光半導体素子 Download PDF

Info

Publication number
JP5185030B2
JP5185030B2 JP2008227761A JP2008227761A JP5185030B2 JP 5185030 B2 JP5185030 B2 JP 5185030B2 JP 2008227761 A JP2008227761 A JP 2008227761A JP 2008227761 A JP2008227761 A JP 2008227761A JP 5185030 B2 JP5185030 B2 JP 5185030B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
ingaas
substrate
gaas substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008227761A
Other languages
English (en)
Other versions
JP2010062401A (ja
Inventor
昌和 荒井
康洋 近藤
剛 藤澤
亘 小林
紀伊知 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2008227761A priority Critical patent/JP5185030B2/ja
Publication of JP2010062401A publication Critical patent/JP2010062401A/ja
Application granted granted Critical
Publication of JP5185030B2 publication Critical patent/JP5185030B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は光半導体素子の高性能化を可能にするため、半導体基板上に基板と格子定数の異なる半導体を配置した構造及びそれを用いた光半導体素子に関するものである。
光源波長として1.3μm〜1.55μmを用いた光ファイバ通信は、従来、バンドギャップ、格子定数の関係上作製しやすいInP基板上InGaAsP系のレーザが用いられてきた。
通常、発振特性の改善のために活性層に歪量井戸構造を採用している。一般的に歪量を増大させれば、微分利得の向上によりレーザ特性が改善することが知られているが、大きすぎる歪は結晶性の劣化を招くので、その構成材料としてはInP基板との格子定数差を考慮して、井戸層には1%前後の圧縮歪となるInGaAsPを用い、障壁層にはInP基板と格子整合した組成となるInGaAsPを用いることが一般的である。
このような従来のInP基板上レーザでは伝導帯側の量子井戸と障壁層間のバンド不連続が小さいために高温条件下にすると電子のオーバーフローによる光学利得の低下が生じ、しきい値電流の増加、効率の低下を引き起こす。しきい値電流の温度依存性を示す特性温度は50K程度と低く、温度調整器の使用が不可欠であった。
また同じInP基板上において、InGaAsP系より大きなバンド不連続を持つといわれるInAlGaAs系レーザも開発されているが、GaAs基板上の短波長のInGaAsレーザに比べると温度特性は劣っている。さらにAlを含んだ材料固有の酸化による信頼性劣化が懸念される。
GaAs基板上では比較的短波長の0.78μm、0.85μm、0.98μm、1.06μm帯レーザが実用化されており、特性温度150Kを超える優れた温度特性を示している。これは伝導帯側の大きなバンドオフセットによるものである。
InGaAs/GaAs歪量子井戸構造によって1.3μmでの発光を得るためにはIn組成を50%程度に高める必要がある。しかしながら、In組成の増加とともにGaAs基板との格子不整合が大きくなり3次元成長やミスフィット転位が生じるため、1.3μm以上の波長帯での高品質な量子井戸の形成は困難である。
この格子定数とバンド構造の問題を改善する手段としてGaAsより格子定数が大きくなるInGaAs3元基板上レーザが提案された。(K.Otsubo, et. al., IEEE Photonics Technology Letter, Vol.10, No.8, pp.1073-1075, 1998.)
しかしながらInGaAs3元基板は基板作製時にInとGaの物性定数差から組成ゆらぎや欠陥が入りやすく、更に大面積化が難しいために、大量生産が困難という問題があった。また基板そのものが3元混晶であるために、2元のGaAsやInPに比べると熱伝導率が低いため、半導体レーザや、高電子移動度トランジスタ(HEMT)やヘテロバイポーラトランジスタ(HBT)などの電子デバイスなどにおいて、素子内部で発生した熱の放熱が悪く、素子温度を上昇させる問題があった。
またGaAs基板上にInGaAsやInAlAsのバッファ層を成長し、擬似的にInGaAs3元基板を作製する試みもなされてきた。これはGaAsから徐々にIn組成を増やし、転位の増殖を抑えながら、格子緩和させる方法である。この方法ではミスフィット転位や貫通転位を完全にバッファ層中に留めることが困難で、その上に形成した半導体レーザやHEMTなどの電子デバイスまで到達し、しきい値電流の上昇や漏れ電流の増加、信頼性の低下など特性を劣化させていた。
K.Otsubo, et. al., IEEE Photonics Technology Letter, Vol.10, No.8, pp.1073-1075, 1998.
以上のように通信用の波長帯の光を出す半導体レーザの量子井戸の伝導帯のバンドオフセットを大きくし、温度特性を高めた構造を作製するために最適な構成材料は、2元のGaAsやInP基板上からは格子定数差が大きいという問題がある。また電子デバイスにおいても、所望のバンドギャップを持つ材料とその材料の格子定数が2元のGaAsやInP基板とは大きく異なる場合が生じる。そのために結晶成長時にミスフィット転位や貫通転位などの格子欠陥が発生し、高品質の結晶を得ることが困難となる。
一方InGaAsなどの3元基板はその作製方法自体が困難で、良好な結晶の基板が得られない。また基板の放熱が悪いという問題がある。
また別の方法としてGaAs基板上にInGaAsやInAlAsの組成を徐々に変化させたバッファ層なども検討されてきたが、ミスフィット転位や貫通転位がその上に形成した半導体レーザや、HEMTなどの電子デバイスまで届き、特性の劣化や信頼性の低下などデバイスに悪影響を与えていた。
本発明ではこの問題を解決するために、基板上に適当なバッファ層を導入することで、所望の格子定数をもった高品質な化合物半導体層を得ることを目的とする。
上記課題を解決する本発明の半導体構造の構成は、GaAs基板と、
前記GaAs基板より格子定数が大きく、かつ、前記GaAs基板との格子定数差が1.5%以下である格子緩和したInGaAsまたはInAlAsからなる半導体層と、
前記GaAs基板と前記半導体層の間に配置したInGaAsまたはInAlAsからなるバッファ層を持つことを特徴とする。
また本発明の半導体構造の構成は、前記バッファ層の格子定数が、前記半導体層の格子定数よりも大きく、前記半導体層の格子定に比べて3割大きい格子定数以下であることを特徴とする。
また本発明の半導体構造の構成は、前記バッファ層の層厚が20nmから2000nmの範囲であることを特徴とする。
また本発明の半導体構造の構成は、前記半導体層を構成するInGaAsまたはInAlAsのIn組成xが0<x≦0.2の範囲にあることを特徴とする。
また本発明の半導体構造の構成は、前記バッファ層を構成するInGaAsまたはInAlAsのIn組成が0<x≦0.3の範囲にあることを特徴とする。
また本発明の光半導体素子の構成は、前記の半導体構造の上に、前記GaAs基板側のクラッド層と前記GaAs基板と反対側のクラッド層で挟まれた半導体量子井戸活性層を有し、その発光波長が1.1〜1.4μmであることを特徴とする。
また本発明の光半導体素子の構成は、前記GaAs基板と反対側のクラッド層を埋め込む埋め込み層が、Ruドープ半絶縁性半導体結晶であることを特徴とする。
上記課題を解決するため、数多くの実験的検討を行った結果、本発明者らは、有機金属気相成長法を用いてGaAs基板上に、基板に対する歪量が1.5%以下となるような低いIn組成、例えば0.2以下のIn組成で、かつ層厚が20nmから2000nmの範囲のInGaAs又はInAlAsバッファ層を成長した後、このバッファ層上にInGaAsまたはInAlAsなど所望の格子定数をもつ層を成長すると、表面の平坦性が高く、フォトルミネッセンス発光強度が増大することを見出し、この知見に基づいて本発明に至ったものである。
これは基板との格子定数差が小さいことで、発生する転位の発生確率が下がることと、バッファ層内において転位同士が基板に平行な面内において移動し、互いに結合し安定した状態の転位ネットワークが形成され、上層への貫通転位の発生を抑えるためである。この原理を用いて、GaAs基板上にInGaAsバッファ層を成長する際に、GaAsから格子定数差が小さいInGaAsを成長させると、その界面付近に転位が集中し、上部の層への貫通転位などの欠陥が到達せずに、十分緩和したInGaAsやInAlAs層を成長することができる。
これらの十分に緩和したInGaAsやInAlAs層の上に、半導体レーザや光変調器、光増幅器など光半導体素子のクラッド層の材料として、ドーピングしたInGaPやInAlGaAs層等を成長し、活性層となる多重量子井戸層を成長する。その上に再度ドーピングしたInGaPやInAlGaAs層等を成長することで、通信波長帯で動作する半導体素子が実現できる。これにより伝導帯のバンドオフセットが大きな量子井戸を持った光半導体素子が実現できる。また3元基板で問題となっていた基板の放熱も問題とならないため、素子の温度上昇を抑えることができる。
本発明は基板(GaAs)とIn0.1Ga0.9As層(格子定数差:1.5%以下)の間にInGaAsバッファ層を挿入することを特徴とする。
ここで、InGaAsは熱伝導性が悪いので、In0.1Ga0.9As層上の活性層での発熱を良好に放熱するためには、InGaAs層のIn組成をなるべく小さくし、厚さを薄くする必要がある。
本発明のバッファ層には、上層のIn0.1Ga0.9As層よりもIn組成が大きいIn組成0.12程度のInGaAs層を用いる。これはGaAsと格子定数差が小さいIn0.1Ga0.9As層では10ミクロン成長しても、完全には緩和しないため、In組成0.12の層で8割緩和させれば等価的にIn組成0.1の層の100%緩和の格子定数になると考えられるからである。バッファ層中のIn組成は一定でなくてもよいが、GaAsとの界面付近は0.1以上に高める方がよい。
ここで、バッファ層の格子定数は、上層のInGaAs層より大きく、InGaAs層の格子定数より3割程度大きい格子定数以下であることが望ましい。大きすぎると早く緩和するものの、貫通転位密度が増加するためである。そのため、上層のInGaAs層のIn組成が0より大きく0.2以下である場合に、バッファ層のIn組成は0より大きく0.3以下の範囲が望ましい。
このような比較的高いIn組成(0.12程度)のInGaAsをGaAs基板上に直接積層すれば、基板界面での急激なIn組成変化により多くのミスフィット転位が導入され急激に格子緩和が生じるため、比較的薄いバッファ層により効果的に格子緩和を生じさせることができる。このように、比較的薄いバッファ層により格子緩和が十分生じるので、この上に品質の良好なIn0.1Ga0.9As層を積層することができる。
一方、バッファ層の上にIn組成の高い(0.3以上)InGaAs層をGaAs基板上に直接積層して格子緩和しようとすれば、貫通転位が増加しすぎてバッファ層の上には品質のよいInGaAs層を積層することができない。
本発明においては、バッファ層上に積層するInGaAs層のIn組成が比較的低くても(0.1〜0.2程度)、長波長帯半導体素子に対応できることを考慮して、InGaAs層の組成を0.1〜0.2程度にしているため、上述の組成一定(0.12程度)の薄いInGaAsバッファ層で十分格子緩和でき、かつ良好な放熱性を有する。
本発明によれば、基板上に基板と格子定数差の小さいInGaAsバッファ層を導入することで、その上にInGaAsやInAlAs層などの高品質の結晶を成長することができる。この擬似的な3元基板の上には伝導帯のバンドオフセットが大きな量子井戸を持った光半導体素子が実現でき、高温環境下においても特性の変化の小さい動作の実現が可能となる。HEMTやHBTなどの電子デバイスにおいても大きなバンドオフセットをもつ構造が可能で、高性能化が期待される。
またInGaAs3元基板で問題となっていた基板の放熱性の悪さも改善されるため、素子全体の発熱を抑えた高温度特性動作が可能となる。
以下に、本発明を実施するための最良の形態を実施例に基づき詳細に説明する。
本発明の実施例1は、InGaAsバッファ上InGaAs量子井戸の半導体構造である。その構造を作製方法と共に以下に説明する。
図1は本発明による化合物半導体の一実施形態(実施例1)に係る半導体構造10を示す層構造図である。成長は有機金属気相成長法(MOVPE法)を用いて行った。
図1に示すように、GaAs基板12上に厚さ100nmのGaAs層を成長し、その上に厚さ1600nmのInGaAsバッファ層21を成長する。InGaAsバッファ層21はIn組成0.12の組成で一定としている。この上にIn0.1Ga0.9As層22を1000nm成長する。
InGaAsバッファ層21の成長条件は反応炉内の圧力が76Torr、V族とIII族のモル比率(V/III比)は20、成長速度は1.2μm/秒とする。バッファ層21上に成長したIn0.1Ga0.9As層22はほぼ格子緩和されており、擬似的なInGaAs基板とみなすことができる。
この上に厚さ8nmのInGaAs量子井戸層31aを成長する。障壁層には厚さ15nmのIn0.1Ga0.9As層31bを用い、3層量子井戸構造とする。
量子井戸のIn組成はこの段階でフォトルミネッセンス測定を行ったところ、図2のように波長1.3μm付近での強い発光が得られることを確認した。
本発明の実施例2は、InGaAsバッファ上にInGaAsを積層したリッジLDである。その構造を作製方法と共に以下に述べる。
図3は本発明の実施例2に係るレーザダイオード100を示す層構造図である。図3に示すように、p型にドープしたInGaPクラッド層113とn型にドープしたInAlGaAsクラッド層111で、実施例1と同様な構成となっている活性層(量子井戸層)131を挟んだダブルヘテロレーザ構造を作製する。
図3のようにn−GaAs基板102上に成長圧力76TorrにてSiを5×1017(cm-3)ドープした厚さ100nmのGaAs層を成長し、その上にSiを1×1018(cm-3)ドープした厚さ1600nmのInGaAsバッファ層121を成長する。InGaAsバッファ層121はIn組成0.12とした。この上にSiを5×1017(cm-3)ドープしたIn0.1Ga0.9As層122を200nm成長する。
この上にSiを1×1018(cm-3)ドープした厚さ1.5μmのn−InAlGaAsクラッド層111を成長する。InAlGaAsクラッド層111の成長条件は反応炉内の圧力が76Torr、V/III比は40、成長速度は1.2μm/秒とする。
その上に活性層として、図1に示すような、圧縮歪量子井戸層の両側に、In0.1Ga0.9As障壁層を配した歪量子井戸構造(量子井戸層)131を成長する。歪量子井戸構造131の上に成長温度680°Cにおいて亜鉛を5×1017(cm-3)ドープしたp−In0.58Ga0.42Pクラッド層113を1.5μmの厚さに成長し、その上にp型に2×1019(cm-3)ドープした厚さ100nmのIn0.1Ga0.9Asコンタクト層103を成長する。InGaPクラッド層113の成長条件は反応炉内の圧力が76Torr、V/III比は230、成長速度は3.0μm/秒とする。
この上にスパッタリングでSiO2層を堆積し、さらにフォトリソグラフィによって幅2μm程度のストライプ状のマスクを形成する。ドライエッチングおよびウエットエッチングにより幅1.7μm、高さ1.6μmのメサストライプを形成する。この両脇をポリイミド埋め込み層112で埋め込み、基板を研磨後に上下に電極101,104を形成し、リッジレーザへ加工する。
作製したレーザは、発振波長が1.3μmであり、共振器長300ミクロンの素子において閾値電流9.4mA、光出力は室温で10mWを実現した。また環境温度で130°Cまでの動作を達成した。
本実施例において、GaAs基板102上のIn0.12Ga0.88Asバッファ層121の層厚は1600nmとしたが他の層厚でもよく、20nm−2μmであることが望ましい。
この膜厚の下限はGaAs基板102上のGaAs層とInGaAsバッファ層121の界面にはミスフィット転位が集中しており、20nm以下では緩和が不十分となることや、上部の層への転位の影響が生じるためである。
また、半導体レーザでは放熱性が重要となるが、このInGaAsバッファ層121はGaAsに比べ熱伝導率が低いため、厚いとデバイスの温度上昇が問題となる。そのため膜厚の上限は2μmとした。
本実施例では有機金属気相成長法(MOVPE)法を用いたが、この他に分子線エピタキシー法(MBE法)やガスソース分子線エピタキシー法、有機金属分子線エピタキシー法、ハイドライド気相エピタキシャル成長法、クロライド気相エピタキシャル成長法でも可能である。
本発明の実施例3は、InGaAsバッファ上Ru埋めBH−LDである。その構造を作製方法と共に以下に述べる。
図4は本発明による化合物半導体の一実施形態(実施例3)に係るRu埋めBH−LD200を示す層構造図である。図4に示すように、p型にドープしたInGaP上部クラッド層213とn型にドープしたInAlGaAs下部クラッド層211で活性層(量子井戸層)231を挟んだダブルヘテロレーザ構造を作製する。成長は有機金属気相成長法(MOVPE法)を用いて行った。
GaAs基板202上にSiを5×1017(cm-3)ドープした厚さ100nmのGaAs層を成長し、その上に厚さ1600nmのSiを1×1018(cm-3)ドープしたInGaAsバッファ層221を成長する。InGaAsバッファ層221はIn組成0.12の組成で一定としている。この上にSiを5×1017(cm-3)ドープしたIn0.1Ga0.9As層222を300nm成長する。これらのInGaAs層221,222の成長条件は反応炉内の圧力が76Torr、V族とIII族のモル比率(V/III比)は20、成長速度は1.2μm/秒とする。バッファ層221上に成長したIn0.1Ga0.9As層222はほぼ格子緩和されており、擬似的なInGaAs基板とみなすことができる。
この上にSiを1×1018(cm-3)ドープした厚さ1.5μmのn−In0.09Al0.61Ga0.3Asクラッド層211を成長する。In0.09Al0.61Ga0.3Asクラッド層211の成長条件は反応炉内の圧力が76Torr、V/III比は40、成長速度は1.2μm/秒とする。
その上に活性層として、圧縮歪量子井戸層の両側に、In0.1Ga0.9As障壁層を配した歪量子井戸構造(量子井戸層)231を成長する。量子井戸の歪は1.7%、膜厚は8nmとし、フォトルミネッセンス発光波長は1.25μmであった。歪量子井戸構造231の上に成長温度680°Cにおいて亜鉛を5×1017(cm-3)ドープしたp−In0.58Ga0.42Pエッチング停止層241を50nm導入する。この上にp−InGaAsガイド層242を100nm導入する。さらにこの上にp−In0.58Ga0.42Pクラッド層213を50nm導入する。
ここで、一旦成長を止め、SiO2層を堆積し、フォトリソグラフィにてマスクをつける。その後ウエットエッチングでメサ形状を作製する。InGaAsガイド層242は硫酸と過酸化水素水と水を混合した溶液によりエッチングを行う。InGaPエッチング停止層241は塩酸と燐酸を混合した溶液によりエッチングを行う。この際に、硫酸と過酸化水素水と水を混合した溶液はInGaPエッチング停止層241を溶かすことができないので、エッチングをInGaPエッチング停止層241に入ったところで止めることができる。
この後、レジストを除去し、Ruをドープした高抵抗InGaP埋め込み層212を成長する。その後、SiO2層も除去し、p−InGaPクラッド層213およびp−InGaAsコンタクト層を203成長する。基板を研磨後に上下に電極201,204を形成し、レーザへ加工する。
作製したレーザは、発振波長が1.26μmであり、共振器長300ミクロンの素子において10mWの出力で85°Cまでのレーザ発振を実現できる。
本実施例では埋め込み層を半絶縁化するためのドーパントとしてRuを用いたが、Feを用いてもよい。Ruドープ半絶縁層は電流ブロック特性に優れ、本発明の半導体素子と組み合わせることにより、より優れた特性を実現できる。
本発明の実施例4は、EA変調器への適用例であり、InGaAs量子井戸、1.3μm帯用のEA変調器である。
実施例1から実施例3ではレーザを作製したが、量子井戸を用いた電界吸収型光変調器(EA変調器)の作製も可能である。その構造を作製方法と共に以下に述べる。
図5は、本発明の実施例4に係るEA変調器300を実現するための方法を示している。図5に示すように、n−GaAs基板302上に成長圧力76Torr、V/III比10にてSiを2×1018(cm-3)ドープした厚さ100nmのGaAs層を成長し、その上にSiを1×1018(cm-3)ドープした厚さ500nmのInGaAsバッファ層321を成長する。InGaAsバッファ層321は、図6に示すように、In組成を0.15から0.1へと変化させる構造とする。この上にSiを8×1017(cm-3)ドープしたIn0.1Ga0.9As層322を300nm成長する。
この上にSiを8×1017(cm-3)ドープした厚さ1.5μmのn−InGaPクラッド層311を成長し、その上に光吸収層として、圧縮歪量子井戸層の両側に、伸張歪となるGaAs障壁層を配した歪量子井戸構造(量子井戸光吸収層)331を成長する。この量子井戸は6層とした。歪量子井戸構造331の上に亜鉛を8×1017(cm-3)ドープされたp−In0.58Ga0.42Pクラッド層313を1.5μmの厚さに成長し、その上にp型に2×1019(cm-3)ドープされた厚さ100nmのIn0.1Ga0.9Asコンタクト層303を成長する。
この上にスパッタリングでSiO2層を堆積し、さらにフォトリソグラフィによって幅2μm程度のストライプ状のマスクを形成する。ドライエッチングにより幅2μm、高さ2.5μmのメサストライプを形成する。この両脇をポリイミド埋め込み層312で埋め込み、基板を研磨後に上下に電極301,304を形成し、リッジ構造へ加工し、波長1.3μmの光を制御する電界吸収型変調器300を作製する。
このEA変調器300は、室温において波長1.3μmの入射光に対して、10dB以上の消光比が得られる。
上述した実施例1〜実施例4において本発明の具体的な実施形態を説明したが、これらについて各種の変形をすることができる。
そこで、各の変形をした実施形態をまとめて、実施例5として以下に説明する。
上記各本実施例ではバッファ層21,121,221,321の層厚を1600nmとしたが、20nm以上2000nm以下の層厚で有効である。20nm未満では本発明の効果を十分に得ることができず、2000nmより厚い層厚では素子動作時に上層の活性層で生じる熱を十分に放熱することができない。
上記各実施例においてバッファ層21,121,221,321にInGaAsを用いたが、InAlAsを用いてもよい。但し、InGaAsを用いたほうがInAlAsを用いた場合に比べて表面のラフネスが小さい。これは、成長表面でのGaの反応性がAlに比べて低いため、表面のマイグレーションが大きいためと考えられる。
上記各実施例においては、半導体基板12,102,202,302にGaAsを用い、半導体層22,122,222,322にIn0.1Ga0.9As用いたが、半導体層22,122,222,322は半導体基板12,102,202,302より格子定数が大きくかつその格子定数差が1.5%以下である格子緩和した半導体層であればよい。
例えば、GaAs基板上でInAlAs、InAlGaAsでもよく、GaAsSb、AlAsSb、AlGaAsSb、InGaAsSb、InAlAsSb、InAlGaAsSb、InGaAsNでもよい。この場合、バッファ層には格子定数が半導体層に対して2、3割大きいものを用いることが望ましく、InAlAsの半導体層に対してInGaAsのバッファ層を用いてもよく、InGaAsの半導体層に対してGaAsSbのバッファ層を用いてもよい。
また、InP基板上ではInGaAs、InAlAs、InAlGaAs、InAsP、InPSb、GaSb基板上では、InGaSb、GaP基板上ではInGaP、GaPSbを半導体層に用いることができる。この場合も、バッファ層には格子定数が半導体層に対して2、3割大きいものを用いることが望ましく、InP基板上でInGaAsの半導体層に対してInPSbのバッファ層を用いてもよい。
本発明の実施例1に係るInGaAsバッファ上の量子井戸構造を示す断面図。 InGaAsバッファ上に作製した量子井戸からのフォトルミネッセンス発光スペクトルを示す特性図。 本発明の実施例2に係るレーザダイオードを示す断面図。 本発明の実施例3に係るBH−LDを示す断面図。 本発明の実施例4に係るEA変調器を示す断面図。 実施例4の組成傾斜を示す説明図。
符号の説明
10 半導体構造
100 レーザダイオード
200 BH−LD
300 EA変調器
12,102,202,302 GaAs基板
111,211,311 InAlGaAsクラッド層
113,213,313 InGaPクラッド層
21,121,221,321 GaAsバッファ層
22,122,222,322 GaAs層
131,231 量子井戸層
331 量子井戸光吸収層

Claims (7)

  1. GaAs基板と、
    前記GaAs基板より格子定数が大きく、かつ、前記GaAs基板との格子定数差が1.5%以下である格子緩和したInGaAsまたはInAlAsからなる半導体層と、
    前記GaAs基板と前記半導体層の間に配置したInGaAsまたはInAlAsからなるバッファ層を持つことを特徴とする半導体構造。
  2. 前記バッファ層の格子定数が、前記半導体層の格子定数よりも大きく、前記半導体層の格子定に比べて3割大きい格子定数以下であることを特徴とする請求項1の半導体構造。
  3. 前記バッファ層の層厚が20nmから2000nmの範囲であることを特徴とする請求項1または請求項2の半導体構造。
  4. 前記半導体層を構成するInGaAsまたはInAlAsのIn組成xが0<x≦0.2の範囲にあることを特徴とする請求項1乃至請求項3の何れか一項の半導体構造
  5. 前記バッファ層を構成するInGaAsまたはInAlAsのIn組成が0<x≦0.3の範囲にあることを特徴とする請求項1乃至請求項の何れか一項の半導体構造。
  6. 請求項1乃至請求項の何れか一項の半導体構造の上に、前記GaAs基板側のクラッド層と前記GaAs基板と反対側のクラッド層で挟まれた半導体量子井戸活性層を有し、その発光波長が1.1〜1.4μmであることを特徴とする光半導体素子。
  7. 前記GaAs基板と反対側のクラッド層を埋め込む埋め込み層が、Ruドープ半絶縁性半導体結晶であることを特徴とする請求項の光半導体素子。
JP2008227761A 2008-09-05 2008-09-05 半導体構造及びその半導体構造を用いた光半導体素子 Expired - Fee Related JP5185030B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008227761A JP5185030B2 (ja) 2008-09-05 2008-09-05 半導体構造及びその半導体構造を用いた光半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008227761A JP5185030B2 (ja) 2008-09-05 2008-09-05 半導体構造及びその半導体構造を用いた光半導体素子

Publications (2)

Publication Number Publication Date
JP2010062401A JP2010062401A (ja) 2010-03-18
JP5185030B2 true JP5185030B2 (ja) 2013-04-17

Family

ID=42188867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008227761A Expired - Fee Related JP5185030B2 (ja) 2008-09-05 2008-09-05 半導体構造及びその半導体構造を用いた光半導体素子

Country Status (1)

Country Link
JP (1) JP5185030B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013179187A (ja) * 2012-02-28 2013-09-09 Nippon Telegr & Teleph Corp <Ntt> 半導体素子
JP5894548B2 (ja) * 2013-02-28 2016-03-30 日本電信電話株式会社 半導体多層膜反射鏡構造
JP6023611B2 (ja) * 2013-02-28 2016-11-09 日本電信電話株式会社 半導体多層膜反射鏡構造
JP6034777B2 (ja) * 2013-12-16 2016-11-30 日本電信電話株式会社 半導体レーザ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291191A (ja) * 1986-06-11 1987-12-17 Fujitsu Ltd 半導体発光装置
JPH06326407A (ja) * 1993-03-18 1994-11-25 Fujitsu Ltd 半導体レーザ
JPH07193327A (ja) * 1993-12-27 1995-07-28 Fujitsu Ltd 半導体レーザ装置
JPH07297485A (ja) * 1994-04-28 1995-11-10 Mitsubishi Electric Corp 半導体レーザ装置,及びその製造方法
JP2004128415A (ja) * 2002-10-07 2004-04-22 Toshiba Corp トランジスタ、ウェーハ、トランジスタの製造方法、ウェーハの製造方法および半導体層の形成方法
JP2006245222A (ja) * 2005-03-02 2006-09-14 Fujitsu Ltd 光半導体装置の製造方法および光半導体装置

Also Published As

Publication number Publication date
JP2010062401A (ja) 2010-03-18

Similar Documents

Publication Publication Date Title
US20220006264A1 (en) Semiconductor device and fabrication method
US7683392B2 (en) Semiconductor device with anisotropy-relaxed quantum dots
US20210408767A1 (en) O-band silicon-based high-speed semiconductor laser diode for optical communication and its manufacturing method
JP5185030B2 (ja) 半導体構造及びその半導体構造を用いた光半導体素子
JP4025227B2 (ja) 半導体積層基板および光半導体素子
EP2678881A1 (en) Semiconductor device and fabrication method
JP2008235519A (ja) 光半導体素子及び光半導体素子の作製方法
JP2008211142A (ja) 光半導体装置
US5644587A (en) Semiconductor laser device
JP2000294883A (ja) 窒化物系化合物半導体レーザ素子
JP5062732B2 (ja) 半導体変調器
JP4664725B2 (ja) 半導体レーザ素子
JPH07249838A (ja) 半導体レーザ及びその製造方法
JP4641230B2 (ja) 光半導体装置
JP2000277867A (ja) 半導体レーザ装置
JP2010062400A (ja) 光半導体素子
JP4580623B2 (ja) 化合物半導体素子及びそれを用いた半導体モジュール
JP5880370B2 (ja) 半導体光素子及びその製造方法
JPH0697592A (ja) 半導体レーザ及びその製造方法
JP3041381B2 (ja) 量子井戸半導体レーザ素子
US20070215904A1 (en) Semiconductor optical device
JP2002246695A (ja) 多孔質基板を用いた半導体デバイスの作製法及び半導体デバイス
JP4030692B2 (ja) 半導体素子および半導体発光素子
JPH04188614A (ja) 化合物半導体装置及びその製造法
JP2011029213A (ja) 光半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130117

R150 Certificate of patent or registration of utility model

Ref document number: 5185030

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees