JPH0697592A

JPH0697592A - 半導体レーザ及びその製造方法

Info

Publication number: JPH0697592A
Application number: JP27108392A
Authority: JP
Inventors: Keiji Takaoka; 圭児高岡; Mitsuhiro Kushibe; 光弘櫛部; Kenji Motohashi; 健次本橋; Hideto Furuyama; 英人古山
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-09-14
Filing date: 1992-09-14
Publication date: 1994-04-08

Abstract

(57)【要約】【目的】活性層の側面付近を流れるリーク電流を低減
することができ、十分な低しきい値電流動作と高光出力
動作可能な半導体レーザを提供すること。【構成】ｎ型ＩｎＰ基板１上に、ｎ型ＩｎＰバッファ
層２，ＧａＩｎＡｓＰ活性層３及びｐ型ＩｎＰキャップ
層４を順次積層した半導体多層膜をストライプ状に加工
してなるメサストライプ部と、このメサストライプ部の
側面を埋め込んで形成されたｐ型ＩｎＰ電流ブロック層
５と、この電流ブロック層５の上に形成されたｎ型Ｉｎ
Ｐ電流ブロック層６とを備えた埋込み型半導体レーザに
おいて、メサストライプ部のうち活性層３となる半導体
層の幅を、活性層３に隣接する半導体層２，４の幅より
も広く形成したことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光通信装置などに利用
される半導体レーザに係わり、特に活性層の側面に電流
ブロック層を設置した埋め込み型半導体レーザ及びその
製造方法に関する。

【０００２】

【従来の技術】近年、光通信の普及に伴い、そのキーデ
バイスである半導体レーザの高性能化が進められてい
る。通常、半導体レーザでは、活性領域だけに効率良く
電流を注入するために、電流狭窄機能を持つ電流ブロッ
ク層を活性層の両脇に配した埋め込み構造が用いられ
る。

【０００３】図４に、従来良く知られている埋め込み型
の半導体レーザの概略構成を示す。このレーザを作成す
るには、まずｎ型ＩｎＰ基板１にｎ型ＩｎＰバッファ層
２、発光波長１．３μｍのノンドープＩｎＧａＡｓＰ活
性層３、ｐ型ＩｎＰ層４を順次結晶成長する。次いで、
＜０１１＞方向にＳｉＯ₂マスク（図示せず）をストラ
イプ状に形成した後に、化学エッチングによりメサスト
ライプを形成する。さらに、ＳｉＯ₂マスクを残したま
まで、選択的にｐ型ＩｎＰ層５、ｎ型ＩｎＰ層６を結晶
成長する。次いで、ＳｉＯ₂マスクを除去した後に、全
面にｐ型ＩｎＰ層７、ｐ型ＩｎＧａＡｓ層８を結晶成長
する。最後に、真空蒸着法による電極１０，１１の形成
と基板研磨を行い、個々の半導体レーザに劈開して図４
に示すような半導体レーザができ上がる。

【０００４】このような構造の半導体レーザでは、活性
層３の両脇のｐｎｐｎサイリスタ構造の電流ブロック層
で、効率良く電流が活性層付近に狭窄されるため、ある
程度低しきい値電流動作が可能である。

【０００５】しかしながら、このような構造において
は、図４のＡ−Ａ′の経路でのリーク電流は電流ブロッ
ク層で十分抑えられるが、図４のＢ−Ｂ′のように活性
層の側面付近を流れるリーク電流は抑えられていないの
が現状であった。そこで次に、図４のＢ−Ｂ′のように
活性層の側面付近を流れるリーク電流が発生する原因に
ついて、図５を参照しながら説明する。

【０００６】図５（ａ）は、活性層３を含む半導体多層
膜を結晶成長後に、ＳｉＯ₂膜１１をマスクとしてメサ
エッチングを行った後の基板断面図である。エッチャン
トとしては基板材料に対して選択性の無いものを用いて
いる。このようにメサを形成した基板の上に電流ブロッ
ク層を成長するわけだが、この際、結晶成長前に基板温
度を昇温する過程でメサ側面はマストランスポートを受
けて、図５（ｂ）のように変形してしまう。このような
マストランスポートは、ＩｎＰ系材料を用いた場合に特
に顕著に現われる。従って、実際の半導体レーザでは、
活性層３の上下のクラッド層２，４はマストランスポー
トによって形成された結晶で広い面積にわたってつなが
ってしまう。また、この上下のクラッド層２，４を連結
する半導体結晶はｎ型であると考えられる。従って、こ
の部分を通して比較的大きなリーク電流が流れてしまう
ことになる。

【０００７】このようなリークパスを通して流れるリー
ク電流は、レーザ発振しきい値付近で通常５〜１０ｍＡ
程度はあるのが普通であり、さらに高電流主入時にはさ
らに大きくなる。このため、従来構造の半導体レーザで
は、十分な低しきい値電流動作が難しいだけでなく、高
光出力動作も難しい。

【０００８】

【発明が解決しようとする課題】このように従来、埋め
込み構造の半導体レーザにおいては、活性層の側面付近
を通して流れるリーク電流が比較的大きく、十分な低し
きい値電流動作と高光出力動作を実現することは困難で
あった。

【０００９】本発明は、上記の事情を考慮してなされた
もので、その目的とするところは、活性層の側面付近を
流れるリーク電流を低減することができ、十分な低しき
い値電流動作と高光出力動作可能な半導体レーザ及びそ
の製造方法を提供することにある。

【００１０】

【課題を解決するための手段】本発明の骨子は、活性層
の側面におけるリーク電流を防止するために、マストラ
ンスポートで活性層の上下のクラッド層がつながるのを
防ぐことにある。

【００１１】即ち本発明は、半導体基板上に形成された
活性層を含む半導体多層膜を所定幅のストライプ状に加
工してなるメサストライプ部と、このメサストライプ部
の側面を埋め込んで形成された電流ブロック層とを備え
た半導体レーザにおいて、メサストライプ部のうち活性
層となる半導体層の幅を、活性層に隣接する半導体層の
幅よりも広く形成したものである。

【００１２】また本発明は、上記構成の半導体レーザの
製造方法において、半導体基板上に活性層を含む半導体
多層膜を成長形成し、次いでこの半導体多層膜を選択エ
ッチングして、活性層となる半導体層の幅が隣接する半
導体層の幅よりも広くなるようにメサストライプ部を形
成し、次いでこのメサストライプ部の側面に電流ブロッ
ク機能を有する半導体層を埋め込み成長するようにした
方法である。

【００１３】

【作用】本発明によれば、メサストライプ部における活
性層の部分の幅を隣接する上下の半導体層の幅よりも広
くしているため、結晶成長前にマストランスポートを受
けても、上下のクラッド層がマストランスポートを受け
た結晶で連結されることはない。従って、活性層の側面
付近を通して流れるリーク電流は非常に少なくなり、低
しきい値電流動作と高光出力動作が可能となる。

【００１４】

【実施例】以下、図面を参照して本発明の実施例を説明
する。なお、ここではＩｎＰを基板とするＧａＩｎＡｓ
Ｐ系の半導体レーザを例にとって説明するが、他の材料
系の半導体レーザの場合にも同様に実施可能なものであ
る。

【００１５】図１は、本発明の第１の実施例に係わる埋
め込み型半導体レーザの概略構成を示す断面図である。
図中１はｎ型ＩｎＰ基板であり、この基板１上には、ｎ
型ＩｎＰバッファ層２，発光波長が１．３μｍのノンド
ープＧａＩｎＡｓＰ活性層３及びｐ型ＩｎＰキャップ層
４が積層形成されている。これらの層２〜４はストライ
プ状に加工され、メサストライプが形成されている。こ
こで、活性層３の幅は上下の層２，４よりも広くなって
おり、ストライプ側面に突出している。

【００１６】メサストライプの側面には、電流狭窄のた
めのｐ型ＩｎＰブロック層５及びｎ型ＩｎＰブロック層
６が埋込み形成されている。そして、これらの上に、ｐ
型ＩｎＰクラッド層７及びｐ型ＧａＩｎＡｓコンタクト
層８が積層形成されている。また、コンタクト層８上に
はｐ側電極９が形成され、基板１の下面にはｎ側電極１
０が形成されている。

【００１７】次に、上記構成の半導体レーザの製造工程
を図２を参照して説明する。まず、図２（ａ）に示すよ
うに、ｎ型ＩｎＰ基板１の上に、有機金属気相成長法
（ＭＯＣＶＤ法）でｎ型ＩｎＰバッファ層２（ｎ＝１×
１０¹⁸ｃｍ^-3，厚さ１μｍ）、発光波長が１．３μｍの
ノンドープＧａＩｎＡｓＰ活性層３（厚さ０．１２μ
ｍ）、ｐ型ＩｎＰキャップ層４（ｐ＝１×１０¹⁸ｃ
ｍ^-3，厚さ０．５μｍ）を結晶成長する。

【００１８】次いで、図２（ｂ）に示すように、＜０１
１＞方向にＳｉＯ₂ストライプ状マスク１１を形成した
後、化学エッチングを施し、図２（ｃ）に示すように、
高さ２．８μｍのメサストライプを形成する。このとき
化学エッチャントとして、臭化水素酸と過酸化水素水と
塩酸と水を混合したエッチャントを用いた。このエッチ
ャントは、ＧａＩｎＡｓＰに対するエッチングレートが
ＩｎＰ対するエッチングレートよりも小さいため、図２
（ｃ）のような形状のメサを作成することができる。こ
のときのメサ側面の活性層部分の突起は、約５０ｎｍ程
度である。

【００１９】次いで、図２（ｄ）に示すように、ＳｉＯ
₂マスク１１を残したままで、ＭＯＣＶＤ法によりｐ型
ＩｎＰブロック層５（ｐ＝１×１０¹⁸ｃｍ^-3，厚さ１．
５μｍ）、ｎ型ＩｎＰブロック層６（ｎ＝５×１０¹⁷ｃ
ｍ^-3，厚さ１．５μｍ）を結晶成長する。このとき、従
来例とは異なり活性層部分がメサストライプの両側面に
突出しているので、結晶成長前のマストランスポートに
より活性層３の上下のクラッド層が連結されてしまうこ
とはない。また、仮にマストランスポートにより上下の
クラッド層がつながってしまったとしても、その断面積
は、従来構造のものと比べて非常に小さい。

【００２０】次いで、図２（ｅ）に示すように、ＳｉＯ
₂マスク１１を除去した後で、ＭＯＣＶＤ法によりｐ型
ＩｎＰクラッド層７（ｐ＝１×１０¹⁸ｃｍ^-3，厚さ１．
５μｍ）、ｐ型ＧａＩｎＡｓコンタクト層８（ｐ＝１×
１０¹⁹ｃｍ^-3，厚さ０．５μｍ）を結晶成長する。最後
に、図２（ｆ）に示すように、真空蒸着によるｐ側電極
９及びｎ側電極１０の形成と基板研磨を行い、個々の半
導体レーザに劈開することにより、図１に示す構造が得
られる。

【００２１】このようにして作成した半導体レーザは、
活性層付近以外は図４の従来例と同じ構造で、図４のＡ
−Ａ′のような経路のリーク電流は殆どない。また、従
来例で問題となっていた図４のＢ−Ｂ′のように活性層
の側面を流れるリーク電流も、活性層の上下の層がマス
トランスポートによりつながらないので、従来構造のも
のと比べると格段に小さい。

【００２２】本実施例により作成した半導体レーザにつ
いて、発振しきい値電流の活性層幅依存性を測定してリ
ーク電流を見積もったところ、レーザの共振器の長さが
３００μｍのときに１ｍＡ以下であることが分った。従
来構造の半導体レーザのリーク電流の５〜１０ｍＡに比
べると大幅に改善されている。このようにリーク電流を
なくすことで、活性層幅が１μｍ程度の素子では、本実
施例により従来構造ではしきい値電流が１０〜１５ｍＡ
程度であったところを、半分以下の〜５ｍＡ程度にする
ことができた。また、高電流注入時の光出力の飽和レベ
ルも従来構造に比べ改善され、共振器長３００μｍの両
面劈開の素子で１００ｍＷ程度の高出力動作も可能とな
った。

【００２３】なお、上記の実施例では、活性層としてバ
ルクのＧａＩｎＡｓＰを用いた場合について説明をした
が、例えばＧａＩｎＡｓＰ／ＧａＩｎＡｓ多重量子井戸
構造の活性層を用いた場合についても同様の効果がある
ことは言うまでもない。本発明を用いれば、多重量子井
戸構造の活性層の場合に、共振器長が３００μｍの両面
劈開の素子で、３ｍＡ以下の低しきい値電流化も十分可
能である。

【００２４】図３は、本発明の第２の実施例を示す素子
構造断面図である。なお、図１と同一部分には同一符号
を付して、その詳しい説明は省略する。この実施例の半
導体レーザは、２回の結晶成長で作成した埋込み型半導
体レーザである。即ち、基板１上にバッファ層２，活性
層３，クラッド層７，コンタクト８を形成した後、これ
らをメサストライプに形成し、このメサストライプの側
面にブロック層５，６及びｎ型ＩｎＧａＡｓＰ層１２を
埋込み形成している。

【００２５】このような構成であっても、メサストライ
プを形成する際に、活性層３の幅をが上下の層２，４よ
りも大きくすることにより、第１の実施例と同様にリー
ク電流を少なくすることができる。

【００２６】なお、本発明は上述した各実施例に限定さ
れるものではない。埋め込み層の一部に例えば鉄（Ｆ
ｅ）をドーピングして形成した半絶縁半導体層を用いた
埋込み型レーザや、埋め込み層の一部に他の埋込み層よ
り禁制帯幅の広い材料を用いた埋込み型レーザなどに用
いても、図１の実施例で説明したのと全く同様の効果が
得られる。また、図２の製造工程においては、メサエッ
チングを、エッチング速度が活性層と上下の半導体層と
で異なるもの用いて行ったが、従来例と同じように材料
に対して選択性のないエッチャントを用いてエッチング
した後、活性層の上下の半導体層のみを選択的にエッチ
ングするエッチャントでエッチングを行ってもよい。そ
の他、本発明の要旨を逸脱しない範囲で、種々変形して
実施することができる。

【００２７】次に、本発明の別の実施例について説明す
る。埋め込み構造を形成する場合、埋め込み層の一部に
ｐｎ逆接合を形成して逆バイアスによる空乏層により高
抵抗化するか半絶縁性の高抵抗層を形成して高抵抗化す
るかどちらかの方法で電流阻止層を形成する。ところ
が、ＩｎＰ系材料を用いた場合にはバンドギャップが小
さいのと電子の移動度が大きいために素子の動作電力を
上げていくと、電流阻止層での電流リーク及び活性層か
らクラッド層への電流オーバーフローが大きくなり発光
効率が低下する傾向があり、温度を上げると発光効率が
急激に低下する傾向にあった。

【００２８】このため、クラッド層中の材料を変えてク
ラッド層中に電流オーバーフロー防止層を設けることが
行われている（特公平４−２３４３０号公報，特開平３
−１７４７９３号公報）。しかし、このようなクラッド
層での電流オーバーフロー低減を試みても、埋め込み層
がＩｎＰの場合、活性層から埋め込み層を介した電流オ
ーバーフローが大きく、クラッド層の材料だけを変えて
も効果が小さいという問題があった。

【００２９】埋め込み層中の電流リークに対しては、埋
め込み層の中に、バンドギャップの大きなＧａＩｎＰ等
の材料の層を導入する試みがなされている（特開平３−
１７４７９３号公報）。しかし、ＩｎＰと比べてバンド
ギャップの大きなＧａＩｎＰを用いようとするとＩｎＰ
との格子不整号が大きくなり、転位の発生等が生じるた
めに問題があった。そこで、電子の障壁層としてｐ−型
領域内に、ＩｎＰと格子整合し、かつ電子親和力の小さ
いＡｌＩｎＡｓ等を用いることが試みられている。しか
し、この場合にもＩｎＰと格子整合するＡｌＩｎＡｓを
用いるとＩｎＰと比べて電子親和力の差が２００ｍｅＶ
程度しかなく、あまり大きな効果をえることができな
い。

【００３０】そこで、ＡｌＩｎＡｓ中のＡｌ組成を高め
ることでバンドギャップを大きくかつ電子親和力を小さ
くすることが試みられている（特開平３−１７４７９２
号公報）。しかし、この材料でＩｎＰとの間で電子障壁
を大きく取るためには格子歪が問題となってくる。ま
た、この材料で所定の特性を出そうとするとＡｌ組成が
高くなり酸化により材料の特性が安定しないという問題
もある。さらに、ＩｎＰ層中に格子歪のあるＡｌＩｎＡ
ｓ層を設けようとすると固相拡散のためにＡｌＩｎＡｓ
層の組成や格子歪が安定に制御できないという問題があ
った。一方、ＩｎＰにＡｌを加えて所定の特性を出すこ
とも考えられるが、この方法ではＡｌＩｎＡｓと同じ特
性を出すためにはより大きな格子不整が生じ、転位等の
ために良好な特性がえられなかった。

【００３１】このようにＩｎＰ系の半導体レーザ素子に
おいては、クラッド層中に電流オーバーフロー防止層を
設けても充分な効果が得られず、埋め込み層での電流リ
ークが駆動電圧を上げるに従って大きくなるという問題
があり、これらの問題は温度依存性が強いという面でも
大きな問題であった。

【００３２】そこで以下の実施例では、クラッド層に電
流オーバーフロー防止層を設けた埋め込み型の半導体レ
ーザ素子において、活性層から埋め込み層への電流リー
クを防止し、電流オーバーフローの少ない温度依存性の
小さな半導体レーザ素子を提供する。さらに、半導体レ
ーザ素子の光出力を上げるために駆動電流を大きくした
ときの埋め込み層での電流リークを低減し、駆動電流と
光出力との変換効率を安定にすることにより、特に温度
依存性の小さな半導体レーザ素子を提供する。

【００３３】上記課題を解決するために、本実施例の半
導体レーザ素子は以下のように形成されている。即ち、
第３の実施例の半導体レーザ素子においては、ｐ型クラ
ッド層中に電子親和力の小さな層を電子オーバーフロー
防止層として設ける。埋め込み層の中には、クラッド層
に設けた電子オーバーフロー防止層より電子親和力の小
さな電流阻止層を設ける。このとき、電子オーバーフロ
ー防止層はｐ−クラッド層の他の領域よりもバンドギャ
ップが大きくなるようにし、埋め込み層中の電流阻止層
は電子オーバーフロー防止層よりもバンドギャップが大
きくなるような材料を用いることが望ましい。例えばＩ
ｎＰをクラッド層に用いた場合には、ＩｎＰよりも電子
親和力の小さなＡｌＧａＩｎＡｓＰ層を電子オーバーフ
ロー防止層として用い、埋め込み層中の電流阻止層とし
てはより電子親和力の小さなＡｌＧａＩｎＡｓＰ層を用
いればよい。このとき、クラッド層中に設けたＡｌＧａ
ＩｎＡｓＰ層も、埋め込み層の中に設けたＡｌＧａｎＡ
ｓＰ層もＩｎＰに対して臨界膜厚以下の厚さとする。

【００３４】より具体的な構造を、図６に示す。ｎ−Ｉ
ｎＰ基板１０１上に、ｎ−ＩｎＰバッファー層１０２、
１．５μｍ帯に発光波長のピークを持つＧａＩｎＡｓ／
ＧａＩｎＡｓＰ量子井戸活性層１０３、バンドギャップ
１．４ｅＶでＩｎＰに略格子整合したｐ−Ａｌ_0.4Ｇａ
_0.05Ｉｎ_0.55Ａｓ_0.9Ｐ_0.1オーバーフロー防止層１０
４（厚さ０．１μｍ，キャリア濃度１．５×１０¹⁸ｃｍ
^-3）、及びｐ−ＩｎＰカバー層１１１（厚さ０．３μ
ｍ，キャリア濃度１．５×１０¹⁸ｃｍ^-3）が成長され、
これらを選択エッチングしてメサストライプが形成され
ている。

【００３５】メサストライプの側面には、ｐ−ＩｎＰ電
流ブロック層１０５（厚さ１μｍ，キャリア濃度０．８
×１０¹⁸ｃｍ^-3）、バンドギャップ１．４５ｅＶでＩｎ
Ｐに略格子整合したｐ−Ａｌ_0.5Ｉｎ_0.5Ａｓ電流ブロ
ック層１０６（厚さ０．１μｍ，キャリア濃度１×１０
¹⁸ｃｍ^-3）、ｎ−ＩｎＰ層１０７（厚さ０．０１μｍ，
キャリア濃度１×１０¹⁸ｃｍ^-3）、及びｎ−ＩｎＰブロ
ック層１０８（厚さ１．５μｍ，キャリア濃度１．５×
１０¹⁸ｃｍ^-3）が埋め込み成長されている。

【００３６】そして、カバー層１１１及びブロック層１
０８の上に、ｐ型ＩｎＰクラッド層１１０（厚さ２μ
ｍ，キャリア濃度１．５×１０¹⁸ｃｍ^-3）及びＧａＩｎ
ＡｓＰコンタクト層１０９（キャリア濃度６×１０¹⁸ｃ
ｍ^-3）が成長されている。

【００３７】本実施例においては、オーバーフロー防止
層１０４をＡＩ_0.4Ｇａ_0.05Ｉｎ_0.45Ａｓ_0.9Ｐ_0.1と
した。このため、バンドギャップは約１．４ｅＶであ
り、ＩｎＰの電子親和力の差で電子のオーバーフローを
抑制する効果がある。さらに、埋め込み層中により電子
親和力の小さいＡｌ_0.5Ｉｎ_0.5Ａｓ層１０６を設けて
いるので、ｐ−Ａｌ_0.4Ｇａ_0.05Ｉｎ_0.5Ａｓ_0.9Ｐ
_0.1オーバーフロー防止層１０４とｐ−ＩｎＰクラッド
層１１０の間のバンド不連続による活性層１０３周辺外
側の埋め込み層１０５，１０６，１０７，１０８への電
子のリークを防止することができる。

【００３８】従って、本実施例の半導体レーザ素子にお
いては、電流オーバーフロー防止層１０４が有効に働
き、ｐ−Ａｌ_0.5Ｉｎ_0.5Ａｓ電流ブロック層１０６を
含まない半導体レーザ素子の最高発振温度１４０℃に対
して、最高発振温度１８０℃と温度特性を改善すること
ができた。また、ｐ−Ａｌ_0.4Ｇａ_0.05Ｉｎ_0.55Ａｓ
_0.9Ｐ_0.1オーバーフロー防止層１０４，ｐ−Ａｌ_0.5
Ｉｎ_0.5Ａｓ電流ブロック層１０６の表面にｐ−ＩｎＰ
カバー層１１１，ｎ−ＩｎＰ層１０７がそれぞれ設けら
れているので、Ａｌを含む層の表面がプロセス途中で空
気に触れることがなく酸化の影響を受けずに済むので、
しきい値電流も３ｍＡ程度の良好なデバイスが得られ
た。

【００３９】また、第４の実施例の半導体レーザ素子に
おいては、埋め込み層の中に活性層よりもバンドギャッ
プが大きく電子親和力の異なる層を複数設ける。そのう
ち少なくとも３層以上の層が同一の導伝型の層の中に形
成されている。例えばＩｎＰを埋め込み層とした場合
に、間にＩｎＰの層を挟んでＡｌＩｎＡｓＰ層をｐ領域
内に２層以上設けると、ＩｎＰの層を含めて３層以上の
層がｐ型領域内に形成されることになる。この場合、Ａ
ｌＧａＩｎＡｓＰ層はトータルの膜厚でＩｎＰに対して
臨界膜厚以下とする。

【００４０】より具体的な構成を図７に示す。ｐ型Ｉｎ
Ｐ基板２０１上に、Ｚｎ添加の厚さ２μｍのＩｎＰバッ
ファ層２０２、厚さ０．１μｍのＧａＩｎＡｓＰ活性層
２０３、厚さ０．１μｍのＧａＩｎＡｓＰ光ガイド層２
０４を、順次積層する。次いで、表面から深さ約３．５
μｍまでエッチングしてメサ構造を形成し、このメサ構
造の側面を、ｎ−ＩｎＰ埋め込み層２０５、１０層の繰
り返しを有するｐ−ＩｎＰ／ｐ−ＡｌＩｎＡｓヘテロバ
リア電流阻止層２０６、ｐ−ＩｎＰ埋め込み層２０７で
埋め込む。そして、これらの上にｎ−ＩｎＰクラッド層
２０８、ｎ−ＧａＩｎＡｓコンタクト層２０９を形成し
ている。

【００４１】ｐ−ＩｎＰ／Ｐ−ＡｌＩｎＡｓヘテロバリ
ア電流阻止層２０６中にはＩｎＰと格子整合するｐ−Ａ
ｌＩｎＡｓ層の多層構造が形成されている。このため、
ｐ−ＩｎＰ／Ｐ−ＡｌＩｎＡｓヘテロバリア電流阻止層
２０６を通過する電子は何度もＩｎＰとＡｌＩｎＡｓの
伝導帯障壁を越える必要があり、ｎ領域からｐ領域に抜
ける電子の数が激減する。

【００４２】従って、埋め込み層での電流の漏れがなく
なり、光出力が大幅に向上すると共に、注入電流と光出
力との線形性が改善される。ちなみに、５０℃，駆動電
流Ｉth＋２００ｍＡの条件で、ＡｌＩｎＡｓが一層の時
のスロープ効率が０．１であったものが、ＡｌＩｎＡｓ
を十層とすることで０．１８まで上昇させることができ
た。ここで、ｐ−ＩｎＰ／Ｐ−ＡｌＩｎＡｓヘテロバリ
ア電流阻止層２０６内のＡｌＩｎＡｓはＩｎＰに格子整
合しているので、１ｎｍ〜数μｍの範囲でどのような厚
さにしてもよい。但し、本実施例では１０層のＡｌＩｎ
Ａｓを設けたので、埋め込み層のメサの深さとの関係で
０．５μｍ以下にすることが適当であった。

【００４３】また、第５の実施例の半導体レーザ素子に
おいては、埋め込み層中のヘテロ接合の周期は電子或い
は正孔の透過に対して反射共鳴条件を満たす膜厚にと
る。この際、エネルギー当たりの電子数或いは正孔数の
高いエネルギーに合わせてヘテロ接合の周期を選ぶ。

【００４４】この実施例は、第４の実施例とほぼ同様で
あるが、ｐ−ＩｎＰ／Ｐ−ＡｌＩｎＡｓヘテロバリア電
流阻止層２０６のＡｌＩｎＡｓ／ＩｎＰの周期を電子の
反射共鳴条件である約３．５，５．８，８．１，１０．
５，１２．８，１５．１ｎｍ、等に選んだ。このため、
電流リークを一層低減することができ、温度依存性を小
さくすることができた。ｐ−ＩｎＰ／Ｐ−ＡｌＩｎＡｓ
ヘテロバリア電流阻止層２０６を含まない同様の構造の
素子のレーザ発振温度が１３０℃であるのに対し、本実
施例のレーザ素子の場合、１８０℃までレーザ発振が可
能になった。

【００４５】また、第６の実施例の半導体レーザ素子に
おいては、埋め込み層の中にＩｎＰよりも電気親和力の
小さなＡｌ_xＧａ_yｌｎ_1-x-yＡｓ_zＰ_1-z層が設けら
れている。Ａｌ_xＧａ_yＩｎ_1-x-yＡｓ_zＰ_1-z層の厚
さは、ＩｎＰとの格子不整号に対して臨界膜厚以下とす
る。Ａｌ_xＧａ_yｌｎ_1-x-yＡｓ_zＰ_1-z層は、ｐ型或
いは半絶縁性の導伝型とする。また、Ｐの組成は５％以
上とする。ここで、ｙ＝０としてもよい。

【００４６】より具体的な構成を図８に示す。ｎ型Ｉｎ
Ｐ基板３０１上に、厚さ２μｍのｎ型ＩｎＰクラッド層
３０２、１．３μｍ帯で発振するＧａＩｎＡｓＰ／Ｇａ
ＩｎＡｓＰＭＱＷ活性層３０３、厚さ０．１μｍのＧａ
ＩｎＡｓＰ光ガイド層３０４、厚さ０．１５μｍのｐ型
ＩｎＰカバー層３０５が積層されている。そして、ｎ型
ＩｎＰクラッド層３０２の上部より上層が幅約１．５μ
ｍのメサ構造になっており、その両側が厚さ０．１μｍ
のｎ−ＩｎＰ層３０８、厚さ１．５μｍのＦｅを添加し
た半絶縁性のＩｎＰ層３０６、厚さ１０ｎｍのｐ−Ａｌ
_0.6Ｉｎ_0.4Ａｓ_0.9Ｐ_0.1層３０７、キャリア濃度２
×１０¹⁸ｃｍ^-3のｎ型ＩｎＰ電流阻止層３０９で埋め込
まれている。さらにその上部には、ｐ型ＩｎＰクラッド
層３１０及び厚さ１μｍのＧａＩｎＡｓコンタクト層３
１１が形成されている。

【００４７】本実施例に用いたｐ−Ａｌ_0.6Ｉｎ_0.4Ａ
ｓ_0.9Ｐ_0.1層３０７はバンドギャップが約１．８ｅＶ
あり、電流の閉じ込めに対しては充分な効果があり、厚
さが１０ｎｍと臨界膜厚以下なので転位の発生もない。
このウェハーを用いて共振器長２５０μｍのレーザを作
製したところ、最大出力は約１００ｍＷであった。Ａｌ
ＩｎＡｓＰ層３０７を含まない場合には最大出力は約５
０ｍＷであり、大幅な特性の改善をすることができた。
また、しきい値電流は約５ｍＡと殆ど差がなかった。一
方、温度依存性も小さくなり、量子効率の温度依存性が
従来のη（７５Ｃ）／η（２５Ｃ）〜０．７からη（７
５Ｃ）／η（２５Ｃ）〜０．８０と向上した。さらに、
ＡｌＩｎＡｓＰ層３０７の中にはＰが約１０％含まれて
いる。このため、１０ｎｍの薄い層においてもＰの固相
拡散の影響を殆ど受けることがなく、安定な特性を実現
することができた。

【００４８】なお、第３〜第５の実施例における結晶成
長はＭＯＣＶＤ法，ＭＯクロライド法或いはＣＢＥ法で
行った。液相成長でＡｌＩｎＡｓ／ＩｎＰの界面を形成
するとメルトバックのために良好な界面を形成すること
が難しい、ＭＢＥ法ではＰの蒸発のためにやはり界面の
形成が難しい等の問題があったが、上記３つの結晶成長
方法では良好に結晶成長を行うことができた。また、Ｐ
ＢＨタイプのレーザを実施例として説明したが、本発明
はＢＨタイプ，ＳＡ−ＣＭタイプ，ＤＣ−ＰＢＨタイプ
等のレーザをはじめ、各種の埋め込みレーザにも応用可
能である。実施例では共振器が基板と平行方向にあるレ
ーザについて述べたが、本発明は面発光素子等に対して
も適用可能である。また、ＩｎＰ基板上の例を挙げた
が、基板はＧａＡｓ，Ｓｉ等でもよい。また、第３〜第
５の実施例についてはＡｌＧａＡｓ／ＡｌＧａＩｎＰ
系、ＩＩ−ＶＩ族系等種々の材料系に対して適用可能で
ある。また、第５の実施例では電子に対するトラップの
効果について述べたが、正孔についても適用可能であ
る。その他、本発明の要旨を逸脱しない範囲で、種々の
変形が可能である。

【００４９】

【発明の効果】以上詳述したように本発明によれば、メ
サストライプにおける活性層の幅をその上下の層の幅よ
りも大きくし、埋込み層の成長により活性層の上下の層
がつながるのを防止することができる。従って、従来問
題であった活性層側面を流れるリーク電流を抑制するこ
とができ、十分な低しきい値電流動作と高光出力動作可
能な半導体レーザを実現することができる。

【図面の簡単な説明】

【図１】第１の実施例に係わる半導体レーザの概略構成
を示す断面図。

【図２】第１の実施例の半導体レーザの製造工程を示す
断面図。

【図３】第２の実施例に係わる半導体レーザの概略構成
を示す構造断面図。

【図４】従来の埋め込み型半導体レーザの概略構成を示
す断面図。

【図５】従来構造の場合の活性層側面のマストランスポ
ートの様子を示す模式図。

【図６】第３の実施例に係わる半導体レーザの概略構成
を示す断面図。

【図７】第４の実施例に係わる半導体レーザの概略構成
を示す断面図。

【図８】第６の実施例に係わる半導体レーザの概略構成
を示す断面図。

【符号の説明】１…ｎ型ＩｎＰ基板、２…ｎ型ＩｎＰバッファ層、３…ノンドープＧａＩｎＡｓＰ活性層、４…ｐ型ＩｎＰキャップ層、５…ｐ型ＩｎＰブロック層、６…ｎ型ＩｎＰブロック層、７…ｐ型ＩｎＰクラッド層、８…ｐ型ＧａＩｎＡｓコンタクト層、９…ｐ側電極、１０…ｎ側電極、１１…ＳｉＯ₂膜、１２…ｎ型ＧａＩｎＡｓＰ層。

───────────────────────────────────────────────────── フロントページの続き (72)発明者古山英人神奈川県川崎市幸区小向東芝町１番地株式会社東芝総合研究所内

Claims

【特許請求の範囲】

【請求項１】半導体基板上に形成された活性層を含む半
導体多層膜を所定幅にてストライプ状に加工してなるメ
サストライプ部と、このメサストライプ部の側面を埋め
込んで形成された電流ブロック層とを具備し、前記メサ
ストライプ部のうち活性層となる半導体層の幅が該活性
層に隣接する半導体層の幅よりも広いことを特徴とする
半導体レーザ。
【請求項２】半導体基板上に活性層を含む半導体多層膜
を成長形成する工程と、前記半導体多層膜を選択エッチ
ングし、前記活性層となる半導体層の幅が隣接する半導
体層の幅よりも広くなるようにメサストライプ部を形成
する工程と、前記メサストライプ部の側面に電流ブロッ
ク機能を有する半導体層を埋め込み成長する工程とを含
むことを特徴とする半導体レーザの製造方法。