[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5178899B2 - 多層基板 - Google Patents

多層基板 Download PDF

Info

Publication number
JP5178899B2
JP5178899B2 JP2011233277A JP2011233277A JP5178899B2 JP 5178899 B2 JP5178899 B2 JP 5178899B2 JP 2011233277 A JP2011233277 A JP 2011233277A JP 2011233277 A JP2011233277 A JP 2011233277A JP 5178899 B2 JP5178899 B2 JP 5178899B2
Authority
JP
Japan
Prior art keywords
signal
wiring
core
signal wiring
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011233277A
Other languages
English (en)
Other versions
JP2013012699A (ja
Inventor
哲夫 佐治
豪紀 西村
直之 田坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2011233277A priority Critical patent/JP5178899B2/ja
Priority to US13/331,306 priority patent/US8735732B2/en
Publication of JP2013012699A publication Critical patent/JP2013012699A/ja
Application granted granted Critical
Publication of JP5178899B2 publication Critical patent/JP5178899B2/ja
Priority to US14/106,517 priority patent/US9107305B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/213—Frequency-selective devices, e.g. filters combining or separating two or more different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0046—Printed inductances with a conductive path having a bridge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Waveguides (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本発明は多層基板に関する。
携帯電話等の通信機器のマルチバンド化が進展している。マルチバンド化に伴い、例えば１台の携帯電話端末には複数のフィルタ、分波器、又はアンプ等の高周波信号に対応した高周波デバイスが搭載されることがある。このような携帯電話端末の小型化のためには、高周波デバイスを集積化した、小型のモジュールが要求されている。
小型のモジュールを実現するために、複数の絶縁層と複数の導体層とを積層した多層基板を用いることがある。導体層に含まれる信号配線のインピーダンスは、例えば導体層間の距離、絶縁層の誘電率等により定まる。例えば特許文献１には、誘電体のコアと、信号層と外層との間に設けられ、一部が開口されたＧＮＤ層と、信号層と同じ層に設けられたＧＮＤ層と、を有する発明が記載されている。この発明の場合、外層とＧＮＤ層との間の距離により、インピーダンスが定まる。また特許文献２には、電子部品を内蔵する金属のコアを有し、このコアの開口部に電子部品を収納した多層基板の発明が記載されている。
特開２００７−１８９１５２号公報 特開２００９−８１４２３号公報
しかしながら、特許文献１記載の発明では、ＧＮＤ層の開口部を通じて、信号層と外層との間で信号の干渉が生じることがある。特許文献２記載の発明では、多層基板の薄型化と、信号線路における所望の特性インピーダンスの確保との両立が難しい可能性がある。本発明は上記課題に鑑み、信号の干渉を抑制し、かつ薄型化及び所望の特性インピーダンスを得ることが可能な多層基板を提供することを目的とする。
本発明は、複数の絶縁層と複数の導体層とを積層した多層基板であって、前記複数の導体層のうち最も厚く、接地配線として機能するコアと、前記複数の導体層に含まれ、前記複数の絶縁層に含まれる第１絶縁層を介して前記コアに隣接する、高周波信号を流すための第１信号配線と、前記複数の導体層に含まれ、前記第１信号配線を挟んで、前記コアとは反対側に設けられた、前記コアとは別の第１接地配線と、を具備し、前記コアの前記第１信号配線と対向する領域に、凹部が設けられている多層基板である。本発明によれば、信号の干渉を抑制し、かつ薄型化及び所望の特性インピーダンスを得ることが可能な多層基板を提供することができる。
上記構成において、前記コアは、電子部品の少なくとも一部を収納する構成とすることができる。
上記構成において、前記複数の導体層に含まれ、前記第１信号配線を挟んで、前記コアとは反対側に設けられた、前記コアとは別の第１接地配線を具備する構成とすることができる。
上記構成において、前記第１接地配線は、前記複数の絶縁層に含まれ前記第１絶縁層とは別の第２絶縁層を介して前記第１信号配線と隣接する構成とすることができる。この構成によれば、所望の特性インピーダンスを容易に得ることができる。
上記構成において、前記複数の導体層のうち前記第１信号配線と同じ平面に位置する導体層に含まれ、前記第１信号配線の両側に位置する第２接地配線を具備する構成とすることができる。この構成によれば、信号の干渉を効果的に抑制することができる。
上記構成において、前記第２接地配線と前記第１信号配線との距離は、前記複数の絶縁層と前記複数の導体層との積層方向に前記第１信号配線を前記コアに投影した投影領域と、前記凹部の側面との距離以上である構成とすることができる。この構成によれば、所望の特性インピーダンスを容易に得ることができる。
上記構成において、前記複数の導体層に含まれ、前記コアを挟んで、前記第１信号配線とは反対側に設けられた、前記第１信号配線とは別の第２信号配線を具備する構成とすることができる。この構成によれば、信号の干渉を抑制することができる。
上記構成において、前記高周波信号をフィルタリングするフィルタと、前記高周波信号を増幅する集積回路と、を具備し、前記コア及び前記第１信号配線が形成する伝送線路は、前記フィルタと前記集積回路との間を接続する構成とすることができる。この構成によれば、高周波信号の損失を効果的に低減することができる。
上記構成において、前記高周波信号が入力及び出力する複数のデュプレクサを具備し、前記コア及び前記第１配線が形成する伝送線路は、前記複数のデュプレクサと接続されている構成とすることができる。この構成によれば、高周波信号の損失を効果的に低減することができる。
上記構成において、前記第１信号配線は、スパイラルインダクタである構成とすることができる。この構成によれば、所望のインダクタンス値を得ることができる。
上記構成において、前記コアを挟んで前記第１信号配線と反対側に設けられた、高周波信号を流すための第３信号配線を具備し、前記コアの前記第３信号配線と対向する領域には、別の凹部が設けられている構成とすることができる。
上記構成において、前記コアは、第１金属板と、開口部を有する第２金属板とを貼り合わせて形成されている構成とすることができる。
本発明によれば、信号の干渉を抑制し、かつ薄型化及び所望の特性インピーダンスを得ることが可能な多層基板を提供することができる。
図１（ａ）は、比較例１に係る多層基板を例示する断面図であり、図１（ｂ）は比較例２に係る多層基板を例示する断面図である。 図２は、実施例１に係る多層基板を例示する断面図である。 図３は、実施例１に係る多層基板の特性インピーダンスの計算結果を示す図である。 図４（ａ）は、実施例１の第１の変形例に係る多層基板を例示する断面図である。図４（ｂ）は、実施例１の第２の変形例に係る多層基板を例示する断面図である。 図５は、実施例２に係る多層基板を用いたモジュールを例示するブロック図である。 図６は、実施例２に係る多層基板を例示する斜視図である。 図７（ａ）は、実施例２に係る多層基板を例示する上面図である。図７（ｂ）は、実施例２に係る多層基板を例示する断面図である。 図８（ａ）は、実施例３に係る多層基板を例示する上面図である。図８（ｂ）は、実施例３に係る多層基板を例示する断面図である。 図９（ａ）は、実施例４に係る多層基板を例示する断面図である。図９（ｂ）は、実施例４に係る多層基板のコアを例示する断面図である。
実施例の説明の前に、比較例について説明する。比較例１及び比較例２は、金属からなるコアを用いる例である。図１（ａ）は、比較例１に係る多層基板を例示する平面図である。
図１（ａ）に示すように、比較例１に係る多層基板１００Ｒは、コア１１０、導体層１１２〜１１８、絶縁層１２０〜１２６、及び電子部品１３０を備える。導体層１１２は多層基板１００Ｒの上面に位置する。絶縁層１２０は、導体層１１２の下に設けられている。導体層１１４は、絶縁層１２０の下に設けられている。絶縁層１２２は、導体層１１４の下層に設けられている。コア１１０は、絶縁層１２２の下側に設けられている。コア１１０には孔部１１１が設けられている。電子部品１３０は、孔部１１１に収納されている。なお、電子部品１３０の全体、又は一部が孔部１１１に収納されればよい。つまり、電子部品１３０の少なくとも一部が孔部１１１に収納されればよい。以下同様である。コア１１０の両側（図中の左右側）は例えば空洞、又は絶縁層であるが、奥にはコア１１０が位置する（図中の格子斜線の領域）。絶縁層１２４は、コア１１０の下に設けられている。導体層１１６は、絶縁層１２４の下に設けられている。絶縁層１２６は、導体層１１６の下に設けられている。導体層１１８は、絶縁層１２６の下に設けられ、多層基板１００Ｒの下面に位置する。このように、多層基板１００Ｒは、コア１１０を含む複数の導体層と、複数の絶縁層とが積層された多層基板である。
コア１１０、及び導体層１１２〜１１８は、例えば銅（Ｃｕ）等の金属からなる。絶縁層１２０〜１２６は、例えばガラスエポキシ樹脂等の樹脂、又は樹脂以外の絶縁体からなる。電子部品１３０は、例えばフィルタ、キャパシタ又はインダクタ等の受動部品でもよいし、トランジスタ等の能動部品でもよい。コア１１０の厚さは、例えば電子部品１３０の厚さ以上である。
導体層１１４は、高周波信号を伝送する信号配線、及び接地配線等を含む。コア１１０及び導体層１１２は、接地配線として利用される。導体層１１６及び導体層１１８は、例えば高周波信号以外の信号を伝送する信号配線、又は接地配線等として利用される。なお、高周波信号とは例えばマイクロ波である。高周波信号は、例えばＷ−ＣＤＭＡ（Wideband Code Division Multiple Access）方式に対応するＧＨｚ帯の周波数、又はＧＳＭ（登録商標、Global System for Mobile Communications）方式に対応する数百ＭＨｚの周波数を有するＲＦ（Radio Frequency）信号等を含むものである。高周波信号以外の信号とは、例えば数Ｈｚ〜数十MＨｚ程度の周波数を有する信号、又は直流信号等である。
コア１１０が接地配線として機能するため、導体層１１４と、導体層１１６及び導体層１１８との間における信号の干渉が抑制される。また、コア１１０は電子部品１３０をノイズから遮断するシールドとして機能する。コア１１０は、導体層１１２〜１１８の各々より厚い。コア１１０が金属からなり、かつ大きな厚さを有するため、例えばコアが絶縁体からなる場合と比較して、多層基板１００Ｒの強度は高まる。また、コア１１０は良好な放熱性を有するため、電子部品１３０から生じる熱は効果的に外部へと放出される。このように金属のコアを用いることにより、信号の干渉を抑制し、かつ高い強度及び放熱性を得ることができる。
また、コア１１０、導体層１１２及び導体層１１４は、伝送線路の一種であるストリップラインを形成することがある。図１（ｂ）はストリップラインを有する多層基板を例示する断面図である。
図１（ｂ）に示すように、多層基板２００Ｒの導体層１１４は、信号配線１１４ａ、接地配線１１４ｂ及び接地配線１１４ｃを含む。接地配線１１４ｂ及び接地配線１１４ｃは、信号配線１１４ａの両側に、信号配線１１４ａと離間して配置されている。信号配線１１４ａと接地配線１１４ｂ及び接地配線１１４ｃとの間には絶縁層１２０と同じ絶縁体からなる絶縁層が設けられている。コア１１０、導体層１１２及び導体層１１４は、ストリップラインを形成し、所定の特性インピーダンスが得られる。このとき、信号配線１１４ａは、高周波信号を流すための配線として機能する。また、厳密にはコア１１０、導体層１１２及び導体層１１４には、リターン電流が流れる。
ストリップラインの特性インピーダンスは、ストリップラインを形成する各層の寸法、及び絶縁層の誘電率等により定まる。寸法とは、絶縁層１２０の厚さｔ１、絶縁層１２２の厚さｔ２、信号配線１１４ａの線幅ｗ等である。なお、厚さｔ１は、導体層１１２と導体層１１４との距離に等しい。また、厚さｔ２は、導体層１１４とコア１１０との距離に等しい。厚さｔ１又はｔ２が小さい、又は線幅ｗが大きい場合、特性インピーダンスは低下する。厚さｔ１又はｔ２が大きい、又は線幅ｗが小さい場合、特性インピーダンスは増加する。
多層基板は、例えば携帯電話等に搭載される。携帯電話の小型化のために、多層基板１００Ｒ及び多層基板２００Ｒのような多層基板には薄型化が要求される。薄型化のためには、厚さｔ１及びｔ２を小さくすればよい。しかし、厚さｔ１及びｔ２が小さくなると、特性インピーダンスが低下する。特性インピーダンスを例えば５０Ωのような所望の値に維持するためには、信号配線１１４ａの線幅ｗを小さくすればよい。また特性インピーダンスには、導体間の距離が影響する。従って、信号配線１１４ａと接地配線１１４ｂ間の距離Ｌ１、信号配線１１４ａと接地配線１１４ｃ間の距離Ｌ２も、特性インピーダンスに影響することがある。距離Ｌ１及びＬ２が小さい場合、特性インピーダンスは低下する。特性インピーダンスの増加のためには、接地配線１１４ｂ及び接地配線１１４ｃの特性インピーダンスへの寄与を小さくすることが好ましい。従って、距離Ｌ１及び距離Ｌ２は、例えば線幅ｗの２倍である２ｗ以上とすることが好ましい。
上記のように、線幅ｗを小さくすることで特性インピーダンスを所望の値とすることができる。しかしながら、線幅ｗが小さすぎる場合、良好な信号配線１１４ａの製造が困難な場合がある。例えば厚さｔ１及びｔ２が２５μｍ、絶縁層１２０及び絶縁層１２２各々の誘電率が３．４である樹脂からなり、コア１１０及び各導体層が銅からなる場合、線幅ｗを１７μｍとすることで、特性インピーダンスは５０Ωとなる。しかしながら、ｗ＝１７μｍのような細い信号配線１１４ａは、製造が困難であることがある。その一方で、例えばｗ＝３０μｍのような、製造可能な信号配線１１４ａを採用した場合、特性インピーダンスは４０Ωであり、所望の値から外れる。
このように、金属のコアを用いた場合、多層基板の薄型化と所望の特性インピーダンスの確保との両立が困難な場合がある。次に、図面を用いて、本発明の実施例について説明する。
図２は、実施例１に係る多層基板を例示する断面図である。図１（ａ）及び図１（ｂ）に示した構成と同じ構成については、説明を省略する。
図２に示すように、実施例１に係る多層基板１００は、コア１０、導体層１２〜１８、絶縁層２０〜２６、及び電子部品３０を備える。多層基板１００は、コア１０を含む複数の導体層と、複数の絶縁層２０〜２６とが積層された多層基板である。
コア１０は、積層された複数の導体層のうち、もっとも厚い。導体層１４は、絶縁層２２（第１絶縁層）を介してコア１０と隣接し、信号配線１４ａ（第１信号配線）、接地配線１４ｂ及び接地配線１４ｃ（第２接地配線）を含む。接地配線１４ｂ及び接地配線１４ｃは、信号配線１４ａと同じ平面に位置する導体層である。信号配線１４ａは、高周波信号を流すための配線である。コア１０の孔部１１には電子部品３０が収納されている。コア１０の、信号配線１４ａと対向する領域には、凹部１０ａが形成されている。
導体層１２は、信号配線１４ａを挟んで、コア１０と反対側に設けられており、絶縁層２０（第２絶縁層）を介して信号配線１４ａと隣接する接地配線である（第１接地配線）。導体層１６及び導体層１８は、コア１０を挟んで、信号配線１４ａとは反対側に位置する。導体層１６及び導体層１８は、高周波信号以外の信号を流すための配線を含む（第２信号配線）。
コア１０の、信号配線１４ａと対向する領域には、凹部１０ａが形成されている。凹部１０ａ上における絶縁層２２の厚さｔ３、言い換えれば信号配線１４ａと凹部１０ａの底面との距離は、図１（ｂ）における絶縁層１２２の厚さｔ２より大きい。コア１０、導体層１２及び導体層１４、並びに絶縁層２０及び絶縁層２２は、ストリップラインを形成する。上記のように、絶縁層の厚さが大きくなることにより、特性インピーダンスは増大する。凹部１０ａを設けたことにより、凹部１０ａと信号配線１４ａとの間における、絶縁層２２の厚さｔ３は大きくなる。従って、実施例１によれば、特性インピーダンスは増大する。厚さｔ１及びｔ３を変更することにより、容易に特性インピーダンスを所望の値とすることができる。このように、多層基板１００の薄型化を図り、かつ線幅ｗを製造可能な大きさとした場合でも、凹部１０ａを形成することで特性インピーダンスを大きくすることができる。この結果、薄型化と所望の特性インピーダンスの確保とを両立することができる。また、金属からなるコア１０が、信号配線１４ａと、導体層１６及び導体層１８との間に位置する。従って、信号配線１４ａを流れる信号と、導体層１６及び導体層１８を流れる信号との干渉は抑制される。
特性インピーダンスの確保を効果的に行うために、接地配線１４ｂ及び接地配線１４ｃの、特性インピーダンスへの影響を低減することが好ましい。従って、距離Ｌ１及びＬ２が大きいことが好ましい。距離Ｌ１及びＬ２は、例えば線幅ｗの２倍である２ｗとしてもよいし、２ｗ以上でもよい。また、コア１０の凹部１０ａ以外の領域からの、特性インピーダンスへの影響を低減することが好ましい。従って、図３に円で囲んだ、積層方向に信号配線１４ａのコアに投影した投影領域Ｒと、凹部１０ａの側面との距離Ｌ３及びＬ４が大きいことが好ましい。距離Ｌ３及びＬ４は、例えば２ｗ以上とする。
次に特性インピーダンスの計算について説明する。図２に示した多層基板１００をサンプルとし、厚さｔ３を変化させて、特性インピーダンスの計算を行った。計算に用いた条件は以下のものである。
絶縁層２０の厚さｔ１：２５μｍ
コア１０の厚さｔ４：１５０μｍ
信号配線１４ａの線幅ｗ：３０μｍ
距離Ｌ１、Ｌ２、Ｌ３、Ｌ４：６０μｍ
絶縁層２０〜２６各々の誘電率：３．４
コア１０、導体層１２〜１８の材質：銅
図３は、実施例１に係る多層基板の特性インピーダンスの計算結果を示す図である。横軸は厚さｔ３、縦軸は特性インピーダンスをそれぞれ表す。
図３に示すように、厚さｔ３が大きくなるに伴い、特性インピーダンスは増大する。ｔ３＝６０μｍ付近において、特性インピーダンスは５０Ωとなる。また、ｔ３＝１００μｍ付近において、特性インピーダンスは５５Ωに近づく。このようにｔ３を、例えば３７．５〜７５μｍ（厚さｔ１の１．５〜３倍）程度とすることで、所望の特性インピーダンスを得ることができる。
また例えば上記の条件のように、凹部１０ａを設けた場合でも、コア１０の厚さは１２０μｍ程度の大きさを有する。従って、放熱性、及び強度は高く維持される。凹部１０ａは、例えばコア１０の凹部１０ａを形成する領域以外の領域にレジストを設けた後、ハーフエッチング処理を行うことで形成される。
次に、実施例１の変形例について説明する。図４（ａ）は、実施例１の第１の変形例に係る多層基板を例示する断面図である。
図４（ａ）に示すように、多層基板１００ａでは、信号配線１４ａと接地配線１４ｂとの距離Ｌ１及び信号配線１４ａと接地配線１４ｃとの距離Ｌ２が、距離Ｌ３及びＬ４よりも大きい。このため、接地配線１４ｂ及び接地配線１４ｃの、特性インピーダンスへの影響を低減することができる。この結果、所望の特性インピーダンスを容易に得ることができる。なお、信号配線１４ａの両側には、接地配線１４ｂ及び接地配線１４ｃが設けられるとしたが、例えば高周波信号以外の信号を流すための信号配線が設けられてもよい。このように、導体層１４は、信号配線１４ａ以外の配線を含んでもよい。なお、距離Ｌ１及びＬ２を大きくすることで、信号の干渉を抑制することができる。
図４（ｂ）は、実施例１の第２の変形例に係る多層基板を例示する断面図である。図４（ｂ）に示すように、多層基板１００ｂは、導体層１２及び絶縁層２０を有しない。言い換えれば、導体層１４が多層基板１００ｂの上面に位置する。多層基板１００ｂにおいては、信号配線１４ａ、接地配線１４ｂ及び接地配線１４ｃ、並びにコア１０により、伝送線路の一種であるマイクロストリップラインを形成する。コア１０には凹部１０ａが設けられている。従って、実施例１と同様に、マイクロストリップラインのインピーダンスを所望の値とすることができる。
実施例２は、モジュール基板の例である。図５は、実施例２に係る多層基板を例示するブロック図である。
図５に示すように、多層基板２００は、デュプレクサ４０ａ〜４０ｆ、フィルタ回路５０、ＩＣ（Integrated Circuit：集積回路）６０、パワーアンプ６４ａ〜６４ｃ、及びスイッチ７０〜７４を備える。多層基板２００はＲＦモジュール２１０に用いられるモジュール基板である。デュプレクサ４０ａは、受信フィルタ４２、送信フィルタ４４、整合回路４６及び整合回路４８とを含む。受信フィルタ４２が備える平衡出力端子は、整合回路４６と接続されている。送信フィルタ４４が備える不平衡入力端子は、整合回路４８と接続されている。デュプレクサ４０ｂ〜４０ｆの各々も、デュプレクサ４０ａと同様の構成を有する。フィルタ回路５０は、フィルタ５２と整合回路５４とを含む。フィルタ５２が備える平衡出力端子は、整合回路５４と接続されている。ＩＣ６０は、ＶＧＡ（Variable Gain Amplifier：可変利得アンプ）６２ａ〜６２ｊを含む。ＩＣ６０は、信号の周波数の変換を行う、ダイレクトコンバータとして機能する。
スイッチ７０は、アンテナ２０２、デュプレクサ４０ａ〜４０ｆ、フィルタ回路５０、スイッチ７２及びスイッチ７４に接続されている。受信フィルタ４２が備える入力端子、及び送信フィルタ４４が備える出力端子はスイッチ７０を介してアンテナ２０２に接続されている。デュプレクサ４０ａの平衡出力端子、つまり整合回路４６の平衡出力端子は、ＶＧＡ６２ａの入力端子に接続されている。デュプレクサ４０ａの不平衡入力端子、つまり整合回路４８の不平衡入力端子はパワーアンプ６４ａの出力端子に接続されている。
デュプレクサ４０ｂの平衡出力端子はＶＧＡ６２ｂの入力端子に接続されている。デュプレクサ４０ｂの不平衡入力端子はスイッチ７２に接続されている。デュプレクサ４０ｃの平衡出力端子はＶＧＡ６２ｃの入力端子に接続されている。デュプレクサ４０ｃの不平衡入力端子はスイッチ７２に接続されている。フィルタ回路５０の平衡出力端子、つまり整合回路５４の平衡出力端子は、ＶＧＡ６２ｄの入力端子に接続されている。デュプレクサ４０ｄの平衡出力端子はＶＧＡ６２ｅの入力端子に接続されている。デュプレクサ４０ｄの不平衡入力端子はスイッチ７４に接続されている。デュプレクサ４０ｅの平衡出力端子はＶＧＡ６２ｆの入力端子に接続されている。デュプレクサ４０ｅの不平衡入力端子はスイッチ７４に接続されている。デュプレクサ４０ｆの平衡出力端子はＶＧＡ６２ｇの入力端子に接続されている。デュプレクサ４０ｆの不平衡入力端子はスイッチ７４に接続されている。
パワーアンプ６４ａの入力端子は、ＶＧＡ６２ｈの出力端子に接続されている。スイッチ７２は、パワーアンプ６４ｂの出力端子に接続されている。パワーアンプ６４ｂの入力端子は、ＶＧＡ６２ｉの出力端子に接続されている。スイッチ７４は、パワーアンプ６４ｃの出力端子に接続されている。パワーアンプ６４ｃの入力端子は、ＶＧＡ６２ｊの出力端子に接続されている。
アンテナ２０２は、高周波信号等の信号を受信又は送信する。デュプレクサ４０ａ〜４０ｆは、例えば異なるバンドに対応している。通信方式及びバンドに応じて、スイッチ７０は、デュプレクサ４０ａ〜４０ｆ、フィルタ回路５０、スイッチ７２及びスイッチ７４のいずれかを選択して、アンテナ２０２と接続することができる。スイッチ７２は、デュプレクサ４０ｂ及びデュプレクサ４０ｃ、並びにスイッチ７０のいずれかを選択して、パワーアンプ６４ｂと接続することができる。スイッチ７４は、デュプレクサ４０ｄ〜４０ｆ及びスイッチ７０のいずれかを選択して、パワーアンプ６４ｃと接続することができる。
デュプレクサ４０ａとアンテナ２０２とが接続された場合について説明する。アンテナ２０２が受信した受信信号は、デュプレクサ４０ａの受信フィルタ４２に入力する。受信フィルタ４２は、受信信号をフィルタリングし、整合回路４６を介してＶＧＡ６２ａに出力する。ＶＧＡ６２ａは受信信号の増幅を行う。ＩＣ６０は、ＶＧＡ６２ａに入力した高周波信号である受信信号を、ベースバンド信号にダウンコンバートする。また、ＩＣ６０は、ベースバンド信号である送信信号を、高周波信号にアップコンバートする。アップコンバートされた送信信号は、ＶＧＡ６２ｈ及びパワーアンプ６４ａにより増幅される。増幅された送信信号は、整合回路４８を介して送信フィルタ４４に入力する。送信フィルタ４４は、送信信号をフィルタリングして、アンテナ２０２に出力する。
デュプレクサ４０ｂ〜４０ｆも、デュプレクサ４０ａと同様の機能を果たす。またフィルタ回路５０に含まれるフィルタ５２は受信信号をフィルタリングする。受信信号は、整合回路５４を介してＶＧＡ６２ｄに出力される。なお、デュプレクサ４０ａ〜４０ｆ及びフィルタ回路５０に含まれるフィルタは、例えばＳＡＷ（Surface Acoustic Wave：弾性表面波）フィルタ、弾性境界波フィルタ、又はＦＢＡＲ（Film Bulk Acoustic Resonator：圧電薄膜共振子）を用いたフィルタ等、弾性波フィルタとすることができる。
次に多層基板の層構造について説明する。図６は、実施例２に係る多層基板を例示する斜視図である。図７（ａ）は、実施例２に係る多層基板を例示する上面図である。図７（ｂ）は、実施例２に係る多層基板を例示する断面図である。なお、図６及び図７（ａ）においては、多層基板２００内部を図示するため、導体層１２に含まれる接地配線１２ｄの一部を取り除き、かつ絶縁層２０〜２６を透視した図を示している。また、図７（ｂ）は、図６の矢印の方向から見た断面を図示している。
図６から図７（ｂ）に示すように、多層基板２００は、コア１０、導体層１２〜１８、絶縁層２０〜２６、電子部品３０、ビア配線３２及びビア配線３４、を備える。導体層１２は、信号配線１２ａ〜１２ｃ及び接地配線１２ｄを含む。導体層１４は、信号配線１４ａ、接地配線１４ｂ及び接地配線１４ｃ、並びに信号配線１４ｄ〜１４ｇを含む。信号配線１４ａは高周波信号を流すための配線である。信号配線１２ａ〜１２ｃ、及び信号配線１４ｄ〜１４ｇは、高周波信号以外の信号を流すための配線である。また、導体層１６及び導体層１８も、高周波信号以外の信号を流すための配線を含む。実施例１と同様に、コア１０の信号配線１４ａと対向する領域には凹部１０ａが設けられている。
電子部品３０にはビア配線３２が接続されている。ビア配線３２には信号配線１４ｄが接続されている。また、コア１０、接地配線１４ｂ及び接地配線１２ｄは、ビア配線３４を介して互いに接続されている。コア１０、接地配線１４ｃ及び接地配線１２ｄは、ビア配線３４を介して互いに接続されている。ビア配線３４は、例えば絶縁層２０及び／又は絶縁層２２を、積層方向に貫通している。
実施例２によれば、実施例１と同様に、信号の干渉を抑制し、かつ薄型化及び所望の特性インピーダンスの確保が可能な多層基板２００を実現することができる。図６〜図７（ｂ）に示したような多層基板２００の構成は、例えば図５中におけるデュプレクサ４０ａ〜４０ｆ及びフィルタ回路５０とＩＣ６０との間に適用されることが好ましい。言い換えれば、コア１０、信号配線１４ａ、接地配線１２ｄ、接地配線１４ｂ及び接地配線１４ｃ等により形成されるストリップラインが、デュプレクサ４０ａ〜４０ｆ及びフィルタ回路５０とＩＣ６０との間を接続することが好ましい。なお、デュプレクサ４０ａ〜４０ｆ及びフィルタ回路５０とＩＣ６０との間は、平衡信号または不平衡信号により接続される。不平衡信号による接続の場合、図６に示されるように信号配線１４ａは一本でよい。平衡信号の場合は、信号配線１４ａの隣に接地配線を介さず別の信号配線が設けられ、伝送線路は２本１組の差動ストリップライン構造となる。これにより、高周波信号の損失を効果的に低減することができる。またストリップラインは、例えばアンテナ２０２とスイッチ７０との間、スイッチ７０とデュプレクサ４０ａ〜４０ｆ及びフィルタ回路５０との間、又はデュプレクサ４０ａ〜４０ｆ及びフィルタ回路５０とパワーアンプ６４ａ〜６４ｃとの間を接続してもよい。アンテナ２０２において送受信する高周波信号の周波数が変換されない領域、すなわちアンテナ２０２とＩＣ６０との間に、多層基板２００の構成を適用することで、高周波信号の損失を効果的に低減することができる。
多層基板が備えるフィルタ又はデュプレクサは、例えば１つでもよい。ただし、図５のように、複数のデュプレクサ又はフィルタを備えるＲＦモジュールでは、配線が長くなる。配線が長くなることにより、信号の損失、特に高周波信号の損失は増大する可能性がある。従って、多層基板２００が、複数のデュプレクサ又はフィルタを備えるＲＦモジュールのモジュール基板として用いられ、コア１０、信号配線１４ａ、接地配線１２ｄ、接地配線１４ｂ及び接地配線１４ｃ等により形成されるストリップラインが、複数のデュプレクサ又はフィルタと接続されていることが好ましい。これにより、特に効果的に高周波信号の損失を低減することができる。なお、ＲＦモジュール以外のモジュール、又は高周波信号を用いる電子装置等に多層基板を適用してもよい。
実施例２においては、導体層１４は信号配線１４ｄ〜１４ｇを含む。信号配線１４ａと信号配線１４ｄ〜１４ｇとの間における信号の干渉を抑制するためには、特性インピーダンス低下の許容範囲内で、信号配線１４ａと接地配線１４ｂ及び接地配線１４ｃとの距離を小さくすることが好ましい。信号配線１４ａと接地配線１４ｂ及び接地配線１４ｃとの距離は、信号配線１４ａの線幅ｗの２倍である２ｗとしてもよいし、例えば図４（ａ）の例のように２ｗ以上としてもよい。また、信号の干渉を抑制するためには、信号配線１４ａと信号配線１４ｄ〜１４ｇとの距離を大きくすることが好ましい。特に、接地配線１４ｂ及び接地配線１４ｃが設けられていない場合、信号配線間の距離を大きくすることが好ましい。信号配線１４ｄ〜１４ｆ、信号配線１２ａ〜１２ｃ各々の線幅は、信号配線１４ａと同じ線幅としてもよいし、信号配線１４ａとは異なる線幅としてもよい。なお、各フィルタは弾性波フィルタ以外のフィルタとしてもよい。
実施例３は、スパイラルインダクタを用いる例である。図８（ａ）は、実施例３に係る多層基板を例示する上面図である。図８（ｂ）は、実施例３に係る多層基板を例示する断面図であり、図８（ａ）におけるＡ−Ａ断面を図示している。図８（ａ）において、凹部１０ａの端部は破線で示している。
図８（ａ）及び図８（ｂ）に示すように、多層基板３００の信号配線１４ａはスパイラルインダクタであり、全体が凹部１０ａと対向している。信号配線１４ａの中心にはビア配線１４ｉが接続されている。ビア配線１４ｉは、コア１０の開口部を貫通し、信号配線１４ａと引き出し配線１４ｈとを接続している。引き出し配線１４ｈは、コア１０と導体層１８との間に位置する。
実施例３によれば、凹部の深さ、及び絶縁層２２の厚さを変更することにより、信号配線１４ａのインダクタンス値を調整し、所望のインダクタンス値を得ることができる。例えば信号配線１４ａとコア１０との距離を大きくすることにより、インダクタンス値を高くすることができる。このため、信号配線１４ａを長くする場合より、信号配線１４ａが占有する面積を小さくすることができる。コア１０には、ビア配線１４ｉが貫通する程度の開口部を形成すればよい。従って、信号配線１４ａと導体層１６中の信号配線との間における信号の干渉は抑制される。
信号配線１４ａと引き出し配線１４ｈとは、コア１０の同じ側（図８（ａ）においてコア１０の上側）に位置してもよい。しかし、信号配線１４ａと引き出し配線１４ｈとの間において信号の干渉が生じる。また、信号配線１４ａと引き出し配線１４ｈとの間において、干渉する箇所、干渉しない箇所が発生し、インダクタンス値及びインピーダンスの調整が難しくなる。従って、引き出し配線１４ｈは、コア１０を挟んで信号配線１４ａと反対側に位置することが好ましい。これにより信号の干渉を抑制し、かつ引き出し配線１４ｈとコア１０及び導体層１８との距離を確保することで、インダクタンス値及びインピーダンスの調整が容易となる。
実施例４は、コアの両側に凹部を形成した例である。図９（ａ）は、実施例４に係る多層基板を例示する断面図である。
図９（ａ）に示すように、多層基板４００のコア１０は凹部１０ａ、及び凹部１０ａとは反対側に位置する凹部１０ｂ（別の凹部）を備える。凹部１０ａと対向する位置に信号配線１４ａ、凹部１０ｂと対向する位置に信号配線１５（第３信号配線）が設けられている。信号配線１５は高周波信号を流すための配線である。コア１０は、ビア配線３４を介して、接地配線１４ｂ及び１４ｃ、並びに導体層１８に含まれる接地配線と接続されている。実施例４によれば、コア１０の両側に信号配線が設けられた場合でも、所望の特性インピーダンスを確保することができる。また信号配線１５が、コア１０を挟んで信号配線１４ａと反対側に位置するため、信号配線１４ａと信号配線１５との間における信号の干渉が抑制される。
図９（ｂ）は、実施例４に係る多層基板のコアを例示する断面図である。図９（ｂ）に示すように、コア１０は、金属板１０ｄ（第１金属板）と、金属板１０ｄの上面に貼り合わされた金属板１０ｃ（第２金属板）と、下面に貼り合わされた金属板１０ｅ（第２金属板）とを含む。金属板１０ｃには、金属板１０ｄが露出するような開口部が形成されている。金属板１０ｃと金属板１０ｄとを貼り合わせることで、凹部１０ａが形成される。同様に、金属板１０ｄと金属板１０ｅとを貼り合わせることで、凹部１０ｂが形成される。開口部の長さ及び幅を変更することで、図２に示した距離Ｌ３及びＬ４を調整することができる。金属板１０ｃの厚さ及び金属板１０ｅの厚さを変更することで、凹部１０ａの深さ及び凹部１０ｂの深さを調整することができる。このため、信号配線１４ａ及び１５の特性インピーダンスを調整することが可能となる。凹部１０ａ及び１０ｂは、コア１０へのハーフエッチング処理により形成してもよい。また実施例１〜３に示したような、上面に凹部１０ａ備えるコア１０を、金属板を貼り合わせることで形成してもよい。コア１０は電子部品３０を収納してもよいし、収納しなくてもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ コア
１０ａ、１０ｂ 凹部
１０ｃ、１０ｄ、１０ｅ 金属板
１２、１４、１６、１８ 導体層
２０、２２、２４、２６ 絶縁層
１２ａ、１２ｂ、１２ｃ、１４ａ、１４ｄ、１４ｅ、１４ｆ、１４ｇ、１５
信号配線
１２ｄ、１４ｂ、１４ｃ 接地配線
３０ 電子部品
４０ａ、４０ｂ、４０ｃ、４０ｄ、４０ｅ、４０ｆ デュプレクサ
４２ 受信フィルタ
４４ 送信フィルタ
５０ フィルタ回路
５２ フィルタ
６０ ＩＣ
１００、１００ａ、１００ｂ、２００、３００、４００ 多層基板
２０２ アンテナ

Claims (11)

  1. 複数の絶縁層と複数の導体層とを積層した多層基板であって、
    前記複数の導体層のうち最も厚く、接地配線として機能するコアと、
    前記複数の導体層に含まれ、前記複数の絶縁層に含まれる第１絶縁層を介して前記コアに隣接する、高周波信号を流すための第１信号配線と、
    前記複数の導体層に含まれ、前記第１信号配線を挟んで、前記コアとは反対側に設けられた、前記コアとは別の第１接地配線と、を具備し、
    前記コアの前記第１信号配線と対向する領域に、凹部が設けられていることを特徴とする多層基板。
  2. 前記コアは、電子部品の少なくとも一部を収納することを特徴とする請求項１記載の多層基板。
  3. 前記第１接地配線は、前記複数の絶縁層に含まれ前記第１絶縁層とは別の第２絶縁層を介して前記第１信号配線と隣接することを特徴とする請求項１又は２記載の多層基板。
  4. 前記複数の導体層のうち前記第１信号配線と同じ平面に位置する導体層に含まれ、前記第１信号配線の両側に位置する第２接地配線を具備することを特徴とする請求項１から３いずれか一項記載の多層基板。
  5. 前記第２接地配線と前記第１信号配線との距離は、前記複数の絶縁層と前記複数の導体層との積層方向に前記第１信号配線を前記コアに投影した投影領域と、前記凹部の側面との距離以上であることを特徴とする請求項４記載の多層基板。
  6. 前記複数の導体層に含まれ、前記コアを挟んで、前記第１信号配線とは反対側に設けられた、前記第１信号配線とは別の第２信号配線を具備することを特徴とする請求項１から５いずれか一項記載の多層基板。
  7. 前記高周波信号をフィルタリングするフィルタと、
    前記高周波信号を増幅する集積回路と、を具備し、
    前記コア及び前記第１信号配線が形成する伝送線路は、前記フィルタと前記集積回路との間を接続することを特徴とする請求項１から６いずれか一項記載の多層基板。
  8. 前記高周波信号が入力及び出力する複数のデュプレクサを具備し、
    前記コア及び前記第１配線が形成する伝送線路は、前記複数のデュプレクサと接続されていることを特徴とする請求項１から７いずれか一項記載の多層基板。
  9. 前記第１信号配線は、スパイラルインダクタであることを特徴とする請求項１から８いずれか一項記載の多層基板。
  10. 前記コアを挟んで前記第１信号配線と反対側に設けられた、高周波信号を流すための第３信号配線を具備し、
    前記コアの前記第３信号配線と対向する領域には、別の凹部が設けられていることを特徴とする請求項１から９いずれか一項記載の多層基板。
  11. 前記コアは、第１金属板と、開口部を有する第２金属板とを貼り合わせて形成されていることを特徴とする請求項１から１０いずれか一項記載の多層基板。
JP2011233277A 2011-05-27 2011-10-24 多層基板 Expired - Fee Related JP5178899B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011233277A JP5178899B2 (ja) 2011-05-27 2011-10-24 多層基板
US13/331,306 US8735732B2 (en) 2011-05-27 2011-12-20 Multilayer substrate
US14/106,517 US9107305B2 (en) 2011-05-27 2013-12-13 Multilayer substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011119512 2011-05-27
JP2011119512 2011-05-27
JP2011233277A JP5178899B2 (ja) 2011-05-27 2011-10-24 多層基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013000720A Division JP5873446B2 (ja) 2011-05-27 2013-01-07 Ｒｆモジュール

Publications (2)

Publication Number Publication Date
JP2013012699A JP2013012699A (ja) 2013-01-17
JP5178899B2 true JP5178899B2 (ja) 2013-04-10

Family

ID=45560423

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011233277A Expired - Fee Related JP5178899B2 (ja) 2011-05-27 2011-10-24 多層基板
JP2013000720A Expired - Fee Related JP5873446B2 (ja) 2011-05-27 2013-01-07 Ｒｆモジュール

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013000720A Expired - Fee Related JP5873446B2 (ja) 2011-05-27 2013-01-07 Ｒｆモジュール

Country Status (7)

Country Link
US (2) US8735732B2 (ja)
JP (2) JP5178899B2 (ja)
KR (1) KR101222257B1 (ja)
CN (1) CN102802341B (ja)
DE (1) DE102011121221A1 (ja)
GB (1) GB2491217B (ja)
TW (1) TWI445464B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5306551B1 (ja) * 2012-11-27 2013-10-02 太陽誘電株式会社 多層回路基板
JP6250934B2 (ja) * 2013-01-25 2017-12-20 太陽誘電株式会社 モジュール基板及びモジュール
US9277641B2 (en) 2013-04-04 2016-03-01 Qualcomm Incorporated Routing and shielding of signal lines to improve isolation
US9400529B2 (en) * 2013-09-27 2016-07-26 Apple Inc. Electronic device having housing with embedded interconnects
US9729215B2 (en) 2014-06-23 2017-08-08 Samsung Electronics Co., Ltd. OFDM signal compression
US9391370B2 (en) * 2014-06-30 2016-07-12 Samsung Electronics Co., Ltd. Antenna feed integrated on multi-layer PCB
US20170092412A1 (en) * 2015-09-26 2017-03-30 Mathew J. Manusharow Package integrated power inductors using lithographically defined vias
WO2017154167A1 (ja) * 2016-03-10 2017-09-14 三井金属鉱業株式会社 多層積層板及びこれを用いた多層プリント配線板の製造方法
US10447834B2 (en) 2016-09-21 2019-10-15 Apple Inc. Electronic device having a composite structure
CN107318220B (zh) * 2017-08-21 2019-12-03 Oppo广东移动通信有限公司 印制电路板和电子设备
CN107404803B (zh) * 2017-08-21 2019-12-03 Oppo广东移动通信有限公司 印制电路板和电子设备
CN107318219B (zh) * 2017-08-21 2019-12-31 Oppo广东移动通信有限公司 印制电路板和电子设备
CN107404802B (zh) * 2017-08-21 2020-01-31 Oppo广东移动通信有限公司 印制电路板、印制电路板的制作方法和电子设备
TWI696197B (zh) * 2018-11-21 2020-06-11 貿聯國際股份有限公司 高頻軟性扁平排線
EP3855872A1 (en) 2020-01-22 2021-07-28 Delta Electronics (Shanghai) Co., Ltd. Carrier board comprising a metal block
US11350519B2 (en) 2020-01-22 2022-05-31 Delta Electronics (Shanghai) Co., Ltd. Power module

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188572A (ja) * 1992-12-18 1994-07-08 Sumitomo Bakelite Co Ltd 金属コア入りプリント配線基板
JP2000101245A (ja) * 1998-09-24 2000-04-07 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
JP3809053B2 (ja) * 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
US6499214B2 (en) * 2000-05-26 2002-12-31 Visteon Global Tech, Inc. Method of making a circuit board
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
JP2003264348A (ja) * 2002-03-07 2003-09-19 Sony Corp 高周波モジュール
JP3953900B2 (ja) * 2002-06-27 2007-08-08 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法
JP2004228344A (ja) * 2003-01-23 2004-08-12 Oki Electric Cable Co Ltd 多層ｆｐｃ
JP4418250B2 (ja) 2004-02-05 2010-02-17 株式会社ルネサステクノロジ 高周波回路モジュール
JP4339739B2 (ja) 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
JP2006074014A (ja) 2004-08-06 2006-03-16 Toyota Industries Corp 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法
JP4341588B2 (ja) 2005-06-09 2009-10-07 株式会社デンソー 多層基板及びその製造方法
JP2007174075A (ja) 2005-12-20 2007-07-05 Shinko Electric Ind Co Ltd 差動伝送路構造および配線基板
JP2007189152A (ja) 2006-01-16 2007-07-26 Toshiba Corp 誘電体多層基板構造と配線パターンの特性インピーダンス調整方法
JP2008125038A (ja) * 2006-11-16 2008-05-29 Shinko Electric Ind Co Ltd 高周波用基板構造及び高周波用パッケージ
US8314343B2 (en) 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
JP4551468B2 (ja) * 2007-09-05 2010-09-29 太陽誘電株式会社 電子部品内蔵型多層基板
TWI350655B (en) 2008-03-20 2011-10-11 Ind Tech Res Inst Circuit device with inductor and capacitor in parallel connection
JP2010010765A (ja) * 2008-06-24 2010-01-14 Hitachi Media Electoronics Co Ltd 移動通信端末用電子回路モジュール及びこれを備えた移動通信端末用回路

Also Published As

Publication number Publication date
JP5873446B2 (ja) 2016-03-01
TW201249265A (en) 2012-12-01
US20140104801A1 (en) 2014-04-17
GB2491217A (en) 2012-11-28
US8735732B2 (en) 2014-05-27
JP2013146062A (ja) 2013-07-25
US9107305B2 (en) 2015-08-11
JP2013012699A (ja) 2013-01-17
TWI445464B (zh) 2014-07-11
KR20120132293A (ko) 2012-12-05
GB201121453D0 (en) 2012-01-25
DE102011121221A1 (de) 2012-11-29
GB2491217B (en) 2015-07-08
CN102802341B (zh) 2016-04-06
KR101222257B1 (ko) 2013-01-15
US20120300416A1 (en) 2012-11-29
CN102802341A (zh) 2012-11-28

Similar Documents

Publication Publication Date Title
JP5178899B2 (ja) 多層基板
US10971459B2 (en) High-frequency module
US9252832B2 (en) High-frequency circuit and communication device
JP4450079B2 (ja) 高周波モジュール
US9413336B2 (en) Multiband-support radio-frequency module
US10971466B2 (en) High frequency module and communication device
JP5422078B1 (ja) 高周波回路モジュール
JP4492708B2 (ja) 高周波モジュール
JP2009200715A (ja) 基材、通信モジュール、および通信装置
KR102452114B1 (ko) 고주파 모듈 및 통신 장치
JP4901823B2 (ja) フィルタ装置、これを用いた無線通信モジュール及び無線通信機器
JP2021145290A (ja) 高周波モジュールおよび通信装置
JP2005101893A (ja) 電力増幅器モジュール
US20060164182A1 (en) Surface acoustic wave filter
JP4502019B2 (ja) 高周波モジュール
US7583165B2 (en) High Q cavity resonators for microelectronics
JP4381933B2 (ja) 高周波モジュール及び無線通信装置
JP2005244860A (ja) 高周波スイッチモジュール及びこれを用いた通信装置
JP2015109320A (ja) インダクタ装置および高周波モジュール
JP2005217581A (ja) 高周波電力増幅モジュール、高周波モジュール及び無線通信装置
JP2020098959A (ja) アンテナモジュールおよびそれを搭載した通信装置
KR20040107991A (ko) 용적 탄성파 공진기 듀플렉서

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121030

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20121030

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20121109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130108

R150 Certificate of patent or registration of utility model

Ref document number: 5178899

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees