[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2006074014A - 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法 - Google Patents

多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法 Download PDF

Info

Publication number
JP2006074014A
JP2006074014A JP2005218099A JP2005218099A JP2006074014A JP 2006074014 A JP2006074014 A JP 2006074014A JP 2005218099 A JP2005218099 A JP 2005218099A JP 2005218099 A JP2005218099 A JP 2005218099A JP 2006074014 A JP2006074014 A JP 2006074014A
Authority
JP
Japan
Prior art keywords
microstrip line
pattern
multilayer printed
component land
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005218099A
Other languages
English (en)
Inventor
Kuniyoshi Shirai
邦佳 白井
Mitsuhiro Mabuchi
光浩 馬渕
Katsuhiro Kondo
克弘 近藤
Atsuhisa Andou
敦久 安藤
Hideki Fujii
英樹 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2005218099A priority Critical patent/JP2006074014A/ja
Publication of JP2006074014A publication Critical patent/JP2006074014A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】マイクロストリップラインのパターン幅を広く確保しつつ、所望の特性インピーダンスを得ることができ、部品ランドとの幅差をなくしてインピーダンスの不整合や信号の反射を防止することができる多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法を提供する。
【解決手段】 第1層に形成したマイクロストリップライン11よりも下層に形成した第1GNDパターン12及び信号線パターン13を、マイクロストリップライン11と重複させないようにすることによって、該マイクロストリップライン11をさらに下層の第2GNDパターン14と重複させるとともに、マイクロストリップライン11のパターン幅w(mm)を調整することによって、該マイクロストリップライン11を所望のインピーダンスとした。
【選択図】 図1

Description

本発明は、マイクロストリップラインを形成した多層プリント基板に関し、特に、マイクロストリップラインのパターン幅を広く確保しつつ、所望の特性インピーダンスを得ることができ、多層プリント基板の薄型化を図ることが可能な多層プリント基板に関する。
現行の携帯電話機や無線LAN(Local Area Network)システムには800MHz帯や1.9(GHz)帯、2.4(GHz)帯などの周波数が利用されている。このような高周波回路や高速回路をプリント配線板上で設計する場合に信号の反射が問題となる。信号の反射が発生すると、波形が崩れ、信号の伝送がうまく行かなくなり、回路が正常に機能しなくなるほか、余分な放射EMI(Electro Magnetic Interference)が発生する。伝送線路の特性インピーダンスと負荷のインピーダンスが等しい場合は反射が発生しないので、従来から、プリント配線板上にマイクロストリップラインを形成し、所望の特性インピーダンス(例えば、50(Ω))を得るといったインピーダンス管理が行われている。
例えば、図7は第1層にマイクロストリップラインを形成した従来の多層プリント基板を示す断面図である。同図において、100はガラスエポキシ等の絶縁性樹脂(誘電体)からなる多層プリント基板であり、所定厚さの誘電体101,102,103を積層することにより、第1〜第4層を形成している。該多層プリント基板100の第1層には、周波数2.5(GHz)で使用する特性インピーダンス50(Ω)のマイクロストリップライン111が形成してある。また、第2層には接地導体である第1GNDパターン112、第3層には信号線パターン113、第4層には第2GNDパターン114がそれぞれ形成してある。
ここで、マイクロストリップライン111の特性インピーダンスZ0(Ω)や後述する部品ランド121の特性インピーダンスZo(Ω)は、下記式(1)より算出することができる。
上記式(1)において、εrは誘電体の誘電率、hは誘電体の厚さ(mm)、wはマイクロストリップラインのパターン幅(mm)、tはマイクロストリップラインのパターンの厚さ(mm)である。例えば、図7において、εr=3.4,t=0.01(mm),h=0.1(mm)で特性インピーダンスZ0を50(Ω)とする場合、マイクロストリップライン111のパターン幅w(mm)は0.2194(mm)となる。なお、部品ランド121の特性インピーダンスZo(Ω)を上記式(1)により算出する場合、上記式(1)のwは部品ランド121のパターン幅に、tは部品ランド121のパターンの厚さとなる。
すなわち、マイクロストリップライン111の特性インピーダンスZoや部品ランド121の特性インピーダンスZoは、マイクロストリップライン111や部品ランド121の厚さtと、マイクロストリップライン111や部品ランド121の下に設けられる誘電体の誘電率εrと厚さhとにより求めることができる。
特開2002−185250号公報 特開平10−50888号公報
マイクロストリップラインの特性インピーダンスZ0(Ω)を決定する要因として、マイクロストリップラインのパターン幅w(mm)、絶縁体の厚さh(mm)の影響が大きく、上述した従来の多層プリント基板100では、マイクロストリップライン111のパターン幅w(mm)を調整することにより所望の特性インピーダンスZ0(Ω)を得ていた。
しかし、多層プリント基板100の薄型化を図った場合には、各誘電体101〜103の厚さh(mm)が必然的に小さくなり、これによって、マイクロストリップライン111のパターン幅w(mm)も狭くなってしまう。このため、図8(a),(b)に示すように、マイクロストリップライン111のパターン幅w=0.2194(mm)が、部品120のランド121の幅x=0.3(mm)よりも幅狭となり、両者の幅差によってインピーダンスの不整合や、信号の反射が生じてしまうという問題があった。また、このことが多層プリント基板100の薄型化を制限するという問題もあった。
なお、マイクロストリップラインのパターン幅w(mm)を広く確保しつつ、所望の特性インピーダンスZ0を得るために、誘電体の厚さh(mm)を厚くすることが考えられるが、この場合は、標準的な寸法の多層プリント基板を使用できなくなってコスト高を招来するとともに、多層プリント基板の薄型化の要請に反するという問題がある。
本発明は上記問題点に鑑みてなされたものであり、マイクロストリップラインのパターン幅を広く確保しつつ、所望の特性インピーダンスを得ることができ、部品ランドとの幅差をなくしてインピーダンスの不整合や信号の反射を防止することができる多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法の提供を目的とする。
また、本発明は上記問題点に鑑みてなされたものであり、部品ランドにおけるインピーダンスを所望なインピーダンスとすることができる多層プリント基板及び部品ランドのインピーダンス管理方法の提供を目的とする。
上記目的を達成するために、本発明の多層プリント基板は、最上層にマイクロストリップラインを形成した多層プリント基板であって、前記マイクロストリップラインよりも下層に形成した1以上の導体パターンを、前記マイクロストリップラインと重複させないようにすることによって、該マイクロストリップラインを前記導体パターンよりもさらに下層のGNDパターンと重複させるとともに、前記マイクロストリップラインのパターン幅を調整することによって、該マイクロストリップラインを所望のインピーダンスとした構成としてある。
上記マイクロストリップラインとは、上述したように、上記式(1)によりインピーダンスを求めることが可能な伝送線路のことを示す。
このような構成によれば、少なくともマイクロストリップライン直下の導体パターン、必要に応じて該導体パターンよりも下層の他の導体パターンを、前記マイクロストリップラインと重複しないようにすることにより、多層プリント基板の基板厚を現実に大きくすることなく、上記式(1)における誘電体の厚さh(mm)の値を実質的に大きくすることができる。これによって、マイクロストリップラインのパターン幅w(mm)を広く確保しつつ、所望の特性インピーダンスを得ることができ、多層プリント基板の薄型化を図ることが可能となる。
好ましくは、前記マイクロストリップラインのパターン幅を、これと連続して形成した部品ランドの幅とほぼ同じにした構成とする。このような構成により、マイクロストリップラインのパターンと、部品ランドとの幅差によるインピーダンスの不整合や信号の反射を防止することができる。
また、上記部品ランドは、上記マイクロストリップラインと同様に、誘電体を介して導体パターンと重複される構成であって、上記式(1)によりインピーダンスを求めることができる。
好ましくは、前記1以上の導体パターンを削除することにより、前記マイクロストリップラインと重複しないようにした構成とする。このような構成によれば、例えば、前記導体パターンがGNDパターンである場合に、該導体パターンを該マイクロストリップラインと重複しないように削除することにより、上記式(1)における誘電体の厚さh(mm)の値を実質的に大きくすることができる。
好ましくは、前記1以上の導体パターンを、前記マイクロストリップラインと重複しない回路配置とした構成とする。このような構成によれば、例えば、前記導体パターンが信号線パターンの場合、該マイクロストリップラインと重複しない回路配置とすることにより、上記式(1)における誘電体の厚さh(mm)の値を実質的に大きくすることができる。
一方、上記目的を達成するために、本発明のマイクロストリップラインのインピーダンス管理方法は、多層プリント基板の最上層に形成したマイクロストリップラインのインピーダンス管理方法であって、前記マイクロストリップラインよりも下層に形成した1以上の導体パターンを、前記マイクロストリップラインと重複させないようにすることによって、該マイクロストリップラインを前記導体パターンよりもさらに下層のGNDパターンと重複させるとともに、前記マイクロストリップラインのパターン幅を調整することによって、該マイクロストリップラインを所望のインピーダンスとしている。
このような方法によれば、少なくともマイクロストリップライン直下の導体パターン、必要に応じて該導体パターンよりも下層の他の導体パターンを、前記マイクロストリップラインと重複しないようにすることにより、上記式(1)における誘電体の厚さh(mm)を大きくすることができる。これによって、マイクロストリップラインのパターン幅を広く確保しつつ、所望の特性インピーダンスを得ることができ、多層プリント基板の薄型化を図ることが可能となる。
また、本発明の多層プリント基板は、表層にマイクロストリップラインを形成した多層プリント基板であって、前記マイクロストリップラインよりも上層または下層に形成した1以上の導体パターンを、前記マイクロストリップラインと重複させないようにすることによって、前記マイクロストリップラインを前記導体パターンよりもさらに上層または下層の導体パターンと重複させるとともに、前記マイクロストリップラインのパターン幅を調整することによって、前記マイクロストリップラインのインピーダンスを所望のインピーダンスにしたことを特徴とする。
このような構成によれば、上述したように、多層プリント基板の基板厚を現実に大きくすることなく、上記式(1)における誘電体の厚さh(mm)の値を実質的に大きくすることができる。これによって、マイクロストリップラインのパターン幅w(mm)を広く確保しつつ、所望のインピーダンスを得ることができ、多層プリント基板の薄型化を図ることが可能となる。
また、本発明の多層プリント基板は、表層に部品ランドを形成した多層プリント基板であって、前記部品ランドよりも上層または下層に誘電体を介して形成した1以上の導体パターンを、前記部品ランドと重複させないようにすることによって、前記部品ランドを前記導体パターンよりもさらに上層または下層の導体パターンと前記誘電体を介して重複させるとともに、前記部品ランドのパターン幅を調整することによって、前記部品ランドのインピーダンスを所望なインピーダンスにしたことを特徴とする。
このような構成によれば、部品ランドにおける上記式(1)の誘電体の厚さh(mm)及びパターン幅w(mm)を変えることができるので、部品ランドのインピーダンスを所望のインピーダンスとすることができる。
また、本発明の多層プリント基板は、表層にマイクロストリップライン及びそのマイクロストリップラインに接続される部品ランドを形成した多層プリント基板であって、前記マイクロストリップライン及び前記部品ランドよりも上層または下層に誘電体を介して形成した1以上の導体パターンを、前記マイクロストリップライン及び前記部品ランドと重複させないようにすることによって、前記マイクロストリップライン及び前記部品ランドを前記導体パターンよりもさらに上層または下層の導体パターンと前記誘電体を介して重複させるとともに、前記マイクロストリップライン及び前記部品ランドの各パターン幅を調整することによって、前記マイクロストリップライン及び前記部品ランドの各インピーダンスを所望のインピーダンスにしたことを特徴とする。
このような構成によれば、多層プリント基板全体の厚さを大きくすることなく、マイクロストリップラインの下の誘電体の厚さと部品ランドの下の誘電体の厚さを同じにすることができるので、マイクロストリップラインのインピーダンスと部品ランドのインピーダンスとを整合させることができる。
また、本発明の部品ランドのインピーダンスの管理方法は、多層プリント基板の表層に形成した部品ランドのインピーダンスの管理方法であって、前記部品ランドよりも上層または下層に誘電体を介して形成した1以上の導体パターンを、前記部品ランドと重複させないようにすることによって、前記部品ランドを前記導体パターンよりもさらに上層または下層の導体パターンと前記誘電体を介して重複させるとともに、前記部品ランドのパターン幅を調整することによって、前記部品ランドのインピーダンスを所望なインピーダンスにしたことを特徴とする。
このような方法によれば、部品ランドにおける上記式(1)の誘電体の厚さh(mm)及びパターン幅w(mm)を変えることができるので、部品ランドのインピーダンスを所望のインピーダンスとすることができる。
また、本発明の多層プリント基板は、表層に設けられる部品ランドと、前記部品ランドの隣の層に設けられる第1の導体パターンと、前記部品ランドが設けられていない方の前記第1の導体パターンの隣の層に設けられる第2の導体パターンと、前記部品ランド、前記第1の導体パターン、及び前記第2の導体パターンのそれぞれの間に設けられる誘電体とを備え、前記部品ランドと前記第1の導体パターンとが重複しないように前記第1の導体パターンの一部を削除し、前記部品ランドと前記第2の導体パターンとを前記誘電体を介して重複させることにより、前記部品ランドのインピーダンスを所望なインピーダンスにしたことを特徴とする。
このような構成によれば、部品ランドにおける上記式(1)の誘電体の厚さh(mm)を変えることができるので、部品ランドのインピーダンスを所望なインピーダンスとすることができる。
また、上記多層プリント基板は、前記部品ランドのパターン幅を調整することにより、前記部品ランドのインピーダンスを所望なインピーダンスにさせるようにしてもよい。
この構成は、第1の導体パターンの一部を削除するだけでは部品ランドのインピーダンスを所望なインピーダンスにすることができない場合に有効である。
また、上記多層プリント基板は、前記表層に設けられ前記部品ランドに接続されるマイクロストリップラインと前記第1の導体パターンとを前記誘電体を介して重複させるようにしてもよい。
また、上記多層プリント基板は、前記部品ランドに搭載される部品と前記第1の導体パターンとを重複させないように前記第1の導体パターンの一部を削除させるようにしてもよい。
本発明の多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法によれば、マイクロストリップラインのパターン幅を広く確保しつつ、所望の特性インピーダンスを得ることができ、多層プリント基板の薄型化を図ることが可能となる。
また、本発明によれば、部品ランドのインピーダンスを所望なインピーダンスとすることができる。
以下、本発明の一実施形態に係る多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法について、図面を参照しつつ説明する。図1は本実施形態に係る多層プリント基板の断面図である。
同図において、1は本実施形態に係る多層プリント基板であり、ガラスエポキシ等の絶縁性樹脂(誘電体)1A,1B,1Cを所定厚さで積層することにより、第1〜第4層を形成している。該多層プリント基板1の第1層には、周波数2.5(GHz)で使用する特性インピーダンス50(Ω)のマイクロストリップライン11が形成してある。また、第2層には接地導体である第1GNDパターン(導体パターン)12、第3層には信号線パターン(導体パターン)13、第4層には第2GNDパターン(導体パターン)14がそれぞれ形成してある。
本実施形態では、第1層のマイクロストリップライン11よりも下層である、第2層の第1GNDパターン12及び第3層の信号線パターン13を、それぞれマイクロストリップライン11と重複させないようにしてある。具体的には、第2層の第1GNDパターン12におけるマイクロストリップライン11との重複部分を削除(図中の符号12a参照)した構成としてある。また、第3層の信号線パターン13をマイクロストリップライン11と重複しない回路配置とすることにより回避部分13aを形成した構成としてある。
これにより、第1層のマイクロストリップライン11と第4層の第2GNDパターン14とが、誘電体1A,1B,1Cのみを介して重複することとなり、これら誘電体1A,1B,1Cの肉厚の合計が、上記式(1)における誘電体の厚さh(mm)の値となる。本実施形態では、上記式(1)における誘電体の厚さh(mm)が0.32(mm)と大きくなり、この結果、マイクロストリップライン11のパターン幅w(mm)を0.7247(mm)と太くすることができる。
さらに、本実施形態では、第1GNDパターン12の削除部分12a、及び信号線パターン13の回避部分13aの各幅w’(mm)を、マイクロストリップライン11の幅w(mm)よりも若干広くすることにより、マイクロストリップライン11の高周波が、第2層の第1GNDパターン12及び第3層の信号線パターン13に干渉することを防止している。
このような本実施形態の多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法によれば、マイクロストリップライン11直下の第1GNDパターン12と、更にこれよりも下層の信号線パターン13とを、該マイクロストリップライン11と重複しないようにすることにより、多層プリント基板1の基板厚を現実に大きくすることなく、上記式(1)における誘電体の厚さh(mm)の値を実質的に大きくすることができる。
これによって、マイクロストリップライン11のパターン幅w(mm)を広く確保しつつ、所望の特性インピーダンスを得ることができ、該マイクロストリップライン11のパターン幅w(mm)を、これと連続して形成した部品ランドの幅とほぼ同じにすることが可能となり、マイクロストリップライン11のパターンと、部品ランドとの幅差によるインピーダンスの不整合や信号の反射を防止することができる。
以下、本発明の多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法について、図面を参照しつつ説明する。図2は本発明の一実施例に係る多層プリント基板の断面図である。図3(a),(b),(c)は上記実施例の多層プリント基板の各層を示す平面図である。図4は上記実施例の多層プリント基板におけるマイクロストリップラインのパターンと部品ランドとの幅を示す平面図である。
本実施例では、図2に示すような3層の多層プリント基板において、マイクロストリップラインのインピーダンス管理を行った。具体的に、上記式(1)における特性インピーダンスZ0を50(Ω)とするために、εr=3.4,t=0.02(mm),h=0.140(mm)とした結果、マイクロストリップラインのパターン幅w(mm)は0.303(mm)となった。
また、図2及び図3(a),(b)に示すように、第2層のGNDパターンの削除部分(図2中の点線部分、及び図3(b)の白抜き部分を参照)の幅w’(mm)は、マイクロストリップラインのパターン幅w(mm)の3倍に設定した。さらに、図3(b)に示すように、第2層の信号パターンはマイクロストリップラインと重複しないような回路配置とした。
この結果、マイクロストリップラインの特性インピーダンスZ0を50(Ω)としつつ、図4に示すように、該マイクロストリップラインのパターン幅w=0.303(mm)を、部品ランドの幅x=0.3(mm)とほぼ同じ寸法にすることができた。
また、上述したように、従来では、多層プリント基板100を薄型化とするという条件と、部品ランド121のパターン幅xを部品120の幅よりも小さくすることができないという条件とにより、マイクロストリップライン111のパターン幅wが部品ランド121のパターン幅xよりも小さくなっていた。そのため、マイクロストリップライン111の特性インピーダンスZoと部品ランド121の特性インピーダンスZoの不整合やマイクロストリップライン111と部品ランド121との接合部での信号の反射が発生していた。
そこで、上記実施形態では、第1GNDパターン12及び信号線パターン13のマイクロストリップライン11と重複する部分を削除し、上記式(1)における誘電体の厚さh(mm)を大きくしている。これにより、多層プリント基板1全体の厚さを変えることなく、マイクロストリップライン11のパターン幅wを大きくすることができるので、マイクロストリップライン11のパターン幅wと部品ランドのパターン幅xとの差を小さくすることができ、パターン幅wとパターン幅xとが異なることにより発生する特定インピーダンスZoの不整合や信号の反射を防止することができる。また、上記実施形態では、図3(a)及び図3(b)に示すように、第2層のGNDパターンは、マイクロストリップラインと重複する部分だけでなく部品ランドと重複する部分も削除されている。そのため、マイクロストリップラインの下の誘電体の厚さと部品ランドの下の誘電体の厚さとを同じにすることができるので、上記式(1)により、マイクロストリップラインの特性インピーダンスZoと部品ランドのインピーダンスZoとを整合させることができる。
これにより、多層プリント基板を薄型化するという条件と、部品ランドのパターン幅を部品の幅よりも小さくすることができないという条件とを満たしつつ、特性インピーダンスの不整合や信号の反射を防止することができる。
次に、本発明の他の実施形態の多層プリント基板について説明する。
図5(a)は、本発明の他の実施形態の多層プリント基板におけるマイクロストリップライン及び部品ランドの下層に設けられる導体パターンを示す図である。また、図5(b)は、図5(a)に示す多層プリント基板の部品ランドを通る断面図である。
図5(a)に示す多層プリント基板50は、最上層に設けられるマイクロストリップライン51(上記式(1)により特性インピーダンスZoを算出することができ、数百MHz〜数GHz帯の周波数の信号を扱うときに使用される信号線)及びそのマイクロストリップライン51と接続される部品ランド52(マイクロストリップライン51と同様に、誘電体を介して導体パターンと重複される構成であって、上記式(1)により特性インピーダンスZoを求めることができる)と、マイクロストリップライン51及び部品ランド52の下層に設けられるGNDパターン53(第1の導体パターン)と、GNDパターン53の下層に設けられるGNDパターン54(第2の導体パターン)と、マイクロストリップライン51及び部品ランド52、GNDパターン53、並びにGNDパターン54の間に設けられる誘電体55(例えば、ガラスエポキシ等の絶縁性樹脂)とを備えて構成されている。なお、GNDパターン53、54は、全面がGNDパターンとして形成されてもよいし、信号線パターンを含むGNDパターンとして形成されてもよい。GNDパターン53、54に信号線パターンを含ませる場合は、その信号線パターンが削除部分53aを回避するようにGNDパターン53のマスクが設計されるものとする。また、多層プリント基板50は、4層以上の導体パターンで構成されてもよい。
図5(a)に示す多層プリント基板50の特徴とする点は、部品ランド52よりも下層に設けられるGNDパターン53を、部品ランド52と重複させないようにすることにより、部品ランド52をGNDパターン53よりもさらに下層のGNDパターン54と誘電体55を介して重複させている点と、部品ランド52のパターン幅xを調整している点である。具体的には、GNDパターン53の部品ランド52と重複する部分を削除していると共に、部品ランド52のパターン幅xを、部品を搭載することが可能な範囲で調整している。
このように、GNDパターン53の部品ランド52と重複する部分を削除することにより、部品ランド52とGNDパターン54とを誘電体55を介して重複させることができる。そのため、多層プリント基板50全体の厚さを変えることなく、部品ランド52とGNDパターン54との間の誘電体55の厚さh2を大きくさせることができる。
これにより、多層プリント基板50を薄型化するという条件を満たしつつ、部品ランド52の特性インピーダンスZoをマイクロストリップライン51の特性インピーダンスZoに近づけることができる。
そして、GNDパターン53の部品ランド52と重複する部分を削除しても、マイクロストリップライン51の特性インピーダンスZoと部品ランド52の特性インピーダンスZoとを整合することができない場合には、部品ランド52のパターン幅xを調整することにより、部品ランド52のインピーダンスZoを所望なインピーダンスZo(例えば、マイクロストリップライン51の特性インピーダンスである50Ω)にし、マイクロストリップライン51の特性インピーダンスZoと部品ランド52の特性インピーダンスZoとを整合させる。なお、GNDパターン53の部品ランド52と重複する部分を削除することにより部品ランド52の特性インピーダンスZoが所望なインピーダンスとなるように多層プリント基板50を構成することができれば、部品ランド52のパターン幅xを調整する必要はない。
すなわち、GNDパターン53の部品ランド52と重複する部分を削除したり、部品ランド52のパターン幅xを調整したりすることにより、部品ランド52における上記式(1)の誘電体の厚さh(mm)及びパターン幅w(mm)を変えることができるので、部品ランド52のインピーダンスを所望のインピーダンスとすることができる。これにより、マイクロストリップライン51の特性インピーダンスZoと部品ランド52の特性インピーダンスZoとを整合させることができる。
このように、図5(a)に示す多層プリント基板50では、多層プリント基板50全体の厚さを変えることなく、マイクロストリップライン51の特性インピーダンスZoと部品ランド52の特性インピーダンスZoとを整合させることができる。
また、多層プリント基板50は、GNDパターン53のマイクロストリップライン51と重複する部分を削除しない構成であるため、マイクロストリップライン51のパターン幅wを大きくする必要がない。そのため、回路規模が増大することを防止することができる。
また、図5(a)に示す多層プリント基板50は、部品ランド52やGNDパターン53を形成するためのマスクを変更するだけで部品ランド52の特性インピーダンスZoを所望なインピーダンスとすることができ、マイクロストリップライン51の特性インピーダンスZoと部品ランド52の特性インピーダンスZoとを整合させることができるので、特性インピーダンスZoの整合にかかるコストの増大がない。
さらに、図5(a)に示す多層プリント基板50では、GNDパターン53の削除部分53aの幅x’(mm)を、部品ランド52のパターン幅xよりも若干広くすることにより、部品ランド52の高周波が、GNDパターン53に干渉することを防止している。
また、図5(c)は、本発明のさらに他の実施形態の多層プリント基板におけるマイクロストリップライン及び部品ランドの下層に設けられる導体パターンを示す図である。なお、図5(a)に示す構成と同じ構成には同じ符号を付している。また、図5(c)に示す多層プリント基板の部品ランドを通る断面図は図5(b)に示す断面図と同様とする。
図5(c)に示す多層プリント基板56が図5(a)に示す多層プリント基板50と異なる点は、GNDパターン53の部品ランド52と重複する部分が削除されているだけでなく、GNDパターン53の部品ランド52に搭載される部品(例えば、チップ抵抗やチップコンデンサなど)と重複する部分も削除されている点である。
このように構成しても、多層プリント基板56全体の厚さを変えることなく、マイクロストリップライン51の特性インピーダンスZoと部品ランド52の特性インピーダンスZoとを整合させることができる。また、回路規模が増大することを防止することができる。
また、図6(a)及び図6(b)は、図5(a)に示すマイクロストリップライン51のパターン幅wと部品ランド52のパターン幅xの一例を示す平面図である。
例えば、部品ランド52の下の誘電体の厚さh2を0.140(mm)、誘電体55の誘電率εrを3.4、部品ランド52の厚さt及びGNDパターン54の厚さtを0.02(mm)とし、図6(a)及び図6(b)に示すように、マイクロストリップライン51のパターン幅wを0.123(mm)、部品ランド52のパターン幅xを0.3(mm)とすると、上記式(1)により、マイクロストリップライン51の特性インピーダンスZoは50(Ω)、部品ランド52の特性インピーダンスZoは50.3(Ω)となり、マイクロストリップライン51と部品ランド52とのそれぞれの特性インピーダンスZoをほぼ整合させることができる。
なお、上記実施形態では、マイクロストリップライン及び部品ランドを多層プリント基板の最上層に設ける構成であるが、マイクロストリップライン及び部品ランドを多層プリント基板の最下層に設けるように構成してもよい。この場合、マイクロストリップラインや部品ランドよりも上層に導体パターンが1以上設けられることにより多層プリント基板が構成されるものとする。
また、上記実施形態では、多層プリント基板を構成する全ての導体パターンのうち中層にある全ての導体パターン(例えば、図1に示す多層プリント基板1の第1GNDパターン12及び信号線パターン13、図2に示す多層プリント基板の第2層のGNDパターン、または図5(a)に示す多層プリント基板50のGNDパターン53)において、マイクロストリップラインや部品ランドと重複する部分を削除する構成であるが、多層プリント基板の中層の導体パターンのうち所定の導体パターン(例えば、図1に示す多層プリント基板1の第1GNDパターン12)において、マイクロストリップラインや部品ランドと重複する部分を削除することにより上記式(1)における誘電体の厚さhを調整するように構成してもよい。
本発明の一実施形態に係る多層プリント基板の断面図である。 本発明の一実施例に係る多層プリント基板の断面図である。 同図(a),(b),(c)は、上記実施例の多層プリント基板の各層を示す平面図である。 上記実施例の多層プリント基板におけるマイクロストリップラインのパターンと部品ランドとの幅を示す平面図である。 本発明の他の実施形態の多層プリント基板を示す図である。 他の実施形態のマイクロストリップラインのパターン幅と部品ランドのパターン幅の一例を示す平面図である。 第1層にマイクロストリップラインを形成した従来の多層プリント基板を示す断面図である。 同図(a),(b)は、上記従来の多層プリント基板におけるマイクロストリップラインのパターンと部品ランドとの幅を示す平面図である。
符号の説明
1 多層プリント基板
1A,1B,1C 誘電体(絶縁性樹脂)
11 マイクロストリップライン
12 第1GNDパターン(導体パターン)
12a 削除部分
13 信号線パターン(導体パターン)
13a 回避部分
14 第2GNDパターン(導体パターン)
50 多層プリント基板
51 マイクロストリップライン
52 部品ランド
53 GNDパターン(第1の導体パターン)
54 GNDパターン(第2の導体パターン)
55 誘電体
56 多層プリント基板


Claims (13)

  1. 最上層にマイクロストリップラインを形成した多層プリント基板であって、前記マイクロストリップラインよりも下層に形成した1以上の導体パターンを、前記マイクロストリップラインと重複させないようにすることによって、該マイクロストリップラインを前記導体パターンよりもさらに下層のGNDパターンと重複させるとともに、前記マイクロストリップラインのパターン幅を調整することによって、該マイクロストリップラインを所望のインピーダンスとしたことを特徴とする多層プリント基板。
  2. 前記マイクロストリップラインのパターン幅を、これと連続して形成した部品ランドの幅とほぼ同じにしたことを特徴とする請求項1記載の多層プリント基板。
  3. 前記1以上の導体パターンを削除することにより、前記マイクロストリップラインと重複しないようにしたことを特徴とする請求項1又は2記載の多層プリント基板。
  4. 前記1以上の導体パターンを、前記マイクロストリップラインと重複しない回路配置としたことを特徴とする請求項1〜3いずれか記載の多層プリント基板。
  5. 多層プリント基板の最上層に形成したマイクロストリップラインのインピーダンス管理方法であって、前記マイクロストリップラインよりも下層に形成した1以上の導体パターンを、前記マイクロストリップラインと重複させないようにすることによって、該マイクロストリップラインを前記導体パターンよりもさらに下層のGNDパターンと重複させるとともに、前記マイクロストリップラインのパターン幅を調整することによって、該マイクロストリップラインを所望のインピーダンスとしたことを特徴とするマイクロストリップラインのインピーダンス管理方法。
  6. 表層にマイクロストリップラインを形成した多層プリント基板であって、前記マイクロストリップラインよりも上層または下層に形成した1以上の導体パターンを、前記マイクロストリップラインと重複させないようにすることによって、前記マイクロストリップラインを前記導体パターンよりもさらに上層または下層の導体パターンと重複させるとともに、前記マイクロストリップラインのパターン幅を調整することによって、前記マイクロストリップラインのインピーダンスを所望のインピーダンスにしたことを特徴とする多層プリント基板。
  7. 表層に部品ランドを形成した多層プリント基板であって、前記部品ランドよりも上層または下層に誘電体を介して形成した1以上の導体パターンを、前記部品ランドと重複させないようにすることによって、前記部品ランドを前記導体パターンよりもさらに上層または下層の導体パターンと前記誘電体を介して重複させるとともに、前記部品ランドのパターン幅を調整することによって、前記部品ランドのインピーダンスを所望なインピーダンスにしたことを特徴とする多層プリント基板。
  8. 表層にマイクロストリップライン及びそのマイクロストリップラインに接続される部品ランドを形成した多層プリント基板であって、前記マイクロストリップライン及び前記部品ランドよりも上層または下層に誘電体を介して形成した1以上の導体パターンを、前記マイクロストリップライン及び前記部品ランドと重複させないようにすることによって、前記マイクロストリップライン及び前記部品ランドを前記導体パターンよりもさらに上層または下層の導体パターンと前記誘電体を介して重複させるとともに、前記マイクロストリップライン及び前記部品ランドの各パターン幅を調整することによって、前記マイクロストリップライン及び前記部品ランドの各インピーダンスを所望のインピーダンスにしたことを特徴とする多層プリント基板。
  9. 多層プリント基板の表層に形成した部品ランドのインピーダンスの管理方法であって、前記部品ランドよりも上層または下層に誘電体を介して形成した1以上の導体パターンを、前記部品ランドと重複させないようにすることによって、前記部品ランドを前記導体パターンよりもさらに上層または下層の導体パターンと前記誘電体を介して重複させるとともに、前記部品ランドのパターン幅を調整することによって、前記部品ランドのインピーダンスを所望なインピーダンスにしたことを特徴とする部品ランドのインピーダンスの管理方法。
  10. 表層に設けられる部品ランドと、
    前記部品ランドの隣の層に設けられる第1の導体パターンと、
    前記部品ランドが設けられていない方の前記第1の導体パターンの隣の層に設けられる第2の導体パターンと、
    前記部品ランド、前記第1の導体パターン、及び前記第2の導体パターンのそれぞれの間に設けられる誘電体と、
    を備え、
    前記部品ランドと前記第1の導体パターンとが重複しないように前記第1の導体パターンの一部を削除し、前記部品ランドと前記第2の導体パターンとを前記誘電体を介して重複させることにより、前記部品ランドのインピーダンスを所望なインピーダンスにした、
    ことを特徴とする多層プリント基板。
  11. 請求項10に記載の多層プリント基板であって、
    前記部品ランドのパターン幅を調整することにより、前記部品ランドのインピーダンスを所望なインピーダンスにした、
    ことを特徴とする多層プリント基板。
  12. 請求項10に記載の多層プリント基板であって、
    前記表層に設けられ前記部品ランドに接続されるマイクロストリップラインと前記第1の導体パターンとを前記誘電体を介して重複させる、
    ことを特徴とする多層プリント基板。
  13. 請求項10に記載の多層プリント基板であって、
    前記部品ランドに搭載される部品と前記第1の導体パターンとを重複させないように前記第1の導体パターンの一部を削除させる、
    ことを特徴とする多層プリント基板。


JP2005218099A 2004-08-06 2005-07-27 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法 Withdrawn JP2006074014A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005218099A JP2006074014A (ja) 2004-08-06 2005-07-27 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004230140 2004-08-06
JP2005218099A JP2006074014A (ja) 2004-08-06 2005-07-27 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法

Publications (1)

Publication Number Publication Date
JP2006074014A true JP2006074014A (ja) 2006-03-16

Family

ID=36154240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005218099A Withdrawn JP2006074014A (ja) 2004-08-06 2005-07-27 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法

Country Status (1)

Country Link
JP (1) JP2006074014A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007036607A1 (en) * 2005-09-27 2007-04-05 Filtronic Comtek Oy Transmission line structure
JP2007317881A (ja) * 2006-05-25 2007-12-06 Nec Saitama Ltd 多層プリント基板
JP2008294316A (ja) * 2007-05-28 2008-12-04 Kyocera Corp 電子機器
JP2009152281A (ja) * 2007-12-19 2009-07-09 Denso Corp 貫通基板
JP2009200715A (ja) * 2008-02-20 2009-09-03 Fujitsu Ltd 基材、通信モジュール、および通信装置
WO2009147956A1 (ja) * 2008-06-06 2009-12-10 国立大学法人東北大学 多層配線基板
JP2010010164A (ja) * 2008-06-24 2010-01-14 Kyocera Corp 容量内蔵基板
EP2166824A1 (en) 2008-09-19 2010-03-24 Jtekt Corporation Multilayer circuit board and motor driving circuit board
JP2010219501A (ja) * 2009-03-17 2010-09-30 Hon Hai Precision Industry Co Ltd 回路基板及びこの回路基板を有する電子装置
KR101013833B1 (ko) 2007-07-09 2011-02-14 캐논 가부시끼가이샤 회로접속구조 및 프린트 회로판
US8331104B2 (en) 2010-01-29 2012-12-11 Kabushiki Kaisha Toshiba Electronic device and circuit board
JP2013149791A (ja) * 2012-01-19 2013-08-01 Mitsubishi Electric Corp プリント基板およびプリント基板装置
US8735732B2 (en) 2011-05-27 2014-05-27 Taiyo Yuden Co., Ltd. Multilayer substrate
JP2014203951A (ja) * 2013-04-04 2014-10-27 大日本印刷株式会社 部品実装多層配線基板
JP2019192844A (ja) * 2018-04-27 2019-10-31 京セラ株式会社 印刷配線板
JP2021082731A (ja) * 2019-11-20 2021-05-27 京セラ株式会社 配線基体、半導体素子収納用パッケージ、および半導体装置

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007036607A1 (en) * 2005-09-27 2007-04-05 Filtronic Comtek Oy Transmission line structure
JP2007317881A (ja) * 2006-05-25 2007-12-06 Nec Saitama Ltd 多層プリント基板
JP2008294316A (ja) * 2007-05-28 2008-12-04 Kyocera Corp 電子機器
KR101013833B1 (ko) 2007-07-09 2011-02-14 캐논 가부시끼가이샤 회로접속구조 및 프린트 회로판
JP2009152281A (ja) * 2007-12-19 2009-07-09 Denso Corp 貫通基板
JP2009200715A (ja) * 2008-02-20 2009-09-03 Fujitsu Ltd 基材、通信モジュール、および通信装置
WO2009147956A1 (ja) * 2008-06-06 2009-12-10 国立大学法人東北大学 多層配線基板
KR101573959B1 (ko) * 2008-06-06 2015-12-02 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 다층 배선 기판
US8633395B2 (en) 2008-06-06 2014-01-21 National University Corporation Tohoku University Multilayer wiring board
JP5388071B2 (ja) * 2008-06-06 2014-01-15 国立大学法人東北大学 多層配線基板
EP2284882A1 (en) * 2008-06-06 2011-02-16 National University Corporation Tohoku University Multilayer wiring board
CN102057483A (zh) * 2008-06-06 2011-05-11 国立大学法人东北大学 多层配线基板
EP2284882A4 (en) * 2008-06-06 2012-06-27 Univ Tohoku Nat Univ Corp MULTILAYER WIRING BOARD
JP2010010164A (ja) * 2008-06-24 2010-01-14 Kyocera Corp 容量内蔵基板
EP2166824A1 (en) 2008-09-19 2010-03-24 Jtekt Corporation Multilayer circuit board and motor driving circuit board
JP2010219501A (ja) * 2009-03-17 2010-09-30 Hon Hai Precision Industry Co Ltd 回路基板及びこの回路基板を有する電子装置
US8331104B2 (en) 2010-01-29 2012-12-11 Kabushiki Kaisha Toshiba Electronic device and circuit board
US8735732B2 (en) 2011-05-27 2014-05-27 Taiyo Yuden Co., Ltd. Multilayer substrate
US9107305B2 (en) 2011-05-27 2015-08-11 Taiyo Yuden Co., Ltd. Multilayer substrate
JP2013149791A (ja) * 2012-01-19 2013-08-01 Mitsubishi Electric Corp プリント基板およびプリント基板装置
JP2014203951A (ja) * 2013-04-04 2014-10-27 大日本印刷株式会社 部品実装多層配線基板
JP2019192844A (ja) * 2018-04-27 2019-10-31 京セラ株式会社 印刷配線板
JP7100487B2 (ja) 2018-04-27 2022-07-13 京セラ株式会社 印刷配線板
JP2021082731A (ja) * 2019-11-20 2021-05-27 京セラ株式会社 配線基体、半導体素子収納用パッケージ、および半導体装置
JP7254011B2 (ja) 2019-11-20 2023-04-07 京セラ株式会社 配線基体、半導体素子収納用パッケージ、および半導体装置

Similar Documents

Publication Publication Date Title
JP3455498B2 (ja) プリント基板および情報処理装置
JP2898814B2 (ja) 印刷インダクタ付き多層配線板
EP2284882B1 (en) Multilayer wiring board
JP2006074014A (ja) 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法
KR100998720B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
JP2010073891A (ja) プリント配線基板及びその製造方法
KR20090026065A (ko) 공통 모드 초크 코일 및 그 제조 방법
US20040150487A1 (en) Semi-suspended coplanar waveguide on a printed circuit board
US9301386B2 (en) Printed circuit board and method of manufacturing the same
US6278356B1 (en) Flat, built-in resistors and capacitors for a printed circuit board
JP2004056144A (ja) プリント配線板
US11139101B2 (en) Coil component
US7166877B2 (en) High frequency via
US9686858B2 (en) Composite module
JP2003502968A (ja) 対称ストリップラインと非対称ストリップラインの間の転換部
KR20170023669A (ko) 결함접지구조를 갖는 다층 기판 마이크로스트립 전송선로 및 이를 이용한 무선회로 장치
JP4660738B2 (ja) プリント配線板及び電子機器
JP2007189152A (ja) 誘電体多層基板構造と配線パターンの特性インピーダンス調整方法
JP4471281B2 (ja) 積層型高周波回路基板
JP3799949B2 (ja) プリント基板
JP2008078184A (ja) 高周波チップ搭載用多層配線板および高周波回路モジュール
JP4161577B2 (ja) 電気配線板
JP5542231B1 (ja) 多層回路基板
JP2664589B2 (ja) 多層配線基板
JP2008235697A (ja) 配線回路基板およびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081007