JP5143943B1 - 電力増幅回路 - Google Patents

Abstract

【課題】電力増幅回路の利得の温度依存性を抑制し、温度補償回路を有するバイアス回路を備えた電力増幅回路を提供する。
【解決手段】ドレインが高電位に接続され、ソースが接地された増幅用トランジスタを備え、ソースが接地され増幅用トランジスタＧＴｒのゲートにゲートが接続されたカレントミラートランジスタＣＭＴｒによって増幅用トランジスタのバイアス電流を制御する電力増幅回路であって、アノードが制御電源端子に接続された第１のダイオードＤ１と、アノードが第１のダイオードＤ１のカソードに結合され、カソードがカレントミラートランジスタＣＭＴｒのドレインに接続された第２のダイオードＤ２と、一方の端子が第２のダイオードＤ２のカソードに接続され他方の端子が接地された第１の抵抗素子Ｒ１と、第２のダイオードＤ２と並列接続された第２の抵抗素子Ｒ２とを備える。
【選択図】図１

Description

本発明は、電力増幅回路に関し、特に携帯電話や無線ＬＡＮ等の無線通信システムに使用される高周波信号を増幅する電力増幅回路の温度特性を補償するバイアス回路を備えた電力増幅回路、及びそれを備えた多段電力増幅回路に関する。

電力増幅回路に用いられるトランジスタには大別して電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）とヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）がある。

具体的には、高周波域でのノイズの小さい電界効果トランジスタが受信系の低雑音増幅回路（ＬＮＡ：Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）に、ヘテロ接合バイポーラトランジスタが送信系のパワーアンプ（ＰＡ：Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ）に適用されることが多い。

携帯電話や無線ＬＡＮ等、高周波無線システムにおいて、低雑音増幅回路は、アンテナから受信された微弱な高周波信号をＲＦＩＣ（Ｒａｄｉｏ−Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の受信感度以上の電力強度に増幅するために備えられる。また、パワーアンプは、ＲＦＩＣからの信号をアンテナから基地局、端末、中継器等、用途に応じた距離を伝送するに十分な電力強度に増幅するためにアンテナの前段に備えられる。

このような観点から、電力増幅回路には、環境による利得変動を小さくすることが要求され、特に温度による利得の安定性が電力増幅回路の性能として重要となる。

たとえば、温度変化にかかわらず一定のバイアス電流を流すバイアス回路の場合、温度の上昇に伴い、電界効果トランジスタにおいては、ｇｍ（相互コンダクタンス＝Ｉｄ／Ｖｇｓ）が減少した際、また、ヘテロ接合バイポーラトランジスタにおいては、β（電流増幅率＝Ｉｃ／Ｉｂ）が減少した際、電力増幅回路の利得が低下する。

この利得の低下を見込んだ上で、システムとして電力増幅回路に要求される利得の最小値を下回らないようにバイアス電流を設定する場合には、室温での消費電流を高めに設定しなければならず消費電力の増加につながる。

また、高温で利得を減少させないためには、高温でのバイアス電流を常温に対し増加させる必要がある。

図８は、バイアス電流が温度に対して一定の場合の電力増幅回路の利得を説明するための図である。図８を参照して、縦軸に電力増幅回路の利得が示され、横軸に周波数が示される。電力増幅回路の利得は温度依存を示し、高温になるにつれてその利得は大きく減少している。

電力増幅回路の利得を温度依存しないようにするために、下記のような技術がある。特開２００３−２３４６２２号公報（特許文献１）や特開２００４−１５９１２３号公報（特許文献２）に示すような手法が提案されている。

特開２００３−２３４６２２号公報 特開２００４−１５９１２３号公報

特開２００３−２３４６２２号公報（特許文献１）では、演算回路から成る、温度検知回路、整流回路、折れ線回路を有し、周囲温度に応じてバイアス電流を増減して、電力増幅回路の利得を一定としている。特開２００４−１５９１２３号公報（特許文献２）も同様に演算回路を有した構成になっており、回路規模の増大という課題があった。

そこで、本発明の一実施例の目的は、簡素な構成で、電力増幅回路の利得の温度依存性を抑制し、温度補償回路を有するバイアス回路を備えた電力増幅回路を提供することである。

本発明によれば、ドレインが高電位に接続され、ソースが接地された増幅用トランジスタを備え、ソースが接地され増幅用トランジスタのゲートにゲートが接続されたカレントミラートランジスタによって増幅用トランジスタのバイアス電流を制御する電力増幅回路であって、アノードが制御電源端子に接続された第１のダイオードと、アノードが第１のダイオードのカソードに結合され、カソードがカレントミラートランジスタのドレインに接続された第２のダイオードと、一方の端子が第２のダイオードのカソードに接続され他方の端子が接地された第１の抵抗素子と、第２のダイオードと並列接続された第２の抵抗素子とを備える。

好ましくは、電力増幅回路は、第１のダイオードのカソードにドレインが接続され、第２のダイオードのアノードにソースが接続され、第２のダイオードのカソードにゲートが接続された第１のトランジスタをさらに備える。

さらに好ましくは、第１または第２のダイオードは、ダイオード接続されたトランジスタを含む。

好ましくは、ドレインが高電位に接続され、ソースが接地された増幅用トランジスタを備え、ソースが接地され増幅用トランジスタのゲートにゲートが接続されたカレントミラートランジスタによって増幅用トランジスタのバイアス電流を制御する電力増幅回路であって、アノードが制御電源端子に接続された第１のダイオードと、ゲートが第１のダイオードのカソードに結合され、ソースがカレントミラートランジスタのドレインに接続された第１のトランジスタと、一方の端子が第１のトランジスタのソースに接続され他の端子が接地された第１の抵抗素子と、第１のトランジスタのゲートとソースの間に接続された第２の抵抗素子と、増幅用トランジスタのドレインと第１のトランジスタのドレインとの間に接続される電流源回路とを備える。

好ましくは、電流源回路は、ドレインが増幅用トランジスタのドレインに接続され、ゲートが第１のトランジスタのドレインに接続された第２のトランジスタと、第２のトランジスタのソースとゲートとの間に接続された第３の抵抗素子とを含む。

さらに好ましくは、第１のダイオードのカソードにドレインが接続され、第１のトランジスタのゲートにソースが接続され、第１のトランジスタのソースにゲートが接続された第３のトランジスタをさらに含む。

さらに好ましくは、第１の抵抗素子と第２の抵抗素子のそれぞれに直列接続された複数の抵抗素子が設けられ、複数の抵抗素子のうち少なくとも±５００ｐｐｍ／℃以上の抵抗温度係数を有する抵抗素子と、±５００ｐｐｍ／℃未満の抵抗温度係数を有する抵抗素子とを含む。

好ましくは、第１のダイオードはダイオード接続されたトランジスタを含む。
本発明の別の局面からみれば、コレクタが高電位に接続され、エミッタが接地された増幅用トランジスタを備え、エミッタが接地され増幅用トランジスタのベースにベースが接続されたカレントミラートランジスタによって増幅用トランジスタのバイアス電流を制御する電力増幅回路であって、アノードが制御電源端子に接続された第１のダイオードと、アノードが第１のダイオードのカソードに結合され、カソードがカレントミラートランジスタのコレクタに接続された第２のダイオードと、一方の端子が第２のダイオードのカソードに接続され他方の端子が接地された第１の抵抗素子と、第２のダイオードと並列接続された第２の抵抗素子とを備える。

本発明の別の局面からみれば、コレクタが高電位に接続され、エミッタが接地された増幅用トランジスタを備え、エミッタが接地され増幅用トランジスタのベースにベースが接続されたカレントミラートランジスタによって増幅用トランジスタのバイアス電流を制御する電力増幅回路であって、アノードが制御電源端子に接続された第１のダイオードと、ゲートが第１のダイオードのカソードに結合され、ソースがカレントミラートランジスタのコレクタに接続された第１のトランジスタと、一方の端子が第１のトランジスタのソースに接続され他の端子が接地された第１の抵抗素子と、第１のトランジスタのゲートとソースの間に接続された第２の抵抗素子と、増幅用トランジスタのコレクタと第１のトランジスタのドレインとの間に接続される電流源回路とを備える。

好ましくは、電流源回路は、ドレインが増幅用トランジスタのコレクタに接続され、ゲートが第１のトランジスタのドレインに接続された第２のトランジスタと、第２のトランジスタのソースとゲートとの間に接続された第３の抵抗素子とを含む。

本発明によれば、温度補償回路を備えるバイアス回路の構成を有することにより、容易に電力増幅回路の利得の温度依存性を抑制し、電力増幅回路の利得を一定にできる。

本実施の形態１の温度補償バイアス回路を持つ電力増幅回路１００の構成の一例を示す図である。 実施の形態１の変形例である電力増幅回路１００Ａの回路の構成の一例を示す図である。 実施の形態２である電力増幅回路１００Ｂの回路の構成の一例を示す図である。 実施の形態２の変形例１である電力増幅回路１００Ｃの回路の構成の一例を示す図である。 実施の形態２の変形例１の変形例である電力増幅回路１００Ｄの回路の構成の一例を示す図である。 電力増幅回路１００Ｄの構成により制御したカレントミラートランジスタＣＭＴｒに流れるドレイン電流と温度との関係を示す図である。 本実施の形態の電力増幅回路１００Ｄの利得と温度との関係を示す図である。 バイアス電流が温度に対して一定の場合の電力増幅回路の利得を説明するための図である。

以下、本発明について図面を参照して詳しく説明する。なお、図中同一又は相当部分には同一の符号を付してその説明は繰返さない。以下、本発明の実施の形態を図面を用いて説明する。

［実施の形態１］
図１は本実施の形態１の温度補償バイアス回路を持つ電力増幅回路１００の構成の一例を示す図である。

図１を参照して、電力増幅回路１００は、カレントミラー回路１１０と、カレントミラー電流供給回路１２０とを含む。

カレントミラー回路１１０は、カレントミラー電流供給回路１２０からの出力がゲートとドレインに供給され、ソースに接地電位が供給されたカレントミラートランジスタＣＭＴｒと、ソースに接地電位が与えられ、ドレインにＶＤＤ電源端子Ｐ１から高電位のＶＤＤが与えられ、ゲートにカレントミラー電流供給回路１２０からの出力を受ける増幅用トランジスタＧＴｒとを含む。

一方、カレントミラー電流供給回路１２０は、アノードが制御電圧端子Ｐ２に接続されたダイオードＤ１と、温度補償回路１４０とを含む。

温度補償回路１４０は、アノードがダイオードＤ１のカソードに結合され、カソードがカレントミラートランジスタＣＭＴｒのドレイン（およびゲート）に接続されたダイオードＤ２と、ノードＮ１と接地電位との間に接続される抵抗素子Ｒ１と、ノードＮ１とノードＮ２との間にダイオードＤ２と並列接続された抵抗素子Ｒ２とを含む。なお、上述した「結合」とは、ダイオードＤ１とダイオードＤ２とが直接接続されることだけに限定されず、ダイオードＤ１とダイオードＤ２との間に何らかの回路素子が含まれている場合も含む。

電源が供給される系統は、増幅用トランジスタＧＴｒにドレイン電圧を与えるＶＤＤ電源端子Ｐ１と、カレントミラー電流供給回路１２０を駆動させる制御電圧端子Ｐ２の２系統である。

なお、カレントミラー電流供給回路１２０とカレントミラートランジスタＣＭＴｒとを合わせた回路は、増幅用トランジスタＧＴｒへのバイアス電流を供給する回路であるため、いわゆるバイアス回路１とも称される。

増幅機能のオン／オフは制御電圧端子Ｐ２の電圧の切替によってなされるが、システムから供給されるオフとなるべき電圧は、通常０Ｖでなく、例えば０．４Ｖと低電圧に設定されている場合があり、このような場合においても増幅機能をオフとするために、ダイオードＤ１が直列に挿入されている。

ダイオードＤ１の段数はダイオードＤ１の持つ閾値電圧に拠り、１段の場合が多いがこれに限られることは無い。カレントミラートランジスタＣＭＴｒのドレイン電流は抵抗素子Ｒ１とＲ２の比によって決まる。

具体的には温度が上昇したとき、ダイオードＤ１の電圧降下分が減少し、抵抗素子Ｒ２と並列に接続されているダイオードＤ２の温度特性により並列合成抵抗が減少する。その結果、抵抗素子Ｒ１にかかる電圧が増加し、カレントミラートランジスタＣＭＴｒのドレイン電流が増加する。

逆に温度が低下した場合は、抵抗素子Ｒ１にかかる電圧が常温に比べ減少し、カレントミラートランジスタＣＭＴｒのドレイン電流が減少する。このようにドレイン電流が温度に対し正の傾きを持つので、温度上昇時に利得が落ちすぎず、温度低下時に利得が上がり過ぎない。

この傾きはダイオードの温度特性により決まるが、抵抗素子Ｒ１、Ｒ２を比較的大きな温度係数を持つ抵抗素子とすることで、常温のドレイン電流を変えずに、傾きだけを微調整することができる。

例えば、抵抗素子Ｒ１に正の温度係数を持つ抵抗素子とすると傾きが増し、負の温度係数を持つ抵抗素子とすると傾きが緩やかになる。抵抗素子Ｒ２に適用する場合は正負逆にすることで同様の効果を得る。

［実施の形態１の変形例］
図２は、実施の形態１の変形例である電力増幅回路１００Ａの回路の構成の一例を示す図である。図１の実施の形態１の電力増幅回路１００と比較しつつ、電力増幅回路１００Ａについて説明する。図２を参照して、電力増幅回路１００Ａは、電力増幅回路１００の構成に加えて、電力増幅回路１００のカレントミラー電流供給回路１２０に代えて、カレントミラー電流供給回路１２０Ａを含む。

カレントミラー電流供給回路１２０Ａは、アノードが制御電圧端子Ｐ２に接続されたダイオードＤ１と、温度補償回路１４０と、トランジスタＴｒ１とをさらに含む。

温度補償回路１４０は、アノードがトランジスタＴｒ１のソースに接続され、カソードがカレントミラートランジスタＣＭＴｒのドレイン（およびゲート）に接続されたダイオードＤ２と、ノードＮ１と接地電位との間に接続される抵抗素子Ｒ１と、ノードＮ１とノードＮ２との間にダイオードＤ２と並列接続された抵抗素子Ｒ２とを含む。

トランジスタＴｒ１は、ドレインにダイオードＤ１のカソードが接続され、ソースにダイオードＤ２のアノードが接続され、ゲートにダイオードＤ２のカソードが接続される。

なお、実施の形態１のバイアス回路１と同様に、カレントミラー電流供給回路１２０ＡとカレントミラートランジスタＣＭＴｒとを合わせた回路は、増幅用トランジスタＧＴｒへのバイアス電流を供給する回路であるため、いわゆるバイアス回路１Ａとも称される。

トランジスタＴｒ１のゲートとソースの間に抵抗素子Ｒ２が接続された電流源回路１５０の構成になっており、ダイオードＤ２は抵抗素子Ｒ２と並列に接続されている。電流源とすることで、抵抗素子Ｒ１にかかる電圧の制御電圧依存性が著しく改善され、制御電圧の増減分はほとんどがトランジスタＴｒ１のドレイン−ソース間電圧の増減として吸収される。

なお、電力増幅回路１００Ａの他の構成については、電力増幅回路１００と同様なため、説明はここでは繰返さない。

［実施の形態２］
図３は、実施の形態２である電力増幅回路１００Ｂの回路の構成の一例を示す図である。図１の電力増幅回路１００と比較しつつ、電力増幅回路１００Ｂについて説明する。図３を参照して、電力増幅回路１００Ｂは、実施の形態１である電力増幅回路１００の構成に加えて、電力増幅回路１００のカレントミラー電流供給回路１２０に代えてカレントミラー電流供給回路１２０Ｂを含む。

カレントミラー電流供給回路１２０Ｂは、アノードが制御電圧端子Ｐ２に接続されたダイオードＤ１と、電流源回路１３０と、温度補償回路１４０Ａとを含む。

温度補償回路１４０Ａは、ゲートがダイオードＤ１のカソードに結合され、ソースがカレントミラートランジスタＣＭＴｒのドレインに接続されたトランジスタＴｒ１と、ノードＮ１と接地電位との間に接続される抵抗素子Ｒ１と、トランジスタＴｒ１のゲートとソースの間に接続された抵抗素子Ｒ２とを含む。

電流源回路１３０は、ドレインが増幅用トランジスタＧＴｒのドレイン電圧を供給するＶＤＤ電源端子Ｐ１に接続され、ゲートがトランジスタＴｒ１のドレインに接続されたトランジスタＴｒ２と、トランジスタＴｒ２のソースとゲートの間に接続された抵抗素子Ｒ３とを含む。

なお、実施の形態１のバイアス回路１と同様に、カレントミラー電流供給回路１２０ＢとカレントミラートランジスタＣＭＴｒとを合わせた回路は、増幅用トランジスタＧＴｒへのバイアス電流を供給する回路であるため、いわゆるバイアス回路１Ｂとも称される。

カレントミラートランジスタＣＭＴｒのドレイン電流は、ＶＤＤ電源端子Ｐ１から印加される電圧によって駆動するトランジスタＴｒ２から供給される。

ここで、たとえばトランジスタＴｒ２としてディプレッション型のＦＥＴもしくは高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）が配置される。

このトランジスタＴｒ２のソース−ドレイン間の電流値は、抵抗素子Ｒ３の抵抗値によって定められ、トランジスタＴｒ２はカレントミラー電流供給回路１２０Ｂの構成においては温度特性の無い電流源として働く。

このような構成を取ることにより、電力増幅回路１００Ｂを駆動させるための大部分の電流は電流源回路１３０（具体的にはトランジスタＴｒ２）から供給され、カレントミラー電流供給回路１２０Ｂとしての温度特性は、トランジスタＴｒ２および抵抗素子Ｒ３以外の素子であるダイオードＤ１、抵抗素子Ｒ１、Ｒ２、トランジスタＴｒ１により制御される。このため図１のカレントミラー電流供給回路１２０の構成に比べカレントミラー電流供給回路１２０Ｂは制御電流を大幅に減少することができ、ベースバンドＩＣから供給できる電流の上限が低めに設定されている場合に、より有利になる。

トランジスタＴｒ２はＶＤＤ電源端子Ｐ１から電圧が印加されている限り働くが、制御電圧端子Ｐ２にオフの電圧値が印加された時、トランジスタＴｒ１がオフし、カレントミラートランジスタＣＭＴｒに電流が流れなくなる。つまり、トランジスタＴｒ１はゲート−ソース電流の温度特性による温度補償機能と、スイッチの機能を兼ねており、不必要な回路の増大を防いでいる。

なお、電力増幅回路１００Ｂの他の構成については、電力増幅回路１００と同様なため、説明はここでは繰返さない。

［実施の形態２の変形例１］
図４は、実施の形態２の変形例である電力増幅回路１００Ｃの回路の構成の一例を示す図である。図３の実施の形態２である電力増幅回路１００Ｂと比較しつつ、電力増幅回路１００Ｃについて説明する。図４を参照して、電力増幅回路１００Ｃは、電力増幅回路１００Ｂのカレントミラー電流供給回路１２０Ｂに代えて、カレントミラー電流供給回路１２０Ｃを含む。

カレントミラー電流供給回路１２０Ｃは、カレントミラー電流供給回路１２０Ｂの構成に加えて、ドレインにダイオードＤ１のカソードが結合され、ソースに抵抗素子Ｒ２の一端が接続され、ゲートに抵抗素子Ｒ２の他端が接続されたトランジスタＴｒ３をさらに含む。

なお、このトランジスタＴｒ３と抵抗素子Ｒ２とで構成される回路は、電流源回路１３０と同様な構成をとることから、電流源回路１５０とも称される。

このような構成を取ることにより、トランジスタＴｒ２の構成による制御電流の減少効果と、トランジスタＴｒ３の構成による制御電圧依存性改善効果との両方の効果が期待できる。

なお、電力増幅回路１００Ｃの他の構成については、電力増幅回路１００Ｂと同様なため、説明はここでは繰返さない。

［実施の形態２の変形例１の変形例］
図５は、実施の形態２の変形例１（電力増幅回路１００Ｃ）の変形例である電力増幅回路１００Ｄの回路の構成の一例を示す図である。図４の電力増幅回路１００Ｃと比較しつつ、電力増幅回路１００Ｄについて説明する。図５を参照して、電力増幅回路１００Ｄは、電力増幅回路１００Ｃのカレントミラー電流供給回路１２０Ｃに代えて、カレントミラー電流供給回路１２０Ｄを含む。

カレントミラー電流供給回路１２０Ｄは、カレントミラー電流供給回路１２０Ｃの構成に加えて、温度補償回路１４０Ａに代え、温度補償回路１４０Ｂを含む。

温度補償回路１４０Ｂは、図４の温度補償回路１４０Ａと比較して、温度補償回路１４０Ａの抵抗素子Ｒ１，Ｒ２に代え、抵抗素子Ｒ１Ａ，Ｒ２Ａを含む。抵抗素子Ｒ１Ａは、温度係数の大きい抵抗素子Ｒ１２と温度係数の小さい抵抗素子Ｒ１１とをさらに含む。同様に、抵抗素子Ｒ２Ａは、温度係数の大きい抵抗素子Ｒ２２と温度係数の小さい抵抗素子Ｒ２１とをさらに含む。

抵抗素子Ｒ１１と抵抗素子Ｒ１２とは、ノードＮ１と接地電位との間に直列接続される。一方、抵抗素子Ｒ２１と抵抗素子Ｒ２２とは、ノードＮ２とノードＮ１との間に直列接続される。

なお、このトランジスタＴｒ３と抵抗素子Ｒ２Ａとで構成される回路は、電流源回路１３０と同様な構成をとることから、電流源回路１５０Ａとも称される。

一般に大きい温度係数を有する抵抗素子には、半導体プロセスに応じた、半導体エピタキシャル層を利用した半導体抵抗素子が使用され、温度係数の小さい抵抗素子には金属抵抗素子が使用される。また、温度係数は材料によって決まっており、設計者が自由に変更できない。

たとえば、図１から図４に示したような電力増幅回路１００，１００Ａ〜１００Ｃにおいて、抵抗素子Ｒ１や抵抗素子Ｒ２を単に半導体抵抗素子に置き換えるとしても、温度特性の傾きの変化は離散的で、柔軟に制御できない。

そこで、電力増幅回路１００Ｄにおいては、半導体抵抗素子と金属抵抗を組み合わせることにより、その抵抗値比により実効的な温度係数を変化させ温度特性の傾きを柔軟に制御できる。

例えば抵抗温度係数が２０００ｐｐｍ／℃の半導体抵抗素子と抵抗温度係数が−２００ｐｐｍ／℃の金属抵抗との組み合わせることにより、−２００ｐｐｍ／℃〜２０００ｐｐｍ／℃の範囲を実効的な抵抗温度係数として制御することができる。抵抗素子Ｒ１Ａと抵抗素子Ｒ２Ａのそれぞれに直列接続された複数の抵抗素子（Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２）が設けられ、複数の抵抗素子のうち少なくとも±５００ｐｐｍ／℃以上の抵抗温度係数を有する抵抗素子と、±５００ｐｐｍ／℃未満の抵抗温度係数を有する抵抗素子とを組み合わせることが好ましい。なお、±５００ｐｐｍ／℃以上の抵抗温度係数を有する抵抗素子とは、抵抗温度係数の値が５００ｐｐｍ／℃以上または−５００ｐｐｍ／℃以下の抵抗素子のことをいい、±５００ｐｐｍ／℃未満の抵抗温度係数を有する抵抗素子とは、抵抗温度係数の値が−５００ｐｐｍ／℃未満〜＋５００ｐｐｍ／℃未満の抵抗素子のことをいう。

図６は、電力増幅回路１００Ｄの構成により制御したカレントミラートランジスタＣＭＴｒに流れるドレイン電流と温度との関係を示す図である。図６を参照して、縦軸にドレイン電流（ｍＡ）が示され、横軸に温度（−４０℃〜１００℃）が示される。

波形Ｗ１，Ｗ２は、ともに図５に示した電力増幅回路１００Ｄのシミュレーション結果を示す波形である。波形Ｗ１と波形Ｗ２との傾きの差は、抵抗素子Ｒ１Ａ，Ｒ２Ａの実効的な抵抗温度係数の差によるものである。このように、抵抗素子の抵抗温度係数を任意に変更することにより、電力増幅回路の出力電流の元となるカレントミラートランジスタＣＭＴｒのドレイン電流を自由に制御することができる。

図７は、本実施の形態の電力増幅回路１００Ｄの利得と温度との関係を示す図である。図７を参照して、縦軸に電力増幅回路の利得が示され、横軸に周波数が示される。図５の電力増幅回路１００Ｄの抵抗素子Ｒ１Ａ，Ｒ２Ａの抵抗温度係数が調整されることによって、電力増幅回路１００Ｄの利得の温度依存性を減少させ、その利得を一定に保つことができていることが分かる。

ここで、図１〜図５に示した各実施の形態の電力増幅回路の回路構成において、カレントミラートランジスタＣＭＴｒと増幅用トランジスタＧＴｒはＦＥＴかＨＥＭＴとして説明したが、本発明はこれに限られるものではなく、これらはバイポーラトランジスタに置き換えたとしても良い。置き換えた場合には、上述したゲート、ドレイン、ソースはそれぞれベース、コレクタ、エミッタに対応する。またＶＤＤ電源端子は、ＶＣＣ電源端子に対応する。さらに、ダイオードにはダイオード接続されたトランジスタも含まれる。

また、図１から図５に示した各実施の形態について、カレントミラーの構成を最も一般的な接続で成しているが、カレントミラートランジスタＣＭＴｒと増幅用トランジスタＧＴｒのサイズ比に応じた電流が増幅トランジスタに反映して流れる構成であればよく、図に示した限りでないことは言うまでも無い。また、各実施の形態の構成としてダイオードを用いたが、これに限定されることなく、ダイオード接続されたトランジスタを利用してもよい。

最後に各実施の形態について図１等を用いて総括する。
実施の形態１および実施の形態１の変形例である電力増幅回路は、図１、図２に示すように、ドレインが高電位に接続され、ソースが接地された増幅用トランジスタＧＴｒを備え、ソースが接地され増幅用トランジスタＧＴｒのゲートにゲートが接続されたカレントミラートランジスタＣＭＴｒによって増幅用トランジスタＧＴｒのバイアス電流を制御する電力増幅回路であって、アノードが制御電圧端子Ｐ２に接続されたダイオードＤ１と、アノードがダイオードＤ１のカソードに結合され、カソードがカレントミラートランジスタＣＭＴｒのドレインに接続されたダイオードＤ２と、一方の端子がダイオードＤ２のカソードに接続され他方の端子が接地された抵抗素子Ｒ１と、ダイオードＤ２と並列接続された抵抗素子Ｒ２とを備える。

好ましくは、実施の形態１の変形例である電力増幅回路は、図２で示すように、ダイオードＤ１のカソードにドレインが接続され、ダイオードＤ２のアノードにソースが接続され、ダイオードＤ２のカソードにゲートが接続されたトランジスタＴｒ１をさらに備える。

また、さらに好ましくは、ダイオードＤ１，Ｄ２は、ダイオード接続されたトランジスタを含む。

次に実施の形態２とその変形例の電力増幅回路は、図３〜図５に示すように、ドレインが高電位に接続され、ソースが接地された増幅用トランジスタＧＴｒを備え、ソースが接地され増幅用トランジスタＧＴｒのゲートにゲートが接続されたカレントミラートランジスタＣＭＴｒによって増幅用トランジスタＧＴｒのバイアス電流を制御する電力増幅回路であって、アノードが制御電圧端子Ｐ２に接続されたダイオードＤ１と、ゲートがダイオードＤ１のカソードに結合され、ソースがカレントミラートランジスタＣＭＴｒのドレインに接続されたトランジスタＴｒ１と、一方の端子がトランジスタＴｒ１のソースに接続され他の端子が接地された抵抗素子Ｒ１と、トランジスタＴｒ１のゲートとソースの間に接続された抵抗素子Ｒ２と、増幅用トランジスタＧＴｒのドレインとトランジスタＴｒ１のドレインとの間に接続される電流源回路１３０とを備える。

特に、好ましくは、電流源回路１３０は、ドレインが増幅用トランジスタＧＴｒのドレインに接続され、ゲートがトランジスタＴｒ１のドレインに接続されたトランジスタＴｒ２と、トランジスタＴｒ２のソースとゲートとの間に接続された抵抗素子Ｒ３とを含む。

さらに好ましくは、実施の形態２の変形例等は、図４、図５に示すように、ダイオードＤ１のカソードにドレインが接続され、トランジスタのゲートにソースが接続され、トランジスタのソースにゲートが接続されたトランジスタＴｒ３をさらに含む。

さらに好ましくは、実施の形態２の変形例１の変形例は、図５に示すように、抵抗素子Ｒ１Ａと抵抗素子Ｒ２Ａのそれぞれに直列接続された複数の抵抗素子（Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２）が設けられ、複数の抵抗素子のうち少なくとも±５００ｐｐｍ／℃以上の抵抗温度係数を有する抵抗素子と、±５００ｐｐｍ／℃未満の抵抗温度係数を有する抵抗素子とを含む。

好ましくは、実施の形態２および実施の形態２の変形例等に含まれるダイオードＤ１は、ダイオード接続されたトランジスタを含む。

上述したトランジスタは、ＦＥＴあるいはＨＥＭＴを前提として説明したが、これに限定されることなく、バイポーラトランジスタを用いても同様な効果を奏する。特にバイポーラトランジスタを用いた実施の形態１に対応する電力増幅回路は、コレクタが高電位に接続され、エミッタが接地された増幅用トランジスタＧＴｒを備え、エミッタが接地され増幅用トランジスタＧＴｒのベースにベースが接続されたカレントミラートランジスタＣＭＴｒによって増幅用トランジスタＧＴｒのバイアス電流を制御する電力増幅回路であって、アノードが制御電圧端子Ｐ２に接続されたダイオードＤ１と、アノードがダイオードＤ１のカソードに結合され、カソードがカレントミラートランジスタＣＭＴｒのコレクタに接続されたダイオードＤ２と、一方の端子がダイオードＤ２のカソードに接続され他方の端子が接地された抵抗素子Ｒ１と、ダイオードＤ２と並列接続された抵抗素子Ｒ２とを備える。

また、特にバイポーラトランジスタを用いた実施の形態２に対応する電力増幅回路は、コレクタが高電位に接続され、エミッタが接地された増幅用トランジスタＧＴｒを備え、エミッタが接地され増幅用トランジスタＧＴｒのベースにベースが接続されたカレントミラートランジスタＣＭＴｒによって増幅用トランジスタＧＴｒのバイアス電流を制御する電力増幅回路であって、アノードが制御電圧端子Ｐ２に接続されたダイオードＤ１と、ゲートがダイオードＤ１のカソードに結合され、ソースがカレントミラートランジスタＣＭＴｒのコレクタに接続されたトランジスタＴｒ１と、一方の端子がトランジスタＴｒ１のソースに接続され他の端子が接地された抵抗素子Ｒ１と、トランジスタＴｒ１のゲートとソースの間に接続された抵抗素子Ｒ２と、増幅用トランジスタのコレクタと第１のトランジスタのドレインとの間に接続される電流源回路とを備える。

特に、この電流源回路は、ドレインが増幅用トランジスタＧＭＴｒのコレクタに接続され、ゲートがトランジスタＴｒ１のドレインに接続されたトランジスタＴｒ２と、トランジスタＴｒ２のソースとゲートとの間に接続された抵抗素子Ｒ３とを含む。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１，１Ａ〜１Ｄ バイアス回路、１００，１００Ａ〜１００Ｄ 電力増幅回路、１１０ カレントミラー回路、１２０，１２０Ａ〜１２０Ｄ カレントミラー電流供給回路、１３０，１５０，１５０Ａ 電流源回路、１４０，１４０Ａ，１４０Ｂ 温度補償回路、ＣＭＴｒ カレントミラートランジスタ、Ｄ１，Ｄ２ ダイオード、ＧＴｒ 増幅用トランジスタ、Ｐ１ ＶＤＤ電源端子、Ｐ２ 制御電圧端子、Ｒ１，Ｒ２，Ｒ１Ａ，Ｒ２Ａ，Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２ 抵抗素子、Ｔｒ１，Ｔｒ２，Ｔｒ３ トランジスタ。

Claims (11)

1. ドレインが高電位に接続され、ソースが接地された増幅用トランジスタを備え、ソースが接地され前記増幅用トランジスタのゲートにゲートが接続されたカレントミラートランジスタによって前記増幅用トランジスタのバイアス電流を制御する電力増幅回路であって、
   アノードが制御電源端子に接続された第１のダイオードと、
   アノードが前記第１のダイオードのカソードに結合され、カソードが前記カレントミラートランジスタのドレインに接続された第２のダイオードと、
   一方の端子が前記第２のダイオードのカソードに接続され他方の端子が接地された第１の抵抗素子と、
   前記第２のダイオードと並列接続された第２の抵抗素子とを備える、電力増幅回路。
2. 前記電力増幅回路は、
   前記第１のダイオードのカソードにドレインが接続され、前記第２のダイオードのアノードにソースが接続され、前記第２のダイオードのカソードにゲートが接続された第１のトランジスタをさらに備える、請求項１に記載の電力増幅回路。
3. 前記第１または第２のダイオードは、ダイオード接続されたトランジスタを含む、請求項１〜２のいずれか１項に記載の電力増幅回路。
4. ドレインが高電位に接続され、ソースが接地された増幅用トランジスタを備え、ソースが接地され前記増幅用トランジスタのゲートにゲートが接続されたカレントミラートランジスタによって前記増幅用トランジスタのバイアス電流を制御する電力増幅回路であって、
   アノードが制御電源端子に接続された第１のダイオードと、
   ゲートが前記第１のダイオードのカソードに結合され、ソースが前記カレントミラートランジスタのドレインに接続された第１のトランジスタと、
   一方の端子が前記第１のトランジスタのソースに接続され他の端子が接地された第１の抵抗素子と、
   前記第１のトランジスタのゲートとソースの間に接続された第２の抵抗素子と、
   前記増幅用トランジスタのドレインと前記第１のトランジスタのドレインとの間に接続される電流源回路とを備える、電力増幅回路。
5. 前記電流源回路は、
   ドレインが前記増幅用トランジスタのドレインに接続され、ゲートが前記第１のトランジスタのドレインに接続された第２のトランジスタと、
   前記第２のトランジスタのソースとゲートとの間に接続された第３の抵抗素子とを含む、請求項４に記載の電力増幅回路。
6. 前記第１のダイオードのカソードにドレインが接続され、前記第１のトランジスタのゲートにソースが接続され、前記第１のトランジスタのソースにゲートが接続された第３のトランジスタをさらに含む、請求項５に記載の電力増幅回路。
7. 前記第１の抵抗素子と前記第２の抵抗素子のそれぞれに直列接続された複数の抵抗素子が設けられ、前記複数の抵抗素子のうち少なくとも±５００ｐｐｍ／℃以上の抵抗温度係数を有する抵抗素子と、±５００ｐｐｍ／℃未満の抵抗温度係数を有する抵抗素子とを含む、請求項６に記載の電力増幅回路。
8. 前記第１のダイオードはダイオード接続されたトランジスタを含む、請求項４〜７のいずれか１項に記載の電力増幅回路。
9. コレクタが高電位に接続され、エミッタが接地された増幅用トランジスタを備え、エミッタが接地され前記増幅用トランジスタのベースにベースが接続されたカレントミラートランジスタによって前記増幅用トランジスタのバイアス電流を制御する電力増幅回路であって、
   アノードが制御電源端子に接続された第１のダイオードと、
   アノードが前記第１のダイオードのカソードに結合され、カソードが前記カレントミラートランジスタのコレクタに接続された第２のダイオードと、
   一方の端子が前記第２のダイオードのカソードに接続され他方の端子が接地された第１の抵抗素子と、
   前記第２のダイオードと並列接続された第２の抵抗素子とを備える、電力増幅回路。
10. コレクタが高電位に接続され、エミッタが接地された増幅用トランジスタを備え、エミッタが接地され前記増幅用トランジスタのベースにベースが接続されたカレントミラートランジスタによって前記増幅用トランジスタのバイアス電流を制御する電力増幅回路であって、
    アノードが制御電源端子に接続された第１のダイオードと、
    ゲートが前記第１のダイオードのカソードに結合され、ソースが前記カレントミラートランジスタのコレクタに接続された第１のトランジスタと、
    一方の端子が前記第１のトランジスタのソースに接続され他の端子が接地された第１の抵抗素子と、
    前記第１のトランジスタのゲートとソースの間に接続された第２の抵抗素子と、
    前記増幅用トランジスタのコレクタと前記第１のトランジスタのドレインとの間に接続される電流源回路とを備える、電力増幅回路。
11. 前記電流源回路は、
    ドレインが前記増幅用トランジスタのコレクタに接続され、ゲートが前記第１のトランジスタのドレインに接続された第２のトランジスタと、
    前記第２のトランジスタのソースとゲートとの間に接続された第３の抵抗素子とを含む、請求項１０に記載の電力増幅回路。

Images