[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5024057B2 - 電力増幅器 - Google Patents

電力増幅器 Download PDF

Info

Publication number
JP5024057B2
JP5024057B2 JP2008000722A JP2008000722A JP5024057B2 JP 5024057 B2 JP5024057 B2 JP 5024057B2 JP 2008000722 A JP2008000722 A JP 2008000722A JP 2008000722 A JP2008000722 A JP 2008000722A JP 5024057 B2 JP5024057 B2 JP 5024057B2
Authority
JP
Japan
Prior art keywords
diode
circuit
power amplifier
capacitor
attenuation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008000722A
Other languages
English (en)
Other versions
JP2009164908A (ja
Inventor
和也 山本
美代 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008000722A priority Critical patent/JP5024057B2/ja
Priority to US12/131,959 priority patent/US7616060B2/en
Priority to KR1020080096937A priority patent/KR100997959B1/ko
Publication of JP2009164908A publication Critical patent/JP2009164908A/ja
Application granted granted Critical
Publication of JP5024057B2 publication Critical patent/JP5024057B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191Tuned amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/10Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with diodes
    • H03F3/12Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with diodes with Esaki diodes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/0052Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

本発明は、増幅モードにおいてRF信号を増幅し、減衰モードにおいてRF信号を減衰する電力増幅器に関し、特に最低動作電圧を低減し、減衰モードにおける入出力のインピーダンス不整合を低減し、設計の自由度を大きくすることができる電力増幅器に関するものである。
近年、CDMA(Code Division Multiple Access:符号分割多重接続)を行う携帯電話用の電力増幅器や、無線LAN用の電力増幅器として、GaAs−HBT(ヘテロ接合バイポーラトランジスタ)電力増幅器が広く用いられている。
GaAs−HBTは、負のゲートバイアス電圧を必要としないため、単一電源で動作可能であり、かつGaAs−FETより均一なデバイス特性を得ることができる。このため、近年盛んに携帯電話や無線LANをはじめとするGaAs系電力増幅器に適用されている。
しかし、通常のGaAs−HBTプロセスでRF(高周波)スイッチ素子を構成する場合、ゲート電圧印加だけでチャネルをONできるスイッチを形成できない。そのため、p−i−n接合に近い接合を持つベース−コレクタ間接合のダイオード(BCダイオード)を用いたスイッチが用いられる(例えば、特許文献1参照)。
ベース・コレクタ間ダイオード(以下BCダイオードと称す)を用いたアッテネータにより、ステップ減衰機能を実現することができる。図20は、ステップ減衰機能を有するアッテネータを増幅段に挿入した3段電力増幅器を示すブロック図である。3段の電力増幅器A1〜A3が設けられている。そして、第1段の電力増幅器A1と第2段の電力増幅器A2の間に、ステップ減衰機能を有するアッテネータATTが設けられている。
図21は、ステップ減衰機能を有する従来のアッテネータの一例を示す回路図である。BCダイオードD1のアノードが入力端子INに接続され、カソードが出力端子OUTに接続されている。BCダイオードD1のアノードに、RF阻止インダクタL1と抵抗R1を介して制御端子Vc1が接続されている。BCダイオードD1のカソードと接地点の間に、抵抗R3とRF阻止インダクタL3が直列接続されている。BCダイオードD1のアノードとカソードの間に、抵抗R01、容量C1及び抵抗R02が設けられている。BCダイオードD2のカソードが容量C1と抵抗R02の接続点に接続され、アノードが容量C2を介して接地されている。BCダイオードD2のアノードに、RF阻止インダクタL2と抵抗R2を介して制御端子Vc2が接続されている。
図21のアッテネータの動作について説明する。制御端子Vc1にBCダイオードD1のON電圧以上の電圧を印加し、制御端子Vc2にBCダイオードD2のON電圧より小さい電圧(負のバイアスも含む)を印加すると、抵抗R1、BCダイオードD1、抵抗R3の経路に電流が流れるため、入力端子INから入力されたRF信号が出力端子OUTにそのまま伝達される通過状態になる。一方、制御端子Vc1にBCダイオードD1のON電圧より小さい電圧を印加し、制御端子Vc2にBCダイオードD2のON電圧以上の電圧を印加すると、抵抗R2、BCダイオードD2、抵抗R02、抵抗R3の経路に電流が流れるため、入力端子INから入力されたRF信号が減衰されて出力端子OUTに伝達される減衰状態になる。
図22は、ステップ減衰機能を有する従来のアッテネータの他の例を示す回路図である。BCダイオードD1のアノードは入力端子INに接続され、カソードは出力端子OUTに接続されている。制御端子Vc1は、RF阻止インダクタL1を介してBCダイオードD1のアノードに接続されている。BCダイオードD2のアノードはBCダイオードD1のカソードに接続され、BCダイオードD2のカソードは容量C1を介してBCダイオードD1のアノードに接続されている。
抵抗R01の一端はBCダイオードD2のカソードに接続され、抵抗R02の一端は容量C2を介してBCダイオードD1のカソードに接続されている。BCダイオードD3のアノードは容量C3を介して抵抗R01,R02の他端に接続され、BCダイオードD4のカソードは容量C4を介して抵抗R01,R02の他端に接続されている。容量C5の一端はBCダイオードD3のカソード及びBCダイオードD4のアノードに接続され、容量C5の他端は接地されている。
制御端子Vc2は、RF阻止インダクタL2、抵抗R2及び抵抗R01を介してBCダイオードD2のカソードに接続されている。制御端子Vc3は、RF阻止インダクタL3及び抵抗R3を介してBCダイオードD3のアノードに接続されている。制御端子Vc4は、RF阻止インダクタL4及び抵抗R4を介してBCダイオードD4のカソードに接続されている。
図22のアッテネータの動作について説明する。制御端子Vc1,Vc4に2Vbi以上(VbiはBCダイオードの障壁電位で通常約1.2V程度)の電圧を印加し、制御端子Vc2,Vc3に0Vを印加すると、BCダイオードD1,D2はON、BCダイオードD3,D4はOFFとなるため、通過状態になる。一方、制御端子Vc1,Vc4に0Vを印加し、制御端子Vc2,Vc3に2Vbi以上を印加すると、BCダイオードD1,D2はOFF、BCダイオードD3,D4はONとなるため、減衰状態になる。
図23は、図21,22のアッテネータの通過電力特性を示す図である。図22のアッテネータは、同じ動作電流に対して、図21のアッテネータの4倍以上(6dB以上)の許容入力電力を実現することができる。
上記のようにステップ減衰機能を有するアッテネータを増幅段に挿入する以外にも、バイパス回路を増幅段に設けてステップ減衰機能を実現してもよい。図24は、バイパス回路を増幅段に設けた3段電力増幅器を示すブロック図である。3段の電力増幅器A1〜A3にそれぞれバイアス電流を供給するバイアス回路B1〜B2が設けられている。制御端子Vrefからバイアス回路B1,B3に制御電圧が供給され、制御端子Vref2からバイアス回路B2に制御電圧が供給される。そして、第2段の電力増幅器A2に、抵抗Rf2及びキャパシタCf2からなるバイパス回路が設けられている。
図25は、図24の2段目の電力増幅器、バイアス回路及びバイパス回路を示す回路図である。電力増幅器は、コレクタ電源端子Vcc、増幅用トランジスタTr、インダクタL、容量Cを有する。バイアス回路は、コレクタ電源端子Vcb2、トランジスタTrb1〜Trb5、抵抗Rbb1〜Rbb7を有する。そして、電力増幅器の増幅用トランジスタTrのベースとコレクタの間に、抵抗Rf2及びキャパシタCf2からなるバイパス回路が設けられている。
図24の回路の動作について説明する。制御端子Vref,Vref2に例えば3Vを印加した場合、全ての電力増幅器A1〜A3にバイアス電流が供給されるため、電力増幅器A1〜A3は通常の増幅動作を行う。一方、制御端子Vref2に0Vを印加すると、2段目の電力増幅器A2にだけバイアス電流が供給されないので電力増幅器A2はOFFとなり、RF信号はバイパス回路(抵抗Rf2及びキャパシタCf2)を介して3段目の電力増幅器A3に伝達される。この際、抵抗Rf2の抵抗値とキャパシタCf2の容量値を適当な値に設定しておくことで、RF信号は所定の減衰を受ける。
例えば、制御端子Vref2に3Vを印加した場合の電力増幅器A2の利得を10dB、電力増幅器A1,A3の利得を20dB、制御端子Vref2に0Vを印加した場合にバイパス回路(抵抗Rf2及びキャパシタCf2)を通過する信号の利得を−10dBとすると、図24の回路は、制御端子Vref2に印加する電圧に応じて、利得30dBと利得10dBの2つの状態を実現することができる。即ち、2段目の電力増幅器A2とバイパス回路は、0dBと20dBのステップ減衰機能を実現することができる。
また、図24の回路は、減衰モードにおいて2段目の電力増幅器A2をOFFするので、減衰モードにおける消費電流を図20の回路よりも低減することができる。但し、電力増幅器A2をOFFしても、初段の電力増幅器A1から大きな電力が入力されると、増幅用トランジスタTrの自己バイアスによって増幅用トランジスタTrがOFFからONになる。この変化は、図23において挿入損失が変化する状態に対応する。従って、減衰状態を維持できる許容入力電力は、増幅用トランジスタTrのサイズ(エミッタ総接合面積)とOFFのベースバイアス電圧に依存する。一方、図20の回路は、全ての電力増幅器A1〜A3がONになるので、許容入力電力は減衰器の通過状態及び減衰状態におけるバイアス電流及びバイアス電圧だけに依存する。
特開2003−347870号公報
図22のアッテネータにおいて、キャパシタC1〜C5をGaAsチップ上に形成した場合は、そのキャパシタ値が比較的小さくなる。従って、キャパシタC1〜C5の動作周波数帯域におけるインピーダンス値も減衰量を決定する要因になる。そして、減衰器の駆動回路もGaAs−HBTで形成した場合、制御端子Vc1,Vc4にHBTのエミッタで給電する必要があるため、最低動作電圧は原理的に3Vbi(約3.6〜3.9V)以上になるという問題があった。これに対し、図24,25の回路は、バイアス回路を含めて全て2Vbi以上の電圧で動作可能なので、最低動作電圧は2Vbi(=2.4〜2.6V)となり、3Vでの動作が可能である。
しかし、図24,25の回路には次の問題がある。まず、2段目の電力増幅器A2をOFFした際に1−2段間及び2−3段間に大きなインピーダンス不整合が生じやすい。これは、1−2段間及び2−3段間の整合回路を受動素子だけで構成するため、増幅モードと減衰モードの両方で段間のインピーダンスを整合させることが容易ではないからである。段間のインピーダンス不整合が大きいと、負荷変動時における増幅器の発振や反射利得発生の要因になりやすく動作上好ましくない。
また、抵抗Rf2及びキャパシタCf2は増幅モードにおいてフィードバック回路として動作するので、電力増幅器の設計とバイパス回路の設計を独立して行うことができない。つまり、電力増幅器のトランジスタサイズやバイパス回路の減衰量などを自由に設計することができない。
本発明は、上述のような課題を解決するためになされたもので、その目的は、最低動作電圧を低減し、減衰モードにおける入出力のインピーダンス不整合を低減し、設計の自由度を大きくすることができる電力増幅器を得るものである。
本発明に係る電力増幅器は、GaAs−HBTプロセスによりGaAsチップ上に形成された電力増幅器であって、ベースが第1の容量を介して入力端子に接続され、コレクタが出力端子に接続され、RF信号を増幅する増幅用トランジスタと、増幅用トランジスタのベースにバイアス電流を供給するバイアス回路と、カソードが第2の容量を介して入力端子に接続された第1のダイオードと、アノードが第3の容量を介して出力端子に接続された第2のダイオードと、第1のダイオードのアノードと第2のダイオードのカソードとの間に接続され、入力端子側と出力端子側のインピーダンス不整合を低減し、RF信号を減衰する整合減衰回路と、第2のダイオードのアノードと電源端子との間に接続された第1のインダクタと、第2のインダクタを介して第1のダイオードのカソードに接続され、第1及び第2のダイオードを駆動するカレントミラー回路とを備え、第1のダイオードのカソードは入力端子と第1の容量の接続点に接続され、増幅モードにおいて、バイアス回路は増幅用トランジスタにバイアス電流を供給し、カレントミラー回路は第1及び第2のダイオードをOFFにし、減衰モードにおいて、バイアス回路は増幅用トランジスタにバイアス電流を供給せず、カレントミラー回路は第1及び第2のダイオードをONにする。本発明のその他の特徴は以下に明らかにする。
本発明により、最低動作電圧を低減し、減衰モードにおける入出力のインピーダンス不整合を低減し、設計の自由度を大きくすることができる。
実施の形態1.
図1は、実施の形態1に係る電力増幅器を示す回路図である。この電力増幅器は、GaAs−HBTプロセスにより形成されている。
RF信号を増幅する増幅用トランジスタTrのベースが入力整合回路M1及び容量C1(第1の容量)を介して入力端子INに接続され、コレクタが出力整合回路M2及び容量C2を介して出力端子OUTに接続され、エミッタが接地されている。コレクタ電源端子Vccと出力整合回路M2の間にインダクタLが設けられている。バイアス回路B2は、制御端子Vref2に印加された電圧に応じて、増幅用トランジスタTrのベースにバイアス電流を供給する。
BCダイオードDa1(第1のダイオード)のカソードが容量Ca1(第2の容量)、容量C2及び入力整合回路M1を介して入力端子INに接続されている。BCダイオードDa2(第2のダイオード)のアノードが容量Ca2(第3の容量)、出力整合回路M2及び容量C2を介して出力端子OUTに接続されている。
整合減衰回路MAがBCダイオードDa1のアノードとBCダイオードDa2のカソードとの間に接続されている。本実施の形態では、整合減衰回路MAは、BCダイオードDa1のアノードとBCダイオードDa2のカソードとの間に接続された抵抗Ra2を有する。そして、整合減衰回路MAは、抵抗Ra2の抵抗値に応じて、入力端子IN側と出力端子OUT側のインピーダンス不整合を低減し、RF信号を減衰する。
インダクタLa1(第1のインダクタ)が、BCダイオードDa2のアノードとコレクタ電源端子Vccとの間に接続されている。カレントミラー回路CMが、インダクタLa2(第2のインダクタ)を介してBCダイオードDa1のカソードに接続されている。抵抗Ra1(第1の抵抗)は、制御端子Vcntに印加された電圧に応じて、カレントミラー回路CMの参照電流Icntを生成する。カレントミラー回路CMは、トランジスタTra1,Tra2を有する。トランジスタTra1のベース及びコレクタは抵抗Ra1に接続され、エミッタは接地されている。トランジスタTra2のベースはトランジスタTra1のベースに接続され、コレクタはインダクタLa2に接続され、エミッタは接地されている。カレントミラー回路CMは、参照電流Icntに応じてBCダイオードDa1,Da2に電流Ia2を流して、BCダイオードDa1,Da2を駆動する。
図1の回路の動作について説明する。例えば、制御端子Vref2に3V、コレクタ電源端子Vcc2に3V、制御端子Vcntに0Vを印加した場合(増幅モード)において、バイアス回路B2は増幅用トランジスタTrにバイアス電流を供給する。そして、参照電流Icntが流れないため、BCダイオードDa1,Da2にもバイアス電流Ia2が流れない。即ち、カレントミラー回路CMはBCダイオードDa1,Da2をOFFにする。従って、RF信号は、パス1を通って、増幅用トランジスタTrにより増幅される。この際、BCダイオードDa1,Da2がOFFのため、パス2へのRF信号の漏洩はほとんどない。
一方、制御端子Vref2に0V、制御端子Vcntに3Vを印加した場合(減衰モード)において、バイアス回路B2は増幅用トランジスタTrにバイアス電流を供給しない。そして、参照電流Icntが流れるため、BCダイオードDa1,Da2にもバイアス電流Ia2が流れる。即ち、カレントミラー回路CMはBCダイオードDa1,Da2をONにする。従って、RF信号は、パス2を通って、抵抗Ra2により減衰される。インダクタLa1,La2のインダクタ値を適当な値に設定しておけば、入力端子IN及び出力端子OUTから増幅用トランジスタTr側を見た反射損失の増幅動作と減衰動作における変化を小さくすることができる。
以上説明したように、整合減衰回路MAは入力端子IN側と出力端子OUT側のインピーダンス不整合を低減するため、減衰モードにおける入出力のインピーダンス不整合を低減することができる。
また、増幅モードにおいてBCダイオードDa1,Da2をOFFにするため、バイパス回路の電力増幅器への影響を大幅に低減することができる。これにより、電力増幅器の設計とバイパス回路の設計を独立して行うことができる。即ち、電力増幅器のトランジスタサイズやバイパス回路の減衰量などを自由に設計することができる。
また、カレントミラー回路CMによりBCダイオードDa1,Da2を駆動するため、BCダイオードDa1,Da2のONとOFF(即ち、減衰モードと増幅モード)を、御電圧端子Vcntに印加する正の電圧と0Vで切り替えることができる。そして、2つのBCダイオードDa1,Da2の電圧Vbiと増幅用トランジスタTrのコレクタ・エミッタ間のオン電圧Vceとの和(2Vbi+Vce)で最低動作電圧が決まるので、最低動作電圧を約2.6V〜2.8Vに低減することができる。ただし、BCダイオードDa1,Da2に電流を流すことでバイパス回路を動作させるので、減衰モードの動作電流は従来の回路(図25)に比べて増加する。
実施の形態2.
図2は、実施の形態2に係る電力増幅器を示す回路図である。実施の形態1とは、整合減衰回路MAの構成が異なる。以下、実施の形態2に係る整合減衰回路の回路構成について説明する。ただし、整合減衰回路MAが、BCダイオードDa1のアノードに接続された端子Va1と、BCダイオードDa2のカソードに接続された端子Va2とを有するものとする。
図3は、実施の形態2に係る整合減衰回路の第1の例を示す回路図である。端子Va1と端子Va2との間に、インダクタLaa1、抵抗Raa1、抵抗Raa2及びインダクタLaa2が直列に接続されている。インダクタLaa1と抵抗Raa1の接続点と接地点との間に容量Caa1が接続されている。抵抗Raa1と抵抗Raa2の接続点と接地点との間に、抵抗Raa3及び容量Caa3が直列に接続されている。抵抗Raa2とインダクタLaa2の接続点と接地点との間に容量Caa2が接続されている。
図4は、実施の形態2に係る整合減衰回路の第2の例を示す回路図である。端子Va1と端子Va2との間に、インダクタLaa1、抵抗Raa3及びインダクタLaa2が直列に接続されている。インダクタLaa1と抵抗Raa3の接続点と接地点との間に、抵抗Raa1及び容量Caa1が直列に接続されている。抵抗Raa3とインダクタLaa2の接続点と接地点との間に、抵抗Raa2及び容量Caa2が直列に接続されている。
図5は、実施の形態2に係る整合減衰回路の第3の例を示す回路図である。端子Va1と端子Va2との間に、インダクタLaa2が接続されている。インダクタLaa2の一端と接地点との間に、抵抗Raa2及び容量Caa2が直列に接続されている。
整合減衰回路MAを上記の回路構成とすることにより、減衰モードにおけるインピーダンス整合と減衰の両方の機能を実施の形態1よりも確実に実現することができる。その他、実施の形態1と同様の効果を得ることができる。
実施の形態3.
図6は、実施の形態3に係る電力増幅器を示す回路図である。実施の形態2との違いは、第1及び第2のダイオードがそれぞれ直列に接続された複数のダイオードを有する点である。即ち、BCダイオードDa1の代わりに第1のダイオードとして複数のBCダイオードDa11〜Da1nが直列に接続され、BCダイオードDa2の代わりに第2のダイオードとして複数のBCダイオードDa21〜Da2nが直列に接続されている。これにより、増幅モードにおけるパス2のアイソレーション不足を改善することができる。その他、実施の形態2と同様の効果を得ることができる。
実施の形態4.
図7は、実施の形態4に係る電力増幅器を示す回路図である。実施の形態2との違いは、第1及び第2のダイオード、整合減衰回路及びカレントミラー回路を1つのバイパス回路として、2つのバイパス回路が並列に設けられている点である。
1つ目のバイパス回路は、BCダイオードDa11,Da12、整合減衰回路MA1、容量Ca11,Ca12、インダクタLa12、抵抗Ra11、カレントミラー回路CM1及び制御端子Vcnt1を有する。カレントミラー回路CM1はトランジスタTra11,Tra12を有する。
一方、2つ目のバイパス回路は、BCダイオードDa21,Da22、整合減衰回路MA2、容量Ca21,Ca22、インダクタLa22、抵抗Ra21、カレントミラー回路CM2及び制御端子Vcnt2を有する。カレントミラー回路CM2はトランジスタTra21,Tra22を有する。
上記の構成において、制御端子Vcnt1,Vcnt2に印加する電圧を制御することで、2つのバイパス回路を独立に制御することができる。これにより、入出力のインピーダンス不整合を低減した減衰モードを2種類設定することができる。その他、実施の形態2と同様の効果を得ることができる。
なお、本実施の形態では、2つのバイパス回路が並列に設けられていたが、これに限らず、3つ以上のバイパス回路が並列に設けられていてもよい。
実施の形態5.
図8は、実施の形態5に係る電力増幅器を示す回路図である。実施の形態2との違いは、ダイオードDa1のカソードが、入力整合回路M1(入力端子IN)と容量C1の接続点に接続されている点である。即ち、実施の形態2よりも高いインピーダンス点で、増幅用トランジスタTr側とバイパス回路側に分離されている。これにより、実施の形態2に比べて、バイパス回路内に設ける整合回路の素子定数を小さく設定でき、本回路のレイアウト面積を小さくできる。その他、実施の形態2と同様の効果を得ることができる。
実施の形態6.
図9は、実施の形態6に係る電力増幅器を示す回路図である。実施の形態5との違いは、インダクタLa2とカレントミラー回路CMの接続点と接地点との間に容量Ca3(第4の容量)を設けている点である。
本回路をGaAsチップ上に形成する場合、インダクタLa2のインダクタ値をあまり大きくできないため、減衰モードにおける通過電力をインダクタLa2で完全には阻止できない。このため、通過電力の増加に伴いバイアス電流Ia2がトランジスタTra2で整流されて増加し、減衰量が変化してしまう。そこで、容量Ca3を設けることで、トランジスタTra2への漏洩電力によるトランジスタTra2のコレクタの電圧変化を抑制し、バイアス電流Ia2の変化を抑制する。その結果、減衰モードにおける減衰量の変化を抑制することができる。その他、実施の形態5と同様の効果を得ることができる。
実施の形態7.
図10は、実施の形態7に係る電力増幅器を示す回路図である。実施の形態2との違いは、第1及び第2のダイオードをAC結合スタック型BCダイオードスイッチに変更した点である。即ち、BCダイオードDa3(第3のダイオード)のアノードがBCダイオードDa1のカソードに接続され、カソードがBCダイオードDa1のアノードに接続されている。容量Ca4(第5の容量)がBCダイオードDa1に並列に接続され、BCダイオードDa3に直列に接続されている。BCダイオードDa4(第4のダイオード)のアノードがBCダイオードDa2のカソードに接続され、カソードがBCダイオードDa2のアノードに接続されている。容量Ca5(第6の容量)がBCダイオードDa2に並列に接続され、BCダイオードDa4に直列に接続されている。
この構成により、減衰モードにおける動作電流を削減することができる。ただし、実施の形態3と同様にダイオードの縦積み数が2個から4個になるので、その分、最低動作電圧が高くなる。その他、実施の形態2と同様の効果を得ることができる。
実施の形態8.
図11は、実施の形態8に係る電力増幅器を示す回路図である。実施の形態7との違いは、容量Ca8(第7の容量)と容量Ca9(第8の容量)を設けた点である。容量Ca8は、BCダイオードDa3に並列に接続され、BCダイオードDa1に直列に接続されている。容量Ca9は、BCダイオードDa4に並列に接続され、BCダイオードDa2に直列に接続されている。
これにより、AC結合スタック型BCダイオードスイッチが、容量Ca4と容量Ca6、容量Ca5と容量Ca7により等分配されるため、減衰モードにおける歪み特性が実施の形態7よりも改善される。その他、実施の形態7と同様の効果を得ることができる。
実施の形態9.
図12は、実施の形態9に係る電力増幅器を示す回路図である。実施の形態2との違いは、制御端子/VcntとトランジスタTra3を追加し、インダクタLa1をコレクタ電源端子Vccから分離して制御端子Vcntに接続している点である。
トランジスタTra3のベース及びコレクタは制御端子/Vcntに接続され、エミッタはダイオードDa1のカソードに接続されている。制御端子/Vcntには、制御端子Vcntとは逆相の電圧が印加される。即ち、制御端子/Vcntには、増幅モードにおいてハイレベルの電圧が印加され、減衰モードにおいてロウレベルの電圧が印加される。
上記の構成により、増幅モードにおいてダイオードDa1,Da2に強制的に逆バイアスを印加するため、ダイオードDa1,Da2の接合容量の電力増幅器への影響を更に低減することができる。従って、制御端子Vcntだけでなく制御端子/Vcntにも制御電圧を印加する必要があるが、実施の形態3のようにダイオード数の増加によって最低動作電圧が高くなるという問題は解消される。その他、実施の形態2と同様の効果を得ることができる。
実施の形態10.
図13は、実施の形態10に係る電力増幅器を示す回路図である。実施の形態9との違いは、トランジスタTra3をBCダイオードDa5(第5のダイオード)に変更している点である。BCダイオードDa5のアノードは制御端子/Vcntに接続され、カソードがダイオードDa1のカソードに接続されている。BCダイオードDa5はトランジスタTra3よりもレイアウト面積が小さいという利点がある。その他、実施の形態9と同様の効果を得ることができる。
なお、実施の形態10では、ダイオード部を実施の形態7、8と同様に構成している。これにより、ダイオード部を実施の形態2と同様に構成した場合よりも、実施の形態9,10の効果が顕著になる。なぜなら、AC結合スタック型BCダイオードスイッチは1個のBCダイオードに比べて接合面積が2倍になるため、逆バイアスによる接合容量の影響の低減が実用上不可欠になる場合が多いからである。
実施の形態11.
図14は、実施の形態11に係る電力増幅器を示す回路図である。実施の形態9との違いは、増幅用トランジスタTrに入力されるRF信号の電力の増加に応じてカレントミラー回路CMの参照電流Icntを増加させる入力電力検波回路を設けている点である。
入力電力検波回路は、抵抗Rd1,Rd2,Rd3、容量Cd1、トランジスタTrd1を有する。トランジスタTrd1のベース及びコレクタは、抵抗Rd2を介して制御端子Vcntに接続され、抵抗Rd3と容量Cd1を介して増幅用トランジスタTrのベースに接続されている。トランジスタTrd1のエミッタは抵抗Rd1を介してトランジスタTra1のコレクタに接続されている。
上記のように入力電力の増加に応じてバイアス電流Ia2を増加させることで、減衰モードにおける許容入力電力を改善することができる。また、上記のように比較的少ない素子数の追加で本動作を実現できるのは、第1及び第2のダイオードを駆動する回路として、電流制御が容易なカレントミラー回路CMを利用しているためである。その他、実施の形態2と同様の効果を得ることができる。
実施の形態12.
図15は、実施の形態12に係る電力増幅器を示す回路図である。実施の形態11との違いは、入力電力検波回路がトランジスタTrd2と容量Cd2を更に有する点である。トランジスタTrd2のベース及びコレクタは、抵抗Rd2を介して制御端子Vcntに接続され、容量Cd2を介して接地されている。これにより、減衰モードにおける入力電力の増加に対して、バイアス電流Ia2をより多く増加することができ、減衰モードにおける許容入力電力を更に改善することができる。その他、実施の形態11と同様の効果を得ることができる。
実施の形態13.
図16は、実施の形態13に係る電力増幅器を示す回路図である。実施の形態11とは入力電力検波回路の構成が異なる。入力電力検波回路は、検波部を抵抗Rd1,Rd2,Rd3、容量Cd1、トランジスタTrd1,Trd2を有するカレントミラーベースの検波回路である。
トランジスタTrd1のベース及びコレクタは、抵抗Rd2を介して制御端子Vcntに接続され、抵抗Rd3と容量Cd1を介して増幅用トランジスタTrのベースに接続されている。トランジスタTrd2のベースはトランジスタTrd1のベースに接続され、コレクタは抵抗Rd1を介してトランジスタTra1のコレクタに接続されている。トランジスタTrd1,Trd2のエミッタは接地されている。
これにより、バイアス電流Ia2をdBm換算の入力電力に対して線形に増加させることができる。実施の形態11、12では線形ではないため、アプリケーションによっては本実施の形態の方が有効である。その他、実施の形態11と同様の効果を得ることができる。
実施の形態14.
図17は、実施の形態14に係る電力増幅器を示す回路図である。実施の形態13との違いは、トランジスタTrd1のベースとトランジスタTrd2のベースの間に抵抗Rd4を挿入している点である。これにより、検波電圧の周波数依存性を低減することができる。その他、実施の形態13と同様の効果を得ることができる。
実施の形態15.
実施の形態15は、実施の形態2において、カレントミラー回路CMの参照電流Icntを生成する抵抗Ra1(第1の抵抗)を温度上昇と共に抵抗値が増加する抵抗で形成したものである。具体的には、抵抗Ra1を比較的高い正温度係数を持つベース層抵抗で形成する。ここで、温度の上昇と共にHBTの障壁電圧が低下するため、参照電流Icntが増加し、BCダイオードDa1,Da2の電流Ia2も増加する。これに対し、抵抗Ra1の抵抗値が温度上昇と共に増加することで、この変動を抑制することができる。その他、実施の形態2と同様の効果を得ることができる。
実施の形態16.
図18は、実施の形態16に係る電力増幅器を示す回路図である。実施の形態2との違いは、容量Ca3、抵抗Ra2、インダクタLa3,La4、トランジスタTra3,Tra4を有する短絡回路を設けた点である。
トランジスタTrd3のベース及びコレクタは、抵抗Rd2を介して制御端子Vcntに接続されている。トランジスタTrd2のベースはトランジスタTrd1のベースに接続され、コレクタはインダクタLa3と容量Ca3を介して増幅用トランジスタTrのベースに接続されている。トランジスタTrd1,Trd2のエミッタは接地されている。インダクタLa3と容量Ca3の接続点と制御端子Vcntの間にインダクタLa4が接続されている。
短絡回路は、減衰モードにおいて増幅用トランジスタTrのベースを短絡する。この機能は、減衰モードにおいて制御端子Vcntにハイレベルの電圧を印加してトランジスタTra4をONにし、所望の周波数において直列共振するように容量Ca3及びインダクタLa3の定数を設定することで実現できる。
前述のように、バイアス回路B2がバイアス電流を供給していなくても、初段の増幅器から大きな電力が増幅用トランジスタTrに入力されると、増幅用トランジスタTrの自己バイアスによって増幅用トランジスタTrがOFFからONになるという問題がある。これに対し、減衰モードにおいて増幅用トランジスタTrのベースを短絡することによりこの問題を抑制することができ、減衰状態における許容入力電力を改善することができる。その他、実施の形態2と同様の効果を得ることができる。
実施の形態17.
実施の形態17は、実施の形態16において、短絡回路が減衰モードにおいてBCダイオードVa1のカソードを短絡するように変更したものである。これにより、増幅モードにおける増幅用トランジスタTrの入出力の逆方向アイソレーション(コレクタの出力信号がベース側にどれだけ戻ってくるか)を改善することができる。ここで、増幅用トランジスタTrの総エミッタ面積が大きく、動作周波数が高い場合、バイパス回路の付加により増幅用トランジスタTrの逆方向アイソレーションが劣化すると、増幅用トランジスタTrの利得低下や発振を招く。本実施の形態は、この問題を抑制することができる。その他、実施の形態2と同様の効果を得ることができる。
実施の形態18.
図19は、実施の形態18に係る電力増幅器を示す回路図である。実施の形態2との違いは、容量C1(第1の容量)を可変容量化した点である。即ち、容量C1の代わりに、容量C11,C12、ダイオードDa3、インダクタLa31,La32及び制御端子Vcnt2を設けている。
ダイオードDa3のカソードは、容量C11を介して入力整合回路M1に接続され、インダクタLa31を介して制御端子Vcnt2に接続されている。ダイオードDa3のアノードは、容量C12を介して増幅用トランジスタTrのベースに接続され、インダクタLa32を介して接地されている。
上記の構成において、第1の容量の容量値が増幅モードよりも減衰モードの方が大きくなるようにする。例えば、減衰モードにおいて制御端子Vcnt2にハイレベルの電圧を印加して、ダイオードDa3の接合容量を逆方向バイアスにする。これにより、入力電力の増幅用トランジスタTrへの漏洩を抑制することができる。ここで、バイパス回路の減衰量が小さい場合、増幅用トランジスタTrの大きな入力OFF容量がRF信号に対して短絡点を形成するため、入力部で減衰が発生し、バイパス回路の設計を複雑にする。これに対し、本実施の形態は、バイパス回路の減衰量が小さい場合でも回路設計が容易である。その他、実施の形態2と同様の効果を得ることができる。
実施の形態19.
実施の形態19は、実施の形態2の量Ca1(第2の容量)を可変容量化したものである。可変容量の構成は実施の形態18と同様である。そして、第2の容量の容量値が減衰モードよりも増幅モードの方が大きくなるようにする。例えば、増幅モードにおいて制御端子Vcnt2に0Vの電圧を印加して、ダイオードDa3の接合容量を零バイアスにする。これにより、増幅モードにおけるバイパス回路側への信号漏洩を抑制することができる。即ち、増幅モードにおける増幅用トランジスタTrの入出力の逆方向アイソレーションを改善することができる。ここで、増幅用トランジスタTrの総エミッタ面積が大きく、動作周波数が高い場合、バイパス回路の付加により増幅用トランジスタTrの逆方向アイソレーションが劣化すると、増幅用トランジスタTrの利得低下や発振を招く。本実施の形態は、この問題を抑制することができる。その他、実施の形態2と同様の効果を得ることができる。
実施の形態1に係る電力増幅器を示す回路図である。 実施の形態2に係る電力増幅器を示す回路図である。 実施の形態2に係る整合減衰回路の第1の例を示す回路図である。 実施の形態2に係る整合減衰回路の第2の例を示す回路図である。 実施の形態2に係る整合減衰回路の第3の例を示す回路図である。 実施の形態3に係る電力増幅器を示す回路図である。 実施の形態4に係る電力増幅器を示す回路図である。 実施の形態5に係る電力増幅器を示す回路図である。 実施の形態6に係る電力増幅器を示す回路図である。 実施の形態7に係る電力増幅器を示す回路図である。 実施の形態8に係る電力増幅器を示す回路図である。 実施の形態9に係る電力増幅器を示す回路図である。 実施の形態10に係る電力増幅器を示す回路図である。 実施の形態11に係る電力増幅器を示す回路図である。 実施の形態12に係る電力増幅器を示す回路図である。 実施の形態13に係る電力増幅器を示す回路図である。 実施の形態14に係る電力増幅器を示す回路図である。 実施の形態16に係る電力増幅器を示す回路図である。 実施の形態18に係る電力増幅器を示す回路図である。 ステップ減衰機能を有するアッテネータを増幅段に挿入した3段電力増幅器を示すブロック図である。 ステップ減衰機能を有する従来のアッテネータの一例を示す回路図である。 ステップ減衰機能を有する従来のアッテネータの他の例を示す回路図である。 図21,22のアッテネータの通過電力特性を示す図である。 バイパス回路を増幅段に設けた3段電力増幅器を示すブロック図である。 図24の2段目の電力増幅器、バイアス回路及びバイパス回路を示す回路図である。
符号の説明
B2 バイアス回路、C1 第1の容量、Ca1 第2の容量、Ca2 第3の容量、Ca3 第4の容量、Ca4 第5の容量、Ca5 第6の容量、Ca8 第7の容量、Ca9 第8の容量、CM カレントミラー回路、Da1 第1のダイオード、Da2 第2のダイオード、Da3 第3のダイオード、Da4 第4のダイオード、Da5 第5のダイオード、La1 第1のインダクタ、La2 第2のインダクタ、MA 整合減衰回路、Ra1 第1の抵抗、Tr 増幅用トランジスタ、Tra3 トランジスタ

Claims (14)

  1. GaAs−HBTプロセスによりGaAsチップ上に形成された電力増幅器であって、
    ベースが第1の容量を介して入力端子に接続され、コレクタが出力端子に接続され、RF信号を増幅する増幅用トランジスタと、
    前記増幅用トランジスタのベースにバイアス電流を供給するバイアス回路と、
    カソードが第2の容量を介して前記入力端子に接続された第1のダイオードと、
    アノードが第3の容量を介して前記出力端子に接続された第2のダイオードと、
    前記第1のダイオードのアノードと前記第2のダイオードのカソードとの間に接続され、前記入力端子側と前記出力端子側のインピーダンス不整合を低減し、前記RF信号を減衰する整合減衰回路と、
    前記第2のダイオードのアノードと電源端子との間に接続された第1のインダクタと、
    第2のインダクタを介して前記第1のダイオードのカソードに接続され、前記第1及び第2のダイオードを駆動するカレントミラー回路とを備え、
    前記第1のダイオードのカソードは、前記入力端子と前記第1の容量の接続点に接続され、
    増幅モードにおいて、前記バイアス回路は前記増幅用トランジスタにバイアス電流を供給し、前記カレントミラー回路は前記第1及び第2のダイオードをOFFにし、
    減衰モードにおいて、前記バイアス回路は前記増幅用トランジスタにバイアス電流を供給せず、前記カレントミラー回路は前記第1及び第2のダイオードをONにすることを特徴とする電力増幅器。
  2. 前記整合減衰回路は、前記第1のダイオードのアノードと前記第2のダイオードのカソードとの間に接続された抵抗を有することを特徴とする請求項1に記載の電力増幅器。
  3. 前記整合減衰回路は、前記第1のダイオードのアノードと前記第2のダイオードのカソードとの間に接続されたインダクタと、前記インダクタの一端と接地点との間に直列に接続された抵抗及び容量とを有することを特徴とする請求項1又は2に記載の電力増幅器。
  4. 前記第1及び第2のダイオードは、それぞれ直列に接続された複数のダイオードを有することを特徴とする請求項1〜3の何れか1項に記載の電力増幅器。
  5. 前記第1及び第2のダイオード、前記整合減衰回路及び前記カレントミラー回路を1つのバイパス回路として、2つ以上のバイパス回路が並列に設けられていることを特徴とする請求項1〜4の何れか1項に記載の電力増幅器。
  6. 前記第2のインダクタと前記カレントミラー回路の接続点と接地点との間に設けられた第4の容量を更に備えることを特徴とする請求項1〜5の何れか1項に記載の電力増幅器。
  7. アノードが前記第1のダイオードのカソードに接続され、カソードが前記第1のダイオードのアノードに接続された第3のダイオードと、
    前記第1のダイオードに並列に接続され、前記第3のダイオードに直列に接続された第5の容量と、
    アノードが前記第2のダイオードのカソードに接続され、カソードが前記第2のダイオードのアノードに接続された第4のダイオードと、
    前記第2のダイオードに並列に接続され、前記第4のダイオードに直列に接続された第6の容量とを更に備えることを特徴とする請求項1〜6の何れか1項に記載の電力増幅器。
  8. 前記第3のダイオードに並列に接続され、前記第1のダイオードに直列に接続された第7の容量と、
    前記第4のダイオードに並列に接続され、前記第2のダイオードに直列に接続された第8の容量とを更に備えることを特徴とする請求項7に記載の電力増幅器。
  9. 前記増幅モードにおいて前記第1及び第2のダイオードに逆バイアスを印加し、前記減衰モードにおいて前記第1及び第2のダイオードに逆バイアスを印加しない回路を更に備えることを特徴とする請求項1〜8の何れか1項に記載の電力増幅器。
  10. 前記増幅用トランジスタに入力される前記RF信号の電力の増加に応じて前記カレントミラー回路の参照電流を増加させる入力電力検波回路を更に備えることを特徴とする請求項1〜9の何れか1項に記載の電力増幅器。
  11. 前記カレントミラー回路の参照電流を生成し、温度上昇と共に抵抗値が増加する第1の抵抗を更に備えることを特徴とする請求項1〜10の何れか1項に記載の電力増幅器。
  12. 前記減衰モードにおいて前記増幅用トランジスタのベースを短絡する短絡回路を更に備えることを特徴とする請求項1〜11の何れか1項に記載の電力増幅器。
  13. 前記第1の容量は可変容量であり、前記第1の容量の容量値は前記増幅モードよりも前記減衰モードの方が大きくなることを特徴とする請求項1〜12の何れか1項に記載の電力増幅器。
  14. 前記第2の容量は可変容量であり、前記第2の容量の容量値は前記減衰モードよりも前記増幅モードの方が大きくなることを特徴とする請求項1〜13の何れか1項に記載の電力増幅器。
JP2008000722A 2008-01-07 2008-01-07 電力増幅器 Active JP5024057B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008000722A JP5024057B2 (ja) 2008-01-07 2008-01-07 電力増幅器
US12/131,959 US7616060B2 (en) 2008-01-07 2008-06-03 Power amplifier
KR1020080096937A KR100997959B1 (ko) 2008-01-07 2008-10-02 전력증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008000722A JP5024057B2 (ja) 2008-01-07 2008-01-07 電力増幅器

Publications (2)

Publication Number Publication Date
JP2009164908A JP2009164908A (ja) 2009-07-23
JP5024057B2 true JP5024057B2 (ja) 2012-09-12

Family

ID=40844101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008000722A Active JP5024057B2 (ja) 2008-01-07 2008-01-07 電力増幅器

Country Status (3)

Country Link
US (1) US7616060B2 (ja)
JP (1) JP5024057B2 (ja)
KR (1) KR100997959B1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5141389B2 (ja) * 2008-06-12 2013-02-13 三菱電機株式会社 電力増幅器
US7990223B1 (en) * 2010-05-31 2011-08-02 Kabushiki Kaisha Toshiba High frequency module and operating method of the same
CN102332963B (zh) * 2011-11-01 2013-12-04 北京邮电大学 用于双向中继通信系统的基于符号的物理层网络编码方法
CN102769463B (zh) * 2012-08-02 2014-08-20 中国航天科工集团第二研究院二〇三所 一种铯原子频标铯束管微电流信号放大器
CN102830740B (zh) * 2012-08-23 2014-04-30 矽力杰半导体技术(杭州)有限公司 一种高效率的偏置电压产生电路
US8816775B2 (en) * 2012-09-13 2014-08-26 Freescale Semiconductor, Inc. Quiescent current determination using in-package voltage measurements
US9595933B2 (en) * 2013-12-30 2017-03-14 Lansus Technologies Inc. Power amplifier device and circuits
KR101565663B1 (ko) * 2013-12-30 2015-11-03 삼성전기주식회사 전력 증폭기
US9419662B2 (en) * 2014-11-07 2016-08-16 Qualcomm Incorporated High-voltage radio-frequency attenuator
CN105515539B (zh) * 2015-12-22 2018-08-21 上海唯捷创芯电子技术有限公司 改善射频功率放大器线性度的方法、补偿电路及通信终端
CN106330113B (zh) * 2016-08-12 2019-04-30 中国电子科技集团公司第三十六研究所 一种功率放大器
JP6680235B2 (ja) * 2017-02-09 2020-04-15 株式会社村田製作所 電力増幅回路および高周波モジュール
US10439558B2 (en) * 2017-04-28 2019-10-08 Skyworks Solutions, Inc. Apparatus and methods for power amplifiers with positive envelope feedback
JP2018195954A (ja) * 2017-05-16 2018-12-06 株式会社村田製作所 電力増幅回路
JP7294569B2 (ja) * 2019-04-15 2023-06-20 住友電工デバイス・イノベーション株式会社 高周波増幅器
JP2021106361A (ja) * 2019-12-27 2021-07-26 株式会社村田製作所 電力増幅モジュール
CN112202409B (zh) * 2020-09-21 2024-05-03 普联国际有限公司 低噪声放大模块、接收机和信号处理方法
US20230029233A1 (en) * 2021-07-26 2023-01-26 Joseph SEOK Indoor localization using wlan

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63198414A (ja) * 1987-02-13 1988-08-17 Yamatake Honeywell Co Ltd 近接スイツチ
JPH01251907A (ja) * 1988-03-31 1989-10-06 Toshiba Corp 前置増幅回路
US5136265A (en) * 1989-07-11 1992-08-04 Texas Instruments Incorporated Discrete increment signal processing system using parallel branched n-state networks
JP2647737B2 (ja) * 1990-10-02 1997-08-27 太陽誘電株式会社 スイッチ回路及びこれを用いた信号減衰回路
JPH1028066A (ja) * 1996-07-10 1998-01-27 Matsushita Electric Ind Co Ltd 移動無線機
US6127886A (en) * 1997-10-30 2000-10-03 The Whitaker Corporation Switched amplifying device
US6438364B1 (en) * 2000-06-06 2002-08-20 Philips Electronics North America Corporation Radio frequency device with fast charging of an input capacitance
JP2002246858A (ja) * 2001-02-14 2002-08-30 Hitachi Ltd 利得制御増幅回路およびそれを用いた受信機、送信機
JP2003243957A (ja) * 2002-02-18 2003-08-29 Matsushita Electric Ind Co Ltd 振幅伸長回路及び振幅圧縮回路
DE10217867A1 (de) * 2002-04-22 2003-11-13 Nec Electronics Europ Gmbh HF-Verstärker mit schaltbarer Verstärkung
JP2003347870A (ja) 2002-05-22 2003-12-05 Mitsubishi Electric Corp 電力増幅器
US6806767B2 (en) * 2002-07-09 2004-10-19 Anadigics, Inc. Power amplifier with load switching circuit
JP2004254283A (ja) * 2003-01-30 2004-09-09 Matsushita Electric Ind Co Ltd 自動利得制御装置
JP4287190B2 (ja) 2003-05-13 2009-07-01 三菱電機株式会社 高周波増幅回路
JP2005057745A (ja) 2003-07-22 2005-03-03 Matsushita Electric Ind Co Ltd 高周波可変利得増幅装置、制御装置、高周波可変利得周波数変換装置、および通信機器
DE602004022490D1 (de) * 2003-07-22 2009-09-24 Panasonic Corp Hochfrequenzverstärker mit variabler Verstärkung, Regelvorrichtung, Hochfrequenzumsetzer mit variabler Verstärkung und Kommunikationsvorrichtung
JP2005124339A (ja) * 2003-10-17 2005-05-12 Sanken Electric Co Ltd ノイズ低減装置及び電力変換装置
JP2006101072A (ja) * 2004-09-29 2006-04-13 Renesas Technology Corp 高周波電力増幅回路
JP4704154B2 (ja) * 2005-09-02 2011-06-15 三菱電機株式会社 ダイオードスイッチおよび減衰器
JP4689591B2 (ja) 2006-12-13 2011-05-25 三菱電機株式会社 検波回路

Also Published As

Publication number Publication date
JP2009164908A (ja) 2009-07-23
US20090174484A1 (en) 2009-07-09
US7616060B2 (en) 2009-11-10
KR20090076764A (ko) 2009-07-13
KR100997959B1 (ko) 2010-12-02

Similar Documents

Publication Publication Date Title
JP5024057B2 (ja) 電力増幅器
US7688133B2 (en) Power amplifier
US6549076B2 (en) High-output amplifier
US8354888B2 (en) Power amplifier
US4910478A (en) Amplifier circuit and method of controlling output power thereof
KR20040034674A (ko) 전력 증폭기 회로
CN114094953B (zh) 功率放大器和射频芯片
US7609126B2 (en) Diode switch and attenuator for reducing a bias current
US8461929B2 (en) Power amplifier
JP2008277882A5 (ja)
US7602238B2 (en) Power amplifier
JP4330549B2 (ja) 高周波電力増幅装置
JP2000174559A (ja) マイクロ波電力増幅装置
JP5708190B2 (ja) 高周波増幅回路、無線装置
US7248119B2 (en) Broadband amplifier with improved noise figure and distortion characteristics
US8786372B2 (en) Dual primary switched transformer for impedance and power scaling
US8115552B2 (en) Amplifier circuit with step gain
JP4417069B2 (ja) 半導体集積回路
JP2015015773A (ja) 高周波増幅回路、無線装置
US7345556B2 (en) Variable attenuation circuit having large attenuation amount with small circuit size
CN116346107B (zh) 一种基于hbt的射频开关
KR102559082B1 (ko) 다중 모드 가변 이득 전력 증폭 장치
KR100569241B1 (ko) 임피던스 변환 회로 및 이를 이용한 전력 증폭기
CN113992166A (zh) 射频功率放大器
KR20050057928A (ko) 적응형 역방향 다이오드 구조를 갖는 전력증폭기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111101

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20111101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120604

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5024057

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350