[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2021106361A - 電力増幅モジュール - Google Patents

電力増幅モジュール Download PDF

Info

Publication number
JP2021106361A
JP2021106361A JP2019237871A JP2019237871A JP2021106361A JP 2021106361 A JP2021106361 A JP 2021106361A JP 2019237871 A JP2019237871 A JP 2019237871A JP 2019237871 A JP2019237871 A JP 2019237871A JP 2021106361 A JP2021106361 A JP 2021106361A
Authority
JP
Japan
Prior art keywords
matching circuit
capacitor
input
power amplifier
amplification module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019237871A
Other languages
English (en)
Inventor
義明 祐森
Yoshiaki Sukemori
義明 祐森
健二 田原
Kenji Tawara
健二 田原
秀幸 佐藤
Hideyuki Sato
秀幸 佐藤
寿典 浪江
Hisanori Namie
寿典 浪江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2019237871A priority Critical patent/JP2021106361A/ja
Priority to US17/125,227 priority patent/US11817836B2/en
Priority to CN202023080961.8U priority patent/CN214281338U/zh
Publication of JP2021106361A publication Critical patent/JP2021106361A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56Modifications of input or output impedances, not otherwise provided for
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56Modifications of input or output impedances, not otherwise provided for
    • H03F1/565Modifications of input or output impedances, not otherwise provided for using inductive elements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/318A matching circuit being used as coupling element between two amplifying stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/411Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/451Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

【課題】電力増幅器をバイパスする経路を有する電力増幅モジュールにおいて、バイパス経路と後段の電力増幅器との間のインピーダンスの整合による使用する素子数の低減やインピーダンス変換に対する変換ロスを低減が可能な電力増幅モジュールを提供する。【解決手段】本発明の一態様に係る電力増幅モジュールは、第1動作モードにおける第1入力信号が入力される第1入力端子と、第1動作モードとは異なる第2動作モードにおける第2入力信号が入力される第2入力端子と、第1入力信号を増幅して第1増幅信号を出力する第1電力増幅器と、第1電力増幅器の後段に設けられ、第1増幅信号が入力される段間整合回路と、第2入力信号を、第1電力増幅器を経由せずに段間整合回路の内部に出力するバイパス線路と、段間整合回路の後段に設けられ、第1増幅信号又は第2入力信号を増幅して第2増幅信号を出力する第2電力増幅器と、を備える。【選択図】図2

Description

本発明は、電力増幅モジュールに関する。
携帯電話などの移動通信端末においては、基地局へ送信するRF(Radio Frequency)信号を増幅する電力増幅モジュールが用いられている。このような電力増幅モジュールでは、電力増幅器を複数段設けることによって、高出力が求められるハイパワーモード時にはゲインを上げる場合がある。一方、低出力が求められるローパワーモード時には、電力増幅モジュールのゲインを低減させる必要がある。この点、例えば、特許文献1には、複数段の増幅器を直列に接続し、更に初段の増幅器をバイパスする信号線路を設けた、電力増幅モジュールが記載されている。
米国特許第6724252号明細書
しかしながら、特許文献1に記載の電力増幅モジュールでは、バイパス経路を用いて信号を増幅するモードの場合、使用される条件によっては、バイパス経路と後段の電力増幅器との間のインピーダンスの整合が取れない場合がある。
そこで、本発明は、電力増幅器をバイパスする経路を有する電力増幅モジュールにおいて、バイパス経路と後段の電力増幅器との間のインピーダンスの整合による使用する素子数の低減やインピーダンス変換に対する変換ロスを低減が可能な電力増幅モジュールを提供することを目的とする。
本発明の一態様に係る電力増幅モジュールは、第1動作モードにおける第1入力信号が入力される第1入力端子と、第1動作モードとは異なる第2動作モードにおける第2入力信号が入力される第2入力端子と、第1入力信号を増幅して第1増幅信号を出力する第1電力増幅器と、第1電力増幅器の後段に設けられ、第1増幅信号が入力される段間整合回路と、第2入力信号を、第1電力増幅器を経由せずに段間整合回路の内部に出力するバイパス線路と、段間整合回路の後段に設けられ、第1増幅信号又は第2入力信号を増幅して第2増幅信号を出力する第2電力増幅器と、を備える。
この態様によれば、インピーダンス整合の容易な段間整合回路の内部における接続点にバイパス線路が接続される。そのため、バイパス線路に入力される信号を増幅するモードにおけるインピーダンスの整合性が向上する。
本発明によれば、電力増幅器をバイパスする経路を有する電力増幅モジュールにおいて、バイパス経路と後段の電力増幅器との間のインピーダンスの整合による使用する素子数の低減やインピーダンス変換に対する変換ロスを低減が可能な電力増幅モジュールを提供することができる。
実施形態に係る電力増幅モジュール100の構成を概略的に示す図である。 実施形態に係る電力増幅モジュール100の回路構成を概略的に示す図である。 実施形態に係る電力増幅モジュール100の主線路における各接続点のインピーダンスを示すスミスチャートの一例を示す図である。 実施形態に係る電力増幅モジュール100の主線路における各接続点の電圧変化の一例を示す図である。 実施形態に係る電力増幅モジュール100のハイパワーモード時及びローパワーモード時それぞれのゲインのシミュレーション結果を示す図である。 段間整合回路220−1の一例を示す図である。 段間整合回路220−2の一例を示す図である。 段間整合回路220−3の一例を示す図である。 第2入力整合回路240−1の一例を示す図である。 第2入力整合回路240−2の一例を示す図である。
添付図面を参照して、本発明の好適な実施形態について説明する。(なお、各図において、同一の符号を付したものは、同一又は同様の構成を有する。)
図1は、実施形態に係る電力増幅モジュール100の構成を概略的に示す図である。電力増幅モジュール100は、例えば、携帯電話等の移動体通信機において、入力信号である無線周波数(RF:Radio Frequency)信号を増幅し、増幅信号を出力する。入力信号の周波数は、例えば数GHz程度である。
図1に示されるように、電力増幅モジュール100は、例えば、第1電力増幅器110、第2電力増幅器120、第1入力整合回路210、第2入力整合回路240、段間整合回路220、及び出力整合回路230を備える。第1電力増幅器110及び第2電力増幅器120は、2段の電力増幅器を構成する。すなわち、第1電力増幅器110は初段(ドライバ段)の電力増幅器を構成し、第2電力増幅器120は後段(パワー段)の電力増幅器を構成する。
電力増幅モジュール100には、第1入力端子RFin1、第2入力端子RFin2、及び出力端子RFoutが設けられる。ここで、第1入力端子RFin1と出力端子RFoutとを結ぶ線路を主線路MPとし、第2入力端子RFin2から段間整合回路220までの線路をバイパス線路BPとする。バイパス線路BPは、第1電力増幅器110をバイパスする線路である。第1入力端子RFin1には、第1動作モードにおける入力信号である第1入力信号が入力される。第1動作モードは、例えば、出力電力レベルが高いハイパワーモードであってよい。第2入力端子RFin2には、第2動作モードにおける入力信号である第2入力信号が入力される。第2動作モードは、例えば、出力電力レベルが低いローパワーモードであってよい。出力端子RFoutからは、第1入力信号又は第2入力信号が増幅された第2増幅信号が出力される。なお、第1動作モードは、出力電力レベルが高く、かつ高効率を実現するため、飽和特性であることが望ましい。同様に第2動作モードは、出力電力レベルが低いため、増幅器としては、入力信号と出力信号の関係が線形の関係が望ましいため、線形特性であることが望ましい。加えて、第1動作モード、第2動作モードが線形モードであっても良い。
第1入力端子RFin1は、第1入力整合回路210を通じて、第1電力増幅器110の入力端に接続される。第1入力端子RFin1に入力された第1入力信号は、第1入力整合回路210を通じて、第1電力増幅器110に入力される。第1電力増幅器110は、第1入力信号を増幅して第1増幅信号を出力する。第1増幅信号は、段間整合回路220を通じて、第2電力増幅器に入力される。
バイパス線路BPの出力端は、段間整合回路220の内部に接続される。ここで、「段間整合回路の内部に接続される」とは、例えば、段間整合回路の入力端に接続され且つ主線路MPに対して直列に配置される受動素子を第1受動素子とし、段間整合回路の出力端に接続され且つ主線路MPに対して直列に配置される受動素子を第2受動素子とした場合、主線路MPにおいて第1受動素子に対して出力側且つ第2受動素子に対して入力側に接続されることをいう。第2入力端子RFin2に入力された第2入力信号は、第2入力整合回路240、及び段間整合回路220を通じて、第2電力増幅器120に入力される。なお、バイパス線路とは、第2入力端子RFin2から第2入力整合回路240を通り、段間整合回路220までに接続される経路までを言う。なお、第2入力整合回路240がない場合や線路自身が整合回路の機能を有していても良い。
出力端子RFoutは、出力整合回路230を通じて、第2電力増幅器120の出力端に接続される。第2電力増幅器120は、第1電力増幅器110から供給される第1増幅信号又は第2入力端子RFin2から供給される第2入力信号を増幅して、第2増幅信号を出力する。当該第2増幅信号は、出力端子RFoutに供給される。
なお、電力増幅モジュール100は、第1入力端子RFin1及び第2入力端子RFin2を2つの入力とし、第1入力整合回路210の入力端及び第2入輿路の入力端を2つの出力とするスイッチ素子を更に備えてもよい。当該スイッチ素子は、第1入力端子RFin1及び第2入力端子RFin2と、第1入力整合回路210の入力端及び第2入輿路の入力端との接続を切り替えることができる。
図2は、実施形態に係る電力増幅モジュール100の回路構成を概略的に示す図である。図2に示されるように、電力増幅モジュール100は、例えば、第1電力増幅器110、第2電力増幅器120、第1入力整合回路210、第2入力整合回路240、段間整合回路220、出力整合回路230、第1バイアス回路310、第2バイアス回路320、キャパシタ103、及び抵抗素子102、104を備える。上述したとおり、第1入力端子RFin1と出力端子RFoutとを結ぶ線路を主線路MPとし、第2入力端子RFin2から段間整合回路220までの線路をバイパス線路BPとする。バイパス線路BPは、第1電力増幅器110をバイパスする線路である。バイパス線路の出力端は、段間整合回路220の内部に接続される。すなわち、バイパス線路BPの出力端は、主線路MPにおいて、キャパシタ221に対して出力側且つキャパシタ223に対して入力側の接続点C2に接続される。
第1入力整合回路210は、第1入力端子RFin1及び第1電力増幅器110の間のインピーダンスを整合する。第1入力整合回路210は、例えば、キャパシタ211と、インダクタ212とを備える。キャパシタ211は、第1入力端子RFin1と出力端子RFoutとを結ぶ主線路MPに対して直列に接続される。具体的には、キャパシタ211の一端は、第1入力端子RFin1に接続され、キャパシタ211の他端は、バイポーラトランジスタ111のベースに接続される。インダクタ212は、第1入力端子RFin1と出力端子RFoutとを結ぶ主線路MPに対して並列に接続される。具体的には、インダクタ212の一端は、キャパシタ211の他端とバイポーラトランジスタ111のベースとを結ぶ配線に接続され、インダクタ212の他端は、グランドに接続される。
第1電力増幅器110は、第1入力端子RFin1から第1入力整合回路210を通じて入力された第1入力信号を増幅して、第1増幅信号を出力する。第1電力増幅器110は、例えば、バイポーラトランジスタ111を備える。バイポーラトランジスタ111のベースは、キャパシタ211の他端と、抵抗素子102の他端とに接続される。バイポーラトランジスタ111のベースには、第1入力端子RFin1から第1入力整合回路210を通じて第1入力信号が入力される。キャパシタ211は、第1入力信号から直流成分をカットする。また、バイポーラトランジスタ111のベースには、抵抗素子102を通じて第1バイアス回路310からバイアス電流が供給される。
バイポーラトランジスタ111のコレクタには、電源電圧Vccが供給される。バイポーラトランジスタ111のエミッタは、グランドに接続される。バイポーラトランジスタ111は、ベースに入力された第1入力信号を増幅して、第1増幅信号をコレクタから出力する。
第1バイアス回路310は、バイポーラトランジスタ111のベースにバイアス電流を供給する。第1バイアス回路310は、例えば、バイポーラトランジスタ311、312、313と、キャパシタ314と、抵抗素子315とを備える。抵抗素子315は、一端に端子IB1から所定の電流又は電圧が供給され、他端がバイポーラトランジスタ312のコレクタに接続される。バイポーラトランジスタ312、313は直列接続される。具体的には、バイポーラトランジスタ312は、コレクタとベースが接続され(以下、ダイオード接続とも呼ぶ。)、コレクタが抵抗素子315の他端に接続され、エミッタがバイポーラトランジスタ313のコレクタに接続される。バイポーラトランジスタ313は、ダイオード接続され、エミッタが接地される。キャパシタ314は、一端がバイポーラトランジスタ312のベースに接続され、他端がグランドに接続される。上述の構成により、第1バイアス回路310ではバイポーラトランジスタ312のコレクタに所定レベルの電圧(例えば、2.8V程度)が生成される。なお、バイポーラトランジスタ312、313それぞれの代わりにダイオード素子が用いられてもよい。
バイポーラトランジスタ311は、コレクタに電源電圧Vbatが供給され、ベースにバイポーラトランジスタ312のコレクタにおける上述した所定レベルの電圧が供給され、エミッタが抵抗素子102の一端に接続される。バイポーラトランジスタ311は、抵抗素子102を通じてバイポーラトランジスタ111のベースにバイアス電流又は電圧を供給する。
段間整合回路220は、第1電力増幅器110及び第2電力増幅器120の間のインピーダンスを整合する。段間整合回路220は、例えば、キャパシタ221、223と、インダクタ222とを備える。キャパシタ221は、段間整合回路220の入力端に接続され、主線路MPに対して直列に配置される第1受動素子(第1キャパシタ)の一例である。また、キャパシタ223は、段間整合回路220の出力端に接続され、主線路MPに対して直列に配置される第2受動素子(第2キャパシタ)の一例である。具体的には、キャパシタ221の一端は、バイポーラトランジスタ111のコレクタに接続され、キャパシタ221の他端は、キャパシタ223の一端に接続され、キャパシタ223の他端は、バイポーラトランジスタ121のベースに接続される。インダクタ222は、第1インダクタの一例であって、一端が第1入力端子RFin1と出力端子RFoutとを結ぶ主線路MPに接続され、他端が接地される。なお、段間整合回路220が備える素子や、その回路構成は上述したものに限られない。
第2電力増幅器120は、第1電力増幅器110から供給される第1増幅信号又は第2入力端子RFin2から供給される第2入力信号を増幅して、第2増幅信号を出力する。第2電力増幅器120は、例えば、バイポーラトランジスタ121を備える。バイポーラトランジスタ121のベースは、キャパシタ103の他端と、抵抗素子104の他端とに接続される。バイポーラトランジスタ121のベースには、第1電力増幅器110から段間整合回路220を通じて第1増幅信号が入力される。また、バイポーラトランジスタ121のベースには、抵抗素子104を通じて第2バイアス回路320からバイアス電流が供給される。
バイポーラトランジスタ121のコレクタは、出力端子RFoutに接続される。出力端子RFoutには、電源電圧Vccが供給される。バイポーラトランジスタ121のエミッタは、グランドに接続される。バイポーラトランジスタ121は、ベースに入力された第1増幅信号を増幅して、第2増幅信号をコレクタから出力する。
第2バイアス回路320は、バイポーラトランジスタ121のベースにバイアス電流を供給する。第2バイアス回路320は、例えば、バイポーラトランジスタ321、322、323と、キャパシタ324と、抵抗素子325とを備える。抵抗素子325は、一端に端子IB2から所定の電流又は電圧が供給され、他端がバイポーラトランジスタ322のコレクタに接続される。バイポーラトランジスタ322、323は直列接続される。具体的には、バイポーラトランジスタ322は、コレクタとベースが接続され(以下、ダイオード接続とも呼ぶ。)、コレクタが抵抗素子325の他端に接続され、エミッタがバイポーラトランジスタ323のコレクタに接続される。バイポーラトランジスタ323は、ダイオード接続され、エミッタが接地される。キャパシタ324は、一端がバイポーラトランジスタ322のベースに接続され、他端がグランドに接続される。上述の構成により、第2バイアス回路320ではバイポーラトランジスタ322のコレクタに所定レベルの電圧(例えば、2.8V程度)が生成される。なお、バイポーラトランジスタ322、323それぞれの代わりにダイオード素子が用いられてもよい。
バイポーラトランジスタ321は、コレクタに電源電圧Vbatが供給され、ベースにバイポーラトランジスタ322のコレクタにおける上述した所定レベルの電圧が供給され、エミッタが抵抗素子104の一端に接続される。バイポーラトランジスタ321は、抵抗素子104を通じてバイポーラトランジスタ121のベースにバイアス電流又は電圧を供給する。
出力整合回路230は、例えば、F級動作のための高調波終端回路である。出力整合回路230は、例えば、キャパシタ231と、インダクタ232とを備える。キャパシタ231は、第1入力端子RFin1と出力端子RFoutとを結ぶ主線路MPに対して並列に接続される。具体的には、キャパシタ231の一端は、バイポーラトランジスタ121のコレクタと出力端子RFoutとを結ぶ配線に接続され、キャパシタ231の他端は、インダクタ232の一端に接続される。インダクタ232は、第1入力端子RFin1と出力端子RFoutとを結ぶ主線路MPに対して並列に接続される。具体的には、インダクタ232の一端は、キャパシタ231の他端に接続され、インダクタ232の他端は、グランドに接続される。なお、出力整合回路230が備える素子や、その回路構成は上述したものに限られない。
第2入力整合回路240は、第2入力端子RFin2及び段間整合回路220の間のインピーダンスを整合する。第2入力整合回路240は、例えば、インダクタ241と、キャパシタ242とを備える。インダクタ241は、第5インダクタの一例であって、キャパシタ242は、第5キャパシタの一例である。インダクタ241及びキャパシタ242は、第2入力端子RFin2と段間整合回路220とを結ぶバイパス線路BPに対して直列に接続される。具体的には、インダクタ241の一端は、第2入力端子RFin2に接続され、インダクタ241の他端は、キャパシタ242の一端に接続される。
第2入力端子RFin2は、第1動作モード(例えば、ハイパワーモード)において、開放されてもよい。これにより、第2入力整合回路240が段間整合回路220の特性に与える影響を低減することが可能となる。例えば、増幅する信号の帯域内のリップルを低減することが可能となる。或いは、第2入力端子RFin2は、第1動作モード(ハイパワーモード)において、短絡されてもよい。これにより、第2入力整合回路240を、第1電力増幅器110と第2電力増幅器120との間における整合回路の一部として利用することが可能となる。
図3は、実施形態に係る電力増幅モジュール100の主線路MPにおける各接続点のインピーダンスを示すスミスチャートの一例を示す図である。ここで、図3に示すとおり、バイポーラトランジスタ111のコレクタとキャパシタ221の一端との間の接続点をC1とし、キャパシタ221の他端とキャパシタ223の一端との間の接続点をC2とし、キャパシタ223の他端とバイポーラトランジスタ121のベースとの間の接続点をC3とする。図3は、これら接続点C1、C2、及びC3それぞれのインピーダンスを示すスミスチャートである。図3に示すとおり、接続点C1やC2におけるインピーダンスと比較して、接続点C3におけるインピーダンスは低い。そのため、バイパス線路BPの出力端が主線路MPに接続する点としては、接続点C3と比較すると、接続点C1やC2の方が好ましい。
図4は、実施形態に係る電力増幅モジュール100の主線路MPにおける各接続点の電圧変化の一例を示す図である。図4に示す符号C1は、上述した接続点C1における電圧を示し、図4に示す符号C2は、上述した接続点C2における電圧を示す。接続点C1には電源電圧Vccが供給されるため、相対的に接続点C1における電圧は高くなる。一方、接続点C2は、電源電圧Vccが供給される接続点C1とはキャパシタ221を介して隔てられているため、接続点C2の電圧は接続点C1の電圧と比較して小さくなる。そのため、バイパス線路BPの出力端が主線路MPに接続する点としては、接続点C1と比較すると、接続点C2の方が好ましい。
図5は、実施形態に係る電力増幅モジュール100のローパワーモード時のゲインと、比較例に係る電力増幅モジュールのローパワーモード時のゲインとのシミュレーション結果を示す図である。ここで、比較例に係る電力増幅モジュールにおいては、バイパス線路BPがバイポーラトランジスタ111のコレクタとキャパシタ221の一端との間の接続点C1に接続されている。図5において、横軸は入力信号の周波数(GHz)であり、縦軸はゲイン(dB)である。図5の符号500は実施形態に係る電力増幅モジュール100のローパワーモード時のゲインを示し、符号600は比較例に係る電力増幅モジュールのローパワーモード時のゲインを示す。図5に示すとおり、特に2.5〜3.0GHzの周波数帯域において、実施形態に係る電力増幅モジュール100のローパワーモード時のゲインが、比較例に係る電力増幅モジュールのローパワーモード時のゲインよりも低下していることが分かる。
図6A、図6B、及び図6Cを参照して、段間整合回路220の他の構成例について説明する。
実施形態に係る電力増幅モジュール100が備える段間整合回路は、図6Aに示す段間整合回路220−1であってもよい。図6Aに示すとおり、段間整合回路220−1は、上述した段間整合回路220に含まれる素子の他に、インダクタ224を更に含む。インダクタ224は、第2インダクタの一例であって、一端が段間整合回路220−1の入力端に接続され、他端がキャパシタ221(第1キャパシタ)の一端に接続される。
実施形態に係る電力増幅モジュール100が備える段間整合回路は、図6Bに示す段間整合回路220−2であってもよい。図6Bに示すとおり、段間整合回路220−2は、上述した段間整合回路220に含まれる素子の他に、キャパシタ225と、インダクタ226と、インダクタ227とを更に含む。キャパシタ225は、第3キャパシタの一例であって、主線路MPにおけるキャパシタ221(第1キャパシタ)及びキャパシタ223(第2キャパシタ)の間に主線路MPに対して直列に配置される。すなわち、キャパシタ225の一端は、キャパシタ221(第1キャパシタ)の他端に接続され、キャパシタ225の他端は、キャパシタ223(第2キャパシタ)の一端に接続される。インダクタ226は、第3インダクタの一例であって、一端が主線路MPにおけるキャパシタ221(第1キャパシタ)及びキャパシタ225(第3キャパシタ)の間に接続され、他端が接地される。インダクタ227は、第4インダクタの一例であって、一端が主線路MPにおけるキャパシタ225(第3キャパシタ)及びキャパシタ223(第2キャパシタ)の間に接続され、他端が接地される。
実施形態に係る電力増幅モジュール100が備える段間整合回路は、図6Cに示す段間整合回路220−3であってもよい。図6Cに示すとおり、段間整合回路220−3は、上述した段間整合回路220−2に含まれる素子の他に、キャパシタ228を更に含む。キャパシタ228は、第4キャパシタの一例であって、一端が主線路MPにおける段間整合回路220−3の入力端及びキャパシタ221(第1キャパシタ)の間の線路に接続され、他端が接地される。
図7A、及び図7B、及び図7Cを参照して、第2入力整合回路240の他の構成例について説明する。
実施形態に係る電力増幅モジュール100が備える第2入力整合回路(整合回路)は、図7Aに示す第2入力整合回路240−1であってもよい。図7Aに示すとおり、第2入力整合回路240−1は、上述した第2入力整合回路240に含まれる素子の他に、キャパシタ243を更に含む。キャパシタ243は、第6キャパシタの一例であって、一端が第2入力整合回路240−1の入力端に接続され、他端がインダクタ241(第5インダクタ)の一端に接続される。
実施形態に係る電力増幅モジュール100が備える第2入力整合回路(整合回路)は、図7Bに示す第2入力整合回路240−2であってもよい。図7Bに示すとおり、第2入力整合回路240−2は、上述した第2入力整合回路240に含まれるキャパシタ242(第5キャパシタ)の他に、キャパシタ244及びインダクタ245を更に含む。キャパシタ244は、第7キャパシタの一例であって、一端が第2入力整合回路240−2の入力端に接続され、他端がキャパシタ242(第5キャパシタ)の一端に接続される。インダクタ245は、第6インダクタの一例であって、一端がバイパス線路におけるキャパシタ244(第7キャパシタ)及びキャパシタ242(第5キャパシタ)の間に接続され、他端が接地される。
以上、本発明の実施形態に係る電力増幅モジュールについて説明した。実施形態に係る電力増幅モジュールは、第1動作モードにおける第1入力信号が入力される第1入力端子と、第1動作モードとは異なる第2動作モードにおける第2入力信号が入力される第2入力端子と、第1入力信号を増幅して第1増幅信号を出力する第1電力増幅器と、第1電力増幅器の後段に設けられ、第1増幅信号が入力される段間整合回路と、第2入力信号を、第1電力増幅器を経由せずに段間整合回路の内部に出力するバイパス線路と、段間整合回路の後段に設けられ、第1増幅信号又は第2入力信号を増幅して第2増幅信号を出力する第2電力増幅器と、を備える。これにより、インピーダンス整合の容易な段間整合回路の内部における接続点にバイパス線路が接続される。そのため、バイパス線路に入力される信号を増幅するモードにおけるインピーダンスの整合による素子数を低減し、インピーダンス変換による変換ロスを低減することができる。
上述した電力増幅モジュールでは、段間整合回路は、段間整合回路の入力端に接続され且つ前記第1電力増幅器、前記段間整合回路、及び前記第2電力増幅器が配置される主線路に対して直列に配置される第2受動素子と、を含み、バイパス線路の出力端は、主線路において、第1受動素子に対して出力側且つ第2受動素子に対して入力側に接続されてもよい。これにより、インピーダンス整合の容易な段間整合回路の内部における接続点にバイパス線路が接続される。そのため、バイパス線路に入力される信号を増幅するモードにおけるインピーダンスの整合による素子数を低減し、インピーダンス変換による変換ロスを低減することができる。
上述した電力増幅モジュールでは、第1受動素子は、第1キャパシタであり、第2受動素子は、第2キャパシタであってよい。これにより、段間整合回路によるインピーダンス変換による所望のインピーダンスの実現が容易となる。
上述した電力増幅モジュールでは、段間整合回路は、一端が主線路における第1キャパシタ及び第2キャパシタの間に接続され、他端が接地される第1インダクタを更に含んでよい。これにより、段間整合回路によるインピーダンス変換による所望のインピーダンスの実現が容易となる。
上述した電力増幅モジュールでは、段間整合回路は、主線路における段間整合回路の入力端及び第1キャパシタの間に主線路に対して直列に接続される第2インダクタを更に含んでよい。これにより、段間整合回路によるインピーダンス変換による所望のインピーダンスの実現が容易となる。
上述した電力増幅モジュールでは、段間整合回路は、主線路における第1キャパシタ及び第2キャパシタの間に主線路に対して直列に配置される第3キャパシタと、一端が主線路における第1キャパシタ及び第3キャパシタの間に接続され、他端が接地される第3インダクタと、一端が主線路における第3キャパシタ及び第2キャパシタの間に接続され、他端が接地される第4インダクタと、を更に含んでよい。これにより、段間整合回路によるインピーダンス変換による所望のインピーダンスの実現が容易となる。
上述した電力増幅モジュールでは、段間整合回路は、一端が主線路における段間整合回路の入力端及び第1キャパシタの間の線路に接続され、他端が接地される第4キャパシタ、を更に含んでよい。これにより、段間整合回路によるインピーダンス変換による所望のインピーダンスの実現が容易となる。
上述した電力増幅モジュールでは、バイパス線路上に配置される整合回路、を更に備えてよい。これにより、バイパス線路上に配置される整合回路によるインピーダンス変換による所望のインピーダンスの実現が容易となる。
上述した電力増幅モジュールでは、整合回路は、バイパス線路に対して直列に配置される第5キャパシタ及び第5インダクタを含んでよい。これにより、バイパス線路上に配置される整合回路によるインピーダンス変換による所望のインピーダンスの実現が容易となる。
上述した電力増幅モジュールでは、整合回路は、一端がバイパス線路における整合回路の入力端及び第5インダクタの間に接続され、他端が接地される第6キャパシタを更に含んでよい。これにより、バイパス線路上に配置される整合回路によるインピーダンス変換による所望のインピーダンスの実現が容易となる。
上述した電力増幅モジュールでは、整合回路は、バイパス線路に対して直列に配置される第5キャパシタ及び第7キャパシタと、一端がバイパス線路における第5キャパシタ及び第7キャパシタの間に接続され、他端が接地される第6インダクタと、を更に含んでよい。これにより、バイパス線路上に配置される整合回路によるインピーダンス変換による所望のインピーダンスの実現が容易となる。
上述した電力増幅モジュールは、さらに第1動作モード及び第2動作モードによって動作し、第1動作モードでは、第1電力増幅器及び第2電力増幅器の特性は、飽和特性であり、第2動作モードでは、第2電力増幅器の特性は、線形特性であってもよい。これにより、これにより、バイパス線路上に配置される整合回路によるインピーダンス変換による所望のインピーダンスの実現が容易となる。
上述した電力増幅モジュールは、さらに第1動作モード及び第2動作モードによって動作し、第1動作モードでは、第1電力増幅器及び第2電力増幅器の特性は、線形特性であり、第2動作モードでは、第2電力増幅器の特性は、線形特性であってもよい。これにより、これにより、バイパス線路上に配置される整合回路によるインピーダンス変換による所望のインピーダンスの実現が容易となる。
以上説明した実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。実施形態が備える各要素並びにその配置、材料、条件、形状及びサイズ等は、例示したものに限定されるわけではなく適宜変更することができる。また、異なる実施形態で示した構成同士を部分的に置換し又は組み合わせることが可能である。
100…電力増幅モジュール、110…第1電力増幅器、120…第2電力増幅器、210…第1入力整合回路、240…第2入力整合回路、220…段間整合回路、230…出力整合回路、102、104、315、325…抵抗素子、211、221、223、225、242、243、244、314、324…キャパシタ、212、222、226、227、232、241…インダクタ

Claims (13)

  1. 第1動作モードにおける第1入力信号が入力される第1入力端子と、
    前記第1動作モードとは異なる第2動作モードにおける第2入力信号が入力される第2入力端子と、
    前記第1入力信号を増幅して第1増幅信号を出力する第1電力増幅器と、
    前記第1電力増幅器の後段に設けられ、前記第1増幅信号が入力される段間整合回路と、
    前記第2入力信号を、前記第1電力増幅器を経由せずに前記段間整合回路の内部に出力するバイパス線路と、
    前記段間整合回路の後段に設けられ、前記第1増幅信号又は前記第2入力信号を増幅して第2増幅信号を出力する第2電力増幅器と、
    を備える電力増幅モジュール。
  2. 前記段間整合回路は、
    前記段間整合回路の入力端に接続され且つ前記第1電力増幅器、前記段間整合回路、及び前記第2電力増幅器が配置される主線路に対して直列に配置される第1受動素子と、
    前記段間整合回路の出力端に接続され且つ前記主線路に対して直列に配置される第2受動素子と、を含み、
    前記バイパス線路の出力端は、前記主線路において、前記第1受動素子に対して出力側且つ前記第2受動素子に対して入力側に接続される、請求項1に記載の電力増幅モジュール。
  3. 前記第1受動素子は、第1キャパシタであり、
    前記第2受動素子は、第2キャパシタである、請求項2に記載の電力増幅モジュール。
  4. 前記段間整合回路は、一端が前記主線路における前記第1キャパシタ及び前記第2キャパシタの間に接続され、他端が接地される第1インダクタを更に含む、請求項3に記載の電力増幅モジュール。
  5. 前記段間整合回路は、前記主線路における前記段間整合回路の入力端及び前記第1キャパシタの間に前記主線路に対して直列に接続される第2インダクタを更に含む、請求項4に記載の電力増幅モジュール。
  6. 前記段間整合回路は、
    前記主線路における前記第1キャパシタ及び前記第2キャパシタの間に前記主線路に対して直列に配置される第3キャパシタと、
    一端が前記主線路における前記第1キャパシタ及び前記第3キャパシタの間に接続され、他端が接地される第3インダクタと、
    一端が前記主線路における前記第3キャパシタ及び前記第2キャパシタの間に接続され、他端が接地される第4インダクタと、を更に含む、請求項3に記載の電力増幅モジュール。
  7. 前記段間整合回路は、
    一端が前記主線路における前記段間整合回路の入力端及び前記第1キャパシタの間の線路に接続され、他端が接地される第4キャパシタ、を更に含む、請求項6に記載の電力増幅モジュール。
  8. 前記バイパス線路上に配置される整合回路、を更に備える、請求項1から7のいずれか一項に記載の電力増幅モジュール。
  9. 前記整合回路は、前記バイパス線路に対して直列に配置される第5キャパシタ及び第5インダクタを含む、請求項8に記載の電力増幅モジュール。
  10. 前記整合回路は、一端が前記バイパス線路における前記整合回路の入力端及び前記第5インダクタの間に接続され、他端が接地される第6キャパシタを更に含む、請求項9に記載の電力増幅モジュール。
  11. 前記整合回路は、
    前記バイパス線路に対して直列に配置される第5キャパシタ及び第7キャパシタと、
    一端が前記バイパス線路における前記第5キャパシタ及び前記第7キャパシタの間に接続され、他端が接地される第6インダクタと、を更に含む、請求項8に記載の電力増幅モジュール。
  12. 前記電力増幅モジュールは、さらに第1動作モード及び第2動作モードによって動作し、
    前記第1動作モードでは、前記第1電力増幅器及び前記第2電力増幅器の特性は、飽和特性であり、
    前記第2動作モードでは、前記第2電力増幅器の特性は、線形特性であることを特徴とする、請求項1〜11のいずれか一項に記載の電力増幅モジュール。
  13. 前記電力増幅モジュールは、さらに第1動作モード及び第2動作モードによって動作し、
    前記第1動作モードでは、前記第1電力増幅器及び前記第2電力増幅器の特性は、線形特性であり、
    前記第2動作モードでは、前記第2電力増幅器の特性は、線形特性であることを特徴とする、請求項1〜11のいずれか一項に記載の電力増幅モジュール。
JP2019237871A 2019-12-27 2019-12-27 電力増幅モジュール Pending JP2021106361A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019237871A JP2021106361A (ja) 2019-12-27 2019-12-27 電力増幅モジュール
US17/125,227 US11817836B2 (en) 2019-12-27 2020-12-17 Power amplifying module
CN202023080961.8U CN214281338U (zh) 2019-12-27 2020-12-18 功率放大模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019237871A JP2021106361A (ja) 2019-12-27 2019-12-27 電力増幅モジュール

Publications (1)

Publication Number Publication Date
JP2021106361A true JP2021106361A (ja) 2021-07-26

Family

ID=76546670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019237871A Pending JP2021106361A (ja) 2019-12-27 2019-12-27 電力増幅モジュール

Country Status (3)

Country Link
US (1) US11817836B2 (ja)
JP (1) JP2021106361A (ja)
CN (1) CN214281338U (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022054579A (ja) * 2020-09-28 2022-04-07 株式会社村田製作所 電力増幅回路
CN117728781B (zh) * 2024-02-10 2024-04-26 深圳飞骧科技股份有限公司 功率放大器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100218679B1 (ko) * 1996-08-09 1999-09-01 정선종 전력증폭기의 게이트 전압 제어회로
US6522195B2 (en) * 2000-12-07 2003-02-18 Motorola, Inc. Low noise amplifier having bypass circuitry
US6724252B2 (en) 2002-02-21 2004-04-20 Rf Micro Devices, Inc. Switched gain amplifier circuit
US6822515B2 (en) * 2002-07-19 2004-11-23 Ikuroh Ichitsubo Accurate power sensing circuit for power amplifiers
JP5024057B2 (ja) * 2008-01-07 2012-09-12 三菱電機株式会社 電力増幅器
US8718582B2 (en) 2008-02-08 2014-05-06 Qualcomm Incorporated Multi-mode power amplifiers
US8242841B2 (en) * 2008-12-05 2012-08-14 Csr Technology Inc. Receiver having multi-stage low noise amplifier
US8971830B2 (en) 2009-05-12 2015-03-03 Qualcomm Incorporated Multi-mode multi-band power amplifier module
US8417201B1 (en) 2009-06-24 2013-04-09 Rf Micro Devices, Inc. Dual path multi-mode power amplifier routing architecture
US8102205B2 (en) 2009-08-04 2012-01-24 Qualcomm, Incorporated Amplifier module with multiple operating modes
JP2011259083A (ja) * 2010-06-07 2011-12-22 Renesas Electronics Corp Rf電力増幅装置およびその動作方法
US8643433B2 (en) 2011-06-30 2014-02-04 Broadcom Corporation Bypass power amplifier for improving efficiency at low power
US9590569B2 (en) 2014-05-06 2017-03-07 Skyworks Solutions, Inc. Systems, circuits and methods related to low power efficiency improvement in multi-mode multi-band power amplifiers

Also Published As

Publication number Publication date
US20210203288A1 (en) 2021-07-01
CN214281338U (zh) 2021-09-24
US11817836B2 (en) 2023-11-14

Similar Documents

Publication Publication Date Title
US10135395B2 (en) Power amplifier circuit
US7567128B2 (en) Power amplifier suppressing radiation of second harmonic over wide frequency band
KR20170117496A (ko) Am-am 보상을 갖는 도허티 전력 증폭기
JP6680235B2 (ja) 電力増幅回路および高周波モジュール
JP5523619B2 (ja) 可変利得増幅器
JP2017208729A (ja) 電力増幅モジュール
JP2007259409A (ja) 可変利得増幅器
JP2016213547A (ja) 電力増幅モジュール
CN214281338U (zh) 功率放大模块
US20220006437A1 (en) Power amplifying circuit
US8704600B2 (en) Power amplifier
US8130041B2 (en) Power amplifier device
CN110995178A (zh) 功率放大电路以及功率放大器
US11444585B2 (en) Power amplifier
CN214756265U (zh) 功率放大电路
JP2019205006A (ja) 電力増幅回路
WO2019082793A1 (ja) 高周波電力増幅回路及び通信装置
US10727789B2 (en) Power amplification circuit
KR102491944B1 (ko) 선형성 개선을 위한 비대칭 증폭 구조를 갖는 파워 증폭 장치
US11552601B2 (en) Power amplifier circuit
US11309842B2 (en) Power amplifier circuit
CN111082754B (zh) 功率放大电路
JP2019118094A (ja) 電力増幅回路
JP2017195464A (ja) エミッタ接地帰還増幅回路およびトランスインピーダンス増幅回路
TW201338404A (zh) 放大器及無線通信單元