JP5019040B2

JP5019040B2 - 圧電振動子、および発振器

Info

Publication number: JP5019040B2
Application number: JP2007129470A
Authority: JP
Inventors: 泰弘小野; 天光樋口
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2007-01-18
Filing date: 2007-05-15
Publication date: 2012-09-05
Anticipated expiration: 2027-05-15
Also published as: JP2008199570A

Description

本発明は、圧電振動子およびその製造方法、発振器、リアルタイムクロック、並びに、電波時計受信モジュールに関する。

時計やマイコンなどの情報機器では、クロックモジュールの発振器部分に、従来の設計資産や省電力性を生かすために、音叉型の３２ｋＨｚ水晶振動子が用いられている。しかしながら、音叉型の３２ｋＨｚ水晶振動子の場合、音叉の腕長さが数ｍｍになり、パッケージを含めた全体の長さは１０ｍｍ近くになる場合がある。

最近では、水晶ではなく、シリコン基板上に、圧電体薄膜を上下の電極で挟んだ駆動部を設けた圧電振動子が開発されるようになってきた。このような圧電振動子としては、ビーム状構造のもの（特許文献１の図１参照）や、ビーム２本を備える音叉型のもの（特許文献２の図１参照）が知られている。このような圧電振動子においても、シリコン基板の厚さをせいぜい１００μｍ程度にしかできないため、数十ｋＨｚ帯での共振周波数を得る場合、ビームの腕長さが数ｍｍ以上になり、クロックモジュールの小型化が困難な場合がある。
特開２００５−２９１８５８号公報特開２００５−２４９３９５号公報

本発明の目的は、極めて小型で、例えば数十ｋＨｚ帯の共振周波数を得ることができる圧電振動子およびその製造方法を提供することにある。また、本発明の他の目的は、上記圧電振動子を有する、発振器、リアルタイムクロック、および電波時計受信モジュールを提供することにある。

本発明に係る圧電振動子は、
基板、該基板の上方に形成された絶縁層、および該絶縁層の上方に形成された半導体層を有する基体と、
前記半導体層の一部を用いて形成された支持部と、
前記半導体層の一部を用いて形成され、一端を前記支持部に固定し他端を自由にした１本の振動部と、
前記振動部の上方に形成され、該振動部の屈曲振動を生成する駆動部と、を含み、
前記駆動部は、
第１電極と、
前記第１電極の上方に形成された圧電体層と、
前記圧電体層の上方に形成された第２電極と、を有し、
前記圧電体層の一端は、平面視において、前記振動部の固定端に揃っており、
前記圧電体層の前記振動部に対する長さ比は、０．３以上０．７以下である。
本発明に係る圧電振動子は、
基板、該基板の上方に形成された絶縁層、および該絶縁層の上方に形成された半導体層を有する基体と、
前記半導体層の一部からなる支持部と、
前記半導体層の一部からなり、一端を前記支持部に固定し他端を自由にした１本の振動部と、
前記振動部の上方に形成され、該振動部の屈曲振動を生成する駆動部と、を含み、
前記駆動部は、
第１電極と、
前記第１電極の上方に形成された圧電体層と、
前記圧電体層の上方に形成された第２電極と、を有する。

本発明に係る圧電振動子では、前記振動部は、前記基体の前記半導体層によって構成されるため、前記振動部の厚さを非常に薄くすることができる。これにより、クロックモジュールに用いられる発振器の共振周波数を生成する圧電振動子において、前記振動部（ビーム）の長さを短くすることができる。即ち、例えば水晶を用いた圧電振動子などに比べて、圧電振動子を小型化することができる。

なお、本発明に係る記載では、「上方」という文言を、例えば、「特定のもの（以下「Ａ」という）の「上方」に形成された他の特定のもの（以下「Ｂ」という）」などと用いている。本発明に係る記載では、この例のような場合に、Ａ上に直接Ｂが形成されているような場合と、Ａ上に他のものを介してＢが形成されているような場合とが含まれるものとして、「上方」という文言を用いている。

本発明に係る圧電振動子において、
前記基体は、ＳＯＩ（Silicon On Insulator）基板であることができる。

本発明に係る圧電振動子において、
前記圧電体層の一端は、平面視において、前記振動部の固定端に揃っており、
前記圧電体層の前記振動部に対する長さ比は、０．３以上０．７以下であることができる。

なお、本発明において、前記振動部の長さとは、平面視における前記振動部の固定端から自由端までの距離をいう。また、前記振動部の長さ方向に直交する方向の前記振動部の両端の距離を、前記振動部の幅という。また、例えば、前記圧電体層の長さとは、前記振動部の長さ方向の前記圧電体層の長さをいい、前記圧電体層の幅とは、前記振動部の幅方向の前記圧電体層の幅をいう。

本発明に係る圧電振動子において、
前記振動部と前記支持部との境界を原点とし、該境界から該振動部の自由端に向かう方向を正の方向とすると、
前記圧電体層の始端の位置から原点までの長さの前記振動部の長さに対する比は、−０．１以上０．０５以下であり、
前記圧電体層の終端の位置から原点までの長さの前記振動部の長さに対する比は、０．４以上０．７以下であることができる。

本発明に係る圧電振動子において、
前記圧電体層の始端の位置から原点までの長さの前記振動部の長さに対する比は、−０．０５以上０．０１以下であり、
前記圧電体層の終端の位置から原点までの長さの前記振動部の長さに対する比は、０．４５以上０．６５以下であることができる。

本発明に係る圧電振動子において、
前記圧電体層の厚さの前記振動部の厚さに対する比は、１／４以上１以下であることができる。

本発明に係る圧電振動子において、
前記圧電体層の始端の位置から原点までの長さの前記振動部の長さに対する比、および、前記圧電体層の終端の位置から原点までの長さの前記振動部の長さに対する比は、前記圧電振動子の電気機械結合係数が最大となるように設定されていることができる。

なお、本発明において、最大となる場合とは、完全に最大となる場合と、ほぼ最大となる場合と、を含むものとする。

本発明に係る圧電振動子において、
前記振動部の厚さは、２０μｍ以下であることができる。

本発明に係る圧電振動子において、
前記振動部の長さは、２ｍｍ以下であることができる。

本発明に係る圧電振動子において、
共振周波数が、２の１４乗Ｈｚ（１６．３８４ｋＨｚ）以上、２の１６乗Ｈｚ（６５．５３６ｋＨｚ）以下であることができる。

本発明に係る圧電振動子において、
前記駆動部は、前記振動部と前記第１電極との間に形成された下地層を有することができる。

本発明に係る発振器は、上述の圧電振動子を有する。

本発明に係るリアルタイムクロックは、上述の圧電振動子を有する。

本発明に係る電波時計受信モジュールは、上述の圧電振動子を有する。

本発明に係る圧電振動子の製造方法は、
基板、該基板の上方に形成された絶縁層、および該絶縁層の上方に形成された半導体層を有する基体を用意する工程と、
前記基体の上方に振動部の屈曲振動を生成する駆動部を形成する工程と、
前記半導体層をパターニングして、支持部、該支持部を基端とし他端を該支持部に接しないように設けられた１本の振動部、および前記絶縁層を露出させる開口部を形成する工程と、
前記開口部により露出した部分から前記絶縁層の一部を除去して、少なくとも前記振動部の下方に空隙部を形成する工程と、を含み、
前記駆動部を形成する工程は、
第１電極を形成する工程と、
前記第１電極の上方に圧電体層を形成する工程と、
前記圧電体層の上方に第２電極を形成する工程と、を有する。

以下、本発明に好適な実施形態について、図面を参照しながら説明する。

１．まず、本実施形態に係る圧電振動子１００について説明する。図１は、本実施形態に係る圧電振動子１００を概略的に示す平面図であり、図２は、圧電振動子１００を概略的に示す断面図である。なお、図２は、図１のII−II線断面図である。

圧電振動子１００は、図１および図２に示すように、基体１と、支持部４０と、振動部１０と、駆動部２０と、を含む。

基体１は、例えば図２に示すように、基板２と、基板２上に形成された絶縁層３と、絶縁層３上に形成された半導体層４と、を有する。基体１としては、例えばＳＯＩ基板などを用いることができる。ＳＯＩ基板としては、例えばＳＩＭＯＸ（silicon implanted oxide）基板や貼り合わせＳＯＩ基板などが挙げられる。例えば、基板２としてシリコン基板、絶縁層３として酸化シリコン層、半導体層４としてシリコン層を用いることができる。半導体層４内には各種の半導体回路を作り込むことができる。半導体層４としてシリコン層を用いることが、一般的な半導体製造技術を利用できる点で有利である。絶縁層３の厚さは、例えば０．１μｍ〜４μｍであり、半導体層４の厚さは、例えば１μｍ〜２０μｍである。半導体層４の厚さは、圧電振動子１００の小型化のためには、２０μｍ以下であることが望ましい。なお、基板２の下には、例えば酸化シリコン（ＳｉＯ_２）などからなる酸化物層７が形成されていても良い。酸化物層７の厚さは、例えば１μｍである。

支持部４０は、半導体層４の一部からなる。支持部４０は、振動部１０を支持することができる。支持部４０は、例えば図示のような矩形の枠状に形成される。

振動部１０は、半導体層４の一部からなる。振動部１０の一端は、支持部４０の内側に固定されており、他端は自由にされている。振動部１０は、１本のビームから構成されており、圧電振動子１００は、ユニモルフ型である。振動部１０の平面形状は、例えば矩形（長方形および正方形）であり、図示の例では長方形である。振動部１０は、図２に示すように、絶縁層３の一部を除去して形成された空隙部８０上に形成されている。空隙部８０は、基板２の一部および酸化物層７の一部を除去して形成された、基板２および酸化物層７の開口部（第２開口部）８２上に形成されている。空隙部８０および開口部８２の平面形状は、例えば矩形であり、図示の例では長方形であり、その長手方向は、振動部１０の長さ方向と同じ方向（Ｘ方向）である。

振動部１０の周りには、振動部１０の振動を許容する半導体層４の開口部（第１開口部）４２が形成されている。第１開口部４２および振動部１０は、平面視（図１）において一体的に見ると、例えば、空隙部８０や第２開口部８２に一致している。

駆動部２０は、振動部１０上に形成されている。駆動部２０は、振動部１０の屈曲振動を生成する。駆動部２０は、図１に示すように、１本のビームに対して１つ設けられている。駆動部２０の平面形状は、例えば矩形であり、図示の例では長方形であり、その長手方向は、振動部１０の長さ方向と同じ方向（Ｘ方向）である。駆動部２０は、図２に示すように、基体１（より具体的には半導体層４）の上方に形成された第１電極２２と、第１電極２２上に形成された圧電体層２４と、圧電体層２４上に形成された第２電極２６と、を有する。駆動部２０は、さらに、半導体層４と第１電極２２との間に形成された下地層５を有することができる。駆動部２０の主要部は、例えば図１および図２に示すように、振動部１０の固定端側の上に形成されており、駆動部２０の一部（より具体的には下地層５および第１電極２２）は、例えば支持部４０の上にも形成されている。なお、図示しないが、例えば、下地層５、第１電極２２、圧電体層２４、および第２電極２６のそれぞれの外縁を、平面視において、一致させることもできる。

圧電体層２４は、振動部１０の一部の垂直上方に形成されていることができる。圧電体層２４の長さ方向（Ｘ方向）の一端は、平面視において、例えば振動部１０の固定端１０ｂに重なっていることができる。圧電体層２４は、平面視において、該圧電体層２４の長さ方向の一端が振動部１０の固定端１０ｂの位置に揃うように設けられている。この場合において、圧電体層２４の振動部１０に対する長さ比（圧電体層２４の長さ／振動部１０の長さ）は、０．３以上０．７以下であることが好ましい。この長さ比をこの範囲で設定することにより、図３に示すように、圧電振動子１００の電気機械結合係数を大きくすることができる。その結果、圧電振動子１００の小型化や高効率化などを図ることができる。なお、図３は、この長さ比を変化させて、圧電振動子１００の電気機械結合係数をシミュレーションにより求めた結果を示すグラフである。

下地層５は、酸化シリコン（ＳｉＯ_２）層、窒化シリコン（Ｓｉ_３Ｎ_４）層等の絶縁層である。下地層５は、例えば２層以上の複合層で構成されていても良い。下地層５の厚さは、例えば１μｍである。

第１電極２２としては、例えばチタン（Ｔｉ）層の上に白金（Ｐｔ）層を積層したものなどを用いることができる。第１電極２２の厚さは、十分に低い電気抵抗値が得られる厚さであれば良く、例えば１０ｎｍ以上５μｍ以下とすることができる。

圧電体層２４は、例えば、チタン酸ジルコン酸鉛（Ｐｂ(Ｚｒ，Ｔｉ)Ｏ_３：ＰＺＴ）、チタン酸ジルコン酸鉛固溶体、窒化アルミニウム（ＡｌＮ）、窒化アルミニウム固溶体などの圧電材料からなることができる。チタン酸ジルコン酸鉛固溶体としては、例えばニオブ酸チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ，Ｎｂ）Ｏ_３：ＰＺＴＮ）などが挙げられる。圧電体層２４の厚さは、半導体層４の厚さの１／１０倍以上、等倍以下程度であることが望ましい。この範囲の厚さであることにより、ビームを十分に振動させる駆動力が確保されることができる。例えば、半導体層４の厚さを１μｍ〜２０μｍとした場合、圧電体層２４の厚さは０．１μｍ〜２０μｍとすることができる。

第２電極２６は、例えばチタン（Ｔｉ）層の上に白金（Ｐｔ）層を積層したものなどを用いることができる。第２電極２６の厚さは、十分に低い電気抵抗値が得られる厚さであれば良く、例えば１０ｎｍ以上５μｍ以下とすることができる。

なお、図示の例では、駆動部２０において、第１電極２２と第２電極２６の間には圧電体層２４のみが存在するが、両電極２２，２６間に圧電体層２４以外の層を有していても良い。圧電体層２４の膜厚は、共振条件に応じて適宜変更されることができる。

本実施形態に係る圧電振動子１００では、駆動部２０に交互に逆向きの電界を印加することにより、振動部１０を上下方向（Ｚ方向）に屈曲振動させることができる。

本実施形態に係る圧電振動子１００の共振周波数は、２の１４乗Ｈｚ（１６．３８４ｋＨｚ）以上、２の１６乗Ｈｚ（６５．５３６ｋＨｚ）以下であることができる。例えば２の１５乗Ｈｚ（３２．７６８ｋＨｚ）（単に「３２ｋＨｚ」ともいう）の共振周波数は、クロックモジュールに適している。共振周波数を２^１５＝３２．７６８ｋＨｚとすることにより、１５段のフリップフロップ回路で分周して１Ｈｚの信号を発生させることができる。また、消費電力の観点から、フリップフロップ回路を１４段または１６段とすることも可能である。従って、本実施形態に係る圧電振動子１００の共振周波数は、２^１４＝１６．３８４ｋＨｚから２^１６＝６５．５３６ｋＨｚまでの範囲であることができる。

２．次に、数値計算例について説明する。

本数値計算例では、本実施形態に係る圧電振動子１００について、有限要素法を用いてモード解析を行い、１次の屈曲振動モードでの共振周波数および反共振周波数を計算し、それらの差から電気機械結合係数ｋを算出した。数値計算に用いた条件は、以下の通りである。
・振動部１０の構成材料：シリコン
・振動部１０の密度：２．３３ｇ／ｃｍ^３
・振動部１０の弾性定数：Ｙ_１１＝１６７ＧＰａ、Ｙ_４４＝８０ＧＰａ
・圧電体層２４の構成材料：チタン酸ジルコン酸鉛（Ｐｂ(Ｚｒ，Ｔｉ)Ｏ_３）
・圧電体層２４の密度：７．５０ｇ／ｃｍ^３
・圧電体層２４の誘電率：ε_１１＝８０４．６、ε_３３＝６５９．７
・圧電体層２４の圧電ｅ定数：ｅ_３１＝−４．１Ｃ／ｍ^２、ｅ_３３＝１４．１Ｃ／ｍ^２、ｅ_１５＝１０．５Ｃ／ｍ^２
・圧電体層２４の弾性定数：Ｙ_１１＝１３２ＧＰａ、Ｙ_３３＝１１５ＧＰａ、Ｙ_４４＝３０ＧＰａ
・振動部１０の長さＬ：４００μｍ
・振動部１０の幅：５０μｍ
・振動部１０の厚さＴ_０：４μｍ、１μｍ
・圧電体層２４の厚さＴ_１：１μｍ

次に、数値計算の結果について説明する。図４および図５は、圧電体層２４の始端の位置Ｘ_０および終端の位置Ｘ_１（図２参照）をそれぞれ変化させた場合の電気機械結合係数の２乗ｋ^２［％］の分布を示す図である。なお、図２に示すように、振動部１０と支持部４０との境界（振動部１０の固定端）１０ｂのうちの１点を原点とし、振動部１０の長さ方向（Ｘ方向）であって、境界１０ｂから振動部１０の自由端１０ａに向かう方向を正の方向とする。また、図６は、圧電体層２４の始端の位置から原点までの長さＸ_０の振動部１０の長さＬに対する比（Ｘ_０／Ｌ）を０に固定し、Ｘ_１のみを変化させた場合の電気機械結合係数の２乗ｋ^２［％］を示す図である。また、図７は、圧電体層２４の終端の位置から原点までの長さＸ_１の振動部１０の長さＬに対する比（Ｘ_１／Ｌ）を０．５に固定し、Ｘ_０のみを変化させた場合の電気機械結合係数の２乗ｋ^２［％］を示す図である。なお、図４、図６、および図７は、振動部１０の厚さＴ_０が４μｍの場合、即ち、圧電体層２４の厚さＴ_１の振動部１０の厚さＴ_０に対する比（Ｔ_１／Ｔ_０）が１／４の場合の結果を示しており、図５は、Ｔ_０が１μｍの場合、即ち、Ｔ_１／Ｔ_０が１／１＝１の場合の結果を示している。

図４に示すように、Ｔ_１／Ｔ_０が１／４の場合には、電気機械結合係数の２乗ｋ^２は、Ｘ_０／Ｌ＝−０．０２５、Ｘ_１／Ｌ＝０．５５の位置付近を極大として分布していることが分かる。また、図５に示すように、Ｔ_１／Ｔ_０が１の場合には、ｋ^２は、Ｘ_０／Ｌ＝−０．０２５、Ｘ_１／Ｌ＝０．６５の位置付近を極大として分布していることが分かる。圧電振動子として実用的に好ましいＴ_１／Ｔ_０の範囲は、１／４程度以上、１程度以下であるが、図４および図５に示すように、この範囲において、電気機械結合係数ｋの分布傾向はほとんど同じであることが分かる。

図４〜図７に示すように、Ｘ_０／Ｌが、−０．１以上０．０５以下であり、Ｘ_１／Ｌが、０．４以上０．７以下であることにより、３％程度以上という大きなｋ^２を確保することができることが分かる。さらに、Ｘ_０／Ｌが、−０．０５以上０．０１以下であり、Ｘ_１／Ｌが、０．４５以上０．６５以下であることにより、ｋ^２が極大となる領域（図中、最も色の白い領域）内およびその付近のｋ^２を確保することができる。さらには、Ｘ_０／ＬおよびＸ_１／Ｌは、ｋ^２が最大となるように、即ち、圧電振動子１００の電気機械結合係数ｋが最大となるように設定されていることが好ましい。なお、圧電振動子１００の並列容量が小さくなるほど、発振回路（後述する）の消費電力は小さくなるため、Ｘ_０／Ｌは大きい方が好ましく、Ｘ_１／Ｌは小さい方が好ましい。また、上述したＸ_０／ＬおよびＸ_１／Ｌの数値範囲は、例えば、本数値計算例における圧電振動子１００の構造の相似形に対しても好適である。

３．次に、本実施形態に係る圧電振動子１００の製造方法の一例について図面を参照しながら説明する。図８〜図１１は、本実施形態の圧電振動子１００の一製造工程を概略的に示す断面図であり、それぞれ図２に示す断面図に対応している。

（１）まず、図８に示すように、基板２上に絶縁層３および半導体層４がこの順に配置された基体１を用意する。

（２）次に、図８に示すように、基体１上に駆動部２０を形成する。具体的には、例えば、基体１上に駆動部２０を構成する下地層５、第１電極２２、圧電体層２４、および第２電極２６を形成する。

まず、基体１上の全面に、下地層５、第１電極２２、圧電体層２４、および第２電極２６をこの順に成膜する。なお、下地層５を成膜する際に、同時に基板２の裏面側に酸化物層７を形成することもできる。下地層５および酸化物層７は、熱酸化法、ＣＶＤ（Chemical Vapor Deposition）法、スパッタ法などにより成膜される。第１電極２２は、蒸着法、スパッタ法などにより成膜される。圧電体層２４は、溶液法（ゾルゲル法）、レーザーアブレーション法、蒸着法、スパッタ法、ＣＶＤ法などにより成膜される。第２電極２６は、蒸着法、スパッタ法、ＣＶＤ法などにより成膜される。

次に、例えば第２電極２６および圧電体層２４をパターニングして、所望の形状にすることができる。パターニングには、例えばフォトリソグラフィ技術およびエッチング技術を用いることができる。

次に、例えば第１電極２２および下地層５をパターニングして、所望の形状にすることができる。パターニングには、例えばフォトリソグラフィ技術およびエッチング技術を用いることができる。

（３）次に、基体１の半導体層４を所望の形状にパターニングして、支持部４０、１本の振動部１０、および第１開口部４２を形成する。支持部４０および振動部１０は、半導体層４を刳り貫いて絶縁層３を露出させる第１開口部４２を形成することにより得られる。振動部１０は、支持部４０の内側を基端として、振動部１０のその他の端が支持部４０に接しないように設けられる。

まず、基体１上の全面にレジストを塗布した後、フォトリソグラフィ法により該レジストをパターニングすることにより、図９に示すように、第１開口部４２以外の領域を覆うレジスト層９０を形成する。第１開口部４２上には、レジストに開けられたレジスト開口部９２が形成される。次に、レジスト層９０をマスクとして、ドライエッチング法やウェットエッチング法などにより半導体層４の一部を除去する。このエッチング工程においては、絶縁層３をエッチングストッパ層として用いることができる。即ち、半導体層４をエッチングする際には、絶縁層３のエッチング速度は、半導体層４のエッチング速度よりも遅い。

（４）次に、基体１の基板２および酸化物層７を所望の形状にパターニングして、第２開口部８２を形成する。第２開口部８２は、絶縁層３を露出させるように基板２および酸化物層７を刳り貫いて形成される。

まず、基体１の上および酸化物層７の下の全面にレジストを塗布した後、フォトリソグラフィ法により酸化物層７の下に塗布されたレジストをパターニングすることにより、図１０に示すように、第２開口部８２以外の領域を覆うレジスト層９４を形成する。第２開口部８２下には、レジストに開けられたレジスト開口部９６が形成される。レジスト層９４は、例えば第１開口部４２を埋め込むことができる。次に、レジスト層９４をマスクとして、ドライエッチング法などにより基板２の一部および酸化物層７の一部を除去する。基板２のエッチング工程においては、絶縁層３をエッチングストッパ層として用いることができる。即ち、基板２をエッチングする際には、絶縁層３のエッチング速度は、基板２のエッチング速度よりも遅い。

（５）次に、第２開口部８２により露出した部分から基体１の絶縁層３の一部を除去して、図１１に示すように、少なくとも振動部１０の下に空隙部８０を形成する。空隙部８０は、振動部１０の自由端１０ａに対する機械的拘束力が無くなった状態（後述する）で振動部１０が屈曲振動できるように形成される。空隙部８０は、例えば、振動部１０および第１開口部４２の下に形成される。絶縁層３が酸化シリコンからなる場合には、例えばフッ化水素酸を用いたウェットエッチング法などにより絶縁層３を除去することができる。このエッチング工程においては、基板２をマスクとして、半導体層４をエッチングストッパ層として用いることができる。即ち、絶縁層３をエッチングする際には、基板２および半導体層４のエッチング速度は、絶縁層３のエッチング速度よりも遅い。

次に、第１レジスト層９０および第２レジスト層９４をアッシングにより除去する。レジスト層９０，９４を除去することにより、振動部１０の自由端１０ａに対する機械的拘束力が無くなり、振動部１０が十分に振動できるようになる。

（６）以上の工程により、図１および図２に示すように、本実施形態の圧電振動子１００が形成される。

４．本実施形態の圧電振動子１００では、振動部１０は、基体１（例えばＳＯＩ基板）の半導体層４によって構成されるため、振動部１０の厚さを非常に薄くすることができる（例えば２０μｍ以下）。これにより、クロックモジュールに用いられる発振器の共振周波数を生成する圧電振動子１００において、振動部（ビーム）１０の長さを短くすることができる。即ち、例えば水晶を用いた圧電振動子などに比べて、本実施形態に係る圧電振動子１００を小型化することができる。例えば、３２ｋＨｚの共振周波数を用いる場合には、振動部１０の厚さを２０μｍ以下、振動部１０の長さを２ｍｍ以下、圧電振動子１００のパッケージ長さを３ｍｍ以下とすることができる。

本実施形態に係る圧電振動子１００の具体例としては以下の通りである。

第１の例としては、第１電極２２の厚さは０．１μｍ、圧電体層２４の厚さは２μｍ、第２電極２６の厚さは０．１μｍ、半導体層４の厚さは２０μｍ、振動部１０のビーム長さは１２８０μｍ、ビーム幅は４０μｍである。また、空隙部８０の長辺は２ｍｍ、短辺は１００μｍである。この構成の圧電振動子１００について、有限要素法によって運動方程式を解いてシミュレーションすると、屈曲振動の共振周波数は３２ｋＨｚとなった。

第２の例としては、第１電極２２の厚さは０．１μｍ、圧電体層２４の厚さは１μｍ、第２電極２６の厚さは０．１μｍ、半導体層４の厚さは４μｍ、振動部１０のビーム長さは４１０μｍ、ビーム幅は４０μｍである。また、圧電体層２４の始端の位置から原点までの長さＸ_０の振動部１０の長さＬに対する比（Ｘ_０／Ｌ）は−０．０２５であり、圧電体層２４の終端の位置から原点までの長さＸ_１の振動部１０の長さＬに対する比（Ｘ_１／Ｌ）は０．５５である。また、空隙部８０の長辺は１ｍｍ、短辺は１００μｍである。この構成の圧電振動子１００について、有限要素法によって運動方程式を解いてシミュレーションすると、屈曲振動の共振周波数は３２ｋＨｚとなった。

また、本実施形態のユニモルフ型の圧電振動子１００では、共振周波数は、振動部１０の厚さに比例する。従って、この圧電振動子１００によれば、共振周波数を振動部１０の厚さによって調整することができる。例えば、振動部が音叉形状を有する場合には、共振周波数は、振動部の幅に比例する。従って、音叉型の圧電振動子では、共振周波数を低くするためには、振動部の幅を小さくして対応することができるが、加工技術の限界がある場合がある。これに対し、本実施形態のユニモルフ型の圧電振動子１００では、共振周波数を低くするためには、振動部１０（半導体層４）の厚さを薄くして対応することができる。従って、半導体層４の加工技術の限界によらずに、所望の共振周波数を得ることができる。

また、本実施形態のユニモルフ型の圧電振動子１００では、１本のビーム（振動部）１０に対して１つの駆動部２０が設けられている。このため、本実施形態の圧電振動子１００は、構造的に小型化に有利である。

また、本実施形態の圧電振動子１００によれば、圧電体層２４の始端の位置から原点までの長さＸ_０の振動部１０の長さＬに対する比（Ｘ_０／Ｌ）および圧電体層２４の終端の位置から原点までの長さＸ_１の振動部１０の長さＬに対する比（Ｘ_１／Ｌ）を上述した数値範囲内に設定することにより、電気機械結合係数ｋを極めて大きくすることができる。このため、振動エネルギーは支持部４０側に漏洩しにくくなる。従って、圧電振動子を小型化しても、クリスタルインピーダンス（ＣＩ）値が増大するのを抑えることができる。

なお、本実施形態の圧電振動子１００は、非同期回路のような本来タイミングデバイスを必要としない回路においても、トリガ発生器として用いられることができる。

また、本実施形態の圧電振動子１００では、基体１としてＳＯＩ基板を用いて、絶縁層３上に半導体集積回路と圧電振動子１００を混載して圧電振動子モジュールを形成することができる。これにより、モジュールパッケージを小型化することができる。

また、本実施形態の圧電振動子１００では、基体１としてＳＯＩ基板を用いて、絶縁層３上に発振回路と圧電振動子１００を混載することができる。ＳＯＩ基板を用いたデバイスでは、動作電圧を低くすることができるため、本実施形態の圧電振動子１００によれば、低消費電力のワンチップクロックモジュールを提供することができる。

５．次に、本実施形態の圧電振動子およびその製造方法の変形例について、図面を参照しながら説明する。なお、上述した圧電振動子１００およびその製造方法（以下「圧電振動子１００の例」という）と異なる点について説明し、同様の点については説明を省略する。図１２は、本変形例の圧電振動子３００を概略的に示す断面図である。

圧電振動子１００の例では、空隙部８０の下に第２開口部８２を設ける場合について説明したが、本変形例では、第２開口部８２を設けないことができる。本変形例の圧電振動子３００では、図１２に示すように、基板２に開口部が設けられていない。なお、図１２に示す例では、酸化物層７（図２参照）は設けられていない。

本変形例の圧電振動子３００を得るには、例えば、まず、圧電振動子１００の例と同様に、支持部４０、振動部１０、および第１開口部４２を形成する工程（図９参照）までを行う。次に、第１開口部４２により露出した部分から基体１の絶縁層３の一部をウェットエッチング法などにより除去して、少なくとも振動部１０の下に空隙部８０を形成する。このエッチング工程においては、絶縁層３を選択的に除去することができる。即ち、絶縁層３をエッチングする際には、半導体層４および基板２のエッチング速度は、絶縁層３のエッチング速度よりも遅い。半導体層４がエッチングされにくいため、エッチング液が振動部１０の下まで回り込んで、振動部１０の下の絶縁層３を除去することができる。その後、第１レジスト層９０をアッシングにより除去する。

上記のような工程を経て、本変形例の圧電振動子３００を形成することができる。

なお、上述した変形例は一例であって、これに限定されるわけではない。

６．次に、上述した圧電振動子を有する発振器を説明する。

図１３は、上述した圧電振動子１００を有する発振器５００の基本的構成を示す回路図である。この回路（発振回路）は、例えばＣＭＯＳインバータからなる増幅器４０１と、増幅器４０１の入出力間に接続された帰還回路と、を含む。帰還回路は、圧電振動子１００と、抵抗４０３と、２つのコンデンサ４０４，４０５と、を有する。増幅器４０１には、直流電源から電圧Ｅが印加されている。電源電圧Ｅを増大させていき発振開始電圧になると、電流Ｉが急激に増加して発振が開始される。さらに電源電圧Ｅを増大させると、発振状態を保ちながら電流Ｉがほぼ比例して増加する。

図１４は、本実施形態に係る発振器５００を概略的に示す平面図であり、図１５は、発振器５００を概略的に示す断面図である。なお、図１５は、図１４のXV−XV線断面図である。また、図１４および図１５では、便宜上、圧電振動子１００を簡略化して示している。

発振器５００は、封止材５０２により封止されている。ＩＣ（集積回路）５０３は、金線などのボンディングワイヤ５０４により外部端子５７０に接続されている。外部端子５７０は、リードフレーム５０５および接合材５０６を介して、実装端子５４１と電気的に接続されている。実装端子５４１は、配線（図示せず）などにより、圧電振動子１００の各電極と電気的に接続されている。圧電振動子１００は、蓋部材５３９やシール部材５４０などにより封止されている。

図１６は、本実施形態に係る発振器５００の製造工程例を概略的に示す図である。

まず、ＩＣウェハに対してテープ貼りおよびダイシングを行う。次に、ＩＣ５０３のチップをリードフレーム５０５に搭載する。次に、ボンディングワイヤ５０４を用いてＩＣ５０３に対してワイヤボンディングを行う。

次に、圧電振動子１００の実装端子５４１を、半田などの接合材５０６を用いてリードフレーム５０５に接合して、圧電振動子１００をマウントする。次に、封止材（モールド材）５０２を用いて、圧電振動子１００、ＩＣ５０３などを樹脂封止する。その後、特性検査、マーキングを行い、テーピング、梱包し、出荷される。

また、図示はしないが、圧電振動子１００が形成される基体１（図２参照）に対して半導体プロセスを用いて圧電振動子１００に平面的に隣接するＩＣを形成し、本実施形態に係る発振器を形成することもできる。これにより、パッケージを省略することができ、ワンチップ型の発振器を形成することができる。

７．次に、上述した圧電振動子を有するリアルタイムクロックを説明する。

図１７は、上述した発振器（ＯＳＣ）５００を有するリアルタイムクロック６００を概略的に示す回路ブロック図である。リアルタイムクロック６００の集積回路部は、単一の基板６０１に集積され、マイクロプロセッサ（図示せず）と接続されている。

計時用接続端子６０２，６０３に接続されている発振器５００からは高周波（例えば３２ｋＨｚ）のクロックパルスが出力される。クロックパルスは分周回路６０５で分周され、１Ｈｚの計時パルスが計時カウンタ６０６に入力される。計時カウンタ６０６は、例えば、秒計時ビットｓと、分計時ビットｍと、時計時ビットｈと、曜日計時ビットｄと、日計時ビットＤと、月計時ビットＭと、年計時ビットＹとから構成されている。所定数の計時パルスが計時カウンタ６０６に入力されると、それぞれの計時ビットは繰り上がることができる。

計時カウンタ６０６の計時ビットを書き換える場合には、まず、マイクロプロセッサからセレクト入力端子６０７にセレクト信号を供給する。次に、マイクロプロセッサからデータ入力端子６０８に、書き換えるべき情報を表すデータビットと、計時ビットのアドレスを表すアドレスビットと、計時カウンタ６０６への書き込み動作を表す操作ビットとから構成される外部情報を供給する。その結果、外部情報は、直列に接続されたシフトレジスタ６０９，６１０に記憶される。そして、コマンドデコーダ６１２は、シフトレジスタ６１０に記憶された操作ビットとアドレスビットに基づき、ライトイネーブル信号を計時カウンタ６０６に送出するとともに、計時ビットを指定するアドレス信号を出力する。その結果、シフトレジスタ６０９に記憶されたデータビットが計時カウンタ６０６の計時ビットに書き込まれ、リアルタイムデータの書き換えが行われる。

また、計時カウンタ６０６からリアルタイムデータを読み出す場合には、マイクロプロセッサから、読み出し動作を表す操作ビットを有する外部情報を送出させる。そして、コマンドデコーダ６１２は、計時カウンタ６０６へのライトイネーブル信号をインアクティブ状態にする。その結果、インバータ６１３がアクティブ状態のライトイネーブル信号をシフトレジスタ６０９に供給し、シフトレジスタ６０９が読み込み可能状態になり、計時カウンタ６０６の内容はシフトレジスタ６０９に読み出される。シフトレジスタ６０９に読み出されたリアルタイムデータは、クロック入力端子６１４に印加されるクロック信号に同期して、データ出力端子６１５に転送され、例えばマイクロプロセッサのレジスタなどに送出される。

なお、例えば計算結果などのデータは、ランダムアクセスメモリ（ＲＡＭ）６１６に記憶させることができる。

図１８は、本実施形態に係るリアルタイムクロック６００を概略的に示す上面透視図であり、図１９は、リアルタイムクロック６００を概略的に示す側面透視図である。なお、図１９は、図１８の矢印XIXの方向に見た図である。

発振回路などを有するＩＣチップ６５１は、リードフレーム６５２のアイランド部６５３に導電性接着剤などで接着固定されている。ＩＣチップ６５１の上面に設けられた各電極パッド６５４は、ボンディングワイヤ６５５により、パッケージの外周部に配置された入出力用リード端子６５６と電気的に接続されている。平面視において、ＩＣチップ６５１の隣には、圧電振動子１００を内部に収めている振動子用筐体６５７が配置されている。振動子用筐体６５７内には、例えば、図１および図２に示す圧電振動子１００が気密状態で封止されている。圧電振動子１００の各電極に電気的に接続されたリード６５８は、振動子用筐体６５７内から外に突出している。リード６５８は、リードフレーム６５２の接続パッド６５９に導電性接着剤などで接着固定されている。ＩＣチップ６５１、リードフレーム６５２および振動子用筐体６５７は、樹脂６６０により一体成形されてパッケージ化されている。

また、図示はしないが、圧電振動子１００が形成される基体１（図２参照）に対して半導体プロセスを用いて圧電振動子１００に平面的に隣接するＩＣを形成し、本実施形態に係るリアルタイムクロックを形成することもできる。これにより、パッケージを省略することができ、ワンチップ型のリアルタイムクロックを形成することができる。

８．次に、上述した圧電振動子を有する電波時計受信モジュールを説明する。

図２０は、本実施形態に係る電波時計受信モジュールを概略的に示す回路ブロック図である。

電波時計受信モジュールの周波数フィルタ８０５は、上述した圧電振動子１００（１００Ａ，１００Ｂ）を有する。

電波時計は、時刻情報を含む標準電波を受信して、正確な時刻に自動修正して表示する機能を備えた時計である。日本国内には、福島県（４０ｋＨｚ）と佐賀県（６０ｋＨｚ）に標準電波を送信する送信所がある。

アンテナ８０１は、４０ｋＨｚまたは６０ｋＨｚの長波の標準電波を受信する。標準電波は、４０ｋＨｚまたは６０ｋＨｚの搬送波に振幅変調（ＡＭ）をかけて時刻情報（タイムコード）を乗せたものである。

受信された標準電波は、アンプ８０２によって増幅され、搬送周波数と同一の共振周波数を有する圧電振動子１００Ａ，１００Ｂを有する周波数フィルタ８０５によって、濾波、同調される。濾波された所定周波数の信号は、検波・整流回路８０６により検波復調される。そして、波形整形回路８０７を介してタイムコードが取り出され、中央演算処理装置（ＣＰＵ）８０８でカウントされる。ＣＰＵ８０８では、例えば、現在の年、積算日、曜日、時刻などの情報が読み取られる。読み取られた情報は、リアルタイムクロック（ＲＴＣ）８０９に反映されて、正確な時刻情報が表示される。

搬送波は４０ｋＨｚまたは６０ｋＨｚであるから、周波数フィルタ８０５の圧電振動子１００Ａ，１００Ｂには、本発明に係る圧電振動子が好適である。

また、図示はしないが、圧電振動子１００が形成される基体１（図２参照）に対して半導体プロセスを用いて圧電振動子１００に平面的に隣接するＩＣを形成し、本実施形態に係る電波時計受信モジュールを形成することもできる。これにより、パッケージを省略することができ、ワンチップ型の電波時計受信モジュールを形成することができる。

９．上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できよう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。

本実施形態に係る圧電振動子を概略的に示す平面図。本実施形態に係る圧電振動子を概略的に示す断面図。圧電体層の振動部に対する長さ比と電気機械結合係数の関係を示すグラフ。圧電体層の始端位置と終端位置を変化させた場合のｋ^２の分布を示す図。圧電体層の始端位置と終端位置を変化させた場合のｋ^２の分布を示す図。圧電体層の終端位置に対する電気機械結合係数ｋの２乗の変化を示す図。圧電体層の始端位置に対する電気機械結合係数ｋの２乗の変化を示す図。本実施形態の圧電振動子の一製造工程を概略的に示す断面図。本実施形態の圧電振動子の一製造工程を概略的に示す断面図。本実施形態の圧電振動子の一製造工程を概略的に示す断面図。本実施形態の圧電振動子の一製造工程を概略的に示す断面図。本実施形態の圧電振動子の変形例を概略的に示す断面図。本実施形態の発振器の基本的構成を示す回路図。本実施形態の発振器を概略的に示す平面図。本実施形態の発振器を概略的に示す断面図。本実施形態の発振器の製造工程例を概略的に示す図。本実施形態のリアルタイムクロックを概略的に示す回路ブロック図。本実施形態のリアルタイムクロックを概略的に示す上面透視図。本実施形態のリアルタイムクロックを概略的に示す側面透視図。本実施形態の電波時計受信モジュールを概略的に示す回路ブロック図。

符号の説明

１基体、２基板、３絶縁層、４半導体層、５下地層、７酸化物層、１０振動部、２０駆動部、２２第１電極、２４圧電体層、２６第２電極、４０支持部、４２第１開口部、８０空隙部、８２第２開口部、９０第１レジスト層、９２レジスト開口部、９４第２レジスト層、９６レジスト開口部、１００，３００圧電振動子、４０１増幅器、４０３抵抗、４０４，４０５コンデンサ、５００発振器、５０２封止材、５０３集積回路、５０４ボンディングワイヤ、５０５リードフレーム、５０６接合材、５３９蓋部材、５４０シール部材、５４１実装端子、５７０外部端子、６００リアルタイムクロック、６０１基板、６０２，６０３計時用接続端子、６０５分周回路、６０６計時カウンタ、６０７セレクト入力端子、６０８データ入力端子、６０９，６１０シフトレジスタ、６１２コマンドデコーダ、６１３インバータ、６１４クロック入力端子、６１５データ出力端子、６１６ランダムアクセスメモリ、６５１集積回路チップ、６５２リードフレーム、６５３アイランド部、６５４電極パッド、６５５ボンディングワイヤ、６５６入出力用リード端子、６５７振動子用筐体、６５８リード、６５９接続パッド、６６０樹脂、８０１アンテナ、８０２アンプ、８０５周波数フィルタ、８０６検波・整流回路、８０７波形整形回路，８０８中央演算処理装置

Claims

基板、該基板の上方に形成された絶縁層、および該絶縁層の上方に形成された半導体層を有する基体と、
前記半導体層の一部を用いて形成された支持部と、
前記半導体層の一部を用いて形成され、一端を前記支持部に固定し他端を自由にした１本の振動部と、
前記振動部の上方に形成され、該振動部の屈曲振動を生成する駆動部と、を含み、
前記駆動部は、
第１電極と、
前記第１電極の上方に形成された圧電体層と、
前記圧電体層の上方に形成された第２電極と、を有し、
前記圧電体層の一端は、平面視において、前記振動部の固定端に揃っており、
前記圧電体層の前記振動部に対する長さ比は、０．３以上０．７以下である、圧電振動子。
請求項１に記載の圧電振動子を有する、発振器。