JP5018198B2 - 補間信号生成回路、補間信号生成方法、プログラムおよびビデオ信号処理装置 - Google Patents

Description

この発明は、例えば、インターレース信号をプログレッシブ信号に変換する際に適用して好適な補間信号生成回路、補間信号生成方法、プログラムおよびビデオ信号処理装置に関する。詳しくは、この発明は、各角度の相関検出結果だけでなく、補間対象画素の周辺が垂直エッジ部であるか否かの判断結果をも用いて、補間対象画素における相関角度を決定することにより、誤った相関角度を使った斜め補間をすることによるドットノイズの発生を回避するようにした補間信号生成回路等に係るものである。

動き適応型ＩＰ変換では、インターレース信号をプログレッシブ信号に変換する際に、補間対象画素（補間すべき画素）において、その画素の位置や周辺の画素に表示すべき物体が動いているかどうかが判断され、その判断結果に応じて当該補間対象画素の画素値が生成されるようになっている。

この場合、動いていると判断された場合には、現フィールド内の画素の画素値から補間対象画素の画素値が生成される。一方、動いていない、すなわち静止していると判断された場合には、補間対象画素の画素値として前のフィールド、または後のフィールドの当該補間対象画素と同じ位置の画素の画素値が使用されるか、もしくは前後のフィールドの当該補間対象画素と同じ位置の画素値から補間対象画素の画素値が生成される。

動き適応型ＩＰ変換について、図１８を用いて、さらに詳細に説明する。

ＩＰ変換回路に入力されるインターレース信号（インターレース入力）が静止画であった場合、例えば、図１８（ａ）の静止画入力に示すように、球体が止まっている状態にあって、フィールド(n-1)およびフィールド(n)において同じ位置に球体が存在するとき、インターレース信号では、フィールド(n-1)およびフィールド(n)において、異なるラインで同位置に球体が表示される。

このインターレース信号をＩＰ変換してプログレッシブ信号（プログレッシブ出力）に変換する場合、フィールド(n-1)およびフィールド(n)の各ラインを組み合わせて、図１８（ｂ）のＡに示すように球体を表示する、プログレッシブ信号が生成される。また、この場合、フィールド(n-1)またはフィールド(n)のラインのみから補間ラインを生成することでも、図１８（ｂ）のＢに示すように球体を表示する、プログレッシブ信号が生成される。しかし、この場合、フィールド(n-1)またはフィールド(n)のラインのみから補間ラインが生成されることから、上述したフィールド(n-1)およびフィールド(n)の各ラインを組み合わせた場合よりも画質が劣化する。

ＩＰ変換回路に入力されるインターレース信号（インターレース入力）が動画を含んでいる場合、例えば、図１８（ａ）の動画入力に示すように、球体が動いている状態にあって、フィールド(n-1)およびフィールド(n)において異なる位置に球体が存在するとき、静止画の場合と同じ処理を行ってフィールド(n-1)およびフィールド(n)の各ラインを組み合わせてプログレッシブ信号が生成される場合には、図１８（ｂ）のＣに示すように、鳥の羽のようなエラー（一般に「コーミングエラー」と呼ばれている）が発生してしまう。

そのため、このような動画入力の場合は、現フィールドであるフィールド(n)のラインのみから補間ライン生成することで、図１８（ｂ）のＤに示すように球体を表示する、プログレッシブ信号が生成される。

このように、動き適応型のＩＰ変換では、動画部分と静止画部分を常に判定しながら、動画部分と静止画部分とで補間処理方法を変えて、プログレッシブ信号が生成される。当然ながら、動画部分と静止画部分とは同一画面上に混在するので、動き適応型のＩＰ変換では、画素毎に、静止しているか、または動いているかが判定され、その判定結果に応じた補間処方法が用いられるようになっている。

次に、動画画素部分などに使われる、インターレース信号の所定フィールドのラインのみからプログレッシブ信号を生成する面内ＩＰ変換について説明する。図１９は、面内ＩＰ変換を行った場合の処理例を示している。図１９（ａ）は、ＩＰ変換入力、つまり、ＩＰ変換される前のインターレース信号の各ラインを示している。図１９（ｂ），（ｃ）は、ＩＰ変換出力、つまり、ＩＰ変換された後のプログレッシブ信号の各ラインを示している。なお、この図１９において、各ラインの個々の「□」部分は画素に対応している。

面内ＩＰ変換において、最も簡単な処理として垂直補間がある。この垂直補間では、補間対象画素（補間すべき画素）の画素値を得る際に、当該補間対象画素の真上と真下に存在するインターレース信号のラインの画素の画素値が参照される。例えば、真上の画素の画素値がＳｕ、真下の画素の画素値がＳｄである場合、補間対象画素の画素値は（Ｓｕ＋Ｓｄ）／２とされる。

しかし、この垂直補間では、例えば、図１９（ａ）に示すような斜め線の画像を表示するインターレース信号に対して、図１９（ｂ）に示すようなプログレッシブ信号が生成され、このプログレッシブ信号による画像にギザギザ模様（ジャギー）が発生することが知られている。そのため、面内ＩＰ変換においては、一般的に、近傍の画素情報を利用して斜め方向の相関関係を検出し、ある角度の斜め方向に相関があると判定した場合は、当該斜め方向の画素から補間画素を生成する、斜め補間（異方性補間）が採用されている。この斜め補間では、例えば、図１９（ａ）に示すような斜め線の画像を表示するインターレース信号に対して、図１９（ｃ）に示すようなプログレッシブ信号が生成され、プログレッシブ信号による画像に発生するギザギザ模様（ジャギー）が低減される。

次に、図２０を用いて、斜め補間の手法を説明する。

図２０（ａ）は、斜め補間との比較のために垂直補間を示している。この垂直補間では、ラインｎとラインｎ＋１の間に位置する補間ラインの信号を生成するものとし、その補間ラインの補間対象画素をＰｉとするとき、この補間対象画素Ｐｉの画素値は、図２０（ａ）に矢印で示す方向にある当該補間対象画素Ｐｉの上下の画素Ｐｕ，Ｐｄの画素値を用いて生成される。

斜め補間として、ピクセルベースの斜め補間、およびブロックベースの斜め補間が知られている。ピクセルベースの斜め補間では、補間対象画素Ｐｉに対する各角度において、各角度の方向の両側に存在する第１の画素と第２の画素との相関が検出される。つまり、このピクセルベースの斜め補間では、図２０（ｂ）に示すように、補間対象画素Ｐｉに対して、各角度の方向に存在するラインｎとラインｎ＋１の画素の相関が検出される。

そして、このピクセルベースの斜め補間では、相関のある角度に対して、さまざまな制約条件から最終的に採用すべきひとつの角度が相関角度として決定され、その相関角度の方向に存在するラインｎとラインｎ＋１の画素の画素値から、当該補間対象画素Ｐｉの画素値が生成される。

このピクセルベースの斜め補間では、相関ある角度が多く見つかり、ひとつの角度に絞り込むことが大変困難であり、いろいろな制約条件を必要とするものであり、補間できる角度も限られてしまい、水平に近い角度まで適正に斜め補間の処理を行うことが甚だ困難である。ブロックベースの斜め補間は、ピクセルベースの斜め補間において、ひとつの角度に絞込みにくい、より水平に近い角度（Low Angle）まで網羅できないといった課題を克服できる手法である。

ブロックベースの斜め補間では、補間対象画素Ｐｉに対する各角度において、当該各角度の方向の両側に存在する第１の画素ブロックＢＬｕと第２の画素ブロックＢＬｄとの相関が検出される。つまり、このブロックベースの斜め補間では、図２０（ｃ）に示すように、補間対象画素Ｐｉに対して、各角度の方向の上側および下側に存在する２つの画素ブロックＢＬｕ，ＢＬｄが用いられて、各角度における２つの画素ブロックＢＬｕ，ＢＬｄの相関が検出される。この場合、上下の２個の画素ブロックＢＬｕ，ＢＬｄは補間対象画素を含むように左右対称方向にスライドしていき、最も相関のある角度が探し出される。この手法は、例えば、特許文献１に記載されている。

図２１は、２個の画素ブロックＢＬｕ，ＢＬｄが、補間対象画素Ｐｉを含むように左右対称方向にスライドしていく状況を示している。図２１において、各スライド位置で付されている数字は、画素ブロックＢＬｕ，ＢＬｄをスライドする画素数を示している。

このブロックベースの斜め補間では、２個の画素ブロックＢＬｕ，ＢＬｄのサイズを、図２２に示すように変更することによって、水平に近い角度（Low Angle）でも、相関を検出することが可能となる。すなわち、より垂直に近い大きい角度の相関検出では、図２２（ａ）に示すように、画素ブロックＢＬｕ，ＢＬｄのサイズを小さくする。これに対して、より水平に近い小さい角度の相関検出では、図２２（ｂ）に示すように、画素ブロックＢＬｕ，ＢＬｄのサイズを大きくする。
特開平２−２９３７９３号公報

上述の斜め補間（ピクセルベースの斜め補間、ブロックベースの斜め補間）では、インターレース信号が垂直エッジを持った画像に係るものである場合、垂直なエッジ近くの補間対象画素において、誤って斜め方向のある角度に相関があると判断し、垂直方向ではなく、ある角度をもった方向の画素を使用して補間してしまうことがあり、その結果ドットノイズを発生するという問題があった。

例えば、ＩＰ変換前のインターレース信号が、図２３（ａ）に示すように垂直エッジを持った画像に係るものである場合、誤った斜め補間により、ＩＰ変換後のプログレッシブ信号として、図２３（ｂ）に示すような、ドットノイズが発生したプログレッシブ信号が生成される。なお、図２３（ｃ）は、補間によって生成される、期待されるプログレッシブ信号を示している。

図２４は、上述したように垂直エッジをもった画像に係るインターレース信号を、ピクセルベースの斜め補間で処理を行う場合を示している。補間対象画素Ｐｉに対して、一点鎖線で示す角度の方向に存在する第１の画素Ｐｕと第２の画素Ｐｄの画素値は共に黒レベルであり、当該角度が最も相関のある角度と判断されるものとする。この場合、補間対象画素Ｐｉの画素値は、画素Ｐｕ，Ｐｄの平均値である黒レベルとされるため、ドットノイズが発生する。

また、図２５は、上述したように垂直エッジをもった画像に係るインターレース信号を、ブロックベースの斜め補間で処理を行う場合を示している。図２５（ａ）に示すように、補間対象画素Ｐｉに対して、一点鎖線で示す角度の方向に存在する画素の相関を検出するため、当該角度の方向の両側に存在する第１の画素ブロックＢＬｕと第２の画素ブロックＢＬｄとの相関が検出されるものとする。ここで、画素ブロックＢＬｕは、上３ラインの画素Ｐｕを中心とする破線で囲んだ範囲の２１個の画素で構成されている。同様に、画素ブロックＢＬｄは、下３ラインの画素Ｐｄを中心とする破線で囲んだ範囲の２１個の画素で構成されている。

図２５（ｂ）は、画素ブロックＢＬｕ，ＢＬｄを抜き出して示している。この２個の画素ブロックＢＬｕ，ＢＬｄを比較すると、図２５（ｃ）に示すように、太枠で示した画素の部分に差異が見られ、その他の画素には差異がない。したがって、２個の画素ブロックＢＬｕ，ＢＬｄの間で差異が見られる画素の個数が全体の画素数に比べて比較的少ないため、当該２個の画素ブロックＢＬｕ，ＢＬｄに相関があると判断される。ここで、図２５（ａ）に一点鎖線で示す角度が他の角度よりも相関があると判断されると、この角度で補間処理が行われる。この場合、補間対象画素Ｐｉの画素値は、画素Ｐｕ，Ｐｄの平均値である黒レベルとされるため、ドットノイズが発生する。

図２６は、垂直エッジがある画像に係るインターレース信号に対してブロックベースによる斜め補間を用いた面内ＩＰ変換を行って得たプログレッシブ信号による画像の一例を示している。この画像は、垂直エッジが存在する漢字の「章」に対応した画像であり、ドットノイズが発生していることが分かる。

この発明の目的は、誤った相関角度を使った斜め補間をすることによるノイズの発生を回避することにある。

この発明の概念は、
入力インターレース信号の所定フィールドの信号に基づき、該所定フィールドの各ラインの間に位置する補間ラインの信号を生成する補間信号生成回路であって、
補間対象画素に対する各角度において、該各角度の方向の両側に存在する画素の相関を検出する相関検出部と、
上記補間対象画素に対する各角度において、該各角度の方向の両側に存在する第１の画素ブロックおよび第２の画素ブロックを抽出し、該２つの画素ブロックを用いて上記補間対象画素の周辺が垂直エッジ部であるか否かを判断する画像判断部と、
上記相関検出部の検出結果および上記画像判断部の判断結果に基づいて、上記補間対象画素における相関角度を決定する相関角度決定部と、
上記相関角度決定部で決定された相関角度の方向に存在する画素の画素値を用いて、上記補間対象画素の画素値を生成する補間値生成部とを備え、
上記画像判断部は、上記第１の画素ブロックおよび上記第２の画素ブロックに上記垂直エッジ部の特徴があるとき、上記補間対象画素の周辺が垂直エッジ部であると判断し、
上記画像判断部は、
（１）上記第１の画素ブロックに垂直方向エッジのみが存在し、かつ上記第２の画素ブロックに２ライン以上連続して同じ位置に水平方向エッジが存在する、
（２）上記第２の画素ブロックに垂直方向エッジのみが存在し、かつ上記第１の画素ブロックに２ライン以上連続して同じ位置に水平方向エッジが存在する、
（３）上記第１の画素ブロックおよび上記第２の画素ブロックに、２ライン以上連続して同じ位置に水平方向エッジが存在し、かつ垂直方向エッジが存在する、
のいずれかであるとき、上記第１の画素ブロックおよび上記第２の画素ブロックに上記垂直エッジ部の特徴があるものとする
補間信号生成回路にある。

この発明において、補間ラインの信号は、基本的には、斜め補間により生成される。ここで、斜め補間とは、ピクセルベースによる斜め補間、ブロックベースによる斜め補間のいずれであってもよい。この発明において、各補間対象画素の画素値は、以下のようにして生成される。すなわち、相関検出部により、補間対象画素に対する各角度において、各角度の方向の両側に存在する画素の相関が検出される。例えば、ピクセルベースの場合、各角度の方向の両側に存在する第１の画素と第２の画素との相関が検出される。また、例えば、ブロックベースの場合、各角度の方向の両側に存在する第１の画素ブロックと第２の画素ブロックとの相関が検出される。

また、画像判断部により、補間対象画素に対する各角度において、各角度の方向に存在する第１の画素ブロックおよび第２の画素ブロックが抽出され、これら２つの画素ブロックを用いて補間対象画素の周辺が垂直エッジ部であるか否かが判断される。例えば、画像判断部では、第１のブロックおよび第２のブロックに垂直エッジ部の特徴があるとき、あるいは、さらに、これに加えて第２の画素ブロックおよび第２の画素ブロックの間の画素毎の差分値の差が閾値より大きいとき、補間対象画素の周辺が垂直エッジ部であると判断される。

この場合、画像判断部では、例えば、第１の画素ブロックまたは第２の画素ブロックに垂直方向エッジのみが存在し、かつ第２の画素ブロックまたは第１の画素ブロックに２ライン以上連続して同じ位置に水平方向エッジが存在するとき、第１の画素ブロックおよび第２の画素ブロックに垂直エッジ部の特徴があると判断される。また、この場合、画像判断部では、例えば、第１の画素ブロックおよび第２の画素ブロックに、２ライン以上連続して同じ位置に水平方向エッジが存在し、かつ垂直方向エッジが存在するとき、第１の画素ブロックおよび第２の画素ブロックに上記垂直エッジ部の特徴があると判断される。

また、相関角度決定部により、相関検出部の検出結果および画像判断部の判断結果に基づいて、補間対象画素における相関角度が決定される。例えば、相関角度決定部では、画像判断部で垂直エッジ部と判断された角度を除いた中で、相関検出部で最も相関があるとされた角度が、補間対象画素における相関角度に決定される。

また、例えば、相関角度決定部では、画像判断部で垂直エッジ部と判断された角度があるとき、垂直方向の角度が補間対象画素における相関角度に決定される。つまり、画像判断部において、どれか一つの角度で垂直エッジ部と判断された場合、相関角度決定部では、垂直エッジ部でないと判断された角度の有無に拘わらず、垂直方向の角度が補間対象画素における相関角度に決定され、強制的に垂直補間が採用されるようにしてもよい。

なお、相関角度決定部では、相関検出部の検出結果および画像判断部の判断結果の他に、その他の種々の制約条件を含めて、補間対象画素における相関角度が決定されるようにしてもよい。

また、補間値生成部により、相関角度決定部で決定された相関角度の方向に存在する画素の画素値を用いて、補間対象画素の画素値が生成される。この場合、例えば、相関角度の方向の、補間対象画素に対して上下に位置する画素の画素値が平均されて、当該補間対象画素の画素値が求められる。

このようにこの発明においては、各角度の相関検出結果だけでなく、補間対象画素の周辺が垂直エッジ部であるか否かの判断結果をも用いて、補間対象画素における相関角度が決定される。例えば、ある角度において、垂直エッジ部であると判断される場合には、その角度は、当該補間対象画素における相関角度の候補から外される。また、例えば、ある角度において、垂直エッジ部であると判断される場合には、当該補間対象画素の相関角度は強制的に垂直方向の角度とされる。したがって、この発明においては、垂直エッジ部で誤った相関角度を使った斜め補間が行われることがなく、ドットノイズの発生が回避される。

この発明によれば、各角度の相関検出結果だけでなく、補間対象画素の周辺が垂直エッジ部であるか否かの判断結果をも用いて、補間対象画素における相関角度を決定するものであり、誤った相関角度を使った斜め補間をすることによるドットノイズの発生を回避できる。

以下、図面を参照しながら、この発明の実施の形態について説明する。図１は、実施の形態としての画像表示装置１００の構成例を示している。この画像表示装置１００は、ＩＰ変換回路１０１と、高域補正回路１０２と、ガンマ補正回路１０４と、ＬＣＤ(Liquid Crystal Display)１０３とを有している。

ＩＰ変換回路１０１は、入力インターレース信号であるビデオ信号Ｓ１を、インターレース信号からプログレッシブ信号に変換する。このＩＰ変換回路１０１は、動き適応型のＩＰ変換処理を行う。このＩＰ変換回路１０１の詳細については後述する。高域補正回路１０２は、ＩＰ変換回路１０１で得られるビデオ信号（プログレッシブ信号）Ｓ２の高域成分を強調する。この高域補正回路１０２は、図示しないが、水平方向および垂直方向のハイパスフィルタを有した構成とされる。
ガンマ補正回路１０４は、高域補正回路尾１０２から出力されるビデオ信号Ｓ３に対して、表示デバイス、この実施の形態ではＬＣＤ１０３の特性に対応したガンマ補正を行う。ＬＣＤ１０３は、固定画素表示素子を構成している。このＬＣＤ１０３は、ガンマ補正回路１０４から出力されるビデオ信号に基づいて画像を表示する。

図１に示す画像表示装置１００の動作を説明する。ビデオ信号Ｓ１は、ＩＰ変換回路１０１に供給され、インターレース信号からプログレッシブ信号に変換される。このＩＰ変換回路１０１から出力されるビデオ信号Ｓ２は、高域補正回路１０２に供給され、高域成分が強調される。この高域補正回路１０２から出力されるビデオ信号Ｓ３は、ガンマ補正回路１０４でガンマ補正された後に、ＬＣＤ１０３に供給される。このＬＣＤ１０３には、プログレッシブ信号とされ、かつ高域成分が強調されたビデオ信号による画像が表示される。

図２は、ＩＰ変換回路１０１の構成例を示している。このＩＰ変換回路１０１は、補間信号生成回路１１１と、Ｎフィールドメモリ１１２と、動き判定回路１１３と、補間画素選択回路１１４とにより構成されている。

補間信号生成回路１１１には、ビデオ信号（インターレース信号）Ｓ１が入力される。この補間信号生成回路１１１は、動画用の補間信号（補間ラインの信号）Ｓipを、ビデオ信号Ｓ１の現フィールドの信号から生成する。この補間信号生成回路１１１は、基本的には、上述した斜め補間（異方性補間）によって補間信号Ｓipを生成する。

斜め補間では、補間画素の近傍の画素情報を利用して斜め方向に存在する画素の相関が検出され、ある角度の斜め方向の画素に相関があると判定された場合、その斜め方向にある上下の画素から補間対象画素が生成される。以下の説明では、補間信号生成回路１１１はブロックベースによる斜め補間を行うものとして説明する。ただし、この補間信号生成回路１１１は、ピクセルベースによる斜め補間を行うものであってもよい。

Ｎフィールドメモリ１１２には、ビデオ信号Ｓ１が入力される。このＮフィールドメモリ１１２は、現フィールドより前のＮ個のフィールドの信号を格納して保持する。動き判定回路１１３には、ビデオ信号Ｓ１が入力されると共に、Ｎフィールドメモリ１１２から過去のフィールドの信号が入力される。動き判定回路１１３は、現フィールドの信号および過去のフィールドの信号を用いて、画素単位で、動画であるか静止画であるかを判定する。

補間画素選択回路１１４は、ビデオ信号Ｓ１（現フィールドの信号）、Ｎフィールドメモリ１１２から出力される１フィールド前の信号、補間信号生成回路１１１で生成された補間ラインの信号Ｓipに基づいて、ビデオ信号（プログレッシブ信号）Ｓ２を生成して出力する。この場合、補間画素選択回路１１４は、ビデオ信号Ｓ２のうち、ビデオ信号Ｓ１（現フィールドの信号）の各ラインに対応したラインの信号として、当該ビデオ信号Ｓ１の各ラインの信号をそのまま出力する。また、補間画素選択回路１１４は、補間ラインの信号として、動き判定回路１１３で動画であると判定されたときは補間信号生成回路１１１で生成された信号Ｓipを出力し、動き判定回路１１３で静止画であると判定されたときは、１フィールド前の信号を出力する。

図２に示すＩＰ変換回路１０１の動作を説明する。

ビデオ信号（インターレース信号）Ｓ１は、補間信号生成回路１１１、Ｎフィールドメモリ１１２および動き判定回路１１３に供給される。補間信号生成回路１１１では、ビデオ信号Ｓ１の現フィールドの信号が使用され、斜め補間（異方性補間）により、補間信号（補間ラインの信号）Ｓipが生成される。この補間信号Ｓipは補間画素選択回路１１４に供給される。

Ｎフィールドメモリ１１２では、ビデオ信号Ｓ１の書き込みが行われる。これにより、Ｎフィールドメモリ１１２は、常に、現フィールドより前のＮ個のフィールドの信号が格納された状態とされる。このＮフィールドメモリ１１２から１フィールド前の信号が読み出され、補間画素選択回路１１４に供給される。また、このＮフィールドメモリ１１２から、動き判定に必要とされる過去のフィールドの信号が読み出されて動き判定回路１１３に供給される。

動き判定回路１１３では、現フィールドの信号および過去のフィールドの信号を用いて、画素単位で、動画であるか静止画であるかが判定される。この動き判定回路１１３で得られる判定結果は、補間画素選択回路１１４に供給される。補間画素選択回路１１４では、ビデオ信号Ｓ１（現フィールドの信号）、Ｎフィールドメモリ１１２から供給される１フィールド前の信号、補間信号生成回路１１１から供給される補間ラインの信号Ｓipに基づいて、ビデオ信号（プログレッシブ信号）Ｓ２が生成される。

この場合、補間画素選択回路１１４では、ビデオ信号Ｓ２のうち、ビデオ信号Ｓ１（現フィールドの信号）の各ラインに対応したラインの信号として、当該ビデオ信号Ｓ１の各ラインの信号がそのまま用いられる。また、補間画素選択回路１１４では、補間ラインの信号として、動き判定回路１１３で動画であると判定された画素（補間対象画素）では、補間信号生成回路１１１で生成された補間信号Ｓipが用いられ、一方、動き判定回路１１３で静止画であると判定された画素（補間対象画素）では、１フィールド前の信号が用いられる。

図３は、動き判定回路１１３における動き判定（動画判定の場合）と、その場合に生成されるビデオ信号（プログレッシブ信号）Ｓ２の一例を示している。動き判定回路１１３は、図３（ａ）に示すように、ビデオ信号（インターレース信号）Ｓ１におけるｍフィールド（現フィールド）とｍ−２フィールドの信号が同一でないこと等から動画と判定する。この場合、図３（ｃ）に示すビデオ信号（プログレッシブ信号）Ｓ２は、ビデオ信号Ｓ１のｍフィールドの信号と、補間信号生成回路１１１でｍフィールドの信号から生成された補間信号Ｓip（図３（ｂ））とから構成されたものとなる。

図４は、動き判定回路１１３における動き判定（静止画判定の場合）と、その場合に生成されるビデオ信号（プログレッシブ信号）Ｓ２の一例を示している。動き判定回路１１３は、図４（ａ）に示すように、ビデオ信号（インターレース信号）Ｓ１におけるｍフィールド（現フィールド）とｍ−２フィールドの信号が同一であること等から静止画と判定する。この場合、図４（ｂ）に示すビデオ信号（プログレッシブ信号）Ｓ２は、ビデオ信号Ｓ１のｍフィールドおよびｍ−１フィールドの信号により構成されたものとなる。

次に、補間信号生成回路１１１の詳細を説明する。図５は、補間信号生成回路１１１の構成例を示している。この補間信号生成回路１１１は、相関検出部１２１と、画像判断部１２２と、相関角度決定部１２３と、補間値生成部１２４とを有している。

相関検出部１２１は、補間対象画素Ｐｉに対する各角度において、当該各角度の方向の両側に存在する画素の相関を検出する。すなわち、この相関検出部１２１は、補間対象画素Ｐｉに対する各角度において、当該各角度の方向の両側に存在する第１の画素ブロックＢＬｕと第２の画素ブロックＢＬｄとの相関を検出する。

上述した図２０（ｃ）は、矢印で示す角度の方向の両側に存在する画素の相関を検出するための第１の画素ブロックＢＬｕおよび第２の画素ブロックＢＬｄの一例を示している。これらの画素ブロックＢＬｕ，ＢＬｄは、上述の図２１に示すように角度に応じて補間対象画素Ｐｉを含むように左右対称方向にスライドしていき、また、上述の図２２に示すように角度に応じてサイズが変更される。相関検出部１２１は、例えば、各角度において、画素ブロックＢＬｕ，ＢＬｄの間の画素毎の差分値の平均を、当該各角度の相関値として求める。

画像判断部１２２は、補間対象画素Ｐｉに対する各角度において、当該各角度の方向の両側に存在する第１の画素ブロックおよび第２の画素ブロックを抽出し、これら２つの画素ブロックを用いて、補間対象画素の周辺が垂直エッジ部であるか否かを判断する。画像判断部１２２は、第１、第２の画素ブロックとして、上述した相関検出部１２１で使用する画素ブロックＢＬｕ，ＢＬｄを使用する。画像判断部１２２は、補間対象画素の周辺が垂直エッジ部であるか否かを判断するために、例えば、（１）第１の画素ブロックおよび第２の画素ブロックに垂直エッジ部の特徴があるか否か、および、（２）第１の画素ブロックおよび第２の画素ブロックの間の画素毎の差分値の差が閾値より大きいか否かを判断する。

まず、（１）第１の画素ブロックおよび第２の画素ブロックに垂直エッジ部の特徴があるか否かの判断について説明する。

図６は、ドットノイズを発生する例として使用した上述の図２５のケースであり、補間対象画素Ｐｉの周辺が斜め線部ではなく垂直エッジ部であるケースである。画素ブロックＢＬｕに着目すると、ブロック内の最上位ラインと真ん中のラインで同じ位置に水平方向のエッジが発生している。このように、垂直エッジがあるときには、２ライン以上連続して同じ位置に水平方向エッジが存在する。画素ブロックＢＬｄに着目すると、ブロック内の最上位ラインと真ん中のラインとの間に垂直方向のエッジが発生している。しかし、このブロック内に水平方向のエッジは存在していない。したがって、このことから、一方の画素ブロックに２ライン以上連続して同じ位置に水平方向エッジが存在し、かつ他方のブロックに垂直方向エッジのみが存在する場合、画素ブロックＢＬｕ，ＢＬｄに垂直エッジ部の特徴があると判断する。

図６の例は、画素ブロックＢＬｕ，ＢＬｄに垂直エッジ部の特徴があると判断するパターンの一例であり、その他のいろいろなパターンが考えられる。この実施の形態において、画像判断部１２２は、画素ブロックＢＬｕ，ＢＬｄが以下の第１〜第３のパターンのいずれかに当てはまる場合、画素ブロックＢＬｕ，ＢＬｄに垂直エッジ部の特徴があると判断する。

「第１のパターン」
この第１のパターンは、図７（ａ）に矩形枠で示すように、『章』の文字の下の部分にあるような、補間対象画素Ｐｉに対して、上側のラインに水平ラインがあり、右端もしくは左端に垂直ラインがあるような垂直エッジ部を検出するパターンである。

図８（ａ）〜（ｄ）および図９（ａ）〜（ｄ）は、それぞれ、第１のパターンに該当する画素ブロックＢＬｕ，ＢＬｄの例を示している。

図８（ａ），（ｂ）の例では、上方の画素ブロックＢＬｕにおいては、ブロック内の最下位ラインと真ん中のラインとの間に垂直方向のエッジが発生しており、下方の画素ブロックＢＬｄにおいては、ブロック内の最下位ラインと真ん中のラインで同じ位置に水平方向のエッジが発生している。図８（ｃ），（ｄ）の例では、上方の画素ブロックＢＬｕにおいては、ブロック内の最上位ラインと真ん中のラインとの間、およびブロック内の最下位ラインと真ん中のラインとの間に垂直方向のエッジが発生しており、下方の画素ブロックＢＬｄにおいては、ブロック内の最下位ラインと真ん中のラインで同じ位置に水平方向のエッジが発生している。

図９（ａ），（ｂ）の例では、上方の画素ブロックＢＬｕにおいては、ブロック内の最上位ラインと真ん中のラインとの間に垂直方向のエッジが発生しており、下方の画素ブロックＢＬｄにおいては、ブロック内の全ラインで同じ位置に水平方向のエッジが発生している。図９（ｃ），（ｄ）の例では、上方の画素ブロックＢＬｕにおいては、ブロック内の最上位ラインと真ん中のラインとの間に垂直方向のエッジが発生しており、下方の画素ブロックＢＬｄにおいては、ブロック内の最上位ラインと真ん中のラインで同じ位置に水平方向のエッジが発生している。

したがって、画像判断部１２２は、この第１のパターンに関しては、以下の（ａ），（ｂ）の双方を満たすとき、該当するものと判断する。

（ａ）画素ブロックＢＬｕに垂直方向エッジのみが存在する。
（ｂ）画素ブロックＢＬｄに２ライン以上連続して同じ位置に水平方向エッジが存在する。

ここで、ブロック内で、２ライン以上連続して同じ位置に水平方向エッジが発生しているかどうかを判定する方法の一例を示す。画素ブロックの各画素の画素値を示すＢＬＫ_(x,y)を使用して説明する。なお、この図１０（ａ）は、上述の図６における画素ブロックＢＬｕと同じものを例としてあげている。

図１０（ａ）に示すように、ブロック内の各ラインにおいて、同じ位置の画素間の水平方向エッジを検出する。そのために、第１〜第３のラインにおいて、以下の（１）式〜（３）式の判定を、ｎを１，２，３，・・，６と変化させて行っていく。ＴＨａは、エッジ判定のための閾値である。

｜ＢＬＫ_(ｎ,A) − ＢＬＫ_(n+1,A)| ＞ＴＨａ ・・・（１）
｜ＢＬＫ_(ｎ,B) − ＢＬＫ_(n+1,B)| ＞ＴＨａ ・・・（２）
｜ＢＬＫ_(ｎ,C) − ＢＬＫ_(n+1,C)| ＞ＴＨａ ・・・（３）

ｎがいずれかの値であるとき、（１）式かつ（２）式、または（２）式かつ（３）式、または（１）式、かつ（２）式、かつ（３）式を満たすときは、当該ｎとｎ＋１の画素間に、２ライン以上連続して水平方向エッジがあると判定する。

なお、上述では、各画素間において（１）式〜（３）式の演算を一度に行うようにしたものであるが、これに限定されるものではない。例えば、第１のラインの各画素間で（１）式の判定を行った後に、第２ラインの各画素間で（２）式の判定を行っていき、第２のラインのある画素間で（２）式を満たすとき、第１のラインの同じ位置の画素間で（１）式を満たしているとき、２ライン以上連続して同じ位置に水平方向エッジがあると判定する方法等も考えられる。

次に、ブロック内に、垂直方向エッジのみが発生しているかどうかを判定する方法の一例を示す。
次に垂直エッジの有無を判定する方法について説明する。まず、図１０（ｂ）に示すように、第１のラインと第２のラインとの間に垂直方向エッジがあるか否かを判定する。この場合、画素ブロックの各画素の画素値を示すＢＬＫ_(x,y)を使用して説明する。なお、この図１０（ｂ）は、上述の図６における画素ブロックＢＬｕと同じものを例としてあげている。

第１のラインと第２のラインとの対応する画素間において、以下の（４）式〜（１０）式の判定を行う。ＴＨｂは、エッジ判定のための閾値である。

| ＢＬＫ_(1,A) - ＢＬＫ_(1,B) | ＞ ＴＨｂ （４）
| ＢＬＫ_(2,A) - ＢＬＫ_(2,B) | ＞ ＴＨｂ （５）
| ＢＬＫ_(3,A) - ＢＬＫ_(3,B) | ＞ ＴＨｂ （６）
| ＢＬＫ_(4,A) - ＢＬＫ_(4,B) | ＞ ＴＨｂ （７）
| ＢＬＫ_(5,A) - ＢＬＫ_(5,B) | ＞ ＴＨｂ （８）
| ＢＬＫ_(6,A) - ＢＬＫ_(6,B) | ＞ ＴＨｂ （９）
| ＢＬＫ_(7,A) - ＢＬＫ_(7,B) | ＞ ＴＨｂ （１０）

そして、（１）式〜（７）式の判定結果において、各式を満たす個数をカウントする。そして、このカウント値をＣＶ(Count_Vedge)とし、このカウント値ＣＶが閾値ＴＨｃより大きいとき、第１のラインと第２のラインとの間に垂直方向のエッジがあると判定する。同様にして、第２ラインと第３ラインとの間に垂直方向のエッジが存在する否かを判定できる。

「第２のパターン」
この第２のパターンは、図７（ｂ）に矩形枠で示すように、『幸』の文字の上の部分にあるような、補間対象画素Ｐｉに対して、下側のラインに水平ラインがあり、右端もしくは左端に垂直ラインがあるような垂直エッジ部を検出するパターンである。

図１１（ａ）〜（ｄ）および図１２（ａ）〜（ｄ）は、それぞれ、第２のパターンに該当する画素ブロックＢＬｕ，ＢＬｄの例を示している。

図１１（ａ），（ｂ）の例では、上方の画素ブロックＢＬｕにおいては、ブロック内の最上位ラインと真ん中のラインで同じ位置に水平方向のエッジが発生しており、下方の画素ブロックＢＬｄにおいては、ブロック内の最上位ラインと真ん中のラインとの間に垂直方向のエッジが発生している。図１１（ｃ），（ｄ）の例では、上方の画素ブロックＢＬｕにおいては、ブロック内の最上位ラインと真ん中のラインで同じ位置に水平方向のエッジが発生しており、下方の画素ブロックＢＬｄにおいては、ブロック内の最上位ラインと真ん中のラインとの間、およびブロック内の最下位ラインと真ん中のラインとの間に垂直方向のエッジが発生している。

図１２（ａ），（ｂ）の例では、上方の画素ブロックＢＬｕにおいては、ブロック内の全ラインで同じ位置に水平方向のエッジが発生しており、下方の画素ブロックＢＬｄにおいては、ブロック内の最下位ラインと真ん中のラインとの間に垂直方向のエッジが発生している。図１２（ｃ），（ｄ）の例では、上方の画素ブロックＢＬｕにおいては、ブロック内の最下位ラインと真ん中のラインで同じ位置に水平方向のエッジが発生しており、下方の画素ブロックＢＬｄにおいては、ブロック内の最下位ラインと真ん中のラインとの間に垂直方向のエッジが発生している。

したがって、画像判断部１２２は、この第２のパターンに関しては、以下の（ａ），（ｂ）の双方を満たすとき、該当するものと判断する。

（ａ）画素ブロックＢＬｕに２ライン以上連続して同じ位置に水平方向エッジが存在する。
（ｂ）画素ブロックＢＬｄに垂直方向エッジのみが存在する。

「第３のパターン」
この第３のパターンは、図７（ｃ）に上側の矩形枠で示すように、『章』の文字の上の部分にあるような、補間対象画素Ｐｉに対して、下側のラインに水平ラインがあり、右端もしくは左端に垂直ラインがあるような垂直エッジ部で、かつ、下側の水平ラインが途中で終わっているため、この水平ラインの終端に垂直エッジが発生しているという垂直エッジ部を検出するパターンである。

また、この第３のパターンは、図７（ｃ）の下側の矩形枠で示すように、『章』の文字の下の部分にあるような、補間対象画素Ｐｉに対して、上側のラインに水平ラインがあり、右端もしくは左端に垂直ラインがあるような垂直エッジ部で、かつ、上側の水平ラインが途中で終わっているため、この水平ラインの終端に垂直エッジが発生しているという垂直エッジ部を検出するパターンである。

図１３（ａ）〜（ｄ）は、それぞれ、第３のパターンに該当する画素ブロックＢＬｕ，ＢＬｄの例を示している。

図１３（ａ）〜（ｂ）の例では、上方の画素ブロックＢＬｕにおいては、ブロック内の最上位ラインと真ん中のラインで同じ位置に水平方向のエッジが発生し、かつ、最下位ラインと真ん中のラインとの間に垂直方向のエッジが発生しており、下方の画素ブロックＢＬｄにおいては、ブロック内の最下位ラインと真ん中のラインで同じ位置に水平方向のエッジが発生し、ブロックの最上位ラインと真ん中のラインとの間に垂直方向のエッジが発生している。

したがって、画像判断部１２２は、この第３のパターンに関しては、以下の（ａ），（ｂ）の双方を満たすとき、該当するものと判断する。

（ａ）画素ブロックＢＬｕに２ライン以上連続して同じ位置に水平方向エッジが存在し、かつ、垂直方向エッジが存在する。
（ｂ）画素ブロックＢＬｄに２ライン以上連続して同じ位置に水平方向エッジが存在し、かつ、垂直方向エッジが存在する。

次に、（２）第１の画素ブロックおよび第２の画素ブロックの間の画素毎の差分値の差が閾値より大きいか否かの判断について説明する。

ドットノイズが目立つのは周囲の画素間の差分値が大きいときである。そのため、当該差分値の大きさを評価する。図１４に示すブロックＢＬｕ，ＢＬｄにおいて、水平方向に数字の番号が、ライン方向にＡ，Ｂ，Ｃのアルファベッドが振ってある。ブロックＢＬｕの最上ラインの左端の画素の画素値をＢＬＫ_A(1,A)として、以下各画素の画素値を、ＢＬＫ_A(2,A)，ＢＬＫ_A(3,A)，ＢＬＫ_A(4,A)，ＢＬＫ_A(5,A) ・・・とする。同様に、ブロックＢＬｄの最上ラインの左端の画素の画素値をＢＬＫ_B(1,A)として、以下各画素の画素値を、ＢＬＫ_B(2,A)，ＢＬＫ_B(3,A)，ＢＬＫ_B(4,A)，ＢＬＫ_B(5,A) ・・・とする。

画像判断部１２２は、ブロックＢＬｕ，ＢＬｄの対応する画素毎に絶対差分値を算出する。この絶対差分値を、ＡＤ(x,y)で示すと、以下のようになる。

ＡＤ(1,A)＝ | ＢＬＫ_A(1,A) − ＢＬＫ_B(1,A) |
ＡＤ(2,A)＝ | ＢＬＫ_A(2,A) − ＢＬＫ_B(2,A) |
ＡＤ(3,A)＝ | ＢＬＫ_A(3,A) − ＢＬＫ_B(3,A) |
：
：
ＡＤ(７,C) ＝ | ＢＬＫ_A(7,C) −ＢＬＫ_B(7,C) |

そして、画像判断部１２２は、上述のように算出された画素毎の絶対差分値から最大値ＭＡＸ_ＡＤと最小値ＭＩＮ_ＡＤを抽出し、これら最大値ＭＡＸ_ＡＤと最小値ＭＩＮ_ＡＤとの差、つまり、画素毎の差分値の差が、閾値ＴＨｄより大きいか否かを判定する。すなわち、画像判断部１２２は、以下の（１１）式を満たすか否かを判定する。

ＭＡＸ_ＡＤ−ＭＩＮ_ＡＤ＞ＴＨｄ ・・・（１１）

画像判断部１２２は、第１の画素ブロック（画素ブロックＢＬｕ）および第２の画素ブロック（画素ブロックＢＬｄ）に垂直エッジ部の特徴があると判断し、かつ、第１の画素ブロック（画素ブロックＢＬｕ）および第２の画素ブロック（画素ブロックＢＬｄ）の間の画素毎の差分値の差が閾値より大きいと判断するとき、補間対象画素Ｐｉの周辺が垂直エッジ部あると判断する。

なお、画像判断部１２２は、第１の画素ブロック（画素ブロックＢＬｕ）および第２の画素ブロック（画素ブロックＢＬｄ）に垂直エッジ部の特徴があると判断するだけで、補間対象画素Ｐｉの周辺が垂直エッジ部あると判断する場合も考えられる。

図５に戻って、相関角度決定部１２３は、相関検出部１２１の検出結果および画像判断部１２２の判断結果に基づいて、補間対象画素Ｐｉにおける相関角度を決定する。上述したように、相関検出部１２１では、補間対象画素Ｐｉに対する各角度において、当該各角度の方向の両側に存在する画素の相関が検出される。また、上述したように、画像判断部１２２では、補間対象画素Ｐｉに対する各角度において、当該各角度の方向の両側に存在する第１の画素ブロックおよび第２の画素ブロックが抽出され、これら２つの画素ブロックを用いて、補間対象画素の周辺が垂直エッジ部であるか否かが判断される。

相関角度決定部１２３は、例えば、画像判断部１２２で補間対象画素Ｐｉの周辺が垂直エッジ部であると判断された角度を除いた中で、相関検出部１２１で最も相関があるとされた角度を、補間対象画素Ｐｉにおける相関角度に決定する。

例えば、図１５（ａ）のような各角度に対応して、相関検出部１２１の検出結果（相関値）が図１５（ｂ）に示すようであり、さらに、画像判断部１２２の判断結果が図１５（ｃ）に示すようである場合を考える。なお、図１５（ｂ）の各角度の検出結果（相関値）は、上述したように画素ブロックＢＬｕ，ＢＬｄの間の画素毎の差分値の平均であり、その値が小さいほど２ブロックの相関があることを示す。また、図１５（ｃ）において、「１」は補間対象画素の周辺が垂直エッジ部であると判断したことを示し、「０」はそうでないと判断したことを示している。

この場合、相関角度決定部１２３は、図１５（ｃ）の判断結果に基づいて、「−１３」、「−１２」の角度を除く。そして、相関角度決定部１２３は、残りの角度のうち、図１５（ｂ）の検出結果に基づいて、「＋２」の角度を、補間対象画素Ｐｉにおける相関角度に決定する。

また、相関角度決定部１２３は、例えば、画像判断部１２２でどれか一つの角度で垂直エッジ部と判断された場合、垂直エッジ部でないと判断された角度の有無に拘わらず、垂直方向の角度を、補間対象画素Ｐｉにおける相関角度に決定し、強制的に垂直補間が採用されるようにする。

例えば、画像判断部１２２の判断結果が上述の図１５（ｃ）に示すようである場合、「−１３」、「−１２」の角度が垂直エッジ部であると判断されているので、相関角度決定部１２３は、「０」の角度、つまり垂直方向の角度を、補間対象画素Ｐｉにおける相関角度に決定する。

なお、この相関角度決定部１２３では、相関検出部１２１の検出結果および画像判断部１２２の判断結果の他に、その他の種々の制約条件を含めて、補間対象画素Ｐｉにおける相関角度が決定されるようにしてもよい。

補間値生成部１２４は、ビデオ信号Ｓ１の現フィールドの信号に基づいて、補間信号（補間ラインの信号）Ｓipを生成して出力する。すなわち、補間値生成部１２４は、相関角度決定部１２３で決定された相関角度の方向に存在する画素の画素値を用いて、補間対象画素Ｐｉの画素値を生成する。例えば、補間値生成部１２４は、従来周知の斜め補間の手法と同様に、相関角度の方向に存在する補間対象画素Ｐｉの上下の画素Ｐｕ，Ｐｄの画素値を用いて、当該補間対象画素Ｐｉの画素値を生成する。

図５に示す補間信号生成回路１１１の動作を説明する。

ビデオ信号（インターレース信号）Ｓ１は、相関検出部１２１、画像判断部１２２および補間値生成部１２４に供給される。相関検出部１２１では、補間対象画素Ｐｉに対する各角度において、当該各角度の方向の両側に存在する画素の相関が検出される。この場合、各角度の方向の両側に存在する第１の画素ブロックＢＬｕと第２の画素ブロックＢＬｄとの相関が検出される。この場合、相関検出部１２１では、例えば、各角度において、画素ブロックＢＬｕ，ＢＬｄの間の画素毎の差分値の平均が、当該各角度の相関値として求められる。

また、画像判断部１２２では、補間対象画素Ｐｉに対する各角度において、当該各角度の方向の両側に存在する第１の画素ブロックＢＬｕおよび第２の画素ブロックＢＬｄが抽出され、これら２つの画素ブロックＢＬｕ，ＢＬｄを用いて、補間対象画素Ｐｉの周辺が垂直エッジ部であるか否かが判断される。

この場合、画像判断部１２２では、例えば、画素ブロックＢＬｕ，ＢＬｄが上述の第１〜第３のパターンのいずれかに該当していて垂直エッジ部の特徴があり、かつ、画素ブロックＢＬｕおよび画素ブロックＢＬｄの間の画素毎の差分値の差が閾値より大きいとき（（１１）式参照）、補間対象画素Ｐｉの周辺が垂直エッジ部であると判断される。また、画像判断部１２２では、例えば、画素ブロックＢＬｕ，ＢＬｄに垂直エッジ部の特徴があるとき、それだけで補間対象画素Ｐｉの周辺が垂直エッジ部であると判断される。

相関検出部１２１で得られる各角度における検出結果は相関角度決定部１２３に供給される。また、画像判断部１２２で得られる各角度における判断結果は相関角度決定部１２３に供給される。相関角度決定部１２３では、相関検出部１２１の検出結果および画像判断部１２２の判断結果に基づいて、補間対象画素Ｐｉにおける相関角度が決定される。この場合、相関角度決定部１２３では、例えば、画像判断部１２２で補間対象画素Ｐｉの周辺が垂直エッジ部で判断された角度を除いた中で、相関検出部１２１で最も相関があるとされた角度が、補間対象画素Ｐｉにおける相関角度に決定される（図１５参照）。

相関角度決定部１２３で決定された補間対象画素Ｐｉにおける相関角度は、補間値生成部１２４に供給される。この補間値生成部１２４では、相関角度決定部１２３で決定された相関角度の方向に存在する画素の画素値を用いて、補間対象画素Ｐｉの画素値が生成される。この場合、補間値生成部１２４では、例えば、相関角度の方向に存在する補間対象画素Ｐｉの上下の画素Ｐｕ，Ｐｄの画素値を用いて、当該補間対象画素Ｐｉの画素値が生成される。この補間値生成部１２４では、各補間対象画素Ｐｉの画素値が順次生成され、したがって、この補間値生成部１２４からは、ビデオ信号Ｓ１の現フィールドの信号から生成された補間信号（補間ラインの信号）Ｓipが得られる。

上述したように、図１に示す画像表示装置１００において、ＩＰ変換回路１０１を構成する補間信号生成回路１１１（図５参照）では、各角度における相関検出結果だけでなく、補間対象画素Ｐｉの周辺が垂直エッジ部であるか否かの判断結果をも用いて、補間対象画素Ｐｉにおける相関角度が決定されて使用される。例えば、ある角度において、補間対象画素Ｐｉの周辺が垂直エッジ部であると判断される場合には、その角度は、当該補間対象画素Ｐｉにおける相関角度の候補から外される。したがって、補間信号生成回路１１１では、垂直エッジ部で誤った相関角度を使った斜め補間が行われることがなく、ドットノイズの発生が良好に回避される。

また、補間信号生成回路１１１の画像判断部１２２では、補間対象画素Ｐｉに対する各角度において、当該各角度の方向の両側に存在する第１の画素ブロックＢＬｕおよび第２の画素ブロックＢＬｄに垂直エッジ部の特徴があるか否かに基づいて、補間対象画素Ｐｉの周辺が垂直エッジ部であるか否かの判断を行うものであり、当該判断を良好に行うことができる。

また、補間信号生成回路１１１の画像判断部１２２では、補間対象画素Ｐｉに対する各角度において、当該各角度の方向の両側に存在する第１の画素ブロックＢＬｕおよび第２の画素ブロックＢＬｄの間の画素毎の差分値の差が閾値より大きいか否かを、補間対象画素Ｐｉの周辺が垂直エッジ部であるか否かを判断する際にさらに考慮するものであり、ドットノイズが目立つ周囲の画素間の差分値が大きいときに、補間対象画素Ｐｉの周辺が垂直エッジ部であると判断させて、ドットノイズの発生を防止できる。

なお、上述した画像表示装置１００において、ＬＣＤ１０３に供給されるビデオ信号の処理をハードウェアで行うものを示したが、同様の処理をソフトウェアで行うこともできる。図１６は、ソフトウェアで処理を行うコンピュータ装置１００Ａの構成例を示している。このコンピュータ装置１００Ａは、ＣＰＵ(Central Processing Unit)１８１、ＲＯＭ(Read OnlyMemory)１８２、ＲＡＭ(Random Access Memory)１８３、データ入出力部（データＩ／Ｏ）１８４および画像メモリ１８５により構成されている。

ＲＯＭ１８２には、ＣＰＵ１８１の処理プログラム等が格納されている。ＲＡＭ１８３は、ＣＰＵ１８１のワークエリアとして機能する。ＣＰＵ１８１は、ＲＯＭ１８２に格納されている処理プログラムを必要に応じて読み出し、読み出した処理プログラムをＲＡＭ１８３に転送して展開し、当該展開された処理プログラムを読み出して、ビデオ信号の処理を実行する。

このコンピュータ装置１００Ａにおいては、ビデオ信号Ｓ１は、データＩ／Ｏ１８４を介して入力され、画像メモリ１８５に蓄積される。この画像メモリ１８５に蓄積されたビデオ信号Ｓ１の出力信号に対して、ＣＰＵ１８１により、図１の画像表示装置１００におけるＩＰ変換回路１０１および高域補正回路１０２の処理に対応した処理が行われる。そして、処理後の信号（ビデオ信号Ｓ３）は、画像メモリ１８５からデータＩ／Ｏ１８４を介して外部に出力される。

図１７のフローチャートは、ＣＰＵ１８１による補間信号生成処理の処理手順を示している。なお、このフローチャートは１個の補間対象画素Ｐｉに対する処理であり、当該処理が各補間対象画素に対して順次行われることになる。

ＣＰＵ１８１は、まず、ステップＳＴ１において、処理を開始し、その後に、ステップＳＴ２に移る。このステップＳＴ２において、ＣＰＵ１８１は、補間対象画素Ｐｉに対する各角度において、当該各角度の方向の両側に存在する画素の相関を検出する。例えば、ＣＰＵ１８１は、各角度の方向の両側に存在する第１の画素ブロックと第２の画素ブロックとの相関を検出する。

次に、ＣＰＵ１８１は、ステップＳＴ３において、補間対象画素Ｐｉに対する各角度において、当該各角度の方向の両側に存在する第１の画素ブロックおよび第２の画素ブロックを抽出し、これら２つの画素ブロックを用いて、補間対象画素Ｐｉの周辺が垂直エッジ部であるか否かを判断する。

次に、ＣＰＵ１８１は、ステップＳＴ４において、ステップＳＴ２における各角度の相関検出結果、およびステップＳＴ３における各角度の垂直エッジ部判断結果に基づいて、補間対象画素Ｐｉにおける相関角度を決定する。例えば、ＣＰＵ１８１は、ステップＳＴ３で補間対象画素Ｐｉの周辺が垂直エッジ部であると判断された角度を除いた中で、ステップＳＴ２で最も相関があるとされた角度を、補間対象画素Ｐｉにおける相関角度に決定する。また、例えば、ＣＰＵ１８１は、ステップＳＴ３で補間対象画素Ｐｉの周辺が垂直エッジ部であると判断された角度が一つでもあるとき、垂直方向の角度を、補間対象画素Ｐｉにおける相関角度に決定する。

次に、ＣＰＵ１８１は、ステップＳＴ５において、ステップＳＴ４で決定された相関角度の方向に存在する画素の画素値を用いて、補間対象画素Ｐｉの画素値を生成し、その後、ステップＳＴ６において、処理を終了する。この場合、ＣＰＵ１８１は、例えば、相関角度の方向に存在する補間対象画素Ｐｉの上下の画素Ｐｕ，Ｐｄの画素値を用いて、当該補間対象画素Ｐｉの画素値を生成する。

このように、コンピュータ装置１００Ａで処理をするものにあっても、上述の図１に示す画像表示装置１００と同様の効果を得ることができる。

この発明は、誤った相関角度を使った斜め補間をすることによるドットノイズの発生を回避できるものであり、ＩＰ変換回路を持つ液晶表示装置等に適用できる。

実施の形態としての画像表示装置の構成例を示すブロック図である。 画像表示装置を構成するＩＰ変換回路の構成例を示すブロック図である。 動き判定回路における動き判定（動画判定の場合）と、その場合に生成されるビデオ信号（プログレッシブ信号）の一例を示す図である。 動き判定回路における動き判定（静止画判定の場合）と、その場合に生成されるビデオ信号（プログレッシブ信号）の一例を示す図である。 ＩＰ変換回路を構成する補間信号生成回路の構成例を示すブロック図である。 補間対象画素Ｐｉの周辺が斜め線部ではなく垂直エッジ部であり、ドットノイズが発生するケースを示す図である。 補間対象画素Ｐｉに対する各角度において、当該各角度の方向の両側に存在する第１、第２の画素ブロックＢＬｕ，ＢＬｄに垂直エッジ部の特徴があると判断する、第１〜第３のパターンの一例を示す図である。 補間対象画素Ｐｉの周辺が垂直エッジ部であると判断する第１のパターンに該当する画素ブロックＢＬｕ，ＢＬｄの例を示す図である。 補間対象画素Ｐｉの周辺が垂直エッジ部であると判断する第１のパターンに該当する画素ブロックＢＬｕ，ＢＬｄの例を示す図である。 ２ライン以上連続して同じ位置に水平方向エッジが発生しているかどうかを判定する方法、および垂直方向エッジのみが発生しているかどうかを判定する方法を説明するための図である。 補間対象画素Ｐｉの周辺が垂直エッジ部であると判断する第２のパターンに該当する画素ブロックＢＬｕ，ＢＬｄの例を示す図である。 補間対象画素Ｐｉの周辺が垂直エッジ部であると判断する第２のパターンに該当する画素ブロックＢＬｕ，ＢＬｄの例を示す図である。 補間対象画素Ｐｉの周辺が垂直エッジ部であると判断する第３のパターンに該当する画素ブロックＢＬｕ，ＢＬｄの例を示す図である。 第１の画素ブロックＢＬｕおよび第２の画素ブロックＢＬｄの間の画素毎の差分値の差が閾値より大きいか否かの判断を説明するための図である。 相関検出部の検出結果および画像判断部の判断結果に基づいた、補間対象画素Ｐｉにおける相関角度の決定動作の一例を説明するための図である。 ビデオ信号処理をソフトウェアで行うコンピュータ装置の構成例を示すブロック図である。 ＣＰＵによる補間信号生成処理の処理手順を示すフローチャートである。 動き適応型ＩＰ変換を説明するための図である。 インターレース信号の所定フィールドのラインのみからプログレッシブ信号を生成する面内ＩＰ変換（垂直補間、斜め補間）を説明するための図である。 面内ＩＰ変換における斜め補間（ピクセルベース、ブロックベース）の手法を説明するための図である。 ブロックベースの斜め補間における２ブロックの左右方向へのスライド例を示す図である。 ブロックベースの斜め補間における角度に応じたブロックサイズの変更を説明するための図である。 誤った角度での斜め補間による垂直エッジ部へのドットノイズの発生を説明するための図である。 垂直エッジをもった画像に係るインターレース信号を、ピクセルベースの斜め補間で処理を行う場合を示す図である。 垂直エッジをもった画像に係るインターレース信号を、ブロックベースの斜め補間で処理を行う場合を示す図である。 プログレッシブ信号による画像に発生しているドットノイズの例を示す図である。

符号の説明

１００・・・画像表示装置、１００Ａ・・・コンピュータ装置、１０１・・・ＩＰ変換回路、１０２・・・高域補正回路、１０３・・・ＬＣＤ、１０４・・・ガンマ補正回路、１１１・・・補間信号生成回路、１１２・・・Ｎフィールドメモリ、１１３・・・動き判定回路、１１４・・・補間画素選択回路、１２１・・・相関検出部、１２２・・・画像判断部、１２３・・・相関角度決定部、１２４・・・補間値生成部

Claims (9)

1. 入力インターレース信号の所定フィールドの信号に基づき、該所定フィールドの各ラインの間に位置する補間ラインの信号を生成する補間信号生成回路であって、
   補間対象画素に対する各角度において、該各角度の方向の両側に存在する画素の相関を検出する相関検出部と、
   上記補間対象画素に対する各角度において、該各角度の方向の両側に存在する第１の画素ブロックおよび第２の画素ブロックを抽出し、該２つの画素ブロックを用いて上記補間対象画素の周辺が垂直エッジ部であるか否かを判断する画像判断部と、
   上記相関検出部の検出結果および上記画像判断部の判断結果に基づいて、上記補間対象画素における相関角度を決定する相関角度決定部と、
   上記相関角度決定部で決定された相関角度の方向に存在する画素の画素値を用いて、上記補間対象画素の画素値を生成する補間値生成部とを備え、
   上記画像判断部は、上記第１の画素ブロックおよび上記第２の画素ブロックに上記垂直エッジ部の特徴があるとき、上記補間対象画素の周辺が垂直エッジ部であると判断し、
   上記画像判断部は、
   （１）上記第１の画素ブロックに垂直方向エッジのみが存在し、かつ上記第２の画素ブロックに２ライン以上連続して同じ位置に水平方向エッジが存在する、
   （２）上記第２の画素ブロックに垂直方向エッジのみが存在し、かつ上記第１の画素ブロックに２ライン以上連続して同じ位置に水平方向エッジが存在する、
   （３）上記第１の画素ブロックおよび上記第２の画素ブロックに、２ライン以上連続して同じ位置に水平方向エッジが存在し、かつ垂直方向エッジが存在する、
   のいずれかであるとき、上記第１の画素ブロックおよび上記第２の画素ブロックに上記垂直エッジ部の特徴があるものとする
   補間信号生成回路。
2. 上記相関角度決定部は、
   上記画像判断部で上記垂直エッジ部と判断された角度を除いた中で、上記相関検出部で最も相関があるとされた角度を、上記補間対象画素における相関角度に決定する
   請求項１に記載の補間信号生成回路。
3. 上記相関角度決定部は、
   上記画像判断部で上記垂直エッジ部と判断された角度があるときは、垂直方向の角度を上記補間対象画素における相関角度に決定する
   請求項１に記載の補間信号生成回路。
4. 上記相関検出部は、
   上記各角度の方向の両側に存在する第１の画素と第２の画素との相関を検出する
   請求項１に記載の補間信号生成回路。
5. 上記相関検出部は、
   上記各角度の方向の両側に存在する第１の画素ブロックと第２の画素ブロックとの相関を検出する
   請求項１に記載の補間信号生成回路。
6. 上記画像判断部は、
   上記第１の画素ブロックおよび上記第２の画素ブロックに上記垂直エッジ部の特徴がある他に、上記第１の画素ブロックおよび上記第２の画素ブロックの間の画素毎の差分値の差が閾値より大きいとき、上記補間対象画素の周辺が垂直エッジ部であると判断する
   請求項１に記載の補間信号生成回路。
7. 入力インターレース信号の所定フィールドの信号に基づき、該所定フィールドの各ラインの間に位置する補間ラインの信号を生成する補間信号生成方法であって、
   補間対象画素に対する各角度において、該各角度の方向の両側に存在する画素の相関を検出する相関検出ステップと、
   上記補間対象画素に対する各角度において、該各角度の方向の両側に存在する第１の画素ブロックおよび第２の画素ブロックを抽出し、該２つの画素ブロックを用いて上記補間対象画素の周辺が垂直エッジ部であるか否かを判断する画像判断ステップと、
   上記相関検出ステップにおける検出結果および上記画像判断ステップにおける判断結果に基づいて、上記補間対象画素における相関角度を決定する相関角度決定ステップと、
   上記相関角度決定ステップで決定された相関角度の方向に存在する画素の画素値を用いて、上記補間対象画素の画素値を生成する補間値生成ステップとを備え、
   上記画像判断ステップでは、上記第１の画素ブロックおよび上記第２の画素ブロックに上記垂直エッジ部の特徴があるとき、上記補間対象画素の周辺が垂直エッジ部であると判断し、
   上記画像判断ステップでは、
   （１）上記第１の画素ブロックに垂直方向エッジのみが存在し、かつ上記第２の画素ブロックに２ライン以上連続して同じ位置に水平方向エッジが存在する、
   （２）上記第２の画素ブロックに垂直方向エッジのみが存在し、かつ上記第１の画素ブロックに２ライン以上連続して同じ位置に水平方向エッジが存在する、
   （３）上記第１の画素ブロックおよび上記第２の画素ブロックに、２ライン以上連続して同じ位置に水平方向エッジが存在し、かつ垂直方向エッジが存在する、
   のいずれかであるとき、上記第１の画素ブロックおよび上記第２の画素ブロックに上記垂直エッジ部の特徴があるものとする
   補間信号生成方法。
8. 入力インターレース信号の所定フィールドの信号に基づき、該所定フィールドの各ラインの間に位置する補間ラインの信号を生成するために、
   コンピュータを、
   補間対象画素に対する各角度において、該各角度の方向の両側に存在する画素の相関を検出する相関検出手段と、
   上記補間対象画素に対する各角度において、該各角度の方向の両側に存在する第１の画素ブロックおよび第２の画素ブロックを抽出し、該２つの画素ブロックを用いて上記補間対象画素の周辺が垂直エッジ部であるか否かを判断する画像判断手段と、
   上記相関検出手段の検出結果および上記画像判断手段の判断結果に基づいて、上記補間対象画素における相関角度を決定する相関角度決定手段と、
   上記相関角度決定手段で決定された相関角度の方向に存在する画素の画素値を用いて、上記補間対象画素の画素値を生成する補間値生成手段として機能させ、
   上記画像判断手段は、上記第１の画素ブロックおよび上記第２の画素ブロックに上記垂直エッジ部の特徴があるとき、上記補間対象画素の周辺が垂直エッジ部であると判断し、
   上記画像判断手段は、
   （１）上記第１の画素ブロックに垂直方向エッジのみが存在し、かつ上記第２の画素ブロックに２ライン以上連続して同じ位置に水平方向エッジが存在する、
   （２）上記第２の画素ブロックに垂直方向エッジのみが存在し、かつ上記第１の画素ブロックに２ライン以上連続して同じ位置に水平方向エッジが存在する、
   （３）上記第１の画素ブロックおよび上記第２の画素ブロックに、２ライン以上連続して同じ位置に水平方向エッジが存在し、かつ垂直方向エッジが存在する、
   のいずれかであるとき、上記第１の画素ブロックおよび上記第２の画素ブロックに上記垂直エッジ部の特徴があるものとする
   プログラム。
9. 入力インターレース信号の所定フィールドの信号に基づき、該所定フィールドの各ラインの間に位置する補間ラインの信号を生成する補間信号生成回路を有し、上記入力インターレース信号をプログレッシブ信号に変換して出力するビデオ信号処理装置であって、
   上記補間信号生成回路は、
   補間対象画素に対する各角度において、該各角度の方向の両側に存在する画素の相関を検出する相関検出部と、
   上記補間対象画素に対する各角度において、該各角度の方向の両側に存在する第１の画素ブロックおよび第２の画素ブロックを抽出し、該２つの画素ブロックを用いて上記補間したよう画素の周辺が垂直エッジ部であるか否かを判断する画像判断部と、
   上記相関検出部の検出結果および上記画像判断部の判断結果に基づいて、上記補間対象画素における相関角度を決定する相関角度決定部と、
   上記相関角度決定部で決定された相関角度の方向に存在する画素の画素値を用いて、上記補間対象画素の画素値を生成する補間値生成部とを備え、
   上記画像判断部は、上記第１の画素ブロックおよび上記第２の画素ブロックに上記垂直エッジ部の特徴があるとき、上記補間対象画素の周辺が垂直エッジ部であると判断し、
   上記画像判断部は、
   （１）上記第１の画素ブロックに垂直方向エッジのみが存在し、かつ上記第２の画素ブロックに２ライン以上連続して同じ位置に水平方向エッジが存在する、
   （２）上記第２の画素ブロックに垂直方向エッジのみが存在し、かつ上記第１の画素ブロックに２ライン以上連続して同じ位置に水平方向エッジが存在する、
   （３）上記第１の画素ブロックおよび上記第２の画素ブロックに、２ライン以上連続して同じ位置に水平方向エッジが存在し、かつ垂直方向エッジが存在する、
   のいずれかであるとき、上記第１の画素ブロックおよび上記第２の画素ブロックに上記垂直エッジ部の特徴があるものとする
   ビデオ信号処理装置。