JP5047582B2 - インバータ装置 - Google Patents

Description

この発明は、負荷たとえばモータに対する駆動電力を出力するインバータ装置に関する。

負荷たとえばモータに対する駆動電力を出力するインバータ装置は、交流電圧を直流電圧に変換し、その直流電圧をスイッチング回路で交流電圧に変換して出力する。スイッチング回路は、２つのスイッチング素子の直列回路を複数相例えば三相分有し、これら直列回路における各スイッチング素子がＰＷＭ信号によりオン，オフ駆動される。

スイッチング回路の駆動方式として、各直列回路のうち２つの直列回路のそれぞれ一方のスイッチング素子がオン，オフして残りの１つの直列回路の他方のスイッチング素子がオンする二相通電、および各直列回路のそれぞれ一方のスイッチング素子が互いに異なる位相でオン，オフしそれと逆相でそれぞれ他方のスイッチング素子がオン，オフする三相通電がある。

ここで、三相通電は、中性点を基準に三相正弦波を三角波等の基準波と比較してPWM波形を生成するいわゆる三相変調方式に基づき生成されたPMW波形を用いて各スイッチング素子を駆動するものである。一方、二相通電は、三相正弦波の内で最も低電圧または高電位となる相を基準電位とした時の他の二相の電圧波形を基準波と比較してPWM波形を生成するいわゆる二相変調方式に基づき生成されたPMW波形を用いて各スイッチング素子を駆動するものである。なお、以下、二相通電において、三相正弦波の内で最も低電圧となる相を基準電位とした場合には、基準電位となった相の下側のスイッチング素子がオンを継続するので下ベタの二相通電と呼び、三相正弦波の内で最も高電圧となる相を基準電位とした場合には、基準電位となった相の上側のスイッチング素子がオンを継続するので上ベタの二相通電と呼ぶこととする。

そして、この二相通電および三相通電の駆動方式を併せ持ち、出力電圧の振幅が大きい場合に三相通電を行い、出力電圧の振幅が小さい場合に二相通電を行うことにより、出力電圧波形の歪み低減と効率向上とを図ったインバータ装置がある（例えば特許文献１）。なお、このインバータ装置では、スイッチング回路の各スイッチング素子として全て同じものが用いられている。

一方、高負荷から低負荷の広範囲にわたって損失が低減するよう、スイッチング回路における各直列回路の上側スイッチング素子としてＩＧＢＴを用い、下側スイッチング素子として例えば、スーパジャンクションＭＯＳＦＥＴ等の低オン抵抗特性を有する低損失ＭＯＳＦＥＴを用いるインバータ装置が考えられている（特願２００５−２６０９０２号）。このインバータ装置では、効率向上のため、下側スイッチング素子であるＭＯＳＦＥＴのオン期間が多くなる下ベタの二相通電が行われる。
特許２５７７７３８号公報

上記のように、スイッチング素子としてＩＧＢＴおよびＭＯＳＦＥＴを用いるインバータ装置の場合、全て同じスイッチング素子を用いるインバータ装置に比べ、効率向上の条件が異なる。

この発明は、上記の事情を考慮したもので、スイッチング素子としてＩＧＢＴおよびＭＯＳＦＥＴを用いる場合でも確実な効率向上が図れるインバータ装置を提供することを目的とする。

請求項１に係る発明のインバータ装置は、スイッチング素子であるＩＧＢＴおよびＭＯＳＦＥＴの直列回路を三相分有し、これら直列回路におけるＩＧＢＴとＭＯＳＦＥＴの相互接続点がモータに接続されるスイッチング回路と、上記モータの負荷の高低を判定する手段と、この判定の結果に応じ、上記負荷が低い場合は、上記各直列回路のうち２つの直列回路のそれぞれ一方のスイッチング素子がオン，オフして残りの１つの直列回路の他方のスイッチング素子がオンする二相通電を選択し、上記負荷が高い場合は、上記各直列回路のそれぞれ一方のスイッチング素子が互いに異なる位相でオン，オフしそれと逆相でそれぞれ他方のスイッチング素子がオン，オフする三相通電を選択して実行する制御手段と、を備えている。

この発明のインバータ装置によれば、スイッチング素子としてＩＧＢＴおよびＭＯＳＦＥＴを用いて効率を向上することができる。

［１］以下、この発明の第１の実施形態について図面を参照して説明する。
図１に示すように、商用交流電源１の交流電圧が整流回路２と平滑コンデンサ３により直流電圧に変換され、その直流電圧がスイッチング回路１０のスイッチングにより所定周波数の交流電圧に変換される。このスイッチング回路１０の出力が、駆動電力として、負荷であるブラシレスＤＣモータＭに供給される。ブラシレスＤＣモータＭは、中性点Ｃを中心に星形結線された３つの相巻線Ｌｕ，Ｌｖ，Ｌｗを有する固定子、および永久磁石を有する回転子により構成されている。相巻線Ｌｕ，Ｌｖ，Ｌｗに電流が流れることにより生じる磁界と永久磁石が作る磁界との相互作用により、回転子が回転する。

スイッチング回路１０は、直流電圧の印加方向に沿って上流側となるＩＧＢＴ（Insulated Gate Bipolar Transistor）および下流側となる低損失ＭＯＳＦＥＴの直列回路をＵ，Ｖ，Ｗの三相分有するもので、Ｕ相の上流側にＩＧＢＴ１１ｕ、下流側にＭＯＳＦＥＴ１２ｕ、Ｖ相の上流側にＩＧＢＴ１１ｖ、下流側にＭＯＳＦＥＴ１２ｖ、Ｗ相の上流側にＩＧＢＴ１１ｗ、下流側にＭＯＳＦＥＴ１２ｗを備えている。そして、ＩＧＢＴ１１ｕ，１１ｖ，１１ｗに対し還流ダイオード１１ｕｄ，１１ｖｄ，１１ｗｄがそれぞれ逆並列接続され、ＭＯＳＦＥＴ１２ｕ，１２ｖ，１２ｗに対し還流ダイオード（寄生ダイオードともいう）１２ｕｄ，１２ｖｄ，１２ｗｄがそれぞれ逆並列接続されている。

そして、ＩＧＢＴ１１ｕとＭＯＳＦＥＴ１２ｕの相互接続点に上記相巻線Ｌｕの非結線端が接続され、ＩＧＢＴ１１ｖとＭＯＳＦＥＴ１２ｖの相互接続点に上記相巻線Ｌｖの非結線端が接続され、ＩＧＢＴ１１ｗとＭＯＳＦＥＴ１２ｗの相互接続点に上記相巻線Ｌｗの非結線端が接続されている。

このスイッチング回路１０における各直列回路の負側ラインに抵抗４，５，６がそれぞれ挿入接続され、これら抵抗４，５，６に電流検出部２１が接続されている。電流検出部２１は、抵抗４，５，６に生じる電圧に応じて、ブラシレスＤＣモータＭの各相巻線に流れる電流を検出する。この検出結果が速度推定部２２およびＰＷＭ信号生成部２４に供給される。速度推定部２２は、電流検出部２１の検出結果からブラシレスＤＣモータＭの速度を推定する。この推定速度が速度制御部２３に供給される。速度制御部２３は、外部から入力される指令速度と推定速度との差に対応するレベルの電圧を、速度補正信号として出力する。この出力がＰＷＭ信号生成部２４に供給される。

ＰＷＭ信号生成部２４は、次の（１）〜（５）の手段を有する。
（１）電流検出部２１の検出結果に応じて周波数が変化し、かつ速度制御部２３の速度補正信号に応じてレベルが変化する三相正弦波電圧Ｅｕ，Ｅｖ，Ｅｗを生成する手段。

（２）二相通電波形生成のために上記三相正弦波電圧Ｅｕ，Ｅｖ，Ｅｗを波形整形して三相正弦波電圧Ｅｕ，Ｅｖ，Ｅｗの最も低電位にある相を周期（＝２π）の１／３（＝２π／３）に相当する期間がスイッチング休止期間として負の一定レベルに固定し、その相に対する他の二相の相対電圧を表す変調信号Ｅｕ´，Ｅｖ´，Ｅｗ´を生成する手段。

（３）電流検出部２１の検出結果から負荷の高低を判定し、その判定結果に応じて二相通電モードおよび三相通電モードのいずれかを選択的に設定する手段。具体的には、相巻線に流れる電流が所定未満となる低負荷時に二相通電モードを設定し、相巻線に流れる電流が所定値以上となる高負荷時に三相通電モードを設定する。

（４）二相通電モードの設定時、上記変調信号Ｅｕ´，Ｅｖ´，Ｅｗ´と三角波信号Ｅｏとの電圧比較により、上記スイッチング休止期間に相当する期間の電位が零レベル（下ベタ）で、残りの期間の電位が高レベルと零レベルを繰返すいわゆる下ベタ通電波形のＰＷＭ信号（パルス幅変調信号）Ｖｕ，Ｖｖ，Ｖｗを生成する手段。

（５）三相通電モードの設定時、上記三相正弦波電圧Ｅｕ，Ｅｖ，Ｅｗと三角波信号Ｅｏとの電圧比較により、全ての期間の電位が高レベルと零レベルを繰返すＰＷＭ信号Ｖｕ，Ｖｖ，Ｖｗを生成する手段。

このＰＷＭ信号生成部２４で生成されるＰＷＭ信号Ｖｕ，Ｖｖ，Ｖｗが駆動部２５に供給される。駆動部２５は、次の（１１）（１２）の手段を有する。
（１１）上記二相通電モードの設定時、ＰＷＭ信号Ｖｕ，Ｖｖ，Ｖｗに応じて、スイッチング回路１０における各直列回路のうち２つの直列回路のそれぞれＩＧＢＴをオン，オフ駆動して残りの１つの直列回路のＭＯＳＦＥＴをオン駆動する二相通電を、順次に切換える手段。

（１２）上記三相通電モードの設定時、ＰＷＭ信号Ｖｕ，Ｖｖ，Ｖｗに応じて、スイッチング回路１０における各直列回路のそれぞれＩＧＢＴを互いに異なる位相でオン，オフ駆動しそれと逆相でそれぞれＭＯＳＦＥＴをオン，オフ駆動する手段。

つぎに、上記の構成の作用を説明する。
ブラシレスＤＣモータＭの相巻線Ｌｕ，Ｌｖ，Ｌｗに流れる電流が検出され、その検出電流が所定値以上の高負荷状態にあるか所定値未満の低負荷状態にあるかが判定される。

低負荷状態では、二相通電モードが設定される。この二相通電モードでは、先ず、後述の三相通電モードを説明するための図３に示す三相正弦波電圧Ｅｕ，Ｅｖ，Ｅｗが生成される。三相正弦波電圧Ｅｕ，Ｅｖ，Ｅｗは、位相角が互いに１２０度異なり、ブラシレスＤＣモータMの速度に比例して周波数が変化し、かつ外部から入力される指令速度とブラシレスＤＣモータＭの現状の推定速度との差に応じてレベルが変化する。この三相正弦波電圧Ｅｕ，Ｅｖ，Ｅｗが波形整形されることにより、図２に示すように、三相正弦波電圧Ｅｕ，Ｅｖ，Ｅｗの周期（＝２π）の１／３（＝２π／３）に相当する期間がスイッチング休止期間として負の一定レベルに固定される電圧波形を有し、かつ互いに位相角が１２０度ずれた変調信号Ｅｕ´，Ｅｖ´，Ｅｗ´が生成される。

この変調信号Ｅｕ´，Ｅｖ´，Ｅｗ´と三角波信号Ｅｏとが電圧比較されることにより、上記スイッチング休止期間に相当する期間の電位が零レベル（下ベタ）で、残りの期間の電位が高レベルと零レベルを繰返す下ベタ通電波形のＰＷＭ信号Ｖｕ，Ｖｖ，Ｖｗが生成される。このＰＷＭ信号Ｖｕ，Ｖｖ，Ｖｗに応じて、スイッチング回路１０における２つの直列回路のそれぞれＩＧＢＴがオン，オフして残りの１つの直列回路のＭＯＳＦＥＴがオンする下ベタの二相通電が、順次に切換わる。

この二相通電により、ＩＧＢＴ１１ｕ，１１ｖ，１１ｗのオン，オフデューティに対応するレベルの相間電圧Vｕｖ，Ｖｖｗ，Ｖｗｕが生じ、それがブラシレスＤＣモータＭの相巻線Ｌｕ，Ｌｖ，Ｌｗに印加される。これにより、相巻線Ｌｕ，Ｌｖ，Ｌｗに正弦波状の電流が流れ、ブラシレスＤＣモータＭが動作する。

一方、高負荷状態では、三相通電モードが設定される。この三相通電モードでは、図３に示す三相正弦波電圧Ｅｕ，Ｅｖ，Ｅｗが生成され、その三相正弦波電圧Ｅｕ，Ｅｖ，Ｅｗと三角波信号Ｅｏとが電圧比較される。これにより、全ての期間の電位が高レベルと零レベルを繰返すＰＷＭ信号Ｖｕ，Ｖｖ，Ｖｗが生成される。このＰＷＭ信号Ｖｕ，Ｖｖ，Ｖｗに応じて、スイッチング回路１０における各直列回路のＩＧＢＴ１１ｕ，１１ｖ，１１ｗが互いに異なる位相でオン，オフしそれと逆相でＭＯＳＦＥＴ１２ｕ，１２ｖ，１２ｗがオン，オフする。

この三相通電により、ＩＧＢＴ１１ｕ，１１ｖ，１１ｗのオン，オフデューティに対応するレベルの相間電圧Vｕｖ，Ｖｖｗ，Ｖｗｕが生じ、それがブラシレスＤＣモータＭの相巻線Ｌｕ，Ｌｖ，Ｌｗに印加される。これにより、相巻線Ｌｕ，Ｌｖ，Ｌｗに正弦波状の電流が流れ、ブラシレスＤＣモータＭが動作する。

ここで、下側のＭＯＳＦＥＴ１２ｕ，１２ｖ，１２ｗは、図４に示すように、電流が小さい領域における損失が上側のＩＧＢＴ１１ｕ，１１ｖ，１１ｗに比べて小さいので、低負荷状態において、全てのスイッチング素子としてＩＧＢＴが用いられるインバータ装置の場合よりも効率が向上する。とくに、低負荷状態では下ベタの二相通電を行うので、下側のＭＯＳＦＥＴの電流通流率が高まり、さらなる効率向上が期待できる。

これに対し、電流が増加する高負荷状態では、図４に示すように、下側のＭＯＳＦＥＴ１２ｕ，１２ｖ，１２ｗの損失が上側のＩＧＢＴ１１ｕ，１１ｖ，１１ｗの損失よりも増加すること、またＩＧＢＴの温度−飽和電圧特性を示す図５とＭＯＳＦＥＴの温度−オン抵抗特性を示す図６とから明らかなように、ＩＧＢＴ１１ｕ，１１ｖ，１１ｗは素子温度が上昇してもコレクタ・エミッタ間の飽和電圧の変化が比較的少ないのに対し、下側のＭＯＳＦＥＴ１２ｕ，１２ｖ，１２ｗは素子温度の上昇に伴ってオン抵抗が上昇する性質があることから、損失がさらに増加する。そこで、高負荷状態では、ＭＯＳＦＥＴ１２ｕ，１２ｖ，１２ｗの電流通流率が低くなる三相通電を行うことにより、低負荷から高負荷まで全運転域の効率が向上する。

なお、上記実施形態では、相巻線電流（モータ電流）を抵抗４，５，６および電流検出部２１を用いて検出したが、図１に破線で示すように、スイッチング回路１０の出力端とブラシレスＤＣモータＭとの接続ラインに電流センサ３１を設けてその電流センサ３１に電流検出部３２を接続し、この電流センサ３１および電流検出部３２によって相巻線電流を検出する構成としてもよい。

また、負荷の高低を相巻線電流の大きさから判定したが、厳密な制御が必要な場合は、スイッチング回路１０の各スイッチング素子に流れる電流を検出し、その検出電流の大きさから負荷の高低を判定してもよい。この場合、もっとも高い効率を得ることができる。厳密な制御をそれほど必要としない場合は、図１に破線で示すように整流回路２と平滑コンデンサ３との間の負側ラインに抵抗４１を挿入接続してその抵抗４１の両端に電流検出部４２を接続し、この抵抗４１および電流検出部４２によってスイッチング回路１０への直流入力電流を検出し、その検出電流の大きさから負荷の高低を判定してもよい。あるいは、同じ図１に破線で示すように、商用交流電源１と整流回路２との間の負側ラインに電流センサ５１を設けてその電流センサ５１に電流検出部５２を接続し、この電流センサ５１および電流検出部５２によって当該インバータ装置への交流入力電流を検出し、その検出電流の大きさから負荷の高低を判定してもよい。簡易的な負荷の高低を判定する手段としては、これ以外に、ＰＷＭ信号によるオン−オフデューティの大きさ、速度推定部２２の推定速度、外部からの指令速度などを用いることもできる。

［２］第２の実施形態について説明する。
ＰＷＭ信号生成部２４は、次の（１）〜（６）の手段を有する。
（１）電流検出部２１の検出結果に応じて周波数が変化し、かつ速度制御部２３の速度補正信号に応じてレベルが変化する三相正弦波電圧Ｅｕ，Ｅｖ，Ｅｗを生成する手段。

（２）電流検出部２１の検出結果から負荷の高低を判定し、その判定結果に応じて第１の二相通電モードおよび第２の二相通電モードのいずれかを選択的に設定する手段。具体的には、相巻線に流れる電流が所定未満となる低負荷時に第１の二相通電モードを設定し、相巻線に流れる電流が所定値以上となる高負荷時に第２の二相通電モードを設定する。

（３）第１の二相通電モードの設定時、三相正弦波電圧Ｅｕ，Ｅｖ，Ｅｗを波形整形して三相正弦波電圧Ｅｕ，Ｅｖ，Ｅｗの最も低電位にある相を周期（＝２π）の１／３（＝２π／３）に相当する期間がスイッチング休止期間として負の一定レベルに固定され、その相に対する他の二相の相対電圧を表す変調信号Ｅｕ´，Ｅｖ´，Ｅｗ´を生成する手段。

（４）第１の二相通電モードの設定時、第１の変調信号Ｅｕ´，Ｅｖ´，Ｅｗ´と三角波信号Ｅｏとの電圧比較により、上記スイッチング休止期間に相当する期間の電位が零レベル（下ベタ）で、残りの期間の電位が高レベルと零レベルを繰返す下ベタ通電波形のＰＷＭ信号（パルス幅変調信号）Ｖｕ，Ｖｖ，Ｖｗを生成する手段。

（５）第２の二相通電モードの設定時、三相正弦波電圧Ｅｕ，Ｅｖ，Ｅｗを波形整形して三相正弦波電圧Ｅｕ，Ｅｖ，Ｅｗの最も高電位にある相を周期（＝２π）の１／３（＝２π／３）に相当する期間がスイッチング休止期間として正の一定レベルに固定され、その相に対する他の二相の相対電圧を表す変調信号Ｅｕ´，Ｅｖ´，Ｅｗ´を生成する手段。

（６）第２の二相通電モードの設定時、第２の変調信号Ｅｕ´，Ｅｖ´，Ｅｗ´と三角波信号Ｅｏとの電圧比較により、上記スイッチング休止期間に相当する期間の電位が高レベル（上ベタ）で、残りの期間の電位が高レベルと零レベルを繰返す上ベタ通電波形のＰＷＭ信号Ｖｕ，Ｖｖ，Ｖｗを生成する手段。

駆動部２５は、次の（１１）（１２）の手段を有する。
（１１）第１の二相通電モードの設定時、ＰＷＭ信号Ｖｕ，Ｖｖ，Ｖｗに応じて、スイッチング回路１０における各直列回路のうち２つの直列回路のそれぞれＩＧＢＴをオン，オフ駆動して残りの１つの直列回路のＭＯＳＦＥＴをオン駆動する下ベタの第１の二相通電を、順次に切換える手段。

（１２）第２の通電モードの設定時、ＰＷＭ信号Ｖｕ，Ｖｖ，Ｖｗに応じて、スイッチング回路１０における各直列回路のうち２つの直列回路のそれぞれＭＯＳＦＥＴをオン，オフ駆動して残りの１つの直列回路のＩＧＢＴをオン駆動する上ベタの第２の二相通電を、順次に切換える手段。

以下、作用を説明する。
ブラシレスＤＣモータＭの相巻線Ｌｕ，Ｌｖ，Ｌｗに流れる電流が検出され、その検出電流が所定値以上の高負荷状態にあるか所定値未満の低負荷状態にあるかが判定される。

低負荷状態では、第１の二相通電モードが設定されて、図２に示すように、三相正弦波電圧Ｅｕ，Ｅｖ，Ｅｗの周期（＝２π）の１／３（＝２π／３）に相当する期間がスイッチング休止期間として負の一定レベルに固定される電圧波形を有し、かつ互いに位相角が１２０度ずれた第１の変調信号Ｅｕ´，Ｅｖ´，Ｅｗ´が生成される。

この第１の変調信号Ｅｕ´，Ｅｖ´，Ｅｗ´と三角波信号Ｅｏとが電圧比較されることにより、上記スイッチング休止期間に相当する期間の電位が零レベル（下ベタ）で、残りの期間の電位が高レベルと零レベルを繰返す下ベタ通電波形のＰＷＭ信号Ｖｕ，Ｖｖ，Ｖｗが生成される。このＰＷＭＶｕ，Ｖｖ，Ｖｗに応じて、スイッチング回路１０における２つの直列回路のそれぞれＩＧＢＴがオン，オフして残りの１つの直列回路のＭＯＳＦＥＴがオンする下ベタの二相通電が、順次に切換わる。

この第１の二相通電により、ＩＧＢＴ１１ｕ，１１ｖ，１１ｗのオン，オフデューティに対応するレベルの相間電圧Vｕｖ，Ｖｖｗ，Ｖｗｕが生じ、それがブラシレスＤＣモータＭの相巻線Ｌｕ，Ｌｖ，Ｌｗに印加される。これにより、相巻線Ｌｕ，Ｌｖ，Ｌｗに正弦波状の電流が流れ、ブラシレスＤＣモータＭが動作する。

一方、高負荷状態では、第２の二相通電モードが設定され、図７に示すように、三相正弦波電圧Ｅｕ，Ｅｖ，Ｅｗの周期（＝２π）の１／３（＝２π／３）に相当する期間がスイッチング休止期間として正の一定レベルに固定される電圧波形を有し、かつ互いに位相角が１２０度ずれた第２の変調信号Ｅｕ´，Ｅｖ´，Ｅｗ´が生成される。

この第２の変調信号Ｅｕ´，Ｅｖ´，Ｅｗ´と三角波信号Ｅｏとが電圧比較されることにより、上記スイッチング休止期間に相当する期間の電位が高レベル（上ベタ）で、残りの期間の電位が高レベルと零レベルを繰返す上ベタ通電波形のＰＷＭ信号Ｖｕ，Ｖｖ，Ｖｗが生成される。このＰＷＭＶｕ，Ｖｖ，Ｖｗに応じて、スイッチング回路１０における２つの直列回路のそれぞれＭＯＳＦＥＴがオン，オフして残りの１つの直列回路のＩＧＢＴがオンする上ベタの二相通電が、順次に切換わる。

第１の実施形態で述べたように、下側のＭＯＳＦＥＴ１２ｕ，１２ｖ，１２ｗは、電流が小さい領域での損失が上側のＩＧＢＴ１１ｕ，１１ｖ，１１ｗよりも小さいため、低負荷状態では全てのスイッチング素子としてＩＧＢＴを有するインバータ装置の場合よりも効率が向上する（図４参照）。とくに、低負荷状態では下ベタの二相通電を行うので、下側のＭＯＳＦＥＴ１２ｕ，１２ｖ，１２ｗの電流通流率が高まり、さらなる効率向上が期待できる。

これに対し、電流が増加する高負荷状態では、下側のＭＯＳＦＥＴ１２ｕ，１２ｖ，１２ｗの損失が上側のＩＧＢＴ１１ｕ，１１ｖ，１１ｗの損失よりも増加すること（図４参照）、しかもＩＧＢＴ１１ｕ，１１ｖ，１１ｗは素子温度が上昇してもコレクタ・エミッタ間の飽和電圧の変化が比較的少ないのに対し、下側のＭＯＳＦＥＴ１２ｕ，１２ｖ，１２ｗは素子温度の上昇に伴ってオン抵抗が上昇する性質があることから、損失がさらに増加する（図５および図６参照）。そこで、高負荷状態では、ＭＯＳＦＥＴ１２ｕ，１２ｖ，１２ｗの電流通流率が低くなる上ベタの二相通電を行うことにより、低負荷から高負荷まで全運転域の効率が向上する。

［３］第３の実施形態について説明する。
スイッチング回路１０は、図８に示すように、直流電圧の印加方向に沿って上流側となる低損失パワーＭＯＳＦＥＴおよび下流側となるＩＧＢＴの直列回路をＵ，Ｖ，Ｗの三相分有するもので、Ｕ相の上流側にＭＯＳＦＥＴ１２ｕ、下流側にＩＧＢＴ１１ｕ、Ｖ相の上流側にＭＯＳＦＥＴ１２ｖ、下流側にＩＧＢＴ１１ｖ、Ｗ相の上流側にＭＯＳＦＥＴ１２ｗ、下流側にＩＧＢＴ１１ｗを備えている。そして、ＭＯＳＦＥＴ１２ｕとＩＧＢＴ１１ｕの相互接続点に上記相巻線Ｌｕの非結線端が接続され、ＭＯＳＦＥＴ１２ｖとＩＧＢＴ１１ｖの相互接続点に上記相巻線Ｌｖの非結線端が接続され、ＭＯＳＦＥＴ１２ｗとＩＧＢＴ１１ｗの相互接続点に上記相巻線Ｌｗの非結線端が接続されている。

ＰＷＭ信号生成部２４は、次の（１）〜（６）の手段を有する。
（１）電流検出部２１の検出結果に応じて周波数が変化し、かつ速度制御部２３の速度補正信号に応じてレベルが変化する三相正弦波電圧Ｅｕ，Ｅｖ，Ｅｗを生成する手段。

（２）電流検出部２１の検出結果から負荷の高低を判定し、その判定結果に応じて第１の二相通電モードおよび第２の二相通電モードのいずれかを選択的に設定する手段。具体的には、相巻線に流れる電流が所定未満となる低負荷時に第２の二相通電モードを設定し、相巻線に流れる電流が所定値以上となる高負荷時に第１の二相通電モードを設定する。

（３）第１の二相通電モードの設定時、三相正弦波電圧Ｅｕ，Ｅｖ，Ｅｗを波形整形して三相正弦波電圧Ｅｕ，Ｅｖ，Ｅｗの最も低電位にある相を周期（＝２π）の１／３（＝２π／３）に相当する期間がスイッチング休止期間として負の一定レベルに固定され、その相に対する他の二相の相対電圧を表す変調信号Ｅｕ´，Ｅｖ´，Ｅｗ´を生成する手段。

（４）第１の二相通電モードの設定時、第１の変調信号Ｅｕ´，Ｅｖ´，Ｅｗ´と三角波信号Ｅｏとの電圧比較により、上記スイッチング休止期間に相当する期間の電位が零レベル（下ベタ）で、残りの期間の電位が高レベルと零レベルを繰返す下ベタ通電波形のＰＷＭ信号（パルス幅変調信号）Ｖｕ，Ｖｖ，Ｖｗを生成する手段。

（５）第２の二相通電モードの設定時、三相正弦波電圧Ｅｕ，Ｅｖ，Ｅｗを波形整形して三相正弦波電圧Ｅｕ，Ｅｖ，Ｅｗの最も高電位にある相を周期（＝２π）の１／３（＝２π／３）に相当する期間がスイッチング休止期間として正の一定レベルに固定され、その相に対する他の二相の相対電圧を表す変調信号Ｅｕ´，Ｅｖ´，Ｅｗ´を生成する手段。

（６）第２の二相通電モードの設定時、第２の変調信号Ｅｕ´，Ｅｖ´，Ｅｗ´と三角波信号Ｅｏとの電圧比較により、上記スイッチング休止期間に相当する期間の電位が高レベル（上ベタ）で、残りの期間の電位が高レベルと零レベルを繰返す上ベタ通電波形のＰＷＭ信号Ｖｕ，Ｖｖ，Ｖｗを生成する手段。

駆動部２５は、次の（１１）（１２）の手段を有する。
（１１）第１の二相通電モードの設定時、ＰＷＭ信号Ｖｕ，Ｖｖ，Ｖｗに応じて、スイッチング回路１０における各直列回路のうち２つの直列回路のそれぞれＭＯＳＦＥＴをオン，オフ駆動して残りの１つの直列回路のＩＧＢＴをオン駆動する下ベタの第１の二相通電を、順次に切換える手段。

（１２）第２の通電モードの設定時、ＰＷＭ信号Ｖｕ，Ｖｖ，Ｖｗに応じて、スイッチング回路１０における各直列回路のうち２つの直列回路のそれぞれＩＧＢＴをオン，オフ駆動して残りの１つの直列回路のＭＯＳＦＥＴをオン駆動する上ベタの第２の二相通電を、順次に切換える手段。
他の構成は第1の実施形態と同じである。よって、その説明は省略する。

作用を説明する。
ブラシレスＤＣモータＭの相巻線Ｌｕ，Ｌｖ，Ｌｗに流れる電流が検出され、その検出電流が所定値以上の高負荷状態にあるか所定値未満の低負荷状態にあるかが判定される。

低負荷状態では、第２の二相通電モードが設定されて、図７に示すように、三相正弦波電圧Ｅｕ，Ｅｖ，Ｅｗの周期（＝２π）の１／３（＝２π／３）に相当する期間がスイッチング休止期間として正の一定レベルに固定される電圧波形を有し、かつ互いに位相角が１２０度ずれた第２の変調信号Ｅｕ´，Ｅｖ´，Ｅｗ´が生成される。

この第２の変調信号Ｅｕ´，Ｅｖ´，Ｅｗ´と三角波信号Ｅｏとが電圧比較されることにより、上記スイッチング休止期間に相当する期間の電位が高レベル（上ベタ）で、残りの期間の電位が高レベルと零レベルを繰返す上ベタ通電波形のＰＷＭ信号Ｖｕ，Ｖｖ，Ｖｗが生成される。このＰＷＭＶｕ，Ｖｖ，Ｖｗに応じて、スイッチング回路１０における２つの直列回路のＩＧＢＴがオン，オフして残りの１つの直列回路のＭＯＳＦＥＴがオンする上ベタの二相通電が、順次に切換わる。

この上ベタの二相通電により、ＩＧＢＴ１１ｕ，１１ｖ，１１ｗのオン，オフデューティに対応するレベルの相間電圧Vｕｖ，Ｖｖｗ，Ｖｗｕが生じ、それがブラシレスＤＣモータＭの相巻線Ｌｕ，Ｌｖ，Ｌｗに印加される。これにより、相巻線Ｌｕ，Ｌｖ，Ｌｗに正弦波状の電流が流れ、ブラシレスＤＣモータＭが動作する。

一方、高負荷状態では、第１の二相通電モードが設定され、図２に示すように、三相正弦波電圧Ｅｕ，Ｅｖ，Ｅｗの周期（＝２π）の１／３（＝２π／３）に相当する期間がスイッチング休止期間として負の一定レベルに固定される電圧波形を有し、かつ互いに位相角が１２０度ずれた第１の変調信号Ｅｕ´，Ｅｖ´，Ｅｗ´が生成される。

この第１の変調信号Ｅｕ´，Ｅｖ´，Ｅｗ´と三角波信号Ｅｏとが電圧比較されることにより、上記スイッチング休止期間に相当する期間の電位が零レベル（下ベタ）で、残りの期間の電位が高レベルと零レベルを繰返す下ベタ通電波形のＰＷＭ信号Ｖｕ，Ｖｖ，Ｖｗが生成される。このＰＷＭＶｕ，Ｖｖ，Ｖｗに応じて、スイッチング回路１０における２つの直列回路のＭＯＳＦＥＴがオン，オフして別の少なくとも１つの直列回路のＩＧＢＴがオンする下ベタの二相通電が、順次に切換わる。

すなわち、上側のＭＯＳＦＥＴ１２ｕ，１２ｖ，１２ｗは、電流が小さい領域での損失が下側のＩＧＢＴ１１ｕ，１１ｖ，１１ｗよりも小さいため、低負荷状態では全てのスイッチング素子がＩＧＢＴであるインバータ装置の場合よりも効率が向上する（図４参照）。とくに、低負荷状態では上ベタの二相通電を行うので、上側のＭＯＳＦＥＴ１２ｕ，１２ｖ，１２ｗの電流通流率が高まり、さらなる効率向上が期待できる。

これに対し、電流が増加する高負荷状態では、上側のＭＯＳＦＥＴ１２ｕ，１２ｖ，１２ｗの損失が下側のＩＧＢＴ１１ｕ，１１ｖ，１１ｗの損失よりも増加すること（図４参照）、しかもＩＧＢＴ１１ｕ，１１ｖ，１１ｗは素子温度が上昇してもコレクタ・エミッタ間の飽和電圧の変化が比較的少ないのに対し、上側のＭＯＳＦＥＴ１２ｕ，１２ｖ，１２ｗは素子温度の上昇に伴ってオン抵抗が上昇する性質があることから、損失がさらに増加する（図５および図６参照）。そこで、高負荷状態では、ＭＯＳＦＥＴ１２ｕ，１２ｖ，１２ｗの電流通流率が低くなる下ベタの二相通電を行うことにより、低負荷から高負荷の全運転域における効率が向上する。

以上のとおり、第１ないし第３の実施形態について説明したが、これ以外にもＭＯＳＦＥＴを上側に、ＩＧＢＴを下側のスイッチング素子に用いた場合に、負荷が軽い時は下ベタの二相通電を行い、負荷が重い時は三相通電を行なってもよい。要するに負荷が重い場合は、大電流時の損失が低いＩＧＢＴがオンする期間を長くするとともにＭＯＳＦＥＴがオンする期間を短くし、負荷が軽い場合には、小電流時の損失が低いＭＯＳＦＥＴがオンする期間を長くするとともにＩＧＢＴがオンする期間を短くする異なるＰＷＭ波形を負荷(流れる電流)に応じて選択的に切り替えることが特徴である。

なお、この発明は、上記各実施形態に限定されるものではなく、要旨を変えない範囲で種々変形実施可能である。

第１および第2の実施形態の構成を示すブロック図。 各実施形態における下ベタの二相変調のＰＷＭ信号の生成を説明するための図。 第１の実施形態の三相変調におけるＰＷＭ信号の生成を説明するための図。 各実施形態におけるＭＯＳＦＥＴおよびＩＧＢＴの電流と損失との関係を示す図。 各実施形態におけるＩＧＢＴの温度−飽和電圧特性を示す図。 各実施形態におけるＭＯＳＦＥＴの温度−オン抵抗特性を示す図。 第２および第３の実施形態における上ベタの二相変調のＰＷＭ信号の生成を説明するための図。 第３の実施形態の構成を示すブロック図。

符号の説明

１…商用交流電源、２…整流回路、３…平滑コンデンサ、４，５，６…抵抗、１０…スイッチング回路、１１ｕ，１１ｖ，１１ｗ…ＩＧＢＴ（スイッチング素子）、１２ｕ，１２ｖ，１２ｗ…ＭＯＳＦＥＴ（スイッチング素子）、２１…電流検出部、２２…速度推定部、２３…速度制御部、２４…ＰＷＭ信号生成部、２５…駆動部、Ｍ…ブラシレスＤＣモータ、Ｌｕ，Ｌｖ，Ｌｗ…相巻線

Claims (2)

1. スイッチング素子であるＩＧＢＴおよびＭＯＳＦＥＴの直列回路を三相分有し、これら直列回路におけるＩＧＢＴとＭＯＳＦＥＴの相互接続点がモータに接続されるスイッチング回路と、
   前記モータの負荷の高低を判定する手段と、
   前記判定の結果に応じ、前記負荷が低い場合は、前記各直列回路のうち２つの直列回路のそれぞれ一方のスイッチング素子がオン，オフして残りの１つの直列回路の他方のスイッチング素子がオンする二相通電を選択し、前記負荷が高い場合は、前記各直列回路のそれぞれ一方のスイッチング素子が互いに異なる位相でオン，オフしそれと逆相でそれぞれ他方のスイッチング素子がオン，オフする三相通電を選択して実行する制御手段と、
   を備えていることを特徴とするインバータ装置。
2. ＩＧＢＴおよびＭＯＳＦＥＴの直列回路を三相分有し、これら直列回路におけるＩＧＢＴとＭＯＳＦＥＴの相互接続点が負荷に接続されるスイッチング回路と、
   前記各直列回路のうち２つの直列回路のＩＧＢＴがオン，オフして残りの１つの直列回路のＭＯＳＦＥＴがオンする第１の二相通電、および前記各直列回路のうち２つの直列回路のＭＯＳＦＥＴがオン，オフして残りの１つの直列回路のＩＧＢＴがオンする第２の二相通電を、前記負荷の高低に応じて選択的に実行する制御手段と、
   を備えていることを特徴とするインバータ装置。

Images