[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4907920B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4907920B2
JP4907920B2 JP2005237763A JP2005237763A JP4907920B2 JP 4907920 B2 JP4907920 B2 JP 4907920B2 JP 2005237763 A JP2005237763 A JP 2005237763A JP 2005237763 A JP2005237763 A JP 2005237763A JP 4907920 B2 JP4907920 B2 JP 4907920B2
Authority
JP
Japan
Prior art keywords
region
gate electrode
semiconductor
gate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005237763A
Other languages
English (en)
Other versions
JP2007053257A (ja
Inventor
知子 末代
紀夫 安原
雄介 川口
憲一 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005237763A priority Critical patent/JP4907920B2/ja
Priority to US11/505,337 priority patent/US7692242B2/en
Publication of JP2007053257A publication Critical patent/JP2007053257A/ja
Priority to US12/716,352 priority patent/US7998849B2/en
Application granted granted Critical
Publication of JP4907920B2 publication Critical patent/JP4907920B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、高速スイッチング用デバイス、並びにパワー用デバイスとして使用される半導体装置に関し、例えば横型ＭＯＳ電界効果トランジスタ（以下、横型ＭＯＳＦＥＴと記す）に関するものである。
近年、高速動作を目的とした横型ＭＯＳＦＥＴ（ＬＤＭＯＳ）の開発が進んでいる（例えば、特許文献１参照）。高速動作を目的とした場合、ゲート−ドレイン間の容量を削減することが要求され、それに見合った構造が検討されている。具体的には、（１）ゲートとリサーフ層とのオーバーラップを減らす、（２）ゲート下の領域をドレインと逆の導電型（たとえば、ＮチャネルＭＯＳＦＥＴの場合は、Ｐ型領域）にする、（３）ゲート長を短くする、等である。
ここで、ゲート長を短くし、かつゲート−ドレイン間の容量を削減するためにそれらのオーバーラップ量が最小となるような構造にする場合、チャネル領域の形成において以下のような課題がでてくる。
通常、ＣＭＯＳ構造においては、しきい値電圧を制御するために行うチャネル領域形成のためのイオン注入（チャネルイオン注入）は素子全面、つまりソース領域及びドレイン領域双方にもかかるように行われる。すなわち、ゲート下部領域では、チャネル濃度はほぼ均一になっている。しかし、横型ＭＯＳＦＥＴでは高耐圧を維持するために、ドレイン側の濃度の低い拡散領域（ＬＤＤ）の濃度をさらに下げて、かつ長さを長くした、いわゆるリサーフ領域と呼ばれる領域をチャネル領域とドレイン層との間に持つ。そのため、横型ＭＯＳＦＥＴでは、ＣＭＯＳと同じように素子全面、つまりドレイン側にもチャネルイオン注入を行うと、リサーフ領域の実効濃度が下がってしまったり、ドレイン領域とチャネル領域とが高濃度のｐｎ接合を形成したりして、素子特性に影響がでることがある。また、チャネルイオン注入によりリサーフ領域に不純物イオンが打ち込まれないように、マスク材を用いてチャネルイオン注入を打ち分ける場合には、マスク材の位置ずれが素子特性のバラツキに大きく影響を及ぼしてしまう。
特表２００４−５１６６５２号公報
この発明は、素子特性のばらつきが少なく、高速動作が可能な半導体装置を提供する。
実施態様の半導体装置は、半導体基板と、前記半導体基板上に形成された低抵抗層と、
前記低抵抗層上に形成された高抵抗層と、前記高抵抗層の表面領域に形成された第１導電
型のソース領域と、前記ソース領域から所定の距離離れて形成された第１導電型のドレイ
ン領域と、前記ソース領域と前記ドレイン領域との間の前記高抵抗層の表面領域に形成さ
れた第１導電型の第１リサーフ領域と、前記ソース領域と前記第１リサーフ領域との間に
形成された第２導電型のチャネル領域と、前記ソース領域とチャネル領域に接して設けら
れた濃度の低い第１導電型の拡散領域と、前記チャネル領域上に形成されたゲート絶縁膜
と、前記ゲート絶縁膜上に形成されたゲート電極と、を具備し、前記ゲート電極端の下に
不純物濃度の濃度ピークを持ち、前記不純物濃度が前記ソース側のゲート端からドレイン
側のゲート端に向かって単調に減少する濃度プロファイルを有するように、前記ゲート電
極下の前記チャネル領域が、前記半導体基板に対する垂直方向より所定角度ソース領域側
に傾けた方向からイオン注入して形成されたことを特徴とする。
この発明によれば、素子特性のばらつきが少なく、高速動作が可能な半導体装置を提供することが可能である。
以下、図面を参照してこの発明の実施形態の半導体装置について説明する。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
［第１実施形態］
まず、この発明の第１実施形態の半導体装置について説明する。
図１は、第１実施形態の横型ＭＯＳＦＥＴの構造を示す断面図である。この図１はＮ型（Ｎチャネル）ＭＯＳＦＥＴを示している。高速動作を目的として設計されたＭＯＳＦＥＴであるため、ゲート−ドレイン間の容量を削減するための設計が施されている。すなわち、ゲートとリサーフ領域とのオーバーラップを減らす、またゲート長を短くする等の設計が施されている。
以下に、図１に示す横型ＭＯＳＦＥＴの構造を述べる。Ｐ型（またはＮ型）シリコン半導体基板１１上には、低抵抗層としてのＮ＋型半導体層１２が形成されている。このＮ＋型半導体層１２上には、高抵抗層としてのＮ−型半導体層１３が形成されている。Ｎ−型半導体層１３の表面領域には、Ｎ＋型ソース領域１４とＮ＋型ドレイン領域１５とが所定の距離離れて形成されている。
Ｎ＋型ソース領域１４とＮ＋型ドレイン領域１５との間のＮ−型半導体層１３には、チャネル領域１６が形成されている。チャネル領域１６とＮ＋型ドレイン領域１５との間には、Ｎ−型リサーフ領域１７が形成され、チャネル領域１６とＮ＋型ソース領域１４との間には、Ｎ−型の濃度の低い拡散領域（ＬＤＤ）１８が形成されている。
チャネル領域１６上にはゲート絶縁膜１９が形成され、このゲート絶縁膜１９上にはゲート電極２０が形成されている。さらに、側壁絶縁膜２１がゲート電極２０の両側面に形成されている。
また、Ｎ＋型ソース領域１４の近傍には、Ｐ＋型半導体領域２２が形成され、Ｎ＋型ソース領域１４下及びＰ＋型半導体領域２２下にはＰ型ウェル領域２３が形成されている。さらに、Ｎ＋型ソース領域１４上及びＰ＋型半導体領域２２上にはソース電極２４が形成され、Ｎ＋型ドレイン領域１５上にはドレイン電極２５が形成されている。
このような構造を持つ横型ＭＯＳＦＥＴにおいて、チャネル領域１６は以下のような不純物の濃度プロファイルを有する。図２に、ゲート電極２０下のチャネル領域１６における不純物の濃度プロファイルを示す。この図２に示すように、チャネル領域１６におけるｐ型不純物の濃度は、ソース側からリサーフ領域に向かって一様に低下している。すなわち、チャネル領域１６は、ソース側からドレイン側に向かって、Ｐ型不純物の濃度が連続的に下降する濃度プロファイルを有する。
ここで、図１に示した横型ＭＯＳＦＥＴにおいてチャネル領域形成のためのイオン注入は以下のように行われる。チャネル領域形成のためのイオン注入（チャネルイオン注入）は、ＣＭＯＳの場合のように素子全面に施すのではなく、またドレイン側に不純物がイオン注入されないように、ゲート電極を形成する前にゲート領域途中まで覆ったマスクを用いてイオン注入を行うのでもない。この実施形態では、ゲート電極２０を形成したあと、このゲート電極をマスク材として、ソース側からの斜めイオン注入にてチャネル領域を形成している。すなわち、ゲート電極２０をマスク材として用いて、半導体基板面に対する垂直方向よりソース側に所定角度傾けた方向から不純物をイオン注入することにより、チャネル領域１６を形成している。また、ドレイン側に不純物が注入されないようにゲート領域途中まで覆ったマスクを用いる。これにより、ゲート端に対してセルフアラインにチャネル領域が形成できるため、マスク材の位置ずれが原因である、チャネル領域のバラツキをなくすことができる。また、チャネル領域へのイオン注入がドレイン側のＮ＋層には入らないため、ドレイン領域において高濃度のｐｎ接合部分ができることはなく、素子深さ方向の耐圧低下も生じない。
また、ゲート電極下のチャネル領域の不純物濃度プロファイルを解析することにより、第１実施形態の横型ＭＯＳＦＥＴのチャネル領域と、他のＭＯＳＦＥＴのチャネル領域との違いを容易に識別できる。図３（ａ）は、ＣＭＯＳを形成する場合のように、素子全面にチャネル領域形成のためのイオン注入を行った場合の不純物の濃度プロファイルを示している。この場合、ゲート電極下のチャネル領域の不純物濃度は変化せず一定になる。なお、この図３（ａ）では、ゲート電極の両側のＬＤＤは省略しソース領域とドレイン領域がそれぞれ形成される場合を示している。
図３（ｂ）は、ゲート電極を形成する前にゲート領域途中までをマスク材で覆った状態で、イオン注入を打ち分けた場合の不純物の濃度プロファイルを示している。この方法では、マスク材の位置ずれが必ず発生し、チャネルイオン注入において不純物濃度が高い部分の領域にばらつきが生じる。この結果として、しきい値等の素子特性がばらつく。これは、チャネル長が短いＭＯＦＥＴにおいてより顕著になる。高速動作を目的としたＭＯＳＦＥＴでは、チャネル長を短くする設計を施すため、図３（ｂ）に示した方法も適切ではない。
これに対して、図２に示した濃度プロファイルが、第１実施形態の横型ＭＯＳＦＥＴの製造方法で採用した、ゲート電極をマスクにしてセルフアラインでチャネル領域を形成した場合である。この図２では、ソース側から斜めイオン注入を行った場合を示している。セルフアラインを用いているため、マスク材の位置ずれの影響は無く、イオン注入の加速エネルギーおよびイオン注入角度を変えることで、ゲート電極下の濃度プロファイルを変更することが可能である。また、ゲート電極そのものが不純物の導入位置を定めるマスク材になっているため、ゲート電極下の濃度プロファイルは、ソース側のゲート端からドレイン側のゲート端に向かって単調減少していくのが特徴になっている。つまり、しきい値は一番濃度の高いゲート端で決まるため、第１実施形態のＭＯＳＦＥＴではしきい値のばらつきも生じない。また、濃度がドレイン側に向かって徐々に下がるため、ドレイン側に形成するリサーフ領域の濃度にも影響を与えないで済むことから、リサーフ領域の設計が容易になる。
次に、第１実施形態の横型ＭＯＳＦＥＴの製造方法について説明する。図４（ａ）、図４（ｂ）、図５（ａ）、及び図５（ｂ）は、第１実施形態の横型ＭＯＳＦＥＴの製造方法を示す各工程の断面図である。
図４（ａ）に示すように、ゲート絶縁膜（例えば、シリコン酸化膜）１９、ゲート電極２０まで形成した後、まずドレイン領域をレジスト膜２６で覆って、イオン注入によりソース側にだけＮ−型の濃度の低い拡散領域（ＬＤＤ）１８を形成する。ここで、濃度の低い拡散領域１８は、ゲート電極２０に対してセルフアラインに形成するため、イオン注入の角度が０度であることが多い。すなわち、イオン注入の角度が半導体基板面に対して垂直方向であることが多い。もしくは７度程度傾けた角度でイオン注入を行うことが多い。
続いて、図４（ｂ）に示すように、同様にドレイン領域をレジスト膜２６で覆ったままで、チャネル領域１６を形成するために、ソース側から斜めイオン注入を行う。すなわち、半導体基板面に対する垂直方向より角度θ傾けた方向から、チャネル領域１６を形成するためのイオン注入を行う。例えば、加速エネルギーが２０ｋｅＶで、半導体基板面に対する垂直方向より３０度の傾けた方向からイオン注入を行うと、ゲート長０．１８μｍの場合、チャネル領域１６はドレイン側にまで伸びる。
次に、図５（ａ）に示すように、ソース側をレジスト膜２７で覆って、イオン注入によりＮ−型リサーフ領域１７を形成する。このＮ−型リサーフ領域１７の形成では、ゲート電極２０とＮ−型リサーフ領域１７との間の容量を減らすため、半導体基板面に対する垂直方向（０度）から、もしくは半導体基板面に対する垂直方向から７度程度傾けた角度でイオン注入を行うことが多い。
その後は、図５（ｂ）に示すように、ゲート電極２０の側面に側壁絶縁膜２１を形成した後、Ｎ＋型ソース領域１４、Ｎ＋型ドレイン領域１５、及びＰ＋型半導体領域２２を形成する。さらに、ソース電極２４、及びドレイン電極２５を形成する。以上により、図５（ｂ）（及び図１）に示した横型ＭＯＳＦＥＴが製造される。
ここで、図２に示した濃度プロファイルを持つチャネル領域の形成方法について、さらに詳しく説明する。斜めイオン注入（チャネルイオン注入）における加速エネルギーと入射角度を変えることで、このイオン注入によって形成される拡散領域（Ｎ型ＭＯＳＦＥＴの場合は、Ｐ型拡散領域）が、リサーフ領域にまで張り出す量（横方向長さ）を調整することが可能となる。ゲート長が短い場合は、斜めイオン注入の角度をパラメータとして、ドレイン側にまでチャネル領域が張り出すような角度に、イオン注入の角度を設定する。これにより、リサーフ領域形成のためのイオン注入と、チャネル領域形成のためのイオン注入とが重ね打ちされた部分はリサーフ領域の不純物濃度が下がり、リサーフ領域においてはゲートに近い部分は濃度が低く、ドレインに近い部分は濃度が高くなる。この結果、２段構造のＮ型リサーフ領域が形成される。図６に、２段リサーフ構造を持つ横型ＭＯＳＦＥＴの断面を示す。図６に示すように、チャネル領域１６とＮ−型リサーフ領域１７との間には、Ｎ−−型リサーフ領域１７Ａが形成されている。
通常、２段構造のリサーフ領域を形成する場合は、マスク材を用いて２つの領域にイオン注入を打ち分けるため、マスク材の位置ずれが必ず生じる。つまり、静耐圧を維持するためのリサーフ領域の長さが変動してしまい、素子特性のばらつきが大きくなってしまう。しかし、前述した第１実施形態の製造方法では、ゲート電極をマスク材として用いてイオン注入を行うため、２段構造のＮ型リサーフ領域を形成する場合でも、マスク材の位置ずれが生じることはない。これにより、横型ＭＯＳＦＥＴにおける素子特性のばらつきを低減することができる。
［第２の実施形態］
この発明の第２実施形態の半導体装置について説明する。前記第１の実施形態における構成と同様の部分には同じ符号を付してその説明は省略する。
図７は、第２実施形態の横型ＭＯＳＦＥＴの構造を示す断面図である。
この横型ＭＯＳＦＥＴには、第１実施形態の横型ＭＯＳＦＥＴの構造に加えて、さらにＰ型半導体領域２８が形成されている。チャネル領域を形成するためのイオン注入時と同じレジストブロックにて、ソース側の濃度の低い拡散領域（ＬＤＤ）１８下部のパンチスルーが生じやすい領域に、Ｐ型半導体領域２８を形成する。これにより、製造工程においてマスク数を増やすことなく、ソース側下部でのパンチスルーを防止できる。
［第３の実施形態］
この発明の第３実施形態の半導体装置について説明する。前記第１実施形態における構成と同様の部分には同じ符号を付してその説明は省略する。
図８は、第３実施形態の横型ＭＯＳＦＥＴの構造を示す断面図である。
この横型ＭＯＳＦＥＴは、第１実施形態の横型ＭＯＳＦＥＴの構造において、基板構造を変えたものであり、Ｎ＋型半導体層１２とＮ−型半導体層１３との間に、Ｐ＋型半導体層２９を形成したものである。その他の構成及び効果は第１実施形態と同様である。
この他にも、さまざまな基板構造にも適用可能である。また、前述した実施形態では、ＮチャネルＭＯＳＦＥＴについて説明したが、素子の導電型を逆にすることにより、ＰチャネルＭＯＳＦＥＴについても適用可能である。
また、前述した各実施形態はそれぞれ、単独で実施できるばかりでなく、適宜組み合わせて実施することも可能である。さらに、前述した各実施形態には種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
この発明の第１実施形態の横型ＭＯＳＦＥＴの構造を示す断面図である。 第１実施形態の横型ＭＯＳＦＥＴのチャネル領域における不純物の濃度プロファイルを示す図である。 （ａ）はＣＭＯＳのチャネル領域における不純物の濃度プロファイルを示す図であり、（ｂ）はゲート領域途中までをマスク材で覆った状態で、イオン注入を打ち分けた場合の不純物の濃度プロファイルを示す図である。 第１実施形態の横型ＭＯＳＦＥＴの製造方法を示す第１工程の断面図である。 第１実施形態の横型ＭＯＳＦＥＴの製造方法を示す第２工程の断面図である。 第１実施形態の変家例の横型ＭＯＳＦＥＴの構造を示す断面図である。 この発明の第２実施形態の横型ＭＯＳＦＥＴの構造を示す断面図である。 この発明の第３実施形態の横型ＭＯＳＦＥＴの構造を示す断面図である。
符号の説明
１１…Ｐ型（またはＮ型）シリコン半導体基板、１２…Ｎ＋型半導体層、１３…Ｎ−型半導体層、１４…Ｎ＋型ソース領域、１５…Ｎ＋型ドレイン領域、１６…チャネル領域、１７…Ｎ−型リサーフ領域、１７Ａ…Ｎ−−型リサーフ領域、１８…Ｎ−型の濃度の低い拡散領域（ＬＤＤ）、１９…ゲート絶縁膜、２０…ゲート電極、２１…側壁絶縁膜、２２…Ｐ＋型半導体領域、２３…Ｐ型ウェル領域、２４…ソース電極、２５…ドレイン電極、２８…Ｐ型半導体領域、２９…Ｐ＋型半導体層。

Claims (5)

  1. 半導体基板と、
    前記半導体基板上に形成された低抵抗層と、
    前記低抵抗層上に形成された高抵抗層と、
    前記高抵抗層の表面領域に形成された第１導電型のソース領域と、
    前記ソース領域から所定の距離離れて形成された第１導電型のドレイン領域と、
    前記ソース領域と前記ドレイン領域との間の前記高抵抗層の表面領域に形成された第１
    導電型の第１リサーフ領域と、
    前記ソース領域と前記第１リサーフ領域との間に形成された第２導電型のチャネル領域
    と、
    前記ソース領域とチャネル領域に接して設けられた前記ソース領域より不純物濃度の低
    い第１導電型の拡散領域と、
    前記チャネル領域上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極と、
    を具備し、前記ゲート電極端の下に不純物濃度の濃度ピークを持ち、前記不純物濃度が
    前記ソース側のゲート端からドレイン側のゲート端に向かって単調に減少する濃度プロフ
    ァイルを有するように、前記ゲート電極下の前記チャネル領域が、前記半導体基板に対す
    る垂直方向より所定角度ソース領域側に傾けた方向からイオン注入して形成されたことを
    特徴とする半導体装置。
  2. 前記チャネル領域と前記第１リサーフ領域との間に形成され、前記第１リサーフ領域よ
    り不純物濃度が薄い第２リサーフ領域をさらに具備することを特徴とする請求項１に記載
    の半導体装置。
  3. 前記低抵抗層と前記高抵抗層との間に形成され、前記低抵抗層及び前記高抵抗層と導電
    型が異なる半導体層をさらに具備することを特徴とする請求項１または２に記載の半導体
    装置。
  4. 前記ソース領域下に形成された第２導電型の半導体領域をさらに具備することを特徴と
    する請求項１に記載の半導体装置。
  5. 半導体領域上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    ドレイン領域が形成されるべき前記半導体領域を保護膜で覆い、前記ゲート電極をマス
    ク材として用い、半導体基板面に対して垂直方向からイオン注入を行ってソース側にソー
    ス領域より不純物濃度の低い拡散領域を形成する工程と、
    前記ドレイン領域が形成されるべき前記半導体領域を保護膜で覆ったままで、前記ゲー
    ト電極をマスク材として用いたセルフアラインにて、前記半導体領域面に対する垂直方向
    より所定角度ソース領域側へ傾けた方向から、前記ゲート電極下の前記半導体領域に不純
    物を導入し、前記ゲート電極下の濃度プロファイルが、ゲート電極端の下に不純物濃度の
    濃度ピークを持ち、前記不純物濃度が、前記ソース側のゲート端からドレイン側のゲート
    端に向かって単調に減少し、さらにイオン注入によってドレイン側まで張り出すようにチ
    ャネル領域を形成する工程と、
    ソース領域が形成されるべき前記半導体領域を保護膜で覆い、イオン注入によりリサー
    フ領域を形成する工程と、
    前記ゲート電極の側面に側壁絶縁膜を形成した後、前記ソース領域及び前記ドレイン領
    域を形成する工程と、
    を具備することを特徴とする半導体装置の製造方法。
JP2005237763A 2005-08-18 2005-08-18 半導体装置及びその製造方法 Expired - Fee Related JP4907920B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005237763A JP4907920B2 (ja) 2005-08-18 2005-08-18 半導体装置及びその製造方法
US11/505,337 US7692242B2 (en) 2005-08-18 2006-08-17 Semiconductor device used as high-speed switching device and power device
US12/716,352 US7998849B2 (en) 2005-08-18 2010-03-03 Semiconductor device used as high-speed switching device and power device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005237763A JP4907920B2 (ja) 2005-08-18 2005-08-18 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007053257A JP2007053257A (ja) 2007-03-01
JP4907920B2 true JP4907920B2 (ja) 2012-04-04

Family

ID=37766660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005237763A Expired - Fee Related JP4907920B2 (ja) 2005-08-18 2005-08-18 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US7692242B2 (ja)
JP (1) JP4907920B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004493A (ja) * 2007-06-20 2009-01-08 Toshiba Corp 半導体装置及びその製造方法
JP4970185B2 (ja) 2007-07-30 2012-07-04 株式会社東芝 半導体装置及びその製造方法
JP5423269B2 (ja) * 2009-09-15 2014-02-19 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP4820899B2 (ja) * 2009-10-23 2011-11-24 株式会社東芝 半導体装置
JP5560812B2 (ja) * 2010-03-23 2014-07-30 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US9105721B2 (en) 2010-07-09 2015-08-11 Magnachip Semiconductor, Ltd. Semiconductor device and manufacturing method thereof
KR101245935B1 (ko) * 2010-07-09 2013-03-20 매그나칩 반도체 유한회사 반도체 소자 및 그 제조방법
US9660074B2 (en) * 2014-08-07 2017-05-23 Texas Instruments Incorporated Methods and apparatus for LDMOS devices with cascaded RESURF implants and double buffers

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291309A (ja) * 1993-04-07 1994-10-18 Fujitsu Ltd 半導体装置
JP3221766B2 (ja) * 1993-04-23 2001-10-22 三菱電機株式会社 電界効果トランジスタの製造方法
JP2951292B2 (ja) * 1996-06-21 1999-09-20 松下電器産業株式会社 相補型半導体装置及びその製造方法
JP3356629B2 (ja) * 1996-07-15 2002-12-16 日本電気株式会社 横型ｍｏｓトランジスタの製造方法
JP2000312002A (ja) * 1999-04-27 2000-11-07 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP4488660B2 (ja) * 2000-09-11 2010-06-23 株式会社東芝 Ｍｏｓ電界効果トランジスタ
KR100340925B1 (ko) 2000-11-04 2002-06-20 오길록 고주파용 전력소자 및 그의 제조 방법
EP1346406A1 (en) * 2000-12-11 2003-09-24 Koninklijke Philips Electronics N.V. Method for the manufacture of a semiconductor device with a field-effect transistor
JP3659195B2 (ja) * 2001-06-18 2005-06-15 サンケン電気株式会社 半導体装置及びその製造方法
SE0104164L (sv) * 2001-12-11 2003-06-12 Ericsson Telefon Ab L M Högspännings-mos-transistor
JP2004063844A (ja) 2002-07-30 2004-02-26 Toshiba Corp 半導体装置及びその製造方法
US6882023B2 (en) * 2002-10-31 2005-04-19 Motorola, Inc. Floating resurf LDMOSFET and method of manufacturing same
US6727127B1 (en) * 2002-11-21 2004-04-27 Cree, Inc. Laterally diffused MOS transistor (LDMOS) and method of making same
US6870218B2 (en) * 2002-12-10 2005-03-22 Fairchild Semiconductor Corporation Integrated circuit structure with improved LDMOS design
US6828628B2 (en) * 2003-03-05 2004-12-07 Agere Systems, Inc. Diffused MOS devices with strained silicon portions and methods for forming same
US7323731B2 (en) * 2003-12-12 2008-01-29 Canon Kabushiki Kaisha Photoelectric conversion device, method of manufacturing photoelectric conversion device, and image pickup system
JP2009004493A (ja) * 2007-06-20 2009-01-08 Toshiba Corp 半導体装置及びその製造方法
JP4970185B2 (ja) * 2007-07-30 2012-07-04 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2007053257A (ja) 2007-03-01
US20100159659A1 (en) 2010-06-24
US7692242B2 (en) 2010-04-06
US20070040216A1 (en) 2007-02-22
US7998849B2 (en) 2011-08-16

Similar Documents

Publication Publication Date Title
JP3221766B2 (ja) 電界効果トランジスタの製造方法
US9536742B2 (en) Lateral double-diffused MOSFET and fabrication method thereof
KR100459872B1 (ko) 트렌치 게이트를 갖는 매몰 채널형 트랜지스터 및 그제조방법
US7649234B2 (en) Semiconductor devices
JP4703769B2 (ja) 半導体装置及びその製造方法
US7998849B2 (en) Semiconductor device used as high-speed switching device and power device
JP2000260987A (ja) 半導体装置とその製造方法
JP4970185B2 (ja) 半導体装置及びその製造方法
EP3249697A1 (en) An ldmos transistor, esd device, and fabrication method thereof
JP4408679B2 (ja) 半導体装置の製造方法
US20180190773A1 (en) Metal oxide semiconductor device having mitigated threshold voltage roll-off and threshold voltage roll-off mitigation method thereof
US10418461B2 (en) Semiconductor structure with barrier layers
JPH0613401A (ja) 半導体装置及びその製造方法
TWI619200B (zh) 具有雙井區之金屬氧化物半導體元件及其製造方法
JP2011097080A (ja) 半導体装置の製造方法
KR20050108201A (ko) 고전압 트랜지스터 제조방법
US7160783B2 (en) MOS transistor and method of manufacturing the same
JP4943637B2 (ja) 半導体装置及びその製造方法
JP2005268328A (ja) 半導体装置およびその製造方法
KR20050108197A (ko) 엔모스 트랜지스터 형성방법
KR100192536B1 (ko) 모스 트랜지스터 제조방법
KR101201496B1 (ko) 수평 확산형 모스 트랜지스터 및 그 제조방법
US7547606B2 (en) Semiconductor device and method of manufacturing the same
KR20010051564A (ko) Ｃｍｏｓ 기술의 ｒｔａ로 채널 하부에 할로 주입 영역을생성하는 방법
KR20010104013A (ko) 벌크 펀치쓰루우를 억제하기 위한 모스 트랜지스터

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100906

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110531

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111111

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

TRDD Decision of grant or rejection written
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111205

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees