JP4993941B2

JP4993941B2 - 半導体集積回路及びこれを備えたシステムｌｓｉ

Info

Publication number: JP4993941B2
Application number: JP2006124110A
Authority: JP
Inventors: 志郎宇佐美
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2006-04-27
Filing date: 2006-04-27
Publication date: 2012-08-08
Anticipated expiration: 2026-04-27
Also published as: CN102184919A; US8102024B2; US20110001218A1; US20070252231A1; US7821096B2; CN101064306A; JP2007299790A; CN102184919B; CN101064306B

Description

本発明は、ダイオードを備えた半導体集積回路及びシステムＬＳＩの改良に関するものである。

近年、システムＬＳＩの高機能化に伴い、１チップ内に複数のデジタル回路ブロックや複数のアナログ回路ブロックが混載されている。その際、問題になるのは、デジタル回路ブロックのノイズがアナログ回路ブロックに伝播することである。このため、システムＬＳＩでは、デジタル回路ブロックの電源とアナログ回路ブロックの電源とを分離している。しかし、静電気放電（ＥＳＤ：Electro Static Discharge）に起因するダメージから保護するために、デジタル回路ブロックの電源とアナログ回路ブロックの電源との間に、図２０に示すように、ダイオードＤ１、Ｄ２を互いに逆方向に配置して成る１組の保護素子を挿入している。これらのダイオード素子Ｄ１、Ｄ２の挿入により、電源ノイズの伝播を緩和することができると共に、ＥＳＤからのサージ耐性も確保することが可能である。

前記のようにノイズ伝播を緩和する等の目的で配置される前記ダイオード素子Ｄ１、Ｄ２の具体的な構成としては、例えば特許文献１に記載されるように、ＭＯＳトランジスタが使用されている。
特許第２５９８１４７号公報

ところで、前記ダイオード素子Ｄ１、Ｄ２の具体的な構成としては、従来のようにＭＯＳトランジスタで構成するのに代えて、ゲートを有しないダイオード素子で構成することが、小面積化の上で望ましい。

このようなダイオード素子の構造として、例えば図２１に示す構造が提案される。同図に示したダイオード素子Ｄは、ウエル１上に、アノードを構成する拡散層５と、その拡散層５の左方及び右方に配置されてカソードを構成する拡散層４、４とを備える。これ等の拡散層４、５は共に短冊状のパターンに形成されている。前記アノード及びカソードを構成する拡散層４、５の周囲には、それらのアノード、カソードでのノイズが外部に伝播しないように、これ等アノード、カソードを構成する拡散層４、５を取り囲むようにウエルコンタクト２が配置されている。前記アノード及びカソードを構成する拡散層４、５並びにウエルコンタクト２には、外部との接続を行うための多数個のコンタクトホール３が形成されて敷き詰められている。

このようなダイオード素子Ｄでは、サージ電圧が印加された際には、図２２に実線で示したように、アノードを構成する拡散層５からカソードを構成する拡散層４に電流を流すことにより、放電して、サージ電圧を吸収する。

しかしながら、前記の構造では、次の欠点が生じることが判った。すなわち、図２１に示したダイオード素子Ｄでは、周囲にウエルコンタクト２が配置されている関係上、アノードを構成する拡散層５からカソードを構成する拡散層４に電流が流れるだけでなく、図２２に破線で示したように、アノードを構成する拡散層５からその近傍に位置する部位のウエルコンタクト２にも電流が流れる。ここで、ウエルコンタクト２の近傍にあるアノードの拡散層５のコンタクトホール３に対し電流が集中し、そのコンタクトホール３の破壊が生じることが想定される。

そこで、例えば、アノードを構成する拡散層５の四隅を角取りし且つその拡散層上５のコンタクトホール３を四隅から距離を離すことにより、コーナー部の電界集中を緩和する構造を採用することが考えられるが、この考えでは、コンタクトホールの数が少なくなるために、ダイオード素子に流せる電流量がコンタクトホールの数で制限されてしまい、保護素子としての能力を十分に発揮できないことになる。このことは、特にコンタクトホール径の小さい微細プロセスで問題になる。

本発明は、前記問題に鑑みてなされたものであり、その目的は、ダイオード素子の破壊や信頼性低下を防止しながら、保護素子としての能力を十分に発揮することのできる半導体集積回路を提供することにある。

前記目的を達成するために、本発明では、図２３に示したように、ダイオード素子のアノードを構成する拡散層と、その近傍に位置する基板又はウエルコンタクトとの間の抵抗値を増やして、基板又はウエルコンタクトへの電流を流れ難くするようにする。

具体的に、請求項１記載の発明の半導体集積回路は、ダイオードのアノードを構成する第１極性型拡散層、及び前記第１極性型拡散層に隣接して配置され且つカソードを構成する第２極性型拡散層を備えたダイオードと、前記ダイオードの周囲に配置された第２極性型の基板又はウエルコンタクトとを備えており、前記ダイオードの第１極性型拡散層及び第２極性型拡散層並びに前記基板又はウエルコンタクトには、各々、外部と電気的接続をするための複数のコンタクトホールが形成され、前記第２極性型の基板又はウエルコンタクトの複数のコンタクトホールの配置ピッチは、前記ダイオードのアノードを構成する第１極性型拡散層の複数のコンタクトホールの配置ピッチよりも大きく設定されていることを特徴とする。

請求項２記載の発明の半導体集積回路は、ダイオードのアノードを構成する第１極性型拡散層、及び前記第１極性型拡散層に対向して配置され且つカソードを構成する第２極性型拡散層を備えたダイオードと、前記ダイオードの四方を囲むように配置された第２極性型の基板又はウエルコンタクトとを備えており、前記ダイオードの第１極性型拡散層及び第２極性型拡散層には、各々、外部と電気的接続をするための複数のコンタクトホールが形成され、前記基板又はウエルコンタクトには、前記ダイオードの第１極性型拡散層と第２極性型拡散層とが対向する方向とは直交する方向に位置する部位を除いて、複数のコンタクトホールが形成されていることを特徴とする。

請求項３記載の発明は、前記請求項２に記載の半導体集積回路において、前記基板又はウエルコンタクトに形成された複数のコンタクトホールは、前記基板又はウエルコンタクトのうち、前記ダイオードの第１極性型拡散層と第２極性型拡散層とが対向する方向に位置する部位のみに位置していることを特徴とする。

請求項４記載の発明の半導体集積回路は、ダイオードのアノードを構成する第１極性型拡散層、及び前記第１極性型拡散層に対向して配置され且つカソードを構成する第２極性型拡散層を備えたダイオードと、前記ダイオードの第１極性型拡散層と第２極性型拡散層とが対向する方向のみに位置する第２極性型の基板又はウエルコンタクトとを備えており、前記ダイオードの第１極性型拡散層及び第２極性型拡散層並びに前記基板又はウエルコンタクトには、各々、外部と電気的接続をするための複数のコンタクトホールが形成されていることを特徴とする。

請求項５記載の発明の半導体集積回路は、ダイオードのアノードを構成する第１極性型拡散層、及び前記第１極性型拡散層に対向して配置され且つカソードを構成する第２極性型拡散層を備えたダイオードと、前記ダイオードの四方を囲むように配置された第２極性型の基板又はウエルコンタクトとを備えており、前記ダイオードの第１極性型拡散層及び第２極性型拡散層及び前記基板又はウエルコンタクトには、各々、外部と電気的接続をするための複数のコンタクトホールが形成され、前記基板又はウエルコンタクトのうち、前記ダイオードの第１極性型拡散層と第２極性型拡散層とが対向する方向とは直交する方向に位置する部位は、前記対向方向に位置する部位に比べて、前記ダイオードの第１極性型拡散層又は第２極性型拡散層との離隔が長いことを特徴とする。

請求項６記載の発明は、前記請求項５記載の半導体集積回路において、前記第２極性型の基板又はウエルコンタクトの複数のコンタクトホールの配置ピッチは、前記ダイオードのアノードを構成する第１極性型拡散層の複数のコンタクトホールの配置ピッチよりも大きく設定されていることを特徴とする。

請求項７記載の発明は、前記請求項５記載の半導体集積回路において、前記基板又はウエルコンタクトに形成された複数のコンタクトホールは、前記ダイオードの第１極性型拡散層と第２極性型拡散層とが対向する方向とは直交する方向に位置する部位を除いた部位のみに位置していることを特徴とする。

請求項８記載の発明は、前記請求項５記載の半導体集積回路において、前記基板又はウエルコンタクトに形成された複数のコンタクトホールは、前記基板又はウエルコンタクトのうち、前記ダイオードの第１極性型拡散層と第２極性型拡散層とが対向する方向に位置する部位のみに位置していることを特徴とする。

請求項９記載の発明は、前記請求項１、２、４及び５の何れか１項に記載の半導体集積回路において、前記ダイオードのアノードを構成する第１極性型拡散層と、前記ダイオードのカソードを構成する第２極性型拡散層とは、短冊状であることを特徴とする。

請求項１０記載の発明は、前記請求項９記載の半導体集積回路において、前記ダイオードのカソードを構成する第２極性型拡散層は、前記ダイオードのアノードを構成する第１極性型拡散層の左方及び右方の両側に位置することを特徴とする。

請求項１１記載の発明のシステムＬＳＩは、相互に別電源で動作するデジタル回路及びアナログ回路が混載されたシステムＬＳＩであって、前記請求項１、２、４及び５の何れか１項に記載の半導体集積回路を２つ用いて構成されると共に、前記デジタル回路とアナログ回路との間に配置され、前記デジタル回路からアナログ回路への静電気放電及び前記アナログ回路からデジタル回路への静電気放電を許容する１組の保護素子を備えたことを特徴とする。

以上により、請求項１〜１１記載の発明の半導体集積回路及びシステムＬＳＩでは、ダイオード素子のアノードを構成する拡散層と基板又はウエルコンタクトとの間の抵抗値を増大させたので、ダイオード素子のアノードを構成する拡散層から基板又はウエルコンタクトに流れる電流が減少して、アノードに形成したコンタクトホールへの電流集中が緩和される。その結果、ダイオード素子の破壊や信頼性低下が有効に抑制される。しかも、アノードを構成する拡散層の形状は四隅を角取りするなどの形状加工をする必要がないので、そのアノードの拡散層に形成するコンタクトホールの個数を減らす必要がなく、保護素子としての能力も十分に発揮することが可能である。

特に、請求項１、２及び４記載の発明では、基板又はウエルコンタクトに形成するコンタクトホールの個数を必要以上に形成する必要がないので、製造が容易になる。

また、請求項５記載の発明では、ダイオードでは、アノードを構成する拡散層からの電流は、その拡散層に対向するカソードの拡散層に向かって流れると共に、その対向方向に直交する方向の基板又はウエルコンタクトの部位にも流れるが、この基板又はウエルコンタクトの直交方向部位までの離隔が長く設定されているので、その基板又はウエルコンタクトの直交方向部位には流れ難い。ここで、基板又はウエルコンタクトのうち、アノードとカソードの両拡散層が対向する方向の部位は、その対向方向の拡散層までの対向方向離隔が短いので、この対向方向離隔を前記直交方向離隔と同様に長く設定する場合に比べて、半導体集積回路が小面積となり、小型化される。

以上説明したように、請求項１〜１１記載の発明の半導体集積回路及びシステムＬＳＩによれば、ダイオード素子のアノードを構成する拡散層と基板又はウエルコンタクトとの間の抵抗値を増大させて、そのダイオード素子のアノードを構成する拡散層から基板又はウエルコンタクトに流れる電流を減らしたので、保護素子としての能力を十分に発揮しながら、アノードの拡散層に形成したコンタクトホールへの電流集中を有効に緩和して、ダイオード素子の破壊や信頼性低下を有効に防止することができる。

以下、本発明の実施形態を図面を参照しながら説明する。

（実施形態１）
以下、本発明の実施形態１の半導体集積回路を図１に基づいて説明する。尚、保護素子である本実施形態１の半導体集積回路の適用箇所は、既に図２１で説明したので、その詳細な説明は省略する。

図１及び図２は、本実施形態の半導体集積回路を示す。同図において、Ｂは第１極性型であるＰ型の基板（図２にのみ図示）、１は前記Ｐ型基板Ｂの上に形成された第２極性であるＮ型のウエルである。前記Ｎ型ウエル１には、アノードを構成するＰ型拡散層（第１極性型拡散層）５が形成されていると共に、このＰ型拡散層５の図中左方及び右方には、カソードを構成する２つのＮ型拡散層（第２極性型拡散層）４、４が隣接して配置されている。これらの拡散層４、５によりダイオードＤが形成される。前記アノードを構成するＰ型拡散層５及びカソードを構成する２つのＮ型拡散層４、４は同図では各々短冊状に形成されている。

前記Ｎ型ウエル１には、前記ダイオードＤの四方を取り囲むように中空四角形状のＮ型（第２極性型）のウエルコンタクト２が配置されている。このウエルコンタクト２は、アノードやカソードでのノイズが外部へ漏れるのを防止すると共に、ラッチアップを防止する目的で配置される。

前記ダイオードＤの各拡散層４、５及び前記ウエルコンタクト２には、それ等の各拡散層の全域において、外部との接続を行うコンタクトホール３が多数個配置されており、このコンタクトホール３から図２に示した信号配線１０を介して電源や他の半導体素子などと接続される。ここで、アノードを構成するＰ型拡散層５では、コンタクトホール３の配置ピッチは、図中横方向ではｐｘに、縦方向ではｐｙ（ｐｙ＞ｐｘ）に設定されている。一方、Ｎ型ウエル２では、コンタクトホール３の配置ピッチは、設定ピッチｐｃに設定される。この設定ピッチｐｃは、前記アノードを構成するＰ型拡散層５のコンタクトホール３の最大ピッチ、即ち、縦方向の配置ピッチｐｙよりも長いピッチ（ｐｃ＞ｐｙ）に設定されている。尚、ダイオードＤに流れる電流量は、アノード、カソードを構成する拡散層５、４に形成するコンタクトホール３の個数で決定される。短冊という形状は、コンタクトホール３の配置個数を決定し易く、列方向に並ぶコンタクトホール３の個数を一定とすると、行方向の個数の増減により電流量を容易に決定できる。

従って、本実施形態では、Ｎ型ウエル２に形成されたコンタクトホール３の個数は、図２１に示した提案例に比べて、少ない。その結果、アノードを構成するＰ型拡散層５の端部のコンタクトホール３からその近傍に位置するＮ型ウエルコンタクト２のコンタクトホール３の個数が少なく、且つその近傍のコンタクトホール３までの距離が長くなるので、その近傍のコンタクトホール３への抵抗値が従来よりも大きな値となって、図１に破線で例示したように、アノードを構成するＰ型拡散層５のコンタクトホール３からその近傍のＮ型ウエルコンタクト２のコンタクトホール３に流れる電流が制限される。よって、ウエルコンタクト２に近いアノードの拡散層５のコンタクトホール３への電流集中が緩和されるので、ダイオードＤの破壊や信頼性低下を有効に防ぐことができる。

尚、本実施形態では、ウエル１をＮ型、アノードを構成する拡散層５を、Ｐ型カソードを構成する拡散層４をＮ型としたが、本発明はこれに限定されず、その他、例えば、ウエル１の導電型がＰ型の場合にはアノードとカソードとが入れ替わり、カソードを構成するＮ型拡散層４が中央に位置し、その左方及び右方にアノードを構成する２つのＰ型拡散層５、５が位置して、電流は左方及び右方のアノードから中央のカソードに向かって流れることになる。

また、本実施形態では、基板Ｂにウエル１を有する場合を説明したが、ウエル１を持たない場合にも本発明を適用できるのは勿論である。この場合には、図３に示すように、基板ＢがＰ型の場合には、カソードを構成するＮ型の拡散層４が中央に位置し、その左方及び右方にアノードを構成する２つのＰ型拡散層５、５が位置することになる。

更に、アノードを構成する拡散層とカソードを構成する拡散層との導電型は種々変更可能であって、何れか一方をＮ型、他方をＰ型とすれば良く、またウエル２の導電型や基板Ｂの導電型に応じて何れか一方の導電型を適宜採用可能である。加えて、アノード及びカソードを構成する拡散層４、５の形状は短冊状に限定されないのは勿論である。これ等のことは、以下の説明でも同様である。

（実施形態１の変形例１）
図４は本実施形態１の変形例１を示す。

本変形例１では、図４に示すように、Ｎ型ウエルコンタクト２のうち、アノードを構成するＰ型拡散層５とカソードを構成する２つのＮ型拡散層４とが対向する方向とは直交する方向に位置する部位、即ち、短辺を構成する部位には、コンタクトホール３を形成しないように構成したものである。

従って、本変形例１では、本実施形態１に比べて、アノードを構成するＰ型拡散層５のコンタクトホール３から、その近傍に位置するＮ型ウエルコンタクト２のコンタクトホール３までの距離がより一層に長くなるので、その近傍のコンタクトホール３への抵抗値が本実施形態１よりもより大きな値となる。よって、ウエルコンタクト２に近いアノードの拡散層５のコンタクトホール３への電流集中がより一層に緩和されるので、ダイオードＤの破壊や信頼性低下を効果的に防ぐことができる。

（実施形態１の変形例２）
図５は本実施形態１の変形例２を示す。

本変形例２では、図５に示すように、ウエルコンタクト２に形成するコンタクトホール３を、カソードを構成する拡散層４の長辺と対向する部分のみに配置したものである。本変形例では、ウエルコンタクト２のコンタクトホール３の配置ピッチは、カソードを構成する拡散層４のコンタクトホール３の配置ピッチと等ピッチに設定されている。従って、ウエルコンタクト２のコンタクトホール３は、カソードを構成する拡散層４のコンタクトホール３と、個数が同数であり且つ対向する位置に配置されている。

本変形例では、図４に示した半導体集積回路と比較すると、四角形状のウエルコンタクト２の四隅にコンタクトホール３が配置されない。従って、アノードを構成する拡散層５からの電流は、図中横方向に流れて、その横方向に位置するカソードの拡散層４に流れ込むので、アノードの拡散層５からウエルコンタクト２に流れる電流が更に制限されて、ウエルコンタクト２に近いアノードの拡散層５のコンタクトホール３への電流集中が緩和され、ダイオード素子の破壊や信頼性低下をより一層有効に防ぐことができる。

尚、以上の説明では、ダイオードＤの拡散層４、５の形状を短冊状としたが、短冊状に限定されず、例えば、図６に示すように、短冊状の拡散層４、５の四隅の角を少し切り取った形状としても良いのは勿論である。

（実施形態１の変形例３）
図７は本実施形態１の変形例３を示す。

前記変形例２では、四角形状のウエルコンタクト２において、複数のコンタクトホール３を、カソードを構成する拡散層４の長辺と対向する部分のみに配置した。従って、図５及び図６から判るように、四角形状のウエルコンタクト２の図中上辺及び下辺にはコンタクトホール３は位置しない。この点から、本変形例３では、図７に示すように、四角形状のウエルコンタクト２においてコンタクトホール３が位置しない上辺及び下辺を削除して、カソードを構成する拡散層４の長辺と対向する左辺及び右辺のみでウエルコンタクト２を構成したものである。本変形例では、変形例２と同様の作用効果を奏する。

（実施形態２）
次に、本発明の実施形態２の半導体集積回路を図８に基づいて説明する。

本実施形態では、図８に示すように、ダイオードＤのアノードを構成するＰ型拡散層５が中央に位置し、カソードを構成する２つのＮ型拡散層４が前記アノードの拡散層５の左方及び右方に位置する構成、及びダイオードＤの周囲を囲むようにウエルコンタクト２が配置される構成は、図１と同様である。

本実施形態では、四角形状のウエルコンタクト２において、アノードの拡散層５とカソードの拡散層４とが対向する方向に位置する部位、即ち、長辺を構成する部位に対し、前記アノードの拡散層５とカソードの拡散層４とが対向する方向とは直交する方向に位置する部位、即ち、短辺を構成する部位では、前記アノード及びカソードの拡散層５、４との離隔ｔＬを長く設定したものである。

尚、四角形状のウエルコンタクト２に形成されるコンタクトホール３の配置ピッチは、アノード及びカソードの拡散層５、４に形成されるコンタクトホール３の配置ピッチと等ピッチに設定されている。

本実施形態では、ウエルコンタクト２の短辺を構成する部位とアノード及びカソードの拡散層５、４との離隔ｔＬが、ウエルコンタクト２の長辺を構成する部位とカソードの拡散層４との離隔ｔＳよりも長く（ｔＬ＞ｔＳ）設定されているので、アノードの拡散層５とウエルコンタクト２の短辺までの抵抗値が大きくなり、アノードの拡散層５からウエルコンタクト２の短辺に流れる電流が制限されて、ウエルコンタクト２に近いアノードの拡散層５の端部のコンタクトホール３への電流集中が緩和され、その結果、ダイオードＤの破壊や信頼性低下を有効に防ぐことができる。

尚、以上の説明では、ダイオードＤは、中央に位置するアノードの拡散層５と、その左方及び右方に位置する２つのカソードの拡散層４とにより構成されるが、本発明はこれに限定されず、種々のダイオードの構成が採用可能である。例えば、図９に示す半導体集積回路では、ダイオードＤは、３つのアノードの拡散層５と４つのカソードの拡散層４とを有し、この４つのカソードの拡散層４の相互間に前記アノードの拡散層５が各々配置された構成を採用しても良い。このことは、以下の説明でも同様である。

（実施形態２の変形例１）
図１０は前記実施形態２の変形例１を示す。

本変形例１では、前記実施形態２と同様に、ウエルコンタクト２の短辺を構成する部位とアノード及びカソードの拡散層５、４との離隔ｔＬを、ウエルコンタクト２の長辺を構成する部位とカソードの拡散層４との離隔ｔＳよりも長く設定した構成に加えて、前記第１の実施形態と同様に、図１０に示すように、ウエルコンタクト２に形成したコンタクトホール３の配置ピッチｐｃを、アノードを構成するＰ型拡散層５のコンタクトホール３の最大ピッチ（縦方向の配置ピッチｐｙ）よりも長いピッチ（ｐｃ＞ｐｙ）に設定したものである。

従って、本変形例１では、実施形態２の作用効果に加えて実施形態１の作用効果をも奏する。

（実施形態２の変形例２）
図１１は本実施形態２の変形例２を示す。

本変形例では、前記実施形態２と同様に、ウエルコンタクト２の短辺を構成する部位とアノード及びカソードの拡散層５、４との離隔ｔＬを、ウエルコンタクト２の長辺を構成する部位とカソードの拡散層４との離隔ｔＳよりも長く設定した構成に加えて、前記第１の実施形態の変形例１と同様に、図１１に示すように、ウエルコンタクト２のうち、短辺を構成する部位（アノードを構成するＰ型拡散層５とカソードを構成する２つのＮ型拡散層４とが対向する方向とは直交する方向に位置する部位）には、コンタクトホール３を形成しないように構成したものである。尚、図１１では、ウエルコンタクト２の長辺に形成したコンタクトホール３の配置ピッチは、アノードを構成するＰ型拡散層５のコンタクトホール３の最大ピッチ（縦方向の配置ピッチ）と同一ピッチに設定されている。

従って、本変形例２では、実施形態２の作用効果に加えて実施形態１の変形例１の作用効果をも奏する。

（実施形態２の変形例３）
図１２は前記実施形態２の変形例３を示す。

本変形例４では、前記実施形態２と同様に、ウエルコンタクト２の短辺を構成する部位とアノード及びカソードの拡散層５、４との離隔ｔＬを、ウエルコンタクト２の長辺を構成する部位とカソードの拡散層４との離隔ｔＳよりも長く設定した構成に加えて、前記第１の実施形態の変形例２と同様に、ウエルコンタクト２に形成するコンタクトホール３を、カソードを構成する拡散層４の長辺と対向する部分のみに配置したものである。

従って、本変形例３では、実施形態２の作用効果に加えて実施形態１の変形例２の作用効果をも奏する。

尚、本変形例では、ウエルコンタクト２は四角形状に構成したが、その短辺にはコンタクトホール３を形成しないので、図７と同様に、ウエルコンタクト２の短辺を削除する構成としても良い。

（実施形態３）
続いて、本発明の実施形態３の半導体集積回路を図１３に基づいて説明する。

本実施形態では、ダイオードＤのアノードを構成するＰ型拡散層５が中央に位置し、カソードを構成する２つのＮ型拡散層４が前記アノードの拡散層５の左方及び右方に位置する構成、及びダイオードＤの周囲を囲むようにウエルコンタクト２が配置される構成は、図１と同様である。

本実施形態では、四角形状のウエルコンタクト２が、カソードを構成する２つのＮ型拡散層４と別体ではなく拡散層を共有している構成が採用される。この構成の下では、ダイオードＤのカソードを構成する２つのＮ型拡散層４と電位とウエルコンタクト２の電位とは同一電位に設定される。

また、本実施形態では、前記第２の実施形態のように、ウエルコンタクト２の短辺を構成する部位とアノード及びカソードの拡散層５、４との離隔ｔＬが、図８に示した第２の実施形態の半導体集積回路と同様に長く設定されている構成が採用される。

従って、本実施形態では、前記第２の実施形態の作用効果に加えて、図８との比較から判るように、ウエルコンタクト２の長辺と２つのカソードの拡散層４、４との間に位置する空間を削減できるので、保護素子の面積の削減効果がある。

（実施形態３の変形例１）
図１４は前記実施形態３の変形例１を示す。

本変形例１では、前記図１３の第３の実施形態と同様に、ウエルコンタクト２の長辺がカソードを構成する２つのＮ型拡散層４と拡散層を共有している構成、及びウエルコンタクト２の短辺とアノード及びカソードの拡散層５、４との離隔ｔＬが長く設定される構成に加えて、図１４に示すように、前記図１の第１の実施形態と同様に、ウエルコンタクト２に形成したコンタクトホール３の配置ピッチｐｃを、アノードを構成するＰ型拡散層５のコンタクトホール３の最大ピッチ（縦方向の配置ピッチｐｙ）よりも長いピッチ（ｐｃ＞ｐｙ）に設定したものである。

従って、本変形例では、前記第３の実施形態の作用効果に加えて、前記第１の実施形態の作用効果をも奏する。

（実施形態３の変形例２）
図１５は前記実施形態３の変形例２を示す。

本変形例２と前記変形例１と異なる点は次の点である。即ち、前記変形例１では、ウエルコンタクト２に形成するコンタクトホール３の配置ピッチｐｃを長く設定したが、本変形例２では、図１５に示すように、ウエルコンタクト２に形成するコンタクトホール３の配置ピッチは、カソードを構成する拡散層４のコンタクトホール３の長辺方向の配置ピッチと同ピッチであるが、前記第１の実施形態の図１１の変形例１と同様に、ウエルコンタクト２の短辺の部位にコンタクトホール３を形成しないように構成したものである。

従って、本変形例では、前記第３の実施形態の作用効果に加えて、前記第１の実施形態の変形例１の作用効果をも奏する。

（実施形態３の変形例３）
図１６は前記実施形態３の変形例３を示す。

本変形例３では、図１５の変形例２と比較して、更に、ウエルコンタクト２の長辺のうち、カソードを構成する拡散層４と対向しない部位にはコンタクトホール３を形成せず、カソードを構成する拡散層４と対向する部位のみにコンタクトホール３を形成した構成を採用する。その他の構成は、図１５の構成と同様である。

従って、本変形例では、前記第３の実施形態の作用効果に加えて、前記第１の実施形態の変形例２の作用効果をも奏する。

（実施形態３の変形例４）
図１７は前記実施形態３の変形例４を示す。

本変形例４では、図１６の変形例２と比較して、更に、ウエルコンタクト２の長辺にもコンタクトホール３を形成しない構成を採用する。その結果、アノードを構成する拡散層５のコンタクトホール３の個数と、２つのカソードを構成する拡散層４、４のコンタクトホール３の合計個数とは、同一個数となる。その他の構成は、図１６の構成と同様である。

従って、本変形例では、前記変形例３の作用効果に加えて、アノード及びカソードを構成する拡散層５、４相互間でコンタクトホール３の個数が同一個数であるので、アノード、カソード相互間で電流密度が等しくなって、ダイオードＤの信頼性の向上を図ることができる。

（実施形態４）
次に、本発明の実施形態４の半導体集積回路を図１８に基づいて説明する。

本実施形態では、図１８に示すように、ダイオードＤのアノードを構成するＰ型拡散層５が中央に位置し、カソードを構成する２つのＮ型拡散層４が前記アノードの拡散層５の左方及び右方に位置する。ダイオードＤの周囲を囲むように配置される四角形状のウエルコンタクトは、本実施形態では備えず、カソードを構成する２つのＮ型拡散層４がウエルコンタクトを代用する。

従って、本実施形態では、専用のウエルコンタクトを配置しないので、アノードを構成する拡散層５からの電流は、その全てが確実にカソードを構成する拡散層４に流入して、提案例のようにアノードの拡散層５からウエルコンタクトに流れる電流がなくなるので、アノードの拡散層５のコンタクトホール３への電流集中が確実に緩和されて、ダイオードＤの破壊や信頼性低下を防ぐことができる。更に、本実施形態では、専用のウエルコンタクトがない分、半導体集積回路の面積を有効に削減できる。

（実施形態４の変形例１）
図１９は前記実施形態４の変形例１を示す。

本変形例１では、図１９に示すように、専用のウエルコンタクトを配置せず、カソードを構成する２つの拡散層４でウエルコンタクトを代用する構成が採用されると共に、アノードを構成する拡散層５のコンタクトホール３の個数と、２つのカソードを構成する拡散層４、４のコンタクトホール３の合計個数とを、同一個数に設定している。

従って、本変形例では、前記実施形態４の作用効果に加えて、アノードから流れる電流量とカソードに流れ込む電流量が等しくなって、アノードを構成する拡散層５のコンタクトホール３への電流集中がなくなるので、ダイオードＤの破壊や信頼性低下を防ぐことができる。

以上説明したように、本発明は、ダイオード素子の信頼性向上、並びに、保護素子としても能力を十分に発揮できる半導体集積回路として有用である。

本発明の実施形態１に係る半導体集積回路のレイアウト構成を示す図である。同半導体集積回路の断面を示す図である。同半導体集積回路の他の例の断面を示す図である。同実施形態１の変形例１に係る半導体集積回路のレイアウト構成を示す図である。同実施形態１の変形例２に係る半導体集積回路のレイアウト構成を示す図である。同半導体集積回路のレイアウト構成の変形例を示す図である。同実施形態１の変形例３に係る半導体集積回路のレイアウト構成を示す図である。本発明の実施形態２に係る半導体集積回路のレイアウト構成を示す図である。同半導体集積回路のレイアウト構成の変形例を示す図である。同半導体集積回路の変形例１に係る半導体集積回路のレイアウト構成を示す図である。同半導体集積回路の変形例２に係る半導体集積回路のレイアウト構成を示す図である。同半導体集積回路の変形例３に係る半導体集積回路のレイアウト構成を示す図である。本発明の実施形態３に係る半導体集積回路のレイアウト構成を示す図である。同半導体集積回路の変形例１に係る半導体集積回路のレイアウト構成を示す図である。同半導体集積回路の変形例２に係る半導体集積回路のレイアウト構成を示す図である。同半導体集積回路の変形例３に係る半導体集積回路のレイアウト構成を示す図である。同半導体集積回路の変形例４に係る半導体集積回路のレイアウト構成を示す図である。本発明の実施形態４に係る半導体集積回路のレイアウト構成を示す図である。同半導体集積回路の変形例１に係るレイアウト構成を示す図である。本半導体集積回路の適用箇所を示す図である。半導体集積回路の提案例を示す図である。図２１の提案例の半導体集積回路のレイアウト構成における電流の流れを示す概略図である。本発明の半導体集積回路のレイアウト構成における電流の流れを示す概略図である。

符号の説明

１Ｎ型ウエル
２Ｎ型ウエルコンタクト
３コンタクトホール
４アノードを構成するＰ型拡散層（第１極性型拡散層）
５カソードを構成するＮ型拡散層（第２極性型拡散層）
Ｄ、Ｄ１、Ｄ２ダイオード

Claims

ダイオードのアノードを構成する第１極性型拡散層、及び前記第１極性型拡散層に隣接して配置され且つカソードを構成する第２極性型拡散層を備えたダイオードと、
前記ダイオードの周囲に配置された第２極性型の基板又はウエルコンタクトとを備えており、
前記ダイオードの第１極性型拡散層及び第２極性型拡散層並びに前記基板又はウエルコンタクトには、各々、外部と電気的接続をするための複数のコンタクトホールが形成され、
前記第２極性型の基板又はウエルコンタクトの複数のコンタクトホールの配置ピッチは、前記ダイオードのアノードを構成する第１極性型拡散層の複数のコンタクトホールの配置ピッチよりも大きく設定されている
ことを特徴とする半導体集積回路。
ダイオードのアノードを構成する第１極性型拡散層、及び前記第１極性型拡散層に対向して配置され且つカソードを構成する第２極性型拡散層を備えたダイオードと、
前記ダイオードの四方を囲むように配置された第２極性型の基板又はウエルコンタクトとを備えており、
前記ダイオードの第１極性型拡散層及び第２極性型拡散層には、各々、外部と電気的接続をするための複数のコンタクトホールが形成され、
前記基板又はウエルコンタクトには、前記ダイオードの第１極性型拡散層と第２極性型拡散層とが対向する方向とは直交する方向に位置する部位を除いて、複数のコンタクトホールが形成されている
ことを特徴とする半導体集積回路。
前記請求項２に記載の半導体集積回路において、
前記基板又はウエルコンタクトに形成された複数のコンタクトホールは、
前記基板又はウエルコンタクトのうち、前記ダイオードの第１極性型拡散層と第２極性型拡散層とが対向する方向に位置する部位のみに位置している
ことを特徴とする半導体集積回路。
ダイオードのアノードを構成する第１極性型拡散層、及び前記第１極性型拡散層に対向して配置され且つカソードを構成する第２極性型拡散層を備えたダイオードと、
前記ダイオードの第１極性型拡散層と第２極性型拡散層とが対向する方向のみに位置する第２極性型の基板又はウエルコンタクトとを備えており、
前記ダイオードの第１極性型拡散層及び第２極性型拡散層並びに前記基板又はウエルコンタクトには、各々、外部と電気的接続をするための複数のコンタクトホールが形成されている
ことを特徴とする半導体集積回路。
ダイオードのアノードを構成する第１極性型拡散層、及び前記第１極性型拡散層に対向して配置され且つカソードを構成する第２極性型拡散層を備えたダイオードと、
前記ダイオードの四方を囲むように配置された第２極性型の基板又はウエルコンタクトとを備えており、
前記ダイオードの第１極性型拡散層及び第２極性型拡散層及び前記基板又はウエルコンタクトには、各々、外部と電気的接続をするための複数のコンタクトホールが形成され、
前記基板又はウエルコンタクトのうち、前記ダイオードの第１極性型拡散層と第２極性型拡散層とが対向する方向とは直交する方向に位置する部位は、
前記対向方向に位置する部位に比べて、前記ダイオードの第１極性型拡散層又は第２極性型拡散層との離隔が長い
ことを特徴とする半導体集積回路。
前記請求項５記載の半導体集積回路において、
前記第２極性型の基板又はウエルコンタクトの複数のコンタクトホールの配置ピッチは、前記ダイオードのアノードを構成する第１極性型拡散層の複数のコンタクトホールの配置ピッチよりも大きく設定されている
ことを特徴とする半導体集積回路。
前記請求項５記載の半導体集積回路において、
前記基板又はウエルコンタクトに形成された複数のコンタクトホールは、
前記ダイオードの第１極性型拡散層と第２極性型拡散層とが対向する方向とは直交する方向に位置する部位を除いた部位のみに位置している
ことを特徴とする半導体集積回路。
前記請求項５記載の半導体集積回路において、
前記基板又はウエルコンタクトに形成された複数のコンタクトホールは、
前記基板又はウエルコンタクトのうち、前記ダイオードの第１極性型拡散層と第２極性型拡散層とが対向する方向に位置する部位のみに位置している
ことを特徴とする半導体集積回路。
前記請求項１、２、４及び５の何れか１項に記載の半導体集積回路において、
前記ダイオードのアノードを構成する第１極性型拡散層と、前記ダイオードのカソードを構成する第２極性型拡散層とは、短冊状である
ことを特徴とする半導体集積回路。
前記請求項９記載の半導体集積回路において、
前記ダイオードのカソードを構成する第２極性型拡散層は、
前記ダイオードのアノードを構成する第１極性型拡散層の左方及び右方の両側に位置する
ことを特徴とする半導体集積回路。
相互に別電源で動作するデジタル回路及びアナログ回路が混載されたシステムＬＳＩであって、
前記請求項１、２、４及び５の何れか１項に記載の半導体集積回路を２つ用いて構成されると共に、前記デジタル回路とアナログ回路との間に配置され、前記デジタル回路からアナログ回路への静電気放電及び前記アナログ回路からデジタル回路への静電気放電を許容する１組の保護素子を備えた
ことを特徴とするシステムＬＳＩ。