CN102184919A - 半导体集成电路 - Google Patents

Abstract

本发明公开了一种半导体集成电路，包括：包括构成二极管的阳极的第一极性型扩散层和与所述第一极性型扩散层相向布置且构成阴极的第二极性型扩散层的二极管、所布置的将所述二极管的四方包围起来的第二极性型衬底或者阱接触，在所述二极管的第一极性型扩散层、第二极性型扩散层上，分别形成有用以与外部进行电连接的多个接触孔，在所述衬底或者阱接触中除了位于与所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向垂直的方向上的部位，形成有多个接触孔。因此，在包括二极管元件的半导体集成电路中，抑制了电流在阳极端部的阱接触的集中，谋求了二极管元件的可靠性提高。

Description

半导体集成电路

本申请是申请号为200710091778.8(申请日：2007.4.11；发明名称：半导体集成电路及备有该半导体集成电路的系统LSI)的分案申请。

技术领域

本发明涉及包括二极管的半导体集成电路及系统LSI的改良。

背景技术

近年来，伴随着系统LSI的高功能化，多个数字电路块、多个模拟电路块就混合着安装在一个芯片内了。此时的问题是，数字电路块的噪音会传播到模拟电路块中。因此，在系统LSI中，将数字电路块和模拟电路块的电源分开了。但是，如图20所示，为了保护它们免受由于静电放电(ESD：Electro Static Discharge)造成的损伤，在数字电路块的电源和模拟电路块的电源之间插入了1组将二极管D1、D2布置成逆向而构成的保护元件。通过插入这些二极管元件D1、D2，便既能使电源噪音的传播得到缓和，又能确保抗来自ESD的浪涌的特性。

如专利文献1所记载的那样，上述为了使噪音传播等得以缓和而布置的所述二极管元件D1、D2的具体结构，是使用了MOS晶体管。

《专利文献1》特许第2598147号公报

发明内容

-发明要解决的问题-

然而，从小面积化的角度来看，所述二极管元件D1、D2的最理想的具体结构，是使用没有栅极的二极管元件构成，来代替象现有技术那样使用MOS晶体管构成。

例如所提出的图21所示的结构就是这样的二极管元件的结构。该图中所示的二极管元件D是这样的，在阱1上形成有构成阳极的扩散层5、布置在扩散层5的左侧和右侧且构成阴极的扩散层4、4。这些扩散层4、5都形成为细长矩形的图案。在构成所述阳极和阴极的扩散层4、5的周围设置有阱接触2。阱接触2将构成这些阳极、阴极的扩散层4、5包围起来，目的是：使在这些阳极、阴极产生的噪音不传播到外部。构成所述阳极和阴极的扩散层4、5以及阱接触2中，形成并紧密地排列有用以与外部连接的多个接触孔3。

在这样的二极管元件D中，在施加浪涌电压之际，如图22中的实线所示，让电流从构成阳极的扩散层5流到构成阴极的扩散层4中，便能进行放电来吸收浪涌电压。

然而，已知：在所述结构中有以下缺陷。也就是说，在如图21所示的二极管元件D中，因为在周围布置有阱接触2，所以电流不仅从构成阳极的扩散层5流到构成阴极的扩散层4中，电流还会从构成阳极的扩散层5流到附近部位的阱接触2中，如图22中的虚线所示。这里能够预测到的就是，电流集中到阱接触2附近的阳极即扩散层5的接触孔3中，该接触孔3遭到破坏。

这里，能够想到的可采用的结构是有的，例如：将构成阳极的扩散层5的四个角切掉一些，且让扩散层5上的接触孔3离开四个角，这样来对角部的电场集中进行缓和。但在这种想法下，因为接触孔的数量变少，所以流到二极管元件的电流量会受接触孔的数量限制，而不能充分地发挥出作为保护元件的能力。这一情况在接触孔径很小的微细工艺中就是问题了。

本发明正是为解决上述问题而开发出来的，其目的在于：提供一种能够边防止二极管元件遭破坏、可靠性下降，边充分地发挥出作为保护元件的能力的半导体集成电路。

-用以解决问题的技术方案-

为达成所述目的，在本发明中，如图23所示，使构成二极管元件的阳极的扩散层与位于该扩散层附近的衬底或者阱接触之间的电阻值增大，做到难以使电流流向衬底或者阱接触。

具体而言，第一方面的发明的半导体集成电路是这样的，包括：包括构成二极管的阳极的第一极性型扩散层和与所述第一极性型扩散层相邻着布置且构成阴极的第二极性型扩散层的二极管、布置在所述二极管周围的第二极性型衬底或者阱接触，所述二极管的第一极性型扩散层、第二极性型扩散层、所述衬底或者阱接触上，分别形成有用以与外部进行电连接的多个接触孔。所述第二极性型的衬底或者阱接触的多个接触孔的布置间距，被设定得比构成所述二极管的阳极的第一极性型扩散层的多个接触孔的布置间距大。

第二方面所述的本发明的半导体集成电路是这样的，包括：包括构成二极管的阳极的第一极性型扩散层和与所述第一极性型扩散层相向布置且构成阴极的第二极性型扩散层的二极管、所布置的将所述二极管的四方包围起来的第二极性型衬底或者阱接触，在所述二极管的第一极性型扩散层、第二极性型扩散层上，分别形成有用以与外部进行电连接的多个接触孔。在所述衬底或者阱接触中除了位于与所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向垂直的方向上的部位上，形成有多个接触孔。

第三方面所述的本发明是这样的，在所述第二方面所述的半导体集成电路中，形成在所述衬底或者阱接触上的多个接触孔所在的部位，仅仅是位于所述衬底或者阱接触中所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向上的部位。

第四方面所述的本发明的半导体集成电路是这样的，包括：包括构成二极管的阳极的第一极性型扩散层和与所述第一极性型扩散层相向布置且构成阴极的第二极性型扩散层的二极管。又包括：仅位于所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向上的第二极性型衬底或者阱接触，所述二极管的第一极性型扩散层、第二极性型扩散层、所述衬底或者阱接触上，分别形成有用以与外部进行电连接的多个接触孔。

第五方面所述的本发明的半导体集成电路是这样的，一种半导体集成电路，包括：包括构成二极管的阳极的第一极性型扩散层和与所述第一极性型扩散层相向布置且构成阴极的第二极性型扩散层的二极管、所布置的将所述二极管的四方包围起来的第二极性型衬底或者阱接触，在所述二极管的第一极性型扩散层、第二极性型扩散层、所述衬底或者阱接触上，分别形成有用以与外部进行电连接的多个接触孔。所述衬底或者阱接触中位于与所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向垂直的方向上的部位，与位于所述相向方向上的部位相比，与所述二极管的第一极性型扩散层或者第二极性型扩散层的间隔距离较长。

第六方面所述的本发明是这样的，在所述第五方面所述的半导体集成电路中，所述第二极性型的衬底或者阱接触的多个接触孔的布置间距，被设定得比构成所述二极管的阳极的第一极性型扩散层的多个接触孔的布置间距大。

第七方面所述的本发明是这样的，在所述第五方面所述的半导体集成电路中，形成在所述衬底或者阱接触上的多个接触孔所在的部位，仅是除了与所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向垂直的方向上的部位以外的部位。

第八方面所述的本发明是这样的，在所述第五方面所述的半导体集成电路中，形成在所述衬底或者阱接触上的多个接触孔所在的部位，仅仅是所述衬底或者阱接触中位于所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向上的部位。

第九方面所述的本发明的半导体集成电路是这样的，包括：包括构成二极管的阳极的第一极性型扩散层和与所述第一极性型扩散层相向布置且构成阴极的第二极性型扩散层的二极管、与构成所述二极管的阴极的第二极性型扩散层共有扩散层且以将所述二极管的四方都包围起来的方式布置着的第二极性型衬底或者阱接触，所述二极管的第一极性型扩散层、第二极性型扩散层、所述衬底或者所述阱接触上，分别形成有用以与外部进行电连接的多个接触孔。所述衬底或者阱接触中位于与所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向垂直的方向上的部位，与位于所述相向方向上的部位相比，与所述二极管的第一极性型扩散层或者第二极性型扩散层的间隔距离较长。

第十方面所述的本发明是这样的，在所述第九方面所述的半导体集成电路中，所述第二极性型的衬底或者阱接触上的多个接触孔的布置间距，被设定得比构成所述二极管的阳极的第一极性型扩散层上的多个接触孔的布置间距大。

第十一方面所述的本发明是这样的，在所述第九方面所述的半导体集成电路中，形成在所述衬底或者阱接触上的多个接触孔所在的部位，仅是除了与所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向垂直的方向上的部位以外的部位。

第十二方面所述的本发明是这样的，在所述第九方面所述的半导体集成电路中，形成在所述衬底或者阱接触上的多个接触孔所在的部位，仅是位于所述衬底或者阱接触中所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向上的部位。

第十三方面所述的本发明是这样的，在所述第九方面所述的半导体集成电路中，形成在构成所述二极管的阳极的第一极性型扩散层的多个接触孔的个数、与形成在构成共有所述衬底或者阱接触的所述二极管的阴极的第二极性型扩散层上的多个接触孔的个数，被设定为相等。

第十四方面所述的本发明的半导体集成电路是这样的，包括：包括构成二极管的阳极的第一极性型扩散层和与所述第一极性型扩散层相邻着布置且构成阴极的第二极性型扩散层的二极管、所述第二极性型衬底或者阱接触。构成所述二极管的阴极的第二极性型扩散层，也作为所述第二极性型衬底或者阱接触用。

第十五方面所述的本发明是这样的，在所述第十四方面所述的半导体集成电路中，在所述二极管的第一极性型扩散层、作为所述衬底或者阱接触用的所述二极管的第二极性型扩散层上，分别形成有用以与外部进行电连接的多个接触孔。形成在所述二极管的第一极性型扩散层上的多个接触孔的个数、与形成在作为所述衬底或者阱接触用的所述二极管的第二极性型扩散层上的多个接触孔的个数，被设定为相等。

第十六方面所述的本发明是这样的，在所述第一、二、四、五、九以及十四方面中任一方面所述的半导体集成电路中，构成所述二极管的阳极的第一极性型扩散层和构成所述二极管的阴极的第二极性型扩散层是细长的矩形。

第十七方面所述的本发明是这样的，在所述第十六方面所述的半导体集成电路中，构成所述二极管的阴极的第二极性型扩散层，位于构成所述二极管的阳极的第一极性型扩散层的左侧和右侧这两侧。

第十八方面所述的本发明的系统LSI是这样的，该系统LSI中混合着装载有在相互不同的电源下工作的数字电路和模拟电路。用两个在权利要求1、2、4、5、9以及14中之任一权利要求所述的半导体集成电路构成，并且包括布置在所述数字电路和模拟电路之间且允许从所述数字电路朝着模拟电路的静电放电和从所述模拟电路朝着所述数字电路的静电放电的1组保护元件。

如上所述，在第一到第十八方面所述的发明的半导体集成电路和系统LSI中，因为使构成二极管元件的阳极的扩散层与衬底或者阱接触之间的电阻值增大，所以从构成该二极管元件的阳极的扩散层流到衬底或者阱接触的电流减少，从而缓和了电流集中到形成在阳极的接触孔中。结果是，有效地抑制了二极管遭到破坏、可靠性下降。而且，因为构成阳极的扩散层的四个角也无需被切掉一些等，也就无需使形成在阳极的扩散层的接触孔的个数减少，从而能够充分地发挥出作为保护元件的能力。

特别是，在第一、第二及第四方面所述的发明中，因为无需使用形成在衬底或者阱接触上的接触孔的个数增加得超出需要，所以制造容易。

在第五方面所述的发明中，在二极管中，来自构成阳极的扩散层的电流朝着与该扩散层相向的阴极扩散层流动，同时还流入与该相向方向垂直的方向上的衬底或者阱接触部位，但因为将到该衬底或者阱接触的垂直方向部位的间隔距离设定得长了，所以电流很难流入该衬底或者阱接触的垂直方向部位。这里，因为衬底或者阱接触中阳极和阴极这两个扩散层相向的方向的部位到该相向方向的扩散层的相向方向的间隔距离短了，所以与将该相向方向间隔距离设定得与所述垂直方向间隔距离一样长的情况相比，半导体集成电路的面积变小了，也就小型化了。

在第九方面所述的发明中，因为构成二极管的阴极的扩散层与衬底或者阱接触共有扩散层，所以能够使不共有时形成在阴极扩散层与衬底或者阱接触之间的空间减少，所减少的这一个部分空间，就使半导体集成电路的面积减小了，半导体集成电路也就被小型化了。

在第十四方面所述的发明中，因为构成二极管的阴极的扩散层还作为衬底或者阱接触使用，所以就不用衬底或者阱接触了，这样就使半导体集成电路的面积减小了，半导体集成电路也就被小型化了。

-发明的效果-

如上所述，根据第一到第十八方面的发明的半导体集成电路及系统LSI，因为使构成二极管元件的阳极的扩散层与衬底或者阱接触之间的电阻值增大，从而使从构成该二极管元件的阳极的扩散层流到衬底或者阱接触的电流减少了，所以能够边充分地发挥作为保护元件的能力，边有效地缓和电流集中在形成于阳极的扩散层的接触孔从而有效地防止二极管元件遭到破坏、可靠性下降。

附图的简单说明

图1是显示本发明的第一个实施例所涉及的半导体集成电路的平面布置结构的图。

图2是显示该半导体集成电路的剖面的图。

图3是显示该半导体集成电路的另一个剖面的图。

图4是显示该第一个实施例的第一个变形例所涉及的半导体集成电路的平面布置结构的图。

图5是显示该第一个实施例的第二个变形例所涉及的半导体集成电路的平面布置结构的图。

图6是显示该半导体集成电路的平面布置结构的变形例的图。

图7是显示该第一个实施例的第三个变形例所涉及的半导体集成电路的平面布置结构的图。

图8是显示本发明的第二个实施例所涉及的半导体集成电路的平面布置结构的图。

图9是显示该半导体集成电路的平面布置结构的变形例的图。

图10是显示该半导体集成电路的第一个变形例所涉及的半导体集成电路的平面布置结构的图。

图11是显示该半导体集成电路的第二个变形例所涉及的半导体集成电路的平面布置结构的图。

图12是显示该半导体集成电路的第三个变形例所涉及的半导体集成电路的平面布置结构的图。

图13是显示本发明的第三个实施例所涉及的半导体集成电路的平面布置结构的图。

图14是显示该半导体集成电路的第一个变形例所涉及的半导体集成电路的平面布置结构的图。

图15是显示该半导体集成电路的第二个变形例所涉及的半导体集成电路的平面布置结构的图。

图16是显示该半导体集成电路的第三个变形例所涉及的半导体集成电路的平面布置结构的图。

图17是显示该半导体集成电路的第四个变形例所涉及的半导体集成电路的平面布置结构的图。

图18是显示本发明的第四个实施例所涉及的半导体集成电路的平面布置结构的图。

图19是显示该半导体集成电路的第一个变形例所涉及的平面布置结构的图。

图20是显示半导体集成电路的适用场所的图。

图21是显示半导体集成电路的提案例的图。

图22是显示图21的提案例的半导体集成电路的平面布置结构中电流的流动情况的概略图。

图23是显示本发明的半导体集成电路的平面布置结构中电流的流动情况的概略图。

具体实施方式

下面，参考附图说明本发明的实施例。

(第一个实施例)

下面，根据图1对本发明的第一个实施例所涉及的半导体集成电路进行说明。补充说明一下，因为是保护元件的该第一个实施例的半导体集成电路的适用场所已经在图21中进行说明了，故省略对它的详细说明。

图1和图2示出了该实施例的半导体集成电路。在该图中，B是第一极性型的P型衬底(仅显示于图2)，1是形成在所述P型衬底B上的第二极性型的N型阱。所述N型阱1中形成有构成阳极的P型扩散层(第一极性型扩散层)5，同时在该P型扩散层5的图中左方及右方相邻地布置有构成阴极的两个N型扩散层(第二极性型扩散层)4、4，由这些扩散层4、5形成二极管D。在该图中，构成所述阳极的P型扩散层5和构成阴极的两个N型扩散层4、4分别形成为细长的矩形。

所述N型阱1中布置有将所述二极管D的四方包围起来的中空四角形状的N型(第二极性型)的阱接触2。设置该阱接触2的目的在于，防止在阳极、阴极产生的噪音漏到外部，同时防止锁定。

在所述二极管D的各个扩散层4、5及所述阱接触2，各个扩散层的整个区域中，布置有多个与外部进行连接的接触孔3，从该接触孔3经由图2所示的信号布线10与电源、其它的半导体元件等进行连接。这里，在构成阳极的P型扩散层5中，接触孔3的布置间距被设定为图中横向上的px和纵向上的py(py＞px)。另一方面，在N型阱接触2上接触孔3的布置间距被设定为设定间距pc。该设定间距pc，被设定为构成所述阳极的P型扩散层5的接触孔3的最大间距，也就是说，比纵向的布置间距py还要长的间距(pc＞py)。补充说明一下，二极管D中所流动的电流量由形成在构成阳极、阴极的扩散层5、4的接触孔3的个数决定。采用细长的矩形形状，便容易决定接触孔3的布置个数，若设排列在列方向上的接触孔3的个数一定，则通过增、减行方向上的个数便很容易决定电流量。

因此，在该实施例中，形成在N型阱接触2中的接触孔3的个数比图21所示的提案例中少。结果是，因为设置在构成阳极的P型扩散层5的端部附近的N型阱接触2的接触孔3的个数少了。而且从构成阳极的P型扩散层5的端部的接触孔3到该扩散层5附近的N型阱接触2的接触孔3的距离变长，所以对附近的接触孔3的电阻值比现有的值大，如图1中的虚线所示，从构成阳极的P型扩散层5的接触孔3流入附近的N型阱接触2的接触孔3的电流受到限制。结果是，因为缓和了电流在阱接触2附近的阳极扩散层5的接触孔3的集中，所以能够有效地防止二极管D遭到破坏、可靠性下降。

补充说明一下，在该实施例中，使阱1为N型、构成阳极的扩散层5为P型、构成阴极的扩散层4为N型，但本发明并不限于此。也可以是这样的，例如在使阱1的导电型为P型的情况下，将阳极和阴极调换一下，构成阴极的N型扩散层4位于中央，构成阳极的两个P型扩散层5、5位于它的左方及右方，电流便是从左方及右方的阳极流向中央的阴极。

在该实施例中，说明的是在衬底B上有阱1的情况，本发明对没有阱1的情况也适用，这是当然的事情。在该情况下，如图3所示，当衬底B是P型的时候，构成阴极的N型扩散层4位于中央，构成阳极的两个P型扩散层5、5位于它的左方和右方。

而且，构成阳极的扩散层和构成阴极的扩散层的导电型也是可以做各种各样的改变，可以使其中之一方为N型，另一方为P型，还可以根据阱2的导电型、衬底b的导电型适当地采用任一个导电型。不仅如此，构成阳极和阴极的扩散层4、5的形状也并不限于细长的矩形，也是当然的事情。上述说明在下述各个变形例中也是一样的，在以下变形例中省略说明。

(第一个实施例的第一个变形例)

图4示出了第一个实施例的第一个变形例。

如图4所示，第一个变形例中采用的是这样的结构，在N型阱接触2中位于与构成阳极的P型扩散层5和构成阴极的两个N型扩散层4相向的方向垂直的方向上的部位，亦即构成短边的部位，没有形成接触孔3。

因此，与第一个实施例相比，在该第一个变形例中，因为从构成阳极的P型扩散层5的接触孔3，到位于附近的N型阱接触2的接触孔3的距离进一步变长了，所以对附近的接触孔3的电阻值比该第一个实施例大。于是，进一步缓和了电流在靠近阱接触2的阳极扩散层5的接触孔3中的集中，从而能够有效地防止二极管D遭到破坏，可靠性下降。

(第一个实施例的第二个变形例)

图5示出了第一个实施例的第二个变形例。

如图5所示，在该第二个变形例中，仅在与构成阴极的扩散层4的长边相向的部分布置有形成在阱接触2的接触孔3。在该变形例中，N型阱接触2中的接触孔3的布置间距，被设定得与构成阴极的扩散层4的接触孔3的布置间距相等。因此，阱接触2中的接触孔3，个数与构成阴极的扩散层4的接触孔3个数相等、位置相向。

若与图4的半导体集成电路相比，则在该变形例中，在四角形状的阱接触2的四个角上没有布置接触孔3。因此，来自构成阳极的扩散层5的电流，在图中横向流动，流入位于横向上的阴极的扩散层4，所以进一步限制了从阳极扩散层5流入阱接触2的电流，能够缓和电流在靠近阱接触2的阳极扩散层5的接触孔3的集中，从而能够进一步有效地防止二极管D遭到破坏、可靠性下降。

补充说明一下，在上述说明中，二极管D的扩散层4、5的形状是细长的矩形，但是并不限于该细长的矩形。如图6所示，将细长的矩形形状的扩散层4、5的四个角切掉一些后的形状，也当然是可以的了。

(第一个实施例的第三个变形例)

图7示出了第一个实施例的第三个变形例。

在所述第二个变形例中，在四角形状的阱接触2中，将多个接触孔3仅布置在与构成阴极的扩散层4的长边相向的部分。因此，从图5和图6可以得知，四角形状的阱接触2在图中的上边及下边没有接触孔3。从这一点可知，在该第三个变形例中，如图7所示，四角形状的阱接触2中删除了没有接触孔3的上边和下边，仅在与构成阴极的扩散层4的长边相向的左边和右边构成阱接触2。在该变形例中，能够收到与第二个变形例一样的作用效果。

(第二个实施例)

下面，根据图8，对本发明的第二个实施例的半导体集成电路进行说明。

如图8所示，该实施例中的结构是这样的，构成二极管D的阳极的P型扩散层5位于中央、构成阴极的两个N型扩散层4位于所述阳极的扩散层5的左方和右方，而且，布置有将二极管D的周围包围起来的阱接触2的结构，与图1一样。

在该实施例中，从四角形状的阱接触2与阳极扩散层5和阴极扩散层4的间隔距离来看，和位于与阳极扩散层5和阴极扩散层4相向的方向垂直的方向上的部位亦即构成短边的部位的间隔距离tL，比和位于阳极扩散层5和阴极扩散层4相向的方向上的部位即构成长边的部位的间隔距离tS长。

补充说明一下，形成在四角形状的N型阱接触2的接触孔3的布置间距，被设定得与形成在阳极及阴极的扩散层5、4的接触孔3的布置间距相等。

在该实施例中，因为将构成阱接触2的短边的部位与阳极及阴极的扩散层5、4的间隔距离tL设定得比构成阱接触2的长边的部位与阴极扩散层4的间隔距离tS长(tL＞tS)，所以到阳极的扩散层5和阱接触2的短边的电阻值变大，限制了从阳极扩散层5流到阱接触2的短边的电流，缓和了电流在靠近阱接触2的阳极扩散层5的端部的接触孔3的集中，结果是，能够有效地防止二极管D遭到破坏、可靠性下降。

补充说明一下，在以上说明中，二极管D由位于中央的阳极扩散层5和位于它的左方和右方的两个阴极扩散层4构成。但本发明并不限于此，还可以采用各种各样的二极管结构。例如，在如图9所示的半导体集成电路中，二极管D具有三个阳极扩散层5和四个阴极扩散层4，该四个阴极的扩散层4之间分别布置上所述阳极扩散层5。上述说明在下述各个变形例中也是一样的，在以下变形例中省略说明。

(第二个实施例的第一个变形例)

图10示出了所述第二个实施例的第一个变形例。

第一个变形例中的构成是这样的，与所述第二个实施例一样，将构成阱接触2的短边的部位与阳极和阴极扩散层5、4的间隔距离tL，设定得比构成阱接触2的长边的部位与阴极扩散层4的间隔距离tS长，而且，和所述第一个实施例一样，如图10所示，将形成在阱接触2的接触孔3的布置间距pc设定得比构成阳极的P型扩散层5的接触孔3的最大间距(纵向布置间距py)长(pc＞py)。

因此，在该第一个变形例中，不仅能发挥出第二个实施例的作用效果，还能发挥出第一个实施例的作用效果。

(第二个实施例的第二个变形例)

图11示出了第二个实施例的第二个变形例。

该变形例的结构是这样的，与所述第二个实施例一样，将构成阱接触2的短边的部位与阳极和阴极扩散层5、4的间隔距离tL，设定得比构成阱接触2的长边的部位与阴极扩散层4的间隔距离tS长，而且，与所述第一个实施例的第一个变形例一样，如图11所示，在阱接触2中构成短边的部位(与构成阳极的P型扩散层5和构成阴极的两个N型扩散层4相向的方向垂直的方向上的部位)没有形成接触孔3。

补充说明一下，在图11中，形成在阱接触2的长边的接触孔3的布置间距被设定得与构成阳极的P型扩散层5的接触孔3的最大间距(纵向上的布置间距)相等。

因此，在该第二个变形例中，不仅能发挥出第二个实施例的作用效果，还能发挥出第一个实施例的第一个变形例的作用效果。

(第二个实施例的第三个变形例)

图12示出了所述第二个实施例的第三个变形例。

该第三个变形例的结构是这样的，与所述第二个实施例一样，将构成阱接触2的短边的部位与阳极和阴极扩散层5、4的间隔距离tL，设定得比构成阱接触2的长边的部位与阴极扩散层4的间隔距离tS长，而且，与所述第一个实施例的第二个变形例一样，仅在与构成阴极的扩散层4的长边相向的部分布置形成在阱接触2的接触孔3。

因此，在该第三个变形例中，不仅能发挥出第二个实施例的作用效果，还能发挥出第一个实施例的第二个变形例的作用效果。

补充说明一下，在该变形例中，虽然阱接触2形成为四角形状，但在它的短边不形成接触孔3，所以与图7一样，可以是将阱接触2的短边删除的结构。

(第三个实施例)

接着，参考图13对本发明的第三个实施例的半导体集成电路进行说明。

该实施例中的结构是这样的，构成二极管D的阳极的P型扩散层5位于中央，构成阴极的两个N型扩散层4位于所述阳极扩散层5的左方和右方，布置有将二极管D的周围包围起来的阱接触2。这与图1一样。

在该实施例中采用的是这样的结构，四角形状的阱接触2与构成阴极的两个N型扩散层4不是非一体，而是共有扩散层。在这一结构下，构成二极管D的阴极的两个N型扩散层4的电位与阱接触2的电位被设定为同一个电位。

该实施例中所采用的结构是这样的，与所述第二个实施例一样，构成阱接触2的短边的部位与阳极和阴极扩散层5、4的间隔距离tL，被设定得与图8所示的第二个实施例的半导体集成电路一样长。

因此，在该实施例中，除了能发挥出所述第二个实施例的作用效果外，还能收到使保护元件的面积减小的效果。该后一效果是因为：与图8进行一下比较可知，能够使位于阱接触2的长边与两个阴极扩散层4、4之间的空间减少。

(第三个实施例的第一个变形例)

图14示出了所述第三个实施例的第一个变形例。

在该第一个变形例中，与所述图13的第三个实施例一样，阱接触2的长边与构成阴极的两个N型扩散层4共有扩散层，阱接触2的短边与阳极、阴极扩散层5、4的间隔距离tL被设定得长一些，而且，如图14所示，与所述图1所示的第一个实施例一样，将形成在阱接触2的接触孔3的布置间隔pc设定为比构成阳极的P型扩散层5的接触孔3的最大间距(纵向上的布置间距py)还长的间距(pc＞py)。

因此，在该变形例中，不仅能发挥出所述第三个实施例的作用效果，还能发挥出所述第一个实施例的作用效果。

(第三个实施例的第二个变形例)

图15示出了所述第三个实施例的第二个变形例。

该第二个变形例与所述第一个变形例的不同之处如下。换句话说，在所述第一个变形例中，将形成在阱接触2的接触孔3的布置间距pc设定得长一些，但在该第二个变形例中，如图15所示，形成在阱接触2的接触孔3的布置间距与构成阴极的扩散层4的接触孔3的长边方向的布置间距相等。但与所述第一个实施例的图4的第一个变形例一样，在阱接触2的短边部位没有形成接触孔3。

因此，在该变形例中，不仅能发挥出所述第三个实施例的作用效果，还能发挥出所述第一个实施例的第一个变形例的作用效果。

(第三个实施例的第三个变形例)

图16示出了所述第三个实施例的第三个变形例。

在该第三个变形例中所采用的是这样的结构，即在图15所示的第二个变形例的基础上，又在阱接触2的长边中不与构成阴极的扩散层4相向的部位不形成接触孔3，仅在与构成阴极的扩散层4相向的部位形成接触孔3。其它结构与图15的结构相同。

因此，在该变形例中，不仅能发挥出所述第三个实施例的作用效果，还能发挥出所述第一个实施例的第二个变形例的作用效果。

(第三个实施例的第四个变形例)

图17示出了所述第三个实施例的第四个变形例。

该第四个变形例中的结构是这样的，即在图16所示的第二个变形例的基础上，在N型阱接触2的长边上也不形成接触孔3。结果是，构成阳极的扩散层5的接触孔3的个数与两个构成阴极的扩散层4、4的接触孔3的合计个数相等了。其它结构与图16中的结构一样。

因此，在该变形例中，不仅能收到所述第三个变形例的作用效果，还因为在构成阳极和阴极的扩散层5、4之间接触孔3的个数相等，所以电流密度在阳极、阴极之间相等，从而能够谋求二极管D的可靠性提高。

(第四个实施例)

下面，参考图18对本发明第四个实施例的半导体集成电路进行说明。

在该实施例中，如图18所示，构成二极管D的阳极的P型扩散层5位于中央，构成阴极的两个N型扩散层4位于所述阳极扩散层5的左方和右方。在该实施例中，将二极管D的周围包围起来的四角形状的阱接触没有了，用构成阴极的两个N型扩散层4代替阱接触。

因此，在该实施例中，因为没有设置专用的阱接触，所以来自构成阳极的扩散层5的电流完全可靠地流入构成阴极的扩散层4，如提案例一样，因为电流不再从阳极扩散层5流入阱接触，所以可靠地缓和了电流在阳极扩散层5的接触孔3的集中，而能够有效地防止二极管D遭到破坏、可靠性下降。而且，在该实施例中，由于没有专用的阱接触这一部分，所以半导体集成电路的面积也就有效地减小了。

(第四个实施例的第一个变形例)

图19示出了所述第四个实施例的第一个变形例。

如图19所示，该第一个变形例中所采用的结构如下，没有设置专用的阱接触，构成阴极的两个扩散层4也作为阱接触使用，同时构成阳极的扩散层5的接触孔3的个数与两个构成阴极的扩散层4、4的接触孔3的合计个数被设定得相等。

因此，在该变形例中，不仅能发挥出所述第四个实施例的作用效果，还因为从阳极流入的电流量与流入阴极的电流量相等，电流便不会集中在构成阳极的扩散层5的接触孔3，从而能够防止二极管D遭到破坏、可靠性下降。

-实用性-

综上所述，本发明作为能够提高二极管元件的可靠性及作为保护元件也能够充分地发挥能力的半导体集成电路很有用。

Claims (16)

1.一种半导体集成电路，包括：包括构成二极管的阳极的第一极性型扩散层和与所述第一极性型扩散层相向布置且构成阴极的第二极性型扩散层的二极管、所布置的将所述二极管的四方包围起来的第二极性型衬底或者阱接触，在所述二极管的第一极性型扩散层、第二极性型扩散层上，分别形成有用以与外部进行电连接的多个接触孔，其特征在于：

在所述衬底或者阱接触中除了位于与所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向垂直的方向上的部位，形成有多个接触孔。

2.根据权利要求1所述的半导体集成电路，其特征在于：

形成在所述衬底或者阱接触中的多个接触孔所在的部位，仅仅是所述衬底或者阱接触中位于所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向上的部位。

3.一种半导体集成电路，包括：包括构成二极管的阳极的第一极性型扩散层和与所述第一极性型扩散层相向布置且构成阴极的第二极性型扩散层的二极管，其特征在于：

又包括：仅位于所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向上的第二极性型衬底或者阱接触，

所述二极管的第一极性型扩散层和第二极性型扩散层、所述衬底或者阱接触上，分别形成有用以与外部进行电连接的多个接触孔。

4.一种半导体集成电路，包括：包括构成二极管的阳极的第一极性型扩散层和与所述第一极性型扩散层相向布置且构成阴极的第二极性型扩散层的二极管、所布置的将所述二极管的四方包围起来的第二极性型衬底或者阱接触，在所述二极管的第一极性型扩散层、第二极性型扩散层、所述衬底或者阱接触上，分别形成有用以与外部进行电连接的多个接触孔，其特征在于：

所述衬底或者阱接触中位于与所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向垂直的方向上的部位，与位于所述相向方向上的部位相比，与所述二极管的第一极性型扩散层或者第二极性型扩散层的间隔距离较长。

5.根据权利要求4所述的半导体集成电路，其特征在于：

所述第二极性型的衬底或者阱接触的多个接触孔的布置间距，被设定得比构成所述二极管的阳极的第一极性型扩散层的多个接触孔的布置间距大。

6.根据权利要求4所述的半导体集成电路，其特征在于：

形成在所述衬底或者阱接触上的多个接触孔所在的部位，仅是除了与所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向垂直的方向上的部位以外的部位。

7.根据权利要求4所述的半导体集成电路，其特征在于：

形成在所述衬底或者阱接触上的多个接触孔所在的部位，仅仅是所述衬底或者阱接触中位于所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向上的部位。

8.一种半导体集成电路，包括：包括构成二极管的阳极的第一极性型扩散层和与所述第一极性型扩散层相向布置且构成阴极的第二极性型扩散层的二极管、与构成所述二极管的阴极的第二极性型扩散层共有扩散层且以将所述二极管的四方都包围起来的方式布置着的第二极性型衬底或者阱接触，所述二极管的第一极性型扩散层、第二极性型扩散层、所述衬底或者所述阱接触上，分别形成有用以与外部进行电连接的多个接触孔，其特征在于：

所述衬底或者阱接触中位于与所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向垂直的方向上的部位，与位于所述相向方向上的部位相比，与所述二极管的第一极性型扩散层或者第二极性型扩散层的间隔距离较长。

9.根据权利要求8所述的半导体集成电路，其特征在于：

所述第二极性型的衬底或者阱接触的多个接触孔的布置间距，被设定得比构成所述二极管的阳极的第一极性型扩散层的多个接触孔的布置间距大。

10.根据权利要求8所述的半导体集成电路，其特征在于：

形成在所述衬底或者阱接触上的多个接触孔所在的部位，仅是除了与所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向垂直的方向上的部位以外的部位。

11.根据权利要求8所述的半导体集成电路，其特征在于：

形成在所述衬底或者阱接触上的多个接触孔所在的部位，仅是所述衬底或者阱接触中位于所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向上的部位。

12.根据权利要求8所述的半导体集成电路，其特征在于：

形成在构成所述二极管的阳极的第一极性型扩散层的多个接触孔的个数、与形成在构成共有所述衬底或者阱接触的所述二极管的阴极的第二极性型扩散层上的多个接触孔的个数，被设定为相等。

13.一种半导体集成电路，包括：包括构成二极管的阳极的第一极性型扩散层和与所述第一极性型扩散层相邻着布置且构成阴极的第二极性型扩散层的二极管、所述第二极性型衬底或者阱接触，其特征在于：

构成所述二极管的阴极的第二极性型扩散层，也作为所述第二极性型衬底或者阱接触用。

14.根据权利要求13所述的半导体集成电路，其特征在于：

在所述二极管的第一极性型扩散层、作为所述衬底或者阱接触用的所述二极管的第二极性型扩散层上，分别形成有用以与外部进行电连接的多个接触孔，

形成在所述二极管的第一极性型扩散层上的多个接触孔的个数、与形成在作为所述衬底或者阱接触用的所述二极管的第二极性型扩散层上的多个接触孔的个数，被设定为相等。

15.根据权利要求1、3、4、8以及13中之任一权利要求所述的半导体集成电路，其特征在于：

构成所述二极管的阳极的第一极性型扩散层和构成所述二极管的阴极的第二极性型扩散层是细长的矩形。

16.根据权利要求15所述的半导体集成电路，其特征在于：

构成所述二极管的阴极的第二极性型扩散层，位于构成所述二极管的阳极的第一极性型扩散层的左侧和右侧这两侧。

Images