[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4888857B2 - Ｉｉｉ族窒化物半導体薄膜およびｉｉｉ族窒化物半導体発光素子 - Google Patents

Ｉｉｉ族窒化物半導体薄膜およびｉｉｉ族窒化物半導体発光素子 Download PDF

Info

Publication number
JP4888857B2
JP4888857B2 JP2006077492A JP2006077492A JP4888857B2 JP 4888857 B2 JP4888857 B2 JP 4888857B2 JP 2006077492 A JP2006077492 A JP 2006077492A JP 2006077492 A JP2006077492 A JP 2006077492A JP 4888857 B2 JP4888857 B2 JP 4888857B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
thin film
layer
group iii
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006077492A
Other languages
English (en)
Other versions
JP2007254175A (ja
Inventor
士郎 酒井
美貴 直井
崔洛俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Tokushima
Samsung Electro Mechanics Co Ltd
Original Assignee
University of Tokushima
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Tokushima , Samsung Electro Mechanics Co Ltd filed Critical University of Tokushima
Priority to JP2006077492A priority Critical patent/JP4888857B2/ja
Priority to KR1020070004365A priority patent/KR100826390B1/ko
Priority to US11/725,547 priority patent/US20070221948A1/en
Priority to DE102007013167A priority patent/DE102007013167A1/de
Priority to TW096109443A priority patent/TWI355762B/zh
Publication of JP2007254175A publication Critical patent/JP2007254175A/ja
Priority to US12/423,283 priority patent/US20090224270A1/en
Application granted granted Critical
Publication of JP4888857B2 publication Critical patent/JP4888857B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H01L33/007—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L33/16—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、ＩＩＩ族窒化物半導体薄膜およびＩＩＩ族窒化物半導体発光素子に関し、特に、ａ面ＧａＮ層をエピタキシャル成長させる下地層となり得る薄膜に関する。
ＩＩＩ族窒化物半導体、特に窒化ガリウム系化合物は、混晶比の調整によってエネルギーギャップを広範囲に制御することができる。例えば、ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ≦１，０≦ｙ≦１，ｘ＝ｙ＝０を含む）は、直接遷移型の半導体としてふるまい、そのエネルギーギャップは０．７〜０．８ｅＶから６．２ｅＶにわたる。これは、ＧａＮ系化合物を活性層として用いることにより、赤色から紫外までの可視領域のすべてを発光色として持つ発光素子を実現できることを意味する。
窒化ガリウム系化合物をそのような発光素子に適用するには、製品形態や寿命の観点から、高品質かつ高発光効率の薄膜として提供することが求められる。ところが、窒化ガリウム系化合物は、六方晶系のウルツァイト（Wurtzite）構造を有しており、その格子定数は、他の主要な半導体（ＩＩＩ−Ｖ族化合物半導体やＩＩ−ＶＩ族半導体など）とかけ離れて小さい。この極端に小さい格子定数は、基板結晶の格子定数との整合を困難にさせている。一般に、エピタキシャル成長させる結晶には、基板結晶との間における格子不整合や歪み（圧縮歪みや引っ張り歪み）などの原因によって転位が発生する。この転位は、転位欠陥となってエピタキシャル成長膜の品質を低下させる。よって、窒化ガリウム系化合物を成長するには、基板の選択が重要となる。
そこで、ＧａＮ系化合物を成長させる基板として、サファイア基板（ｃ面）がもっぱら使用されている。このサファイア基板にしても、ＧａＮと１５％近く格子定数がずれているため、実際には、格子不整合を緩和するために、サファイア基板と成長層との間にバッファ層が設けられている。現在に至っては、このバッファ層の品質如何がその上の成長層の品質を決定する要因とされており、工夫を凝らした種々のバッファ層が提案されている（例えば、特許文献１および２参照）。
ところが、バッファ層を設けたとしても、サファイア等のｃ面を結晶基板として用いた場合には、成長層であるＧａＮ系化合物（以下、ＧａＮ系成長膜と称する）はそのｃ軸方向に成長し、膜厚方向においてｃ軸の特性が顕著に表れる。ＧａＮ系化合物は、ｃ軸方向にて強い圧電性を有しており、格子定数が異なる組成同士の界面のストレスは、いわゆる分極電場を生じさせる。ストレスのない理想的な活性層のバンドにおいては、電子と正孔の波動関数が略対称に存在する。しかし、格子定数の差によって圧縮歪みや引っ張り歪みが作用する場合には、分極電場の存在によって電子と正孔の波動関数間の距離が遠ざかる。これは、基板のｃ軸方向に成長したＧａＮ系化合物の活性層の再結合効率が低下することを意味する。一方、この分極電場の影響による波動関数間の距離の減少は、発光波長の長波長化を招き、電圧印加の程度によって発光素子の波長が変わってしまうという問題も引き起こす。
特許文献３は、このような問題を解決するために、分極電場の影響を受けない非極性ａ面窒化ガリウムの成長方法を提案している。
特開平１０−２４２５８６号公報 特開平９−２２７２９８号公報 米国特許出願公開第２００３／０１９８８３７号明細書
しかしながら、非極性ａ面窒化ガリウムは、その平面異方性のために、良質な膜として成長させることは容易ではない。具体的には、窒化ガリウムの結晶成長において、Ｇａ面（０００１）は、Ｎ面（０００−１）よりも成長が速く、この非対称の成長によって薄膜上には多くの転位欠陥が発生する。
よって、非極性ａ面窒化ガリウムを用いたより高い品質のＧａＮ系成長膜の形成が期待されている。
上述した課題を解決し、目的を達成するために、本発明にかかるＩＩＩ族窒化物半導体薄膜は、表面に凹凸が形成された基板と、前記基板上に位置し、ＩＩＩ族窒化物からなるバッファ層と、前記バッファ層上に位置し、（１１−２０）面の窒化ガリウムからなるエピタキシャル成長層と、を含むことを特徴としている。
また、本発明にかかるＩＩＩ族窒化物半導体薄膜は、（１−１０２）面を備え、前記（１−１０２）面に凹凸が形成された基板と、前記基板の（１−１０２）面上に形成され、ＩＩＩ族窒化物からなるバッファ層と、前記バッファ層上に位置し、金属原子からなる第１原子の層と窒素原子からなる第２原子の層とを含んだ多層膜が２層以上積層された中間層と、前記中間層上に位置し、表面が（１１−２０）面の窒化ガリウムからなるエピタキシャル成長層と、を含むことを特徴としている。
また、本発明にかかるＩＩＩ族窒化物半導体発光素子は、上記したＩＩＩ族窒化物半導体薄膜のいずれか一つを含んで構成されたことを特徴としている。
高品質のａ面ＩＩＩ族窒化物半導体薄膜およびそれを用いたＩＩＩ族窒化物半導体発光素子を提供することができる。
以下に、本発明にかかるＩＩＩ族窒化物半導体薄膜およびＩＩＩ族窒化物半導体発光素子の実施の形態を図面に基づいて詳細に説明する。なお、図面は模式的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは現実のものとは異なる。また、図面間において同じ部分を指していても、互いの寸法や比率が異なって示されている場合もある。
実施の形態１．
まず、実施の形態１にかかるＩＩＩ族窒化物半導体薄膜およびその製造方法について説明する。実施の形態１にかかるＩＩＩ族窒化物半導体薄膜は、基板面を（１−１０２）面（いわゆるｒ面）としたサファイア基板と、その基板面上に形成される低温バッファ層と、その低温バッファバッファ層上に形成される中間層と、その中間層上に形成されるＩＩＩ族窒化物成長層とからなり、ｒ面サファイア基板に縞状の溝が形成されていることを特徴としている。ここで、（１−１０２）中の「−１」は「１」上にバーが付されることを表す。本明細書中において、ミラー指数はこれと同様に表記される。また、実施の形態１の説明では、ＩＩＩ族窒化物成長層の一例として（１１−２０）面（いわゆるａ面）のＧａＮ層を取り上げる。
図１は、実施の形態１にかかるＩＩＩ族窒化物半導体薄膜の断面模式図である。図１において、ＩＩＩ族窒化物半導体薄膜１００は、ｒ面を基板面としたサファイア基板１１０と、サファイア基板１１０の上に形成されるバッファ層１２０と、バッファ層１２０の上に形成される中間層１３０と、中間層１３０の上に形成されるノンドープのａ面ＧａＮ層１４０とから構成される。
サファイア基板１１０の表面には、リッジ幅ｗ１、溝幅ｗ２、溝深さｄで規定される縞状の複数の溝からなるパターンが形成されている。バッファ層１２０は、ｒ面サファイア基板とバッファ層１２０の上層との間の格子整合を目的として設けられる層であり、その組成はＧａＮ、ＡｌＮ、ＡｌＩｎＮなどである。ここでは、ＡｌＩｎＮでバッファ層１２０を形成した。中間層１３０は、同じ組成の複数の膜が積層された多層膜であり、バッファ層１２０とａ面ＧａＮ層１４０との間の格子不整合をさらに緩和するものである。中間層１３０を構成する膜の各々は、いくつかの異なる材料を順次積層して形成されたものである。例えば、各膜は、Ｇａ、Ｎ、ＧａＮがその順に積層されたＧａ／Ｎ／ＧａＮ層やＡｌ、Ｉｎ、Ｇａ、Ｎがその順に積層されたＡｌ／Ｉｎ／Ｇａ／Ｎ層である。
このＩＩＩ族窒化物半導体薄膜１００は、発明者らの鋭意研究により、以下の製造方法によって得られた。特に、縞状にパターン化されたサファイア基板１１０を用い、さらに中間層１３０を、Ａｌ／Ｉｎ／Ｇａ／Ｎ層を幾十にも積層させたＡｌ／Ｉｎ／Ｇａ／Ｎ多層膜で形成した場合に良好な結果が得られた。図２は、その方法、すなわちＧａＮ薄膜形成工程を示すフローチャートである。
まず、単結晶基板であるｒ面のサファイア基板１１０を用意し、その表面に、標準的なフォトリソグラフィと反応性イオンエッチング（ＲＩＥ）によってリッジ幅ｗ１、溝幅ｗ２、溝深さｄで規定される縞状の複数の溝のパターンを（０００１）面に沿うように形成した。以下、縞パターンが形成されたこのサファイア基板１１０をパターン化サファイア基板１１０と称する。
続いて、パターン化サファイア基板１１０を適当な溶液を用いて洗浄した後、ＭＯＣＶＤ（有機金属化学的気相成長）装置の反応室内に投入した。反応室内の前工程として、基板温度を１１５０℃に制御し、適当な流量の水素雰囲気中で約１０分間のアニールを行った（ステップＳ１０１）。
つぎに、そのパターン化サファイア基板１１０上にＡｌＩｎＮのバッファ層１２０を成長するために、反応室内に、キャリアガスとして水素、窒素をそれぞれ１８ＳＬＭ、１５ＳＬＭの流量で導入し、原料ガスとしてＮＨ3（アンモニア）、ＴＭＡ（トリメチルアルミニウム）、ＴＭＩ（トリメチルインジウム）をそれぞれ１ＳＬＭ、４３ＳＣＣＭ、３００ＳＣＣＭの流量で導入した。この際、基板温度を８５０℃に制御し、成長時間を４分とした。これにより、膜厚が５〜１０ｎｍのＡｌＩｎＮバッファ層が得られた（ステップＳ１０２）。特にこのＡｌＩｎＮバッファ層１２０は、常圧のもとで成長させた。
つづいて、温度を８５０〜１１００℃とし、そのバッファ層１２０上に中間層１３０としてＡｌ／Ｉｎ／Ｇａ／Ｎ多層膜を成長させた（ステップＳ１０３）。Ａｌ／Ｉｎ／Ｇａ／Ｎ多層膜は、パルス原子層エピタキシー（ＰＡＬＥ:pulsed atomic layer epitaxy）法によって形成した。これは、ＭＯＣＶＤ装置の反応室内において、複数の異なる原料を所定のパルス信号に応じて順次導入する方法である。Ａｌ／Ｉｎ／Ｇａ／Ｎ多層膜の形成では、ＴＭＡ（トリメチルアルミニウム）、ＴＭＩ（トリメチルインジウム）、ＴＭＧ（トリメチルガリウム）、ＮＨ3（アンモニア）が原料となる。
図３は、Ａｌ／Ｉｎ／Ｇａ／Ｎ多層膜を成長させるためのパルス原子層エピタキシー法のタイミングチャートである。図３によれば、１０個のクロック（期間０〜１０Ｔ）で１サイクルが構成される。具体的には、第１のクロック（０−Ｔ）においてＴＭＡのみが導入され、第２のクロック（Ｔ−２Ｔ）においてＮＨ3のみが導入される。同様に、第３のクロック（２Ｔ−３Ｔ）、第４のクロック（３Ｔ−４Ｔ）、第５のクロック（４Ｔ−５Ｔ）、第６のクロック（５Ｔ−６Ｔ）において、順に、ＴＭＡ、ＮＨ3、ＴＭＡ、ＮＨ3が導入される。つづいて、第７のクロック（６Ｔ−７Ｔ）においてＴＭＩのみが導入され、第８のクロック（７Ｔ−８Ｔ）においてＮＨ3のみが導入され、第９のクロック（８Ｔ−９Ｔ）においてＴＭＧのみが導入され、第１０のクロック（９Ｔ−１０Ｔ）においてＮＨ3のみが導入される。ここで特に、有機金属であるＴＭＡ、ＴＭＩ、ＴＭＧの後に、ＮＨ3が導入されている点に留意されたい。この原料ガスの導入制御は、換言すれば、低温のバッファ層１２０上にＡｌ、Ｎ、Ａｌ、Ｎ、Ａｌ、Ｎ、Ｉｎ、Ｎ、Ｇａ、Ｎを順に成長させる。つまり、この１サイクルによって、バッファ層１２０上にＡｌＮ／ＩｎＮ／ＧａＮ層および合成層を形成する。
Ａｌ／Ｉｎ／Ｇａ／Ｎ多層膜からなる中間層１３０は、さらに、この１サイクルによるＡｌ／Ｉｎ／Ｇａ／Ｎ層の形成を複数回行うことによって得られる。このＡｌ／Ｉｎ／Ｇａ／Ｎ多層膜もまた、２〜１００サイクルで形成されるのが好ましく、特に、１０〜２０サイクルとした場合に良好な結果が得られた。１クロックＴについても、１〜６０秒が好ましく、特に、２〜１０秒とした場合に良好な結果が得られた。なお、基板温度は、８５０℃〜１１００℃の範囲で制御するのが好ましい。
そして、この中間層１３０上に高温のエピ層、すなわちここではアンドープのａ面ＧａＮ層１４０を成長させるために、反応室内に、キャリアガスとして水素、窒素をそれぞれ１１．６ＳＬＭ、１４ＳＬＭの流量で導入し、原料ガスとしてＮＨ3（アンモニア）、ＴＭＧ（トリメチルガリウム）をそれぞれ５．０ＳＬＭ、４２ＳＣＣＭ（２０３μｍｏｌ／ｍｉｎに相当する）の流量で導入した。この際、基板温度を１１００℃に制御し、成長時間を８０分とした。これにより、膜厚が約１３μｍのａ面ＧａＮ層１４０が得られた（ステップＳ１０４）。このａ面ＧａＮ層１４０もまた、常圧のもとで成長させた。
以上の方法により、発明者らは、パターン化サファイア基板１１０の縞パターンのみが異なる２つのａ面ＧａＮ薄膜のサンプルを得た。サンプルのうちの一方（以下、サンプルＡと称する）の縞パターンは、リッジ幅ｗ１＝５μｍ、溝幅ｗ２＝５μｍ、溝深さｄ＝０．５３μｍとし、他方（以下、サンプルＢと称する）の縞パターンは、リッジ幅ｗ１＝７００μｍ、溝幅ｗ２＝５００μｍ、溝深さｄ＝０．３０μｍとした。
図４は、従来の製造方法によって得られるａ面ＧａＮ層の転位欠陥のＳＥＭ画像である。図４に示すように、転位欠陥は通常、三角形状のモルフォロジーとして観察される。図５は、サンプルＡとサンプルＢのａ面ＧａＮ層の表面のＳＥＭ画像であり、比較を容易にするため、前者を左側（ａ）に後者を右側（ｂ）に並べている。
図５において、サンプルＡのＳＥＭ画像（ａ）をみてみると、滑らかな領域と荒い領域とをはっきりと区別することができる。一方、サンプルＢのＳＥＭ画像（ｂ）においては、約１００μｍに亘って転位欠陥のない領域（以下、ピットフリー領域と称する）を確認することができる。このピットフリー領域は、サンプルＢが（０００１）方向に沿って成長する滑らかな表面モルフォロジーを有することを意味する。ＧａＮ結晶成長において、（０００−１）に沿って成長したＮ面には、転位欠陥が形成され、それは表面粗さを増加させる。これは、Ｇａ面である（０００１）面とＮ面である（０００−１）面との間の基本的な違いによって（０００１）面が（０００−１）面よりも速く成長することに起因する。結果的に、この非対称的な成長は、転位欠陥の原因となる。特に、サンプルＢのＳＥＭ画像（ｂ）に示すように、Ｇａ面が矢先形状の（１−１０１）面を形成する一方、Ｎ面が直線状の端面を形成することがはっきりとわかる。換言すれば、凹凸面の左側にて転位の減少が観察される。
図６−１および図６−２は、それぞれサンプルＡとサンプルＢのＸＲＤ回折スペクトルから得たＸＲＤマッピングである。２μｍ×５ｍｍのＸ線照射装置において、縞状成長、平行（２μｍが縞の短い方）に照射し、縞に垂直方向に移動するとこの表が得られる。サンプルＡについては、図６−１に示すように３５３ａｒｃｓｅｃと４９０ａｒｃｓｅｃの間の半値幅（ＦＷＨＭ）を示した。一方、サンプルＢについては、図６−２に示すように、３６３ａｒｃｓｅｃと４７５ａｒｃｓｅｃの間の半値幅を示した。
これらの結果から、縞形状にパターン化されたｒ面サファイア基板上に形成されたａ面ＧａＮ層は、従来に観察されていたような目立った転位欠陥がなく、ほぼ一様な表面を有することがわかった。
以上に説明したように、実施の形態１によれば、縞状にパターン化されたｒ面のサファイア基板１１０を用い、さらに、その上にＡｌＩｎＮのバッファ層１２０とＡｌ／Ｉｎ／Ｇａ／Ｎ多層膜の中間層１３０を順に形成することによって、その上に良質のａ面ＧａＮ層を成長させることができた。
なお、上述した実施の形態１では、高温のエピ層としてＧａＮを採用したが、発明者らによれば、ＧａＮに替えて、ＡｌＧａＮ等の他のＧａＮ系化合物を成長させても、同様に良好な薄膜が得られることがわかっている。さらに、基板としては、ｒ面サファイア基板に限らず、ＭｇＯ、ＬｉＧａＯ3、ＬｉＡｌＯ3、ＳｉＣ、Ｓｉなどを用いて、上述したように縞状のパターンを形成させても、従来に比して、良好なａ面ＧａＮ薄膜を得ることができる。
さらに、基板の縞パターンは、ＧａＮの（１−１００）方向と、その方向に対して３０°または６０°傾斜させた方向、およびその垂直方向に凹凸面を有し、その凹凸面の幅は０．００１〜１ｍｍの範囲内であり、溝の深さが０．０１〜１μｍの範囲内となるように形成されれば、その基板を用いて形成されたａ面ＧａＮ薄膜の品質に改善が認められることがわかっている。特に、良好な条件は、凹凸面が、ＧａＮの（１−１００）方向に対して±５°以内に傾斜した場合である。
実施の形態２．
上述した実施の形態１にかかるＩＩＩ族窒化物半導体薄膜は、ＬＥＤや半導体レーザなどのＩＩＩ族窒化物半導体発光素子を構成する下地層として用いることができる。実施の形態２では、実施の形態１にかかるＩＩＩ族窒化物半導体薄膜をＬＥＤに適用した例を説明する。
図７は、実施の形態２にかかるＩＩＩ族窒化物半導体発光素子（ＬＥＤ）の模式断面図である。図７に示すＩＩＩ族窒化物半導体発光素子２００は、ｒ面のパターン化サファイア基板２０１、ＡｌＩｎＮからなるバッファ層２０２、Ａｌ／Ｉｎ／Ｇａ／Ｎ多層膜からなる中間層２０３、アンドープのａ面ＧａＮ層２０４、ｎ型コンタクト層２０５、ｎ型クラッド層２０６、ｎ型中間層２０７、活性層２０８、ｐ型ブロック層２０９、ｐ型クラッド層２１０、ｐ型コンタクト層２１１が順に積層された構造を有する。
ここで、パターン化サファイア基板２０１と、バッファ層２０２と、中間層２０３と、ａ面ＧａＮ層２０４とからなる薄膜が、実施の形態１にかかるＩＩＩ族窒化物半導体薄膜１００に相当する。
発明者らは、以下のような条件によって、ＩＩＩ族窒化物半導体発光素子２００のサンプルを得た。まず、実施の形態１においてサンプルＢとして提供されたａ面ＧａＮ薄膜の上に、ｎ型コンタクト層２０５を、ＧａＮにＳｉをドープすることにより成長させた。つぎに、超格子構造のｎ型クラッド層２０６を、（ＡｌＧａＮ／ＧａＮ）n（例えばｎ＝５０）にＳｉをドープすることにより形成した。ｎ型中間層２０７は、ＡｌＧａＮにＳｉをドープすることにより成長させた。活性層２０８は、（ＩｎＧａＮ／ＧａＮ）n（例えばｎ＝５）からなる多重量子井戸構造を有し、原料ガスであるＧａとＩｎをそれぞれ１０ＳＣＣＭ、３００ＳＣＣＭの流量で導入して成長させた。ｐ型ブロック層２０９は、ＡｌＧａＮにＭｇを注入して成長させ、超格子構造を有するｐ型クラッド層２１０は、（ＡｌＧａＮ／ＧａＮ）n（例えばｎ＝５０）にＭｇをドープすることにより形成した。このｐ型クラッド層２１０は、ＴＭＧ、Ｃｐ2Ｍｇ、ＮＨ3をそれぞれ２０ｓｃｃｍの（９６．７μｍｏｌ／ｍｉｎ）、６０ｓｃｃｍ（０．２μｍｏｌ／ｍｉｎ）、３．０ＳＬＭの流量で導入し、温度１０５０℃で成長させた。ｐ型コンタクト層２１１は、ＧａＮにＭｇをドープして成長させた。
ｎ型コンタクト層２０５、ｎ型クラッド層２０６、ｎ型中間層２０７、活性層２０８、ｐ型ブロック層２０９、ｐ型クラッド層２１０、ｐ型コンタクト層２１１は、ｎ型コンタクト層２０５の一部が露出するように、それぞれの一部がエッチングによって除去されており、ｎ型コンタクト層２０５に露出部上にｎ型電極２２０が設けられる。また、ｐ型コンタクト層２１１上にはｐ型電極２３０が設けられる。ｎ型電極２２０はＩｎを、ｐ型電極２３０はＮｉ（１００Å）／Ａｕ（１００Å）を、それぞれ電子ビームを用いて堆積させることにより形成した。このような構成によって、１００×１００μｍ2のＬＥＤを得た。
図８は、得られたＬＥＤのエレクトロルミネッセンスの測定結果である。図８に示すように、駆動電流５ｍＡで発光波長４５９ｎｍの発光ピークを示し、駆動電流５０ｍＡで発光波長４５４ｎｍの発光ピークを示した。
以上に説明したように、実施の形態２によれば、良質のａ面ＧａＮ薄膜上にＬＥＤを形成することによって、信頼性の高く、十分な発光強度の青色発光素子を提供することができる。
上述した実施の形態１および２では、バッファ層とａ面ＧａＮ層との間に中間層を設ける構造としたが、中間層を省略し、バッファ層の上に直接ａ面ＧａＮ層を形成してもよい。この場合であっても、基板の縞状パターンの効果、すなわち、ａ面ＧａＮ層に生じる転位欠陥の低減がもたらされる。
また、上述した実施の形態１および２では、基板に形成されるパターンを複数の溝からなる縞状としたが、三角形、四角形、多角形、円などの他の形状の凹凸パターンであればよい。
以上のように、本発明にかかるＩＩＩ族窒化物半導体薄膜は、ＧａＮ系化合物を形成する下地層として有用であり、特に、ＩＩＩ族窒化物半導体発光素子の構成要素として適している。
実施の形態１にかかるＩＩＩ族窒化物半導体薄膜の側面図である。 実施の形態１にかかるＩＩＩ族窒化物半導体薄膜の形成工程を示すフローチャートである。 Ａｌ／Ｉｎ／Ｇａ／Ｎ多層膜を成長するためのパルス原子層エピタキシー法のタイミングチャートである。 ａ面ＧａＮ薄膜に生じる転位欠陥の例を示すＳＥＭ画像である。 実施の形態１にかかるＩＩＩ族窒化物半導体薄膜の表面のＳＥＭ画像である。 実施の形態１にかかるＩＩＩ族窒化物半導体薄膜のサンプルＡのＸＲＤマッピングを示すグラフである。 実施の形態１にかかるＩＩＩ族窒化物半導体薄膜のサンプルＢのＸＲＤマッピングを示すグラフである。 実施の形態２にかかるＩＩＩ族窒化物半導体発光素子の模式断面図である。 実施の形態２にかかるＩＩＩ族窒化物半導体発光素子の発光スペクトルを示すグラフである。
符号の説明
１００ ＩＩＩ族窒化物半導体薄膜
１１０，２０１ パターン化サファイア基板
１２０，２０２ バッファ層
１３０，２０３ 中間層
１４０，２０５ ａ面ＧａＮ層
２００ ＩＩＩ族窒化物半導体発光素子
２０５ ｎ型コンタクト層
２０６ ｎ型クラッド層
２０７ ｎ型中間層
２０８ 活性層
２０９ ｐ型ブロック層
２１０ ｐ型クラッド層
２１１ ｐ型コンタクト層
２２０ ｎ型電極
２３０ ｐ型電極

Claims (9)

  1. （１−１０２）面を備え、前記（１−１０２）面に凹凸が形成された基板と、
    前記基板の（１−１０２）面上に形成され、ＩＩＩ族窒化物からなるバッファ層と、
    前記バッファ層上に位置し、金属原子からなる第１原子の層と窒素原子からなる第２原子の層とを含んだ多層膜が２層以上積層された中間層と、
    前記中間層上に位置し、表面が（１１−２０）面の窒化ガリウムからなるエピタキシャル成長層と、
    を含むことを特徴とするＩＩＩ族窒化物半導体薄膜。
  2. 前記第１原子の層は、Ａｌ、Ｉｎ及びＧａからなるグループから選択された原子からなることを特徴とする請求項１に記載のＩＩＩ族窒化物半導体薄膜。
  3. 前記バッファ層は、ＡｌＩｎＮからなることを特徴とする請求項１又は２に記載のＩＩＩ族窒化物半導体薄膜。
  4. 前記基板の凹凸は、複数の溝からなる縞状であることを特徴とする請求項１〜３のいずれか一つに記載のＩＩＩ族窒化物半導体薄膜。
  5. 前記複数の溝は、０．００１〜１ｍｍのリッジ幅、０．００１〜１ｍｍの溝幅、０．０１〜１μｍの深さで形成されることを特徴とする請求項４に記載のＩＩＩ族窒化物半導体薄膜。
  6. 前記基板の凹凸の縞パターンは、窒化ガリウムの（１−１００）方向、（１−１００）方向に対して３０°傾斜させた方向、（１−１００）方向に対して６０°傾斜させた方向、または（１−１００）方向の垂直方向に配置され、０．００１〜１ｍｍの範囲内の幅と０．０１〜１μｍの範囲内の溝の深さとを有することを特徴とする請求項４又は５に記載のＩＩＩ族窒化物半導体薄膜。
  7. 前記縞パターンは、窒化ガリウムの（１−１００）方向に対して±５°以内に傾斜していることを特徴とする請求項６に記載のＩＩＩ族窒化物半導体薄膜。
  8. 前記基板は、ＭｇＯ、ＬｉＧａＯ３、ＬｉＡｌＯ３、ＳｉＣ、Ｓｉのいずれか一つから形成されることを特徴とする請求項１〜７のいずれか一つに記載のＩＩＩ族窒化物半導体薄膜。
  9. 請求項１〜８のいずれか一つに記載のＩＩＩ族窒化物半導体薄膜を含むことを特徴とするＩＩＩ族窒化物半導体発光素子。
JP2006077492A 2006-03-20 2006-03-20 Ｉｉｉ族窒化物半導体薄膜およびｉｉｉ族窒化物半導体発光素子 Expired - Fee Related JP4888857B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006077492A JP4888857B2 (ja) 2006-03-20 2006-03-20 Ｉｉｉ族窒化物半導体薄膜およびｉｉｉ族窒化物半導体発光素子
KR1020070004365A KR100826390B1 (ko) 2006-03-20 2007-01-15 Ⅲ족 질화물 반도체 박막 및 ⅲ족 질화물 반도체 발광소자
US11/725,547 US20070221948A1 (en) 2006-03-20 2007-03-20 Group III nitride semiconductor thin film and group III semiconductor light emitting device
DE102007013167A DE102007013167A1 (de) 2006-03-20 2007-03-20 Gruppe III-Nitrid-Halbleiterdünnfilm und Gruppe III-Nitrid-Halbleiterleuchtvorrichtung
TW096109443A TWI355762B (en) 2006-03-20 2007-03-20 Group iii nitride semiconductor thin film and grou
US12/423,283 US20090224270A1 (en) 2006-03-20 2009-04-14 Group iii nitride semiconductor thin film and group iii semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006077492A JP4888857B2 (ja) 2006-03-20 2006-03-20 Ｉｉｉ族窒化物半導体薄膜およびｉｉｉ族窒化物半導体発光素子

Publications (2)

Publication Number Publication Date
JP2007254175A JP2007254175A (ja) 2007-10-04
JP4888857B2 true JP4888857B2 (ja) 2012-02-29

Family

ID=38628800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006077492A Expired - Fee Related JP4888857B2 (ja) 2006-03-20 2006-03-20 Ｉｉｉ族窒化物半導体薄膜およびｉｉｉ族窒化物半導体発光素子

Country Status (5)

Country Link
US (2) US20070221948A1 (ja)
JP (1) JP4888857B2 (ja)
KR (1) KR100826390B1 (ja)
DE (1) DE102007013167A1 (ja)
TW (1) TWI355762B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101305761B1 (ko) * 2006-06-13 2013-09-06 엘지이노텍 주식회사 반도체 발광소자
WO2009120975A2 (en) * 2008-03-27 2009-10-01 Nitek, Inc. Superlattice free ultraviolet emitter
JP2011001211A (ja) * 2009-06-17 2011-01-06 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の成長方法
KR101118268B1 (ko) * 2009-08-27 2012-03-20 한국산업기술대학교산학협력단 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
JP5444969B2 (ja) * 2009-09-08 2014-03-19 株式会社リコー テンプレート
KR101082788B1 (ko) * 2009-10-16 2011-11-14 한국산업기술대학교산학협력단 다공성 질화물 반도체 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
JP4865047B2 (ja) 2010-02-24 2012-02-01 株式会社東芝 結晶成長方法
CN101937954B (zh) * 2010-07-05 2013-03-20 扬州中科半导体照明有限公司 提高氮化镓基发光二极管内量子效率的外延生长方法
TWI450418B (zh) * 2010-08-24 2014-08-21 Advanced Optoelectronic Tech 外延基板
JP2012184144A (ja) * 2011-03-07 2012-09-27 Tokuyama Corp 窒化ガリウム結晶積層基板及びその製造方法
KR101238878B1 (ko) * 2011-04-11 2013-03-04 고려대학교 산학협력단 고효율 무분극 질화갈륨계 발광 소자 및 그 제조 방법
KR20130008295A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 질화물 발광소자
KR101883840B1 (ko) * 2011-08-31 2018-08-01 엘지이노텍 주식회사 발광소자
TWI563539B (en) * 2012-01-18 2016-12-21 Sino American Silicon Prod Inc Composite substrate, manufacturing method thereof and light emitting device having the same
JP2015525484A (ja) * 2012-06-18 2015-09-03 アメリカ合衆国 低温における、立方晶系及び六方晶系ＩｎＮ並びにＡｌＮを伴うその合金のプラズマ支援原子層エピタキシー法
US10937649B2 (en) 2012-06-18 2021-03-02 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Epitaxial growth of cubic and hexagonal InN films and their alloys with AlN and GaN
TWI511328B (zh) * 2012-06-20 2015-12-01 Just Innovation Corp 發光二極體晶片及其製作方法
JP6390472B2 (ja) * 2015-03-09 2018-09-19 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
CN110504343B (zh) * 2018-05-18 2021-02-23 中国科学院苏州纳米技术与纳米仿生研究所 基于蓝宝石衬底的氧化镓薄膜及其生长方法和应用
CN110610849B (zh) * 2019-07-23 2021-11-02 中山大学 一种InGaN半导体材料及其外延制备方法和应用
US11804374B2 (en) 2020-10-27 2023-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strain relief trenches for epitaxial growth
CN113284986B (zh) * 2021-03-29 2023-03-24 华灿光电（浙江）有限公司 发光二极管外延片的制备方法
CN113066911B (zh) * 2021-04-23 2022-10-11 厦门三安光电有限公司 Led外延片衬底结构及其制备方法、led芯片及其制备方法
WO2024012888A1 (en) * 2022-07-12 2024-01-18 Ams-Osram International Gmbh Method for producing a semiconductor chip and semiconductor chip

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3445653B2 (ja) * 1994-03-23 2003-09-08 士郎 酒井 発光素子
JP4060511B2 (ja) * 2000-03-28 2008-03-12 パイオニア株式会社 窒化物半導体素子の分離方法
WO2002021604A1 (fr) * 2000-09-08 2002-03-14 Sharp Kabushiki Kaisha Dispositif emetteur de lumiere a semi-conducteurs au nitrure
JP2002151796A (ja) 2000-11-13 2002-05-24 Sharp Corp 窒化物半導体発光素子とこれを含む装置
WO2002064864A1 (fr) * 2001-02-14 2002-08-22 Toyoda Gosei Co., Ltd. Procede de production de cristal semi-conducteur et element lumineux semi-conducteur
KR100632760B1 (ko) * 2001-03-21 2006-10-11 미츠비시 덴센 고교 가부시키가이샤 반도체 발광 소자
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
JP3756831B2 (ja) 2002-03-05 2006-03-15 三菱電線工業株式会社 ＧａＮ系半導体発光素子
KR101167590B1 (ko) * 2002-04-15 2012-07-27 더 리전츠 오브 더 유니버시티 오브 캘리포니아 유기금속 화학기상 증착법에 의해 성장된 무극성 α면 질화갈륨 박막
KR101372698B1 (ko) * 2002-12-16 2014-03-11 독립행정법인 과학기술진흥기구 수소화합물 기상 성장법에 의한 평면, 비극성 질화 갈륨의 성장
JP2005012063A (ja) 2003-06-20 2005-01-13 Fujitsu Ltd 紫外発光素子およびその製造方法
KR100718188B1 (ko) * 2004-05-07 2007-05-15 삼성코닝 주식회사 비극성 ａ면 질화물 반도체 단결정 기판 및 이의 제조방법
US7393213B2 (en) * 2004-05-19 2008-07-01 Epivalley Co., Ltd. Method for material growth of GaN-based nitride layer

Also Published As

Publication number Publication date
KR20070095181A (ko) 2007-09-28
US20090224270A1 (en) 2009-09-10
JP2007254175A (ja) 2007-10-04
TWI355762B (en) 2012-01-01
DE102007013167A1 (de) 2007-11-08
TW200739971A (en) 2007-10-16
KR100826390B1 (ko) 2008-05-02
US20070221948A1 (en) 2007-09-27

Similar Documents

Publication Publication Date Title
JP4888857B2 (ja) Ｉｉｉ族窒化物半導体薄膜およびｉｉｉ族窒化物半導体発光素子
EP2124266B1 (en) Method for forming quantum well structure and method for manufacturing semiconductor light emitting element
JP5468709B2 (ja) 窒化物半導体発光素子、光源及びその製造方法
KR101365604B1 (ko) 유기금속 화학기상증착법을 이용한 비극성 질화인듐갈륨 박막들, 이중 구조들 및 소자들의 제조
US8148712B2 (en) Group III nitride compound semiconductor stacked structure
WO2010024436A1 (ja) 半導体装置
WO2013042297A1 (ja) 窒化ガリウム系化合物半導体発光素子及びそれを用いた光源装置
KR101246832B1 (ko) 무극성 또는 반극성 ｉｉｉ족 질화물 기반 발광 다이오드 및 이의 제조방법
JP4734786B2 (ja) 窒化ガリウム系化合物半導体基板、及びその製造方法
JP4939014B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびｉｉｉ族窒化物半導体発光素子の製造方法
US8878211B2 (en) Heterogeneous substrate, nitride-based semiconductor device using same, and manufacturing method thereof
KR101028585B1 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
WO2020090814A1 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法
EP2667421A1 (en) Gallium nitride compound semiconductor light emitting element and light source provided with said light emitting element
JP2008214132A (ja) Ｉｉｉ族窒化物半導体薄膜、ｉｉｉ族窒化物半導体発光素子およびｉｉｉ族窒化物半導体薄膜の製造方法
JP2004014587A (ja) 窒化物系化合物半導体エピタキシャルウエハ及び発光素子
CN104112799A (zh) 一种晶格匹配的led外延结构及其制备方法
WO2020075849A1 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP2007201151A (ja) 窒化ガリウム系化合物半導体の製造方法
JP7345286B2 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
KR101250475B1 (ko) 절연체 패턴을 갖는 이종 기판 및 그를 이용한 질화물계 반도체 소자
JP7430316B2 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
Zhou et al. Epitaxial Growth of III-Nitride LEDs
JP2007165576A (ja) 半導体装置用基材およびその製造方法
KR20090107928A (ko) 양자 우물 구조의 형성 방법 및 반도체 발광 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110714

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110721

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110803

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110811

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110816

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110916

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110922

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111206

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

LAPS Cancellation because of no payment of annual fees