[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5468709B2 - 窒化物半導体発光素子、光源及びその製造方法 - Google Patents

窒化物半導体発光素子、光源及びその製造方法 Download PDF

Info

Publication number
JP5468709B2
JP5468709B2 JP2013525032A JP2013525032A JP5468709B2 JP 5468709 B2 JP5468709 B2 JP 5468709B2 JP 2013525032 A JP2013525032 A JP 2013525032A JP 2013525032 A JP2013525032 A JP 2013525032A JP 5468709 B2 JP5468709 B2 JP 5468709B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
semiconductor light
well
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013525032A
Other languages
English (en)
Other versions
JPWO2013132812A1 (ja
Inventor
邦方 高橋
亮 加藤
俊治 吉田
俊哉 横川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2013525032A priority Critical patent/JP5468709B2/ja
Application granted granted Critical
Publication of JP5468709B2 publication Critical patent/JP5468709B2/ja
Publication of JPWO2013132812A1 publication Critical patent/JPWO2013132812A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02389Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • H01L21/02507Alternating layers, e.g. superlattice
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)

Description

本願は、非極性面を成長面とする活性層を備えた窒化物半導体発光素子、当該発光素子を備える光源、および当該発光素子の製造方法に関する。
GaN、AlN、InN及びそれらの混晶に代表される窒化物半導体は、GaAs系半導体に比べてバンドギャップ(Eg)が大きく、かつ直接遷移型の半導体材料であるという特徴を有しており、短波長発光素子の材料として有望視されている。そのなかでも、窒化ガリウム系化合物半導体(以下、GaN系半導体と呼ぶ)の研究は盛んに行われおり、青色発光ダイオード(LED)、緑色LED、ならびに、GaN系半導体を材料とする半導体レーザも既に実用化されている。
GaN系半導体は、六方晶のウルツ鉱型結晶構造を有している。図1は、GaN系半導体の単位格子を模式的に示している。AlaGabIncN(0≦a,b,c≦1、a+b+c=1)半導体の結晶では、図1に示すGaの一部がAl及び/またはInに置換され得る。
図2は、ウルツ鉱型結晶構造の面を4指数表記(六方晶指数)で表すために一般的に用いられている4つの基本ベクトルa1、a2、a3、cを示している。基本ベクトルcは、[0001]方向に延びており、この方向は「c軸」と呼ばれる。
図3は、ウルツ鉱型結晶構造の代表的な結晶面を示す模式図である。図3(a)は(0001)面、図3(b)は(10−10)面、図3(c)は(11−20)面、図3(d)は(10−12)面を示している。ここで、ミラー指数を表すカッコ内の数字の左に付された「−」は、「バー」を意味する。(0001)面、(10−10)面、(11−20)面、及び(10−12)面は、それぞれ、c面、m面、a面、及びr面である。c面は、c軸に垂直な面であり、c軸方向に極性を有する極性面である。m面及びa面はc軸に平行な「非極性面」である。r面は「半極性面」である。m面は、(10−10)面、(−1010)面、(1−100)面、(−1100)面、(01−10)面、(0−110)面の総称である。
GaN系半導体発光素子では、一般的に、c面を主面とするGaN基板(窒化ガリウム半導体基板)上に活性層を含むGaN系半導体層が積層される。GaN系半導体発光素子の活性層には、一般的に、Inが用いられ、そのIn組成比を増加させることにより、発光波長を長くすることができる。
c面上に活性層を含むGaN系半導体層を積層した場合、c面は極性面であるため、活性層内にピエゾ分極による内部電界が誘起され、量子シュタルク効果が生じ、発光効率が低下する。
そこで、近年では、ピエゾ分極の影響を回避するために、c面ではなく、非極性面であるm面上にGaN系半導体層を積層することが提案されている。図4(a)は、表面がm面であるGaN系半導体層の断面(基板表面に垂直な断面)における結晶構造を模式的に示している。Ga原子と窒素原子は、m面に平行な同一原子面上に存在するため、m面に垂直な方向に分極は発生しない。なお、添加されたIn及びAlは、Gaのサイトに位置し、Gaを置換する。Gaの少なくとも一部がInやAlで置換されていても、m面に垂直な方向に分極は発生しない。
参考のために、図4(b)に、表面がc面であるGaN系半導体の断面(基板表面に垂直な断面)における結晶構造を模式的に示す。Ga原子と窒素原子は、c面に平行な同一原子面上に存在しない。その結果、c面に垂直な方向に分極が発生する。
特許文献1には、ピエゾ電界の影響が抑制されていると共に、高い結晶品質を有するIII族窒化物半導体光素子を提供することを目的として、c軸方向に延びる基準軸Cxに直交する基準平面Scに対して有限の角度をなす主面を有するIII族窒化物半導体基板と、III族窒化物半導体基板の主面上に設けられ、III族窒化物半導体からなる井戸層、及び、III族窒化物半導体からなる複数のバリア層を含む量子井戸構造の活性層とを備え、主面は、半極性を示し、活性層は、1×1017cm-3以上8×1017cm-3以下の酸素濃度を有しており、複数のバリア層は、井戸層のIII族窒化物半導体基板側の下部界面と接する上部界面近傍領域において、酸素以外のn型不純物を1×1017cm-3以上1×1019cm-3以下の濃度で含むIII族窒化物半導体光素子を提供することが開示されている。
特許文献2には、活性層の結晶性を良好に維持しつつピエゾ電界の影響を充分に排除し、これにより、発光効率に優れた半導体素子を提供することを目的として、量子井戸活性層の構造を、障壁層アンドープ領域(In0.02Ga0.98N層)、井戸層(アンドープIn0.2Ga0.8N層)および障壁層n型領域(n型In0.02Ga0.98N層)がこの順で形成された積層構造とすることが開示されている。障壁層n型領域のSi濃度を5×1018cm-3以下とすることが開示されている。
特許文献3には、サファイア基板上にn−クラッド層、MQW活性層、p−クラッド層が積層されており、さらに、MQW活性層のバリア層に傾斜ドーピングを施してあり、その結果、圧縮応力によって発生するピエゾ電界効果を効果的に低減でき、発光効率の大きな窒化物半導体素子を得ることができることが開示されている。
特開2011−23539号公報 特開2003−229645号公報 特開2000−332364号公報
しかしながら、上述した従来技術では、さらなる発光効率の向上が求められていた。
本願の、限定的ではない例示的なある実施形態は、向上した発光効率を有する窒化物半導体発光素子を提供する。
ある実施形態の窒化物半導体発光素子は、非極性面を成長面とし、井戸層と前記井戸層の上に配置された障壁層とを有する活性層を備えた窒化物半導体発光素子であって、前記井戸層はInを含有し、前記活性層は、前記井戸層内、前記井戸層と前記障壁層との間、または前記障壁層内における前記井戸層側の領域に配置されたSiドープ層を含み、前記障壁層における成長方向側界面のSi濃度は、0であるか、または前記Siドープ層のSi濃度よりも低い。
本発明の一態様にかかる窒化物半導体発光素子によれば、発光効率を向上させることができる。
GaNの単位格子を模式的に示す斜視図である。 ウルツ鉱型結晶構造の基本ベクトルa1、a2、a3、cを示す斜視図である。 (a)から(d)は、ウルツ鉱型結晶構造の代表的な結晶面を示す模式図である。 (a)はm面GaN系半導体の断面図、(b)はc面GaN系半導体の断面図である。 本発明の実施形態においてTMIとTMGを独立に供給して形成した活性層の波長とSiH4を添加した期間との相関を示す。 非極性面を主面とする発光素子の発光強度と、障壁層におけるSiドープ濃度との関係を示す図である。 本発明の実施形態において、(a)は窒化ガリウム系化合物半導体発光素子の構成を模式的に示す断面図、(b)は多重井戸活性層の構成を模式的に示す断面図である。 本発明の実施形態において、窒化ガリウム系化合物半導体発光素子の構成を模式的に示す断面図である。 本発明の実施形態における窒化ガリウム系化合物半導体発光素子の活性層を作製する際の成長シーケンスの一例を示す模式図である。 本発明の実施形態において、(a)は比較例(A)で作製した試料のフォトルミネッセンスプロファイル、(b)は実施例(B)で作製した試料のフォトルミネッセンスプロファイルを示すグラフである。 本発明の実施形態において作製した試料の二次イオン質量分析SIMSによる分析結果を示す図である。 本発明の実施形態2において、(a)は窒化ガリウム系化合物半導体発光素子の構成を模式的に示す断面図、(b)は多重井戸活性層の構成を模式的に示す断面図である。 本発明の実施形態2における窒化ガリウム系化合物半導体発光素子の活性層を作製する際の成長シーケンスの一例を示す模式図である。 白色光源の実施形態を示す断面図である。
本実施形態のある窒化物半導体発光素子は、非極性面を成長面とし、井戸層と前記井戸層の上に配置された障壁層とを有する活性層を備えた窒化物半導体発光素子であって、前記井戸層はInを含有し、前記活性層は、前記井戸層内、前記井戸層と前記障壁層との間、または前記障壁層内における前記井戸層側の領域に配置されたSiドープ層を含み、前記障壁層における成長方向側界面のSi濃度は、0であるか、または前記Siドープ層のSi濃度よりも低い。
この構成を有することにより、発光効率を向上させることができる。
前記井戸層の厚さは3nm以上20nm以下であってもよい。
前記井戸層のInの組成比は5%以上30%以下であってもよい。
前記井戸層の厚さ方向のIn濃度の最大値と最小値との差は10%以下であってもよい。
前記井戸層は、窒化ガリウム系化合物半導体から形成されていてもよい。
前記障壁層は、前記Siドープ層以外の領域においてn型不純物を含んでおり、前記n型不純物はシリコン、酸素、ゲルマニウム、及びスズのうちの少なくとも一つであってもよい。
前記Siドープ層のSi濃度は、前記障壁層のn型不純物の濃度よりも高くてもよい。
前記Siドープ層の厚さは、前記障壁層の厚さの10%以下であってもよい。
前記Siドープ層のSi濃度は、前記井戸層に含まれるIn濃度より低くてもよい。
前記Siドープ層のSiの組成比は、0.1%より低くてもよい。
前記Siドープ層は、前記障壁層内における前記井戸層側の領域に配置され、前記Siドープ層は、前記障壁層と前記井戸層との界面から、前記障壁層の厚さの50%以下の範囲に配置されていてもよい。
前記Siドープ層の厚さは、0.3nm以上0.8nm以下であってもよい。
前記Siドープ層の厚さは、前記障壁層の厚さの50%以下であってもよい。
前記Siドープ層は、前記井戸層内に存在し、前記Siドープ層のIn濃度は、前記井戸層内における前記Siドープ層以外の部分のIn濃度の90%未満であってもよい。
前記Siドープ層は、前記井戸層を3nm以下の厚さに分割していてもよい。
前記Siドープ層は、AlaInbGacN(0≦a≦1、0≦b<1、0<c≦1)にSiがドープされた層であってもよい。
前記井戸層は、AlxInyGazN(0≦x<1、0<y<1、0<z<1)から形成されていてもよい。
前記障壁層の厚さは7nm以上40nm以下であってもよい。
前記活性層は、多重量子井戸構造を有していてもよい。
前記活性層は、複数の前記井戸層と、各井戸層の間に設けられた複数の前記障壁層と有していてもよい。
前記活性層の成長面の法線とm面の法線とが形成する角度が5度以下であってもよい。
本実施形態のある光源は、本実施形態の窒化物半導体発光素子と、前記窒化物半導体発光素子から放射された光の波長を変換する蛍光物質を含む波長変換部と、を備えていてもよい。
本実施形態のある製造方法は、非極性面を成長面としてInを含有する井戸層を形成する工程と、前記非極性面を成長面として、前記井戸層の上に障壁層を形成する工程と、を含み、前記井戸層を形成した後であって、前記障壁層を形成する前に、Siを含む原料を供給してSiドープ層を形成する工程を含み、前記障壁層における成長方向側界面のSi濃度は、0であるか、または前記Siドープ層のSi濃度よりも低い。
本実施形態の他の製造方法は、非極性面を成長面としてInを含有する井戸層を形成する工程と、前記非極性面を成長面として、前記井戸層の上に障壁層を形成する工程と、を含み、前記井戸層を形成する工程中は、少なくともSiを含む原料を供給してSiドープ層を形成する工程を含む。
前記Siドープ層を形成する工程において、In供給を抑制または停止してもよい。
本実施形態の他の製造方法は、非極性面を成長面としてInを含有する井戸層を形成する工程と、前記非極性面を成長面として、前記井戸層の上に障壁層を形成する工程と、を含み、前記障壁層を形成する工程は、Siを含む原料を供給することにより、前記障壁層のうち前記井戸層側の領域にSiドープ層を形成する工程を含み、前記障壁層における成長方向側界面のSi濃度は、0であるか、または前記Siドープ層のSi濃度よりも低い。
以下、本願発明者らが検討を行うことによって得た知見について説明する。
本願発明者らは、非極性面を成長面とする井戸層を形成する場合に、Inの取込効率がc面に比べて極めて低く、In組成のばらつきが大きくなり、発光効率が低下することを発見した。そこで、本発明者らは、Inの取込効率を向上させ、In組成のばらつきを抑制し、発光効率を向上させるべく、種々の検討を行った。これらの検討の結果、n型ドーパントの一種であるシリコン(Si)を活性層に添加することにより、Inの蒸発または抜けが抑制でき、In組成のばらつきが抑制できることを発見した。以下に検討した内容について具体的に記載する。
InGaN層を構成するIII族元素であるInとGaの原料ガスを、ある間隔をあけてそれぞれ間欠的に独立に成長炉内に供給した。この工程を複数回繰返すことによって、成長炉内に設置された非極性面を主面としたGaN基板上に所望の厚さのInGaN層を成長した。Inの原料ガスとしては例えばトリメチルインジウム(TMI)ガス、Gaの原料ガスとしては例えばトリメチルガリウム(TMG)ガスを使用した。InGaN層を構成するV族元素である窒素源として、例えばアンモニア(NH3)ガスを使用した。そして、InGaN層の成長中にはNH3ガスを連続的に成長炉内に供給した。更に、Si源として、例えばシラン(SiH4)ガスを使用した。そして、TMIガスのみを供給中(この期間を期間Aと呼ぶ)及びTMGガスのみを供給中(この期間を期間Bと呼ぶ)のそれぞれの期間について、SiH4ガスをTMIガスもしくはTMGガスの供給と同時に成長炉内に間欠的に供給した。期間AにSiH4を供給して成長したInGaN層をサンプルA、期間BにSiH4を供給して成長したInGaN層をサンプルBと呼ぶ。サンプルA及びサンプルBの作製は、SiH4ガスを成長炉に供給する期間がそれぞれ期間A及び期間Bであること以外は全て同一条件で行った。また、期間A及び期間Bのどちらの期間にもSiH4を供給しないでInGaN層を成長したサンプルを参照用サンプルとした。参照用サンプルは、SiH4を成長炉に供給しない以外はサンプルA及びサンプルBと全て同一条件で行った。サンプルA、サンプルB及び参照用サンプルを、室温雰囲気でのフォトルミネッセンス測定によって発光波長を評価した。
図5にサンプルA及びサンプルBについてフォトルミネッセンスで評価した発光波長の結果を示す。なお、この図に、比較の為にSiH4を供給していない参照用サンプルの発光波長の測定結果についても示している。この結果より、Gaのみを供給中である期間BにおいてSiH4を供給することによって、InGaN層の発光波長が長波長化することが明らかとなった。SiH4を供給しない参照サンプルと比べて、発光波長がおよそ10nm長波長化している。一方、Inのみを供給している期間AにSiH4を供給した場合では、逆に参照サンプルに比べて2nm程度発光波長が短波長化することが分かった。
これらの結果から、本願発明者らは、Si源であるSiH4をGa供給中に添加することによって、非極性面を主面とした基板上に成長中のInGaN層表面に取り込まれたInの蒸発による抜けを抑制、すなわち、InGaN層へのInの取込効率を向上させることが可能であることを見いだした。さらに、Si源であるSiH4を非極性面基板上のInGaN層成長時におけるIn供給中に添加すると、波長が短くなり、In取込効率が低下する場合があることを発見した。これらのSi添加によるIn取込効率への効果の詳細な機構は現時点では不明であるが、Si添加によって成長層界面の歪みが緩和することによってInGaN層からInの蒸発による抜けが抑制されるものと考えられる。c面のような極性面基板上に成長するInGaN層ではもともとのInの取込効率が高いために、上述のSiを添加する効果は不明であったが、m面のような非極性面ではInの取込効率が低い為に、Siの添加効果が顕著になったと考えられる。
特許文献1には、「本発明に係るIII族窒化物半導体光素子においては、活性層のバリア層は、井戸層のIII族窒化物半導体基板側の界面と接する界面近傍領域において、酸素以外のn型不純物を1×1017cm-3以上の濃度で含んでいる。これにより、バリア層のモフォロジーが改善するため、当該界面近傍領域に接するように当該界面近傍領域上にエピタキシャル成長する井戸層のモフォロジーが改善し、活性層全体の結晶品質が向上する。」ことが開示されている。しかしながら、井戸層の基板側界面の近傍でバリア層のSiドープ濃度を高濃度にしても、Inの取込みは向上しないと考えられる。むしろバリア層の成長中に添加したSiH4が、InGaN井戸層の成長開始時に残留すると、Inの取込効率が低下する可能性がある。
さらに、特許文献1には、「本発明に係るIII族窒化物半導体光素子において、複数のバリア層は、井戸層の界面と接する界面近傍領域において、酸素以外のn型不純物を1×1017cm-3以上1×1019cm-3以下の濃度で含むことが好ましい。これにより、バリア層は、井戸層の界面と接する全ての界面近傍領域において、1×1017cm-3以上1×1019cm-3以下の濃度の酸素以外のn型不純物を含む。その結果、バリア層のモフォロジーはさらに改善されるため、活性層の各層のモフォロジーもさらに改善する。その結果、素子の結晶品質がさらに高くなる。」ことが開示されている。しかしながら、井戸層との全ての界面におけるバリア層のSiドープ濃度を高濃度にすることで、井戸層の基板側の界面では上述のように残留Siの影響によりInの取込効率が低下する可能性がある。従って、特許文献1の構造では、層厚方向で井戸層内のInの組成が不均一な分布となる可能性がある。
特許文献2には、「活性層の結晶性を良好に維持しつつピエゾ電界の影響を充分に排除し、これにより、発光効率に優れた半導体素子を提供することを目的」として、「前記障壁層は、n型不純物のドープされたn型領域とアンドープ領域とを含み、前記n型領域の不純物濃度が5×1018cm-3以下であり、前記アンドープ領域上に前記井戸層が形成され、該井戸層上に前記n型領域が形成されたことを特徴とする量子井戸構造」が開示されている。
特許文献3には、「ピエゾ電界効果を大きく低減でき、発光効率の大きなGaN系半導体素子を提供する」ことを目的とし、「活性層と、該活性層を挟むクラッド層とを備えた窒化物半導体素子であって、該窒化物半導体結晶の最表面が窒素面となっており、該窒化物半導体素子の多重量子井戸活性層のバリア層にn型不純物が、nクラッド側が多くなるように添加してある窒化物半導体素子」が開示されている。
特許文献2、3の発明は、極性面成長を前提として、極性面により発生するピエゾ電界低減を課題としているのに対し、本発明の実施形態では、ピエゾ電界の影響が無い非極性面を前提としているので、特許文献2、3の発明の課題は発生しない。また、極性面を成長面とする場合には、InGaN活性層の形成時におけるInの取込効率は高いので、本発明の課題は発生しない。すなわち、特許文献2、3の発明と本発明による実施形態とは、本質的な課題が異なっている。
本発明者らが障壁層のSiドープ濃度に関する検討を行った結果、以下のことが明らかになった。図6に非極性面を主面とする発光素子の発光強度と、障壁層におけるSiドープ濃度との関係を示す。Siドーピングは障壁層成長中にSiH4ガスを添加することによって行い、障壁層内において均一のSiドープ濃度となるように成長した。評価を行った各発光素子の構造は障壁層におけるSiドープ濃度以外は全て同一としている。この図から、障壁層のSiドープ濃度が1.5×1018cm-3以下の場合は、濃度の上昇とともに発光強度が上昇するが、障壁層のSiドープ濃度が1.5×1018cm-3を超えると、発光強度が低下することが分かる。従って、障壁層全体のSi濃度を最適値とすることにより、発光特性を向上させることができるが、さらなる発光特性の向上が求められる。更に、障壁層に高濃度のSiをドーピングすると、障壁層の結晶性が低下し、障壁層上に形成するInGaN井戸層の結晶性も低下する。
さらに検討を進めた結果、本発明者らは、井戸層と障壁層が周期的に繰り返された量子井戸構造において、InGaN井戸層形成直後に高濃度のSiドープ層を形成することが、井戸層のInの蒸発または抜けの抑制に特に有効であることを見出した。このような構造によって、成長面に平行な方向及び層厚方向のIn組成を高められ、発光素子の発光波長を長波長化することが可能となる。ここで、Siドープ層の厚さを適切な範囲とすることにより、Siドープ層の下に形成された井戸層のInの蒸発または抜けを防止しつつ、Siドープ層の上に形成される障壁層および井戸層の結晶性の低下を低減し、内部量子効率および発光強度を向上させることができる。
本発明者らの検討では、Siドープ層を1原子層の厚さ又は0.3nmの厚さ以上とすることにより、Siドープ層の下に形成された井戸層からのInの蒸発または抜けをさらに抑制することができる。また、Siドープ層の厚さを障壁層の厚さの10%以下とすることにより、Siドープ層の上に形成された障壁層および井戸層の結晶性の低下をさらに防止することができた。
また、必ずしもInGaN井戸層形成直後にSiドープ層を形成しなくても、障壁層におけるInGaN井戸層側の領域にSiドープ層を形成すれば、井戸層のInの蒸発または抜けを抑制できる。また、井戸層内にSiドープ層を形成しても、井戸層のInの蒸発または抜けを抑制できる。
障壁層にSiやMgなど、n型またはp型を示すドーパントが含まれていても、上記効果を得ることができる。さらに、GaN系半導体発光素子以外の窒化物半導体発光素子においても、同様のことがいえる。
(実施形態1)
以下、図7を参照しながら、実施形態1の窒化物半導体発光素子を説明する。
図7(a)に示すように、本実施形態の窒化物半導体発光素子は、非極性面を成長面とするGaN/InGaN多重量子井戸活性層105を備える。GaN/InGaN多重量子井戸活性層105は、Inを含有するInyGa1-yN(0<y<1)井戸層104と、InyGa1-yN(0<y<1)井戸層104の上に配置されたGaN障壁層103とを有するGaN/InGaN多重量子井戸活性層105を備える。
図7(a)において、InyGa1-yN(0<y<1)井戸層104およびGaN障壁層103は、交互に複数設けられている。
図7(b)に示すように、Siドープ層110が、GaN障壁層103内において、下側に位置するIn y Ga 1-y N(0<y<1)井戸層104に接するように設けられている。
図8に示すように、Siドープ層110は、GaN障壁層103内におけるInyGa1-yN(0<y<1)井戸層104側の領域に配置されていてもよい。ここで、「GaN障壁層103内におけるInyGa1-yN(0<y<1)井戸層104側の領域」とは、例えば、GaN障壁層103において、InyGa1-yN(0<y<1)井戸層104の界面からの距離がGaN障壁層103の厚さの50%以下の領域のことを言う。
本実施形態において、それぞれのGaN障壁層103のうちp型電極109に近い側の界面は、「成長方向側界面103a」と称される。GaN障壁層103における成長方向側界面103aのSi濃度は、0であるか、またはSiドープ層110のSi濃度よりも低い。GaN障壁層103における成長方向側界面103aに、意図的なSiの供給を行っていない場合でも、他の領域からのSiの混入が生じることもある。また、Si濃度の測定方法に依存して、GaN障壁層103における成長方向側界面103aにSiが観測される場合がある。このような場合には、GaN障壁層103における成長方向側界面103aのSi濃度は、例えば1015cm-3以下である。
Siドープ層110において、Siの組成比は、例えば0.0001%以上であって、0.1%より低くてもよい。Siの組成比が0.0001%以上であることにより、井戸層のInの蒸発または抜けの抑制に効果がある。Siの組成比が0.1%より低いことにより、GaN障壁層内における欠陥の発生を抑制することができる。
Siドープ層110におけるSi濃度は、InyGa1-yN(0<y<1)井戸層104におけるIn濃度よりも低くてもよい。この場合には、In濃度より低いSi濃度のSiドープ層であっても、井戸層界面の歪みが緩和する効果によって井戸層からのInの蒸発による抜けを抑制することを実験により確認している。
本実施形態によると、Siドープ層110を形成することにより、InyGa1-yN(0<y<1)井戸層104の厚さ方向のIn濃度の最大値と最小値との差を10%以下とすることができる。
次に、本実施形態の窒化物半導体発光素子の製造方法を説明する。
本実施形態で使用する結晶成長用の基板101としては、非極性面であるm面GaN基板を使用した。基板101としては、表面にm面GaN層が形成されたm面SiC基板、m面GaN層が形成されたr面サファイア基板やm面サファイア基板であってもよい。最も重要な点は、活性層がm面窒化物系半導体層であることである。
なお、本発明においては、「m面」は、±5°の範囲内でm面(傾斜していない場合のm面)から所定の方向に傾斜している面を含む。現実のm面半導体層の成長面は、m面に対して完全に平行な面である必要はなく、m面から所定の角度で傾斜していてもよい。傾斜角度は、活性層主面の法線とm面の法線とが形成する角度により規定される。傾斜角度θの絶対値は、c軸方向において5°以下、または1°以下の範囲であればよい。また、a軸方向において5°以下、または1°以下の範囲であればよい。この傾斜は、全体的にm面から傾斜しているが、微視的には1〜数原子層オーダーの高さのステップによって構成され、多数のm面領域を含んでいるものを含む。このため、m面から絶対値で5°以下の角度で傾斜している面は、m面と同様の性質を有すると考えられる。
なお、傾斜角度θの絶対値が5°より大きくなると、上述のピエゾ電界によって内部量子効率が低下する場合が有る。しかし、傾斜角度θを例えば5°に設定した場合でも、製造ばらつきにより、現実の傾斜角度θは5°から±1°程度ずれる可能性がある。このような製造ばらつきを完全に排除することは困難であり、また、この程度の微小な角度ずれは、本発明の実施形態の効果を妨げるものでもない。なお、m面以外の非極性面も、その非極性面から±5°の範囲内で傾いている面を含む。
GaN/InGaN多重量子井戸活性層105をはじめとする窒化ガリウム系化合物半導体層の成長は、MOCVD(Metal Organic Chemical Vapor Deposition)法で行った。成長前基板洗浄として、まず基板101をバッファードフッ酸溶液(BHF)で洗浄し、その後十分に水洗して乾燥する。基板101は洗浄後、なるべく空気に触れさせないようにして、MOCVD装置の反応室に載置する。その後、窒素源であるアンモニア(NH3)のみを供給しながら基板をおよそ850℃まで加熱して基板表面をクリーニング処理する。
次にトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)、さらにシラン(SiH4)を供給し、基板を1100℃程度に加熱してn−GaN層102を堆積する。シランはn型ドーパントであるSiを供給する原料ガスである。
次にSiH4の供給を止め、基板の温度を800℃未満まで降温してGaN障壁層103を堆積する。さらにトリメチルインジウム(TMI)の供給を開始してInyGa1-yN(0<y<1)井戸層104を堆積する。InyGa1-yN(0<y<1)井戸層104は、窒化ガリウム系化合物半導体から形成されている。
本実施形態では、GaN障壁層103とInyGa1-yN(0<y<1)井戸層104は2周期以上で交互に堆積することで、発光部となるGaN/InGaN多重量子井戸活性層105を形成する。2周期以上とするのは、InyGa1-yN(0<y<1)井戸層104の数が多い方が、大電流駆動時において井戸層内部のキャリア密度が過剰に大きくなることを防ぎ、また活性層をオーバーフローするキャリアの数を減らすことができるため、素子の特性が良好となるためである。ただし、1つの活性層が2つのGaN障壁層103によって挟まれた単一のInyGa1-yN(0<y<1)井戸層104を有していてもよい。また、n−GaN層102の上にInyGa1-yN(0<y<1)井戸層104を直接形成し、InyGa1-yN(0<y<1)井戸層104の上にGaN障壁層103を形成してもよい。この場合、InyGa1-yN(0<y<1)井戸層104およびGaN障壁層103は、それぞれ1つずつ設けられていてもよい。
InyGa1-yN(0<y<1)井戸層104は厚さが3nm以上20nm以下となるように成長時間を調整して堆積をおこなってもよい。厚さが3nm以上である場合には、本実施形態の方法を用いることによるInの偏在を効果的に抑制することができる。さらに、m面成長により、ピエゾ電界の影響を抑制できるので、井戸層の厚さを6nm以上にすることができる。これにより発光効率のドループを低減することができる。また、厚さが20nm以下であることにより、素子の大型化を回避できる。
また、InyGa1-yN(0<y<1)井戸層104を隔てるGaN障壁層103の厚さが6nm以上40nm以下となるように成長時間を調整して堆積をおこなってもよい。厚さが6nm以上であることにより、InyGa1-yN(0<y<1)井戸層104に対する障壁をより確実に形成することができる。また、厚さが40nm以下であることにより、素子の大型化を回避できる。
InyGa1-yN(0<y<1)井戸層104におけるInの組成比は5%以上30%以下であってもよい。Inの組成比が5%以上である場合には、本実施形態の方法を用いることによりInの取り込み効率が低下するのを効果的に抑制することができる。Inの組成比が30%以下であることにより、より長波長領域の発光素子の井戸層からのInの蒸発または抜けを抑制することが可能となる。
本実施形態では、以下に詳述する方法により、井戸層104上とGaN障壁層103の界面近傍にSiドープ層110を形成する。
以下、図9を参照しながら、図7(a)、(b)に示すGaN/InGaN多重量子井戸活性層105の形成プロセスの一例を説明する。図9は、本実施形態で形成されるGaN/InGaN多重量子井戸活性層105の断面構成と、活性層形成中における原料ガス供給シーケンスの一例とを示している。図9の例では、3つのGaN障壁層103と2つのInyGa1-yN(0<y<1)井戸層104とが交互に積層されている。GaN障壁層103及びInyGa1-yN(0<y<1)井戸層104は、それぞれ、図の左側から右側に向かって成長している。図中の太い矢印は、「層厚方向」を示している。
本実施形態では、井戸層104の成長が終了した時刻t1からSiH4の供給を開始し、Siドープ層110の厚さが1原子層から3原子層になる前の段階(時刻t2)で、SiH4の供給を抑制または停止する。これにより、図7(b)に示す構造が得られる。
このとき、Siドープ層110を含むGaN障壁層103を形成するために、同時にNH3ガス及びトリメチルガリウム(TMG)も適切な流量で供給している。GaN障壁層103を形成する際には、トリメチルインジウム(TMI)を適切な流量で供給してもよい。この場合は障壁層の組成が、InzGa1-zN(0<z<1)となる。障壁層におけるInの組成比は、井戸層におけるInの組成比yよりも小さい。
なお、本実施形態においては、必ずしも井戸層110の成長が終了した時刻t1からSiH4の供給を開始しなくてもよい。GaN障壁層103の成長を開始した後、ある期間の経過後にSiH4の供給を開始することによりSiドープ層110を形成してもよい。この場合、図8に示すように、GaN障壁層103内にSiドープ層110が配置される。
Siドープ層110におけるSi濃度を調整するためにSiH4の供給量を調整したが、例えばNH3もしくはTMIの供給量を抑制したり、成長温度を変化させたりする等の他の方法でSi濃度を調整してもよい。なお、図では、Siドープ層110が明瞭な「層」として記載されているが、Siドープ層110の界面において、Si濃度は、必ずしもステップ状に変化している必要はない。GaN障壁層103の界面近傍において、Si濃度が局所的に増加している部分が存在し、その部分が面内方向に平行に延びていれば、その部分が「Siドープ層110」である。
Siドープ層110を1原子層から3原子層の厚さ(0.3nm以上0.8nm以下)で堆積した後は、時刻t2でSiH4の供給を抑制または停止するが、抑制した場合は、GaN障壁層103の形成が終了する時刻t3までにSiH4の供給を停止する。この後、時刻t3から時刻t4までの間、NH3、TMIおよびTMGを供給することによって、所望の厚さのInyGa1-yN(0<y<1)井戸層104を形成する。
このような工程の繰り返しを何度かおこなって、InyGa1-yN(0<y<1)井戸層104と、Siドープ層110を含むGaN障壁層103とを順に形成する。Siドープ層110は、GaN障壁層103のうちInyGa1-yN(0<y<1)井戸層104側の領域に配置されている。
Siドープ層110の厚さは、GaN障壁層103の厚さの50%以下であってもよい。この場合には、井戸層界面の歪みの緩和による井戸層からInの蒸発による抜けの抑制に加えて、Siドープ層が厚いことに起因するGaN障壁層の結晶性の劣化や欠陥の発生等を抑制することが可能となる。
GaN障壁層103においてSiドープ層110以外の領域は、n型不純物を含んでいてもよい。このn型不純物は、例えば、シリコン、酸素、ゲルマニウム、及びスズのうちの少なくとも一つである。GaN障壁層103においてSiドープ層110以外の領域に含まれるn型不純物の濃度は例えば1×1016cm-3以上1×1019cm-3以下である。Siドープ層110におけるSi濃度は、GaN障壁層103においてSiドープ層110以外の領域に含まれるn型不純物の濃度よりも高くてもよい。これにより、障壁層への高濃度のSiドーピングによる障壁層の結晶性の低下を抑制し、より効果的に井戸層からのInの蒸発または抜けを抑制することが可能となる。
Siドープ層110は、Alを含んでいてもよい。例えば、Siドープ層110は、AlaInbGacN(0≦a≦1、0≦b<1、0<c≦1)層にSiがドープされた層であってもよい。
InyGa1-yN(0<y<1)井戸層104は、Alを含んでいてもよい。例えば、InyGa1-yN(0<y<1)井戸層104は、AlxInyGazN(0≦x<1、0<y<1、0<z<1)から形成されていてもよい。
本実施形態では、上記の方法により、発光波長が450nm近傍となるように成長条件を調整し、6nmの厚さのInGaN井戸層と、15nmの厚さのGaN障壁層を交互に3周期堆積したGaN/InGaN多重量子井戸活性層(A:比較例)を作製した。これとは別に、GaN障壁層としての厚さは15nmで同一だが、InGaN井戸層上の界面近傍に、0.8nmの厚さのSiドープ層を設けた構造の障壁層と、6nmの厚さのInGaN井戸層と交互に3周期堆積したGaN/InGaN多重量子井戸活性層(B:実施例)を作製した。詳細な成長条件としては、どちらも成長温度750℃、成長圧力300Torr、TMG供給流量33μmol/min、NH3供給流量0.8mol/minを一定に維持し、InGaN井戸層の堆積時のみ、TMIを170μmol/minの流量で供給している。
上記の比較例と実施例について、フォトルミネッセンス(PL)測定を行った。図10に両者のPLスペクトルの結果を示す。
標準的な方法で作製した比較例(A)では、ピーク波長が445nm、ピーク発光強度が380mV、スペクトル半値幅が37nmであった。比較例(A)では、強度がピークを示す波長の他にも短波長側に別のピークを持つような極めて半値幅の大きいPLスペクトルとなり、6nmの厚さのInGaN井戸層では発光波長の制御が困難であることを示唆する結果となった。
これに対して、井戸層にSiドープ層を挿入した実施例(B)では、ピーク波長が463nm、ピーク発光強度が660mV、スペクトル半値幅が32nmであった。実施例(B)では、実施例(A)に比べて波長が約20nm長くなっており、井戸層中のIn組成が増加していることを示している。さらに、発光強度が2倍近く増大していることに加えて、ダブルピークが消失して単峰性のスペクトルが得られ、半値幅もおよそ5nm程度低減する結果を得た。これは、InyGa1-yN(0<y<1)井戸層104においてIn組成の基板面内及び層厚方向の均一性が向上していることを示す結果である。本実施形態によれば、発光スペクトルがブロードになることを防ぎ、発光波長の歩留まりを高めることもできる。
この実施例(B)によって成長した試料について二次イオン質量分析(SIMS)によってSi濃度の深さ方向分布の評価を行った。図11にSIMSプロファイルを示す。Siに加えて、GaN分子を測定元素とした。この図より、井戸層と障壁層との間にSiのピーク濃度が約5×1018cm-3のSiドープ層が形成されていることが分かる。但し、SIMSの測定分解能(1nm程度)及びノッキング効果の影響のために、Siドープ層の厚さが実際よりも厚く、更には井戸層の領域までSiドープ層が存在しているように観察されている。また、GaN分子の深さ方向分布において、GaN濃度がIn組成分だけ低下している領域がInGaN井戸層に相当している。この深さ方向分布より、井戸層におけるIn組成が深さ方向に均一に形成されていることが分かる。
このように、本発明の実施形態で、InyGa1-yN(0<y<1)井戸層104と障壁層103との間または障壁層のうち井戸層104側の領域(界面近傍)にSiドープ層を形成することは、InyGa1-yN(0<y<1)井戸層104の基板面内及び層厚方向に生じるIn組成ゆらぎを低減するのには極めて有効である。
再び図7に戻る。
GaN/InGaN多重量子井戸活性層105の堆積後は、TMIの供給を停止し、キャリアガスには窒素に加えて、水素の供給を再開する。さらに成長温度を850℃〜1000℃に上昇させ、トリメチルアルミニウム(TMA)と、p型ドーパントであるMgの原料としてビスシクロペンタジエニルマグネシウム(Cp2Mg)を供給し、p−AlGaNオーバーフロー抑制層106を堆積する。次にTMAの供給を停止し、p−GaN層107を堆積する。
反応室から取り出した基板はフォトリソグラフィー等の手段を用いてp−GaN層107、p−AlGaNオーバーフロー抑制層106、GaN/InGaN多重量子井戸活性層105の所定の領域だけをエッチング等の手法を用いて除去し、n−GaN層102の一部を表出する。n−GaN層102が表出した領域にはTi/Al等で構成されるn側電極108を形成する。また、p側電極109としては、Pd/Ptからなる電極を用いればよい。
以上の過程によって、n型、p型それぞれのキャリアを注入することができるようになり、本実施形態による製造方法で作製したGaN/InGaN多重量子井戸活性層105において所望の波長で発光する発光素子を作製することができる。
(実施形態2)
以下、図12を参照しながら、実施形態2の窒化物半導体発光素子を説明する。なお、本実施形態において実施形態1と同様の内容については説明を省略している場合がある。
図12(a)、(b)に示すように、本実施形態の窒化物半導体発光素子は、非極性面を成長面とするGaN/InGaN多重量子井戸活性層105を備える。GaN/InGaN多重量子井戸活性層405は、Inを含有するInyGa1-yN(0<y<1)井戸層404と、InyGa1-yN(0<y<1)井戸層404の上に配置されたGaN障壁層403とを有するGaN/InGaN多重量子井戸活性層405を備える。
図12(a)、(b)に示すように、InyGa1-yN(0<y<1)井戸層404内には、Siドープ層410が配置されている。Siドープ層410は、1つのInyGa1-yN(0<y<1)井戸層404内に2つ設けられており、これら2つのSiドープ層410は、1つのInyGa1-yN(0<y<1)井戸層404を、例えば3nm以下の厚さに分割している。
なお、Siドープ層410に意図的にInの供給を行わなくても、測定装置の分解能などに依存して、Siドープ層410においてInが観測されることがある。この場合、Siドープ層410におけるIn濃度は、InyGa1-yN(0<y<1)井戸層404内におけるSiドープ層410以外の部分のIn濃度の90%未満であってもよい。これにより、井戸層からのInの蒸発または抜けを効率的に抑制することができ、井戸層内のIn組成の深さ方向分布をより均一にすることが可能となる。
次に、本実施形態の窒化物半導体発光素子の製造方法を説明する。
本実施形態で使用する結晶成長用基板401は、非極性面であるm面GaN基板を使用した。基板401としては、表面にm面GaN層が形成されたm面SiC基板、m面GaN層が形成されたr面サファイア基板やm面サファイア基板であってもよい。活性層がm面窒化物系半導体層であればよい。
GaN/InGaN多重量子井戸活性層405をはじめとする窒化ガリウム系化合物半導体層の成長は、MOCVD法で行った。成長前基板洗浄として、まず基板401をバッファードフッ酸溶液(BHF)で洗浄し、その後十分に水洗して乾燥する。基板401は洗浄後、なるべく空気に触れさせないようにして、MOCVD装置の反応室に載置する。その後、窒素源であるアンモニア(NH3)のみを供給しながら基板をおよそ850℃まで加熱して基板表面をクリーニング処理する。
次にトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)、さらにシラン(SiH4)を供給し、基板を1100℃程度に加熱してn−GaN層402を堆積する。シランはn型ドーパントであるSiを供給する原料ガスである。
次にSiH4の供給を止め、基板の温度を800℃未満まで降温してGaN障壁層403を堆積する。さらにトリメチルインジウム(TMI)の供給を開始してInyGa1-yN(0<y<1)井戸層404を堆積する。本実施形態では、GaN障壁層403とInyGa1-yN(0<y<1)井戸層404は2周期以上で交互に堆積することで、発光部となるGaN/InGaN多重量子井戸活性層405を形成する。
本実施形態では、以下に詳述する方法により、InyGa1-yN(0<y<1)井戸層404内にSiドープ層410を形成する。
以下、図13を参照しながら、GaN/InGaN多重量子井戸活性層405の形成プロセスの一例を説明する。図13は、本実施形態で形成されるGaN/InGaN多重量子井戸活性層405の断面構成と、活性層形成中における原料ガス供給シーケンスの一例とを示している。図13の例では、3つのGaN障壁層403と2つのInyGa1-yN(0<y<1)井戸層404とが交互に積層されている。GaN障壁層403及びInyGa1-yN(0<y<1)井戸層404は、それぞれ、図13の左側から右側に向かって成長している。図中の太い矢印は、「層厚方向」を示している。
本実施形態では、InyGa1-yN(0<y<1)井戸層404を堆積する際において、NH3、TMG、トリメチルインジウム(TMI)を供給する。所望の厚さの井戸層を形成後、時刻t11で、トリメチルインジウム(TMI)の供給を停止すると同時にSiH4の供給を開始し、Siドープ層410の厚さが1原子層から3原子層になる前の段階(時刻t12)で、SiH4の供給を停止して、TMIの供給を再開する。なお、図13では、Siドープ層410が明瞭な「層」として記載されているが、Siドープ層410の界面において、Si濃度は、必ずしもステップ状に変化している必要はない。GaN障壁層403の界面近傍において、Si濃度が局所的に増加している部分が存在し、その部分が面内方向に平行に延びていれば、その部分が「Siドープ層410」である。
Siドープ層410を1原子層から3原子層の厚さ(0.3nm以上0.8nm以下)で堆積した後は、時刻t13から時刻t14までの間、NH3、TMIおよびTMGを供給することによって、所望の厚さのInyGa1-yN(0<y<1)井戸層404を形成する。このような工程の繰り返しを何度かおこなって、InyGa1-yN(0<y<1)井戸層404とSiドープ層410とを交互に形成する。
本実施形態では、上記の方法により、発光波長が450nm近傍となるように成長条件を調整し、9nmの厚さのInGaN井戸層と、15nmの厚さのGaN障壁層を交互に3周期堆積したGaN/InGaN多重量子井戸活性層(C:比較例)を作製した。これとは別に、InGaN井戸層内に3nm間隔で0.8nmの厚さの2つのSiドープ層を設けた構造の井戸層(厚さとしては10.6nm)と、15nmの厚さの障壁層と交互に3周期堆積したGaN/InGaN多重量子井戸活性層(D:実施例)を作製した。詳細な成長条件としては、どちらも成長温度750℃、成長圧力300Torr、TMG供給流量33μmol/min、NH3供給流量0.8mol/minを一定に維持し、InGaN井戸層の堆積時のみ、TMIを170μmol/minの流量で供給している。
上記の標準的な方法で作製した比較例(C)と井戸層にSiドープ層を挿入した実施例(D)について、フォトルミネッセンス(PL)測定を行った。この結果、比較例(C)に比べて、実施例(D)では、ピーク波長がおよそ20nm程度長く、発光強度もおよそ2倍程度強く、半値幅もおよそ5nm程度低減する結果を得た。これらの結果は、InyGa1-yN(0<y<1)井戸層404においてIn組成の基板面内及び層厚方向の均一性が向上していることを示している。本実施形態によれば、発光スペクトルがブロードになることを防ぎ、発光波長の歩留まりを高めることもできる。
再び図12に戻る。
GaN/InGaN多重量子井戸活性層405の堆積後は、TMIの供給を停止し、キャリアガスには窒素に加えて、水素の供給を再開する。さらに成長温度を850℃〜1000℃に上昇させ、トリメチルアルミニウム(TMA)と、p型ドーパントであるMgの原料としてビスシクロペンタジエニルマグネシウム(Cp2Mg)を供給し、p−AlGaNオーバーフロー抑制層406を堆積する。次にTMAの供給を停止し、p−GaN層407を堆積する。
反応室から取り出した基板はフォトリソグラフィー等の手段を用いてp−GaN層407、p−AlGaNオーバーフロー抑制層406、GaN/InGaN多重量子井戸活性層405の所定の領域だけをエッチング等の手法を用いて除去し、n−GaN層402の一部を表出する。n−GaN層402が表出した領域にはTi/Al等で構成されるn側電極108を形成する。また、p側電極409としては、Pd/Ptからなる電極を用いればよい。
以上の過程によって、n型、p型それぞれのキャリアを注入することができるようになり、本実施形態による製造方法で作製したGaN/InGaN多重量子井戸活性層405において所望の波長で発光する発光素子を作製することができる。
(実施形態3)
実施形態1、2の発光素子は、そのまま光源として使用されても良い。しかし、実施形態1、2の発光素子は、波長変換のための蛍光物質を備える樹脂などと組み合わせれば、波長帯域の拡大した光源(例えば白色光源)として好適に使用され得る。
図14は、このような白色光源の一例を示す模式図である。図14の光源200は、図7に示す構成を有する発光素子100と、この発光素子100から放射された光の波長を、より長い波長に変換する蛍光体(例えばYAG:Yttrium Alumninum Garnet)が分散された樹脂層210とを備えている。発光素子100は、表面に配線パターンが形成された支持部材220上に搭載されており、支持部材220上には発光素子100を取り囲むように反射部材230が配置されている。樹脂層210は、発光素子100を覆うように形成されている。
上述したように実施形態1から3によれば、窒化ガリウム系化合物半導体などの窒化物半導体をm面などの非極性面を成長面として形成する場合も、高濃度のInを成長面と平行な方向及び層厚方向において均一に分散させることができる。これにより、高い内部量子効率を達成する井戸層を発光波長の歩留まりよく作製することが可能となる。
本発明の一態様にかかる窒化物半導体発光素子および光源は、例えば、照明装置などに利用し得る。
101 基板
102 n−GaN層
103 GaN障壁層
104 InyGa1-yN(0<y<1)井戸層
105 GaN/InGaN多重量子井戸活性層
106 p−AlGaNオーバーフロー抑制層
107 p−GaN層
108 n側電極
109 p側電極
110 Siドープ層
401 基板
401 結晶成長用基板
402 n−GaN層
403 GaN障壁層
405 GaN/InGaN多重量子井戸活性層
406 p−AlGaNオーバーフロー抑制層
407 p−GaN層
409 p側電極
410 Siドープ層

Claims (17)

  1. 非極性面を成長面とし、井戸層と前記井戸層の上に配置された障壁層とを有する活性層を備えた窒化物半導体発光素子であって、
    前記井戸層はInを含有し、
    前記障壁層は、Siドープ層を含み、
    前記障壁層における成長方向側界面のSi濃度は、0であるか、または前記Siドープ層のSi濃度よりも低く、
    前記Siドープ層は、前記障壁層と前記障壁層の下側に位置する前記井戸層との界面から、前記障壁層の厚さの50%以下の範囲に配置されており、
    前記Siドープ層の厚さは、0.8nm以下であり、
    前記障壁層における成長方向側界面のSi濃度は10 15 cm -3 以下であり、
    前記Siドープ層におけるSiの組成比は、0.0001%以上0.1%以下であり、
    前記Siドープ層におけるSi濃度は、前記障壁層において前記Siドープ層以外の領域に含まれるn型不純物の濃度より高く、
    前記井戸層はSiを含まない、
    窒化物半導体発光素子。
  2. 前記井戸層の厚さは3nm以上である、請求項1に記載の窒化物半導体発光素子。
  3. 前記井戸層の厚さは20nm以下である、請求項2に記載の窒化物半導体発光素子。
  4. 前記井戸層のInの組成比は5%以上である、請求項1に記載の窒化物半導体発光素子。
  5. 前記井戸層のInの組成比は30%以下である、請求項4に記載の窒化物半導体発光素子。
  6. 前記井戸層の厚さ方向のIn濃度の最大値と最小値との差は10%以下である、請求項1に記載の窒化物半導体発光素子。
  7. 前記井戸層は、窒化ガリウム系化合物半導体から形成されている、請求項1に記載の窒化物半導体発光素子。
  8. 前記障壁層において前記Siドープ層以外の領域に含まれるn型不純物は、シリコン、酸素、ゲルマニウム、及びスズのうちの少なくとも一つである、請求項1に記載の窒化物半導体発光素子。
  9. 前記Siドープ層の厚さは、前記障壁層の厚さの10%以下である、請求項1に記載の窒化物半導体発光素子。
  10. 前記Siドープ層のSi濃度は、前記井戸層に含まれるIn濃度より低い、請求項1に記載の窒化物半導体発光素子。
  11. 前記Siドープ層は、前記下側に位置する前記井戸層と接している、請求項1に記載の窒化物半導体発光素子。
  12. 前記Siドープ層の厚さは、0.3nm以上である、請求項1に記載の窒化物半導体発光素子。
  13. 前記Siドープ層の厚さは、前記障壁層の厚さの50%以下である、請求項1に記載の窒化物半導体発光素子。
  14. 前記活性層は、多重量子井戸構造を有する、請求項1に記載の窒化物半導体発光素子。
  15. 前記活性層は、複数の前記井戸層と、各井戸層の間に設けられた複数の前記障壁層と有する、請求項1に記載の窒化合物半導体発光素子。
  16. 前記活性層の成長面の法線とm面の法線とが形成する角度が5度以下である、請求項1に記載の窒化物半導体発光素子。
  17. 請求項1に記載の窒化物半導体発光素子と、
    前記窒化物半導体発光素子から放射された光の波長を変換する蛍光物質を含む波長変換部と、を備える光源。
JP2013525032A 2012-03-05 2013-03-04 窒化物半導体発光素子、光源及びその製造方法 Expired - Fee Related JP5468709B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013525032A JP5468709B2 (ja) 2012-03-05 2013-03-04 窒化物半導体発光素子、光源及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012048324 2012-03-05
JP2012048324 2012-03-05
JP2013525032A JP5468709B2 (ja) 2012-03-05 2013-03-04 窒化物半導体発光素子、光源及びその製造方法
PCT/JP2013/001290 WO2013132812A1 (ja) 2012-03-05 2013-03-04 窒化物半導体発光素子、光源及びその製造方法

Publications (2)

Publication Number Publication Date
JP5468709B2 true JP5468709B2 (ja) 2014-04-09
JPWO2013132812A1 JPWO2013132812A1 (ja) 2015-07-30

Family

ID=49116308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013525032A Expired - Fee Related JP5468709B2 (ja) 2012-03-05 2013-03-04 窒化物半導体発光素子、光源及びその製造方法

Country Status (4)

Country Link
US (1) US8866127B2 (ja)
JP (1) JP5468709B2 (ja)
CN (1) CN103460411A (ja)
WO (1) WO2013132812A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600162B (zh) 2014-03-24 2016-01-27 上海卓霖半导体科技有限公司 基于lao衬底的非极性蓝光led外延片的制备方法
TW201545372A (zh) * 2014-05-30 2015-12-01 Mitsubishi Chem Corp 磊晶晶圓、半導體發光元件、發光裝置及磊晶晶圓之製造方法
CN104201261A (zh) * 2014-09-10 2014-12-10 天津三安光电有限公司 一种发光二极管
US9985168B1 (en) 2014-11-18 2018-05-29 Cree, Inc. Group III nitride based LED structures including multiple quantum wells with barrier-well unit interface layers
CN106910803A (zh) * 2015-12-23 2017-06-30 比亚迪股份有限公司 发光二极管外延片及其制造方法
CN106935151B (zh) * 2017-02-28 2019-04-26 郑清团 晶圆级的微米-纳米级半导体led显示屏及其制备方法
JP6645488B2 (ja) * 2017-11-09 2020-02-14 信越半導体株式会社 半導体型蛍光体
KR102432226B1 (ko) * 2017-12-01 2022-08-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
US11393948B2 (en) * 2018-08-31 2022-07-19 Creeled, Inc. Group III nitride LED structures with improved electrical performance
JP6955172B2 (ja) * 2018-08-31 2021-10-27 日亜化学工業株式会社 窒化物半導体発光素子とその製造方法
JP6891865B2 (ja) * 2018-10-25 2021-06-18 日亜化学工業株式会社 発光素子
CN109545925B (zh) * 2018-11-26 2020-04-10 华灿光电股份有限公司 一种GaN基发光二极管外延片及其制备方法
WO2020121794A1 (ja) * 2018-12-11 2020-06-18 パナソニックセミコンダクターソリューションズ株式会社 窒化物系半導体発光素子及びその製造方法、並びに、窒化物系半導体結晶の製造方法
CN109524520B (zh) * 2018-12-28 2023-10-13 太原理工大学 一种高性能的绿光二极管多量子阱结构及其制备方法
US11195973B1 (en) * 2019-05-17 2021-12-07 Facebook Technologies, Llc III-nitride micro-LEDs on semi-polar oriented GaN
JP6968122B2 (ja) * 2019-06-06 2021-11-17 日機装株式会社 窒化物半導体発光素子
US11175447B1 (en) 2019-08-13 2021-11-16 Facebook Technologies, Llc Waveguide in-coupling using polarized light emitting diodes
US20210126164A1 (en) * 2019-10-29 2021-04-29 Facebook Technologies, Llc Red micro-led with dopants in active region
WO2021106928A1 (ja) * 2019-11-26 2021-06-03 日亜化学工業株式会社 窒化物半導体素子
CN111525003B (zh) * 2020-05-09 2021-06-18 安徽中医药大学 一种在m面氮化镓基板上生长蓝色发光二极管的外延方法
KR20210146805A (ko) * 2020-05-27 2021-12-06 니치아 카가쿠 고교 가부시키가이샤 발광소자 및 발광소자의 제조 방법
JP7260807B2 (ja) * 2020-12-24 2023-04-19 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
JP7397348B2 (ja) * 2021-11-22 2023-12-13 日亜化学工業株式会社 発光素子
CN114695610B (zh) * 2022-05-31 2023-02-28 江西兆驰半导体有限公司 一种GaN基LED外延片、外延生长方法及LED芯片
CN116995166B (zh) * 2023-09-26 2023-12-15 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022989A (ja) * 2002-06-19 2004-01-22 Sharp Corp 窒化物半導体レーザ及びその製造方法
JP2010245444A (ja) * 2009-04-09 2010-10-28 Sharp Corp 窒化物半導体発光素子の製造方法
WO2011013621A1 (ja) * 2009-07-31 2011-02-03 日亜化学工業株式会社 窒化物半導体レーザダイオード
JP2011023539A (ja) * 2009-07-15 2011-02-03 Sumitomo Electric Ind Ltd Iii族窒化物半導体光素子
JP2011049452A (ja) * 2009-08-28 2011-03-10 Sharp Corp 窒化物半導体発光素子の製造方法
WO2013015035A1 (ja) * 2011-07-26 2013-01-31 日亜化学工業株式会社 半導体発光素子

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3955367B2 (ja) 1997-09-30 2007-08-08 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 光半導体素子およびその製造方法
JP3438648B2 (ja) 1999-05-17 2003-08-18 松下電器産業株式会社 窒化物半導体素子
JP2003229645A (ja) 2002-01-31 2003-08-15 Nec Corp 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法
KR101234783B1 (ko) 2006-07-13 2013-02-20 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
JP2008235802A (ja) * 2007-03-23 2008-10-02 Rohm Co Ltd 発光装置
JP4539752B2 (ja) 2008-04-09 2010-09-08 住友電気工業株式会社 量子井戸構造の形成方法および半導体発光素子の製造方法
KR20110086129A (ko) * 2008-11-05 2011-07-27 더 리전츠 오브 더 유니버시티 오브 캘리포니아 얇은 피-타입 갈륨 질화물을 가지고 알루미늄 갈륨 질화물 전자-차단층이 없는 갈륨 질화물계 발광 다이오드들
JP2011119374A (ja) 2009-12-02 2011-06-16 Sharp Corp 窒化物半導体素子及びその製造方法、並びに、半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022989A (ja) * 2002-06-19 2004-01-22 Sharp Corp 窒化物半導体レーザ及びその製造方法
JP2010245444A (ja) * 2009-04-09 2010-10-28 Sharp Corp 窒化物半導体発光素子の製造方法
JP2011023539A (ja) * 2009-07-15 2011-02-03 Sumitomo Electric Ind Ltd Iii族窒化物半導体光素子
WO2011013621A1 (ja) * 2009-07-31 2011-02-03 日亜化学工業株式会社 窒化物半導体レーザダイオード
JP2011049452A (ja) * 2009-08-28 2011-03-10 Sharp Corp 窒化物半導体発光素子の製造方法
WO2013015035A1 (ja) * 2011-07-26 2013-01-31 日亜化学工業株式会社 半導体発光素子

Also Published As

Publication number Publication date
US20140048771A1 (en) 2014-02-20
WO2013132812A1 (ja) 2013-09-12
US8866127B2 (en) 2014-10-21
JPWO2013132812A1 (ja) 2015-07-30
CN103460411A (zh) 2013-12-18

Similar Documents

Publication Publication Date Title
JP5468709B2 (ja) 窒化物半導体発光素子、光源及びその製造方法
US9054269B2 (en) Semiconductor light-emitting device
US8183071B2 (en) Method for producing nitride semiconductor optical device and epitaxial wafer
JP5437538B1 (ja) 窒化物半導体発光素子およびその窒化物半導体発光素子を備えた光源
JP4510931B2 (ja) 窒化物系半導体発光素子およびその製造方法
US8048702B2 (en) Method of fabricating nitride-based semiconductor optical device
JP5559814B2 (ja) 窒化物系半導体発光ダイオードおよびその製造方法
JP2008078613A (ja) 窒化物半導体の製造方法及び窒化物半導体素子
US8546167B2 (en) Gallium nitride-based compound semiconductor light-emitting element
WO2013042297A1 (ja) 窒化ガリウム系化合物半導体発光素子及びそれを用いた光源装置
WO2010113423A1 (ja) 窒化物半導体の結晶成長方法および半導体装置の製造方法
EP3336908A1 (en) Semiconductor multilayer film mirror, vertical cavity type light-emitting element using the mirror, and methods for manufacturing the mirror and the element
US8163573B2 (en) Method for manufacturing nitride semiconductor element
US20110198566A1 (en) Method for manufacturing light emitting element and light emitting element
US8994031B2 (en) Gallium nitride compound semiconductor light emitting element and light source provided with said light emitting element
KR102553985B1 (ko) Ⅲ족 질화물 반도체
JP2007324421A (ja) 窒化物半導体素子
KR100742989B1 (ko) 질화갈륨계 발광 소자의 제조 방법
JP2014187388A (ja) 結晶積層構造体及び発光素子
JP2012109624A (ja) Iii族窒化物発光素子、及びiii族窒化物系半導体発光素子を作製する方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5468709

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees