[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4840200B2 - 半導体チップの製造方法 - Google Patents

半導体チップの製造方法 Download PDF

Info

Publication number
JP4840200B2
JP4840200B2 JP2007059423A JP2007059423A JP4840200B2 JP 4840200 B2 JP4840200 B2 JP 4840200B2 JP 2007059423 A JP2007059423 A JP 2007059423A JP 2007059423 A JP2007059423 A JP 2007059423A JP 4840200 B2 JP4840200 B2 JP 4840200B2
Authority
JP
Japan
Prior art keywords
sheet
semiconductor wafer
mask
plasma
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007059423A
Other languages
English (en)
Other versions
JP2008226940A (ja
Inventor
潔 有田
篤史 針貝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2007059423A priority Critical patent/JP4840200B2/ja
Priority to US12/517,632 priority patent/US7767554B2/en
Priority to PCT/JP2008/000455 priority patent/WO2008123012A1/en
Priority to TW097108006A priority patent/TW200837830A/zh
Publication of JP2008226940A publication Critical patent/JP2008226940A/ja
Application granted granted Critical
Publication of JP4840200B2 publication Critical patent/JP4840200B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、スクライブラインにテストパターンが形成された半導体ウェハを個々の集積回路毎に分割して半導体チップを製造する半導体チップの製造方法に関するものである。
半導体チップは、ウェハ状態で複数の集積回路を一括して形成した後に、ウェハをスクライブラインに沿って切断して個片の集積回路毎に分割することにより製造される。ウェハの切断には従来より幾つかの方法が用いられており、例えば回転ブレードによってウェハを機械的に切断する機械的なダイシングによる方法（例えば特許文献１参照）や、機械的な切断に替えてウェハのスクライブラインに相当する部分をプラズマエッチングによって除去することによりウェハを分割するプラズマダイシングによる方法（例えば特許文献２参照）などが知られている。
ところで半導体チップの製造過程においては、回路パターン形成時にスクライブラインに相当する領域に特性試験などに用いられるテストパターンが形成され、これらのテストパターンはその機能を果たした後にダイシング時に切断または除去される。特許文献１に示す例においては、ウェハそのものを切断するためのダイシングに先立って、幅広の回転ブレードによって予めテストパターンを除去するようにしている。これにより、テストパターンを全面的に除去して、テストパターンを部分的に切断する場合に発生する切断面の「カエリ」を防止することができる。
そして、プラズマダイシングを適用した場合におけるテストパターンの除去については、特許文献３に示す方法が提案されている。すなわちこの例においては、ウェハの回路形成面にテストパターンと接触するように保護シートを貼り付けておき、次いで回路形成面の裏面にプラズマエッチング用のマスクを形成してウェハをプラズマエッチングによって切断し、プラズマエッチングにおいて除去されずに残ったテストパターンを保護シートとともに剥離して除去するようにしている。これによりプラズマエッチング後にマスク除去のために回路形成面側をプラズマアッシングする必要がなく、プラズマアッシングによる回路形成面のダメージを排除することができる。
特開２００１−２５０８００号公報 特開２００５−１９１０３９号公報 特開２００６−１７９７６８号公報
しかしながら上述の特許文献に示す先行技術例には、以下のような難点があった。すなわち、特許文献１に示す例においては、ダイシング工程において２種類の回転ブレードによる作業を必要とすることから工程数が増加し生産性の向上が阻害されるという難がある。また特許文献３に示す例においては、テストパターンのサイズが大きくスクライブラインにおいて隣接する半導体チップ間を隙間なく繋ぐような形でテストパターンが形成されているような場合には、フッ素系の処理ガスを用いたプラズマエッチングのみではテストパターンの除去ができず、除去可能な対象が限定されるという汎用性についての難点がある。このように従来の半導体チップの製造方法では、ダイシング工程におけるテストパターンの除去を汎用性を確保しながら簡素な工程で効率よく行うことが困難であるという課題があった。
そこで本発明は、テストパターンの除去を汎用性を確保しながら簡素な工程で効率よく
行うことができる半導体チップの製造方法を提供することを目的とする。
本発明の半導体チップの製造方法は、スクライブラインによって区画される複数の領域に形成された集積回路と前記スクライブラインに形成されたテストパターンとを有する半導体ウェハをプラズマエッチングにより個々の集積回路毎に分割して個片の半導体チップを製造する半導体チップの製造方法であって、前記半導体ウェハのスクライブラインに沿ってレーザ光を前記集積回路の回路形成面側から照射することにより、前記テストパターンを半導体ウェハの表面層とともに除去するテストパターン除去工程と、前記テストパターン除去工程後の前記半導体ウェハの前記回路形成面側に回路保護シートを貼り付ける回路保護シート貼り付け工程と、前記回路保護シートが貼着された状態の前記半導体ウェハを前記回路形成面の裏面から機械研削することによって薄化するウェハ裏面研削工程と、前記ウェハ裏面研削工程後の半導体ウェハの裏面に、前記プラズマエッチングにおけるマスクとなるマスク用シートを貼り付けるマスク用シート貼り付け工程と、前記マスク用シートが貼り付けられた前記半導体ウェハのスクライブラインに沿ってレーザ光を前記マスク用シート側から照射することにより、前記スクライブライン上の前記マスク用シートを所定幅だけ除去して前記マスクを加工するマスク加工工程と、前記マスク加工工程の後、前記半導体ウェハにおいて前記除去された所定幅のマスク用シートに対応する部分をプラズマエッチングすることにより、前記レーザ光の照射によって生じたダメージ層を除去するとともに前記半導体ウェハを個々の集積回路毎に分割するプラズマダイシング工程と、前記プラズマダイシング後の半導体ウェハに前記マスク用シートの上面を覆って個片に分割された状態の半導体チップを保持するための粘着シートを貼り付ける粘着シート貼り付け工程と、前記粘着シート貼り付け工程後の半導体ウェハから、前記回路保護シートを除去する回路保護シート除去工程とを含み、前記プラズマダイシング工程に先立って、前記レーザ光によって除去された前記マスク用シートの開口部の開口幅を拡げるための予備的なプラズマエッチングを行う。
本発明によれば、レーザ光を回路形成面側から照射してテストパターンを除去した後に回路形成面に回路保護シートを貼り付けた状態で回路形成面の裏側を機械研削により薄化し、薄化後の半導体ウェハの裏面にマスク用シートを貼り付け、プラズマダイシング用のマスクをレーザ光を照射して加工する方法を採用することにより、半導体ウェハを薄化からプラズマダイシングに至るまで１つの回路保護シートによって保持することができ、テストパターンの除去を汎用性を確保しながら簡素な工程で効率よく行うことができる。
次に本発明の実施の形態を図面を参照して説明する。図１は本発明の一実施の形態の半導体チップの製造方法に用いられる半導体ウェハの詳細説明図、図２は本発明の一実施の形態の半導体チップの製造方法を示すフロー図、図３、図５は本発明の一実施の形態の半導体チップの製造方法を示す工程説明図、図４は本発明の一実施の形態の半導体チップの製造方法において使用されるレーザ加工装置の斜視図、図６は本発明の一実施の形態の半導体チップの製造方法において使用されるプラズマ処理装置の断面図、図７は本発明の一実施の形態の半導体チップの製造方法における半導体ウェハの部分断面図、図８は本発明の一実施の形態の半導体チップの製造方法における半導体ウェハの部分斜視図、図９、図１０，図１１，図１２は本発明の一実施の形態の半導体チップの製造方法を示す工程説明図である。
まず図１を参照して、本実施の形態における半導体チップの製造に用いられる半導体ウェハ１について説明する。図１において半導体ウェハ１は、各半導体チップを切り分けるために格子状に配列されたスクライブライン２ａによって、複数の矩形状のチップ領域２（領域）に区画されている。半導体ウェハ１の回路形成面１ａにおいて、各チップ領域２にはそれぞれ集積回路３が形成されており、スクライブライン２ａにはテストパターン４
が形成されている。テストパターン４は、半導体チップの製造工程において特性試験などに用いられ、その機能を果たした後に除去されるものである。本実施の形態に示す半導体チップの製造方法は、半導体ウェハ１をプラズマエッチングを用いたプラズマダイシングによって個々の集積回路３毎に分割して、個片の半導体チップを製造するものである。
次に、半導体チップの製造方法の詳細工程について、図２のフローに沿って各図を参照しながら説明する。図２において、まず回路形成面１ａに集積回路３およびテストパターン４が形成された半導体ウェハ１を対象として（図３（ａ）参照）、図４に示すレーザ加工装置１０を用い、スクライブライン２ａに形成されたテストパターン４の除去が行われる（テストパターン除去工程）（ＳＴ１）。
ここでレーザ加工装置１０の構造を図４を参照して説明する。図４において、ウェハ保持部１１上には表面にスクライブライン２ａによって区画されるチップ領域２が形成された半導体ウェハ１が保持されている。ウェハ保持部１１の上方には、レーザ照射部５およびカメラ１９が装着された移動プレート１８が、移動機構１７によって移動自在に配設されている。レーザ照射部５はレーザ発生部１４によって発生したレーザ光５ａを下方の半導体ウェハ１に対して照射する。
カメラ１９は赤外線カメラであり、下方に位置した半導体ウェハ１を撮像し、半導体ウェハ１の集積回路３や認識マークなどを撮像する。そして撮像結果を認識部１６によって認識処理することにより、半導体ウェハ１における集積回路３やスクライブライン２ａの配列位置を検出できるようになっている。レーザ発生部１４、認識部１６、移動機構１７は制御部１５によって制御され、制御部１５が操作・入力部１２からの操作指令に基づきこれら各部を制御する際には、ワークデータ記憶部１３に記憶されたデータが参照される。ワークデータ記憶部１３には、スクライブライン２ａの配列位置に関するデータや、スクライブライン２ａの幅であるダイシング幅に関するデータ、さらにスクライブライン２ａに形成されたテストパターン４の幅寸法に関するデータが記憶されている。ワークデータ記憶部１３へのデータ書き込みは、操作・入力部１２によって行えるようになっている。
このレーザ加工装置１０によって半導体ウェハ１を対象としたレーザ加工を実行する際には、制御部１５は、認識部１６によって検出された半導体ウェハ１の実際の位置と、ワークデータ記憶部１３に記憶されたスクライブライン２ａの位置を示すデータに基づき、移動機構１７を制御する。これにより、移動機構１７はレーザ照射部５を半導体ウェハ１の上面においてスクライブライン２ａに沿って移動させる。そして制御部１５がワークデータ記憶部１３に記憶されたデータに基づいてレーザ発生部１４を制御することにより、対象となるテストパターン４を除去するため、あるいは後述するマスク加工においてマスク用シート９（図５参照）をダイシング幅に応じた除去幅で除去するために必要とされる適切な出力のレーザ光が、レーザ照射部５から照射される。
そしてこのレーザ加工により、テストパターン除去工程においては、半導体ウェハ１の回路形成面１ａにおいて、スクライブライン２ａに形成されたテストパターン４を除去するのに必要な除去幅範囲に位置する表面層が、テストパターン４とともに除去されて凹部１ｃが形成され。このとき、凹部１ｃの底面には、レーザ加工により半導体ウェハ１のシリコン成分が変質したダメージ層１ｄが生成される。すなわちここでは、半導体ウェハ１のスクライブライン２ａに沿ってレーザ光５ａを集積回路３の回路形成面１ａ側から照射することにより、半導体ウェハ１においてスクライブライン２ａに相当する位置に形成されていたテストパターン４を半導体ウェハ１の表面層とともに除去する。
次いで、図３（ｃ）に示すように、テストパターン除去工程後の半導体ウェハの回路形
成面１ａ側に、回路保護シート６を貼り付ける（回路保護シート貼り付け工程）（ＳＴ２）。回路保護シート６は粘着層を有する樹脂シートであり、ここでは紫外光の照射によって粘着力が低下するＵＶテープを用いている。この後、ウェハ薄化加工が行われる。すなわち図３（ｄ）に示すように、回路形成面１ａに回路保護シート６が貼着された状態の半導体ウェハ１を、研削ツール７０によって回路形成面１ａの反対側の裏面１ｂから所定の厚さまで機械研削することによって薄化する（ウェハ裏面研削工程）（ＳＴ３）。次いで図５（ａ）に示すように、機械研削後の裏面１ｂにフッ素ガスプラズマＰ１を作用させることにより、ウェハ裏面研削工程において機械研削によって生成した加工変質層を、図６に示すプラズマ処理装置を用いたプラズマエッチングによって除去する（加工変質層除去工程）（ＳＴ４）。
ここで、上述の加工変質層除去のためのプラズマエッチングおよび後述するプラズマダイシングにおいて使用されるプラズマ処理装置２０について、図６を参照して説明する。図６において、真空チャンバ２１の内部は半導体ウェハ１を対象としたプラズマ処理を行うための密閉された処理空間となっている。真空チャンバ２１の内部には高周波側電極２２およびガス供給電極２３が対向して配置されている。高周波側電極２２上には、処理対象の半導体ウェハ１が周囲を絶縁リング２２ａによって囲まれた状態で載置され、真空吸引または静電吸引によって保持される。
ガス供給電極２３に設けられたガス供給孔２３ａには、開閉バルブ２５ａ、２５ｂおよび流量制御バルブ２６ａ、２６ｂを介してそれぞれプラズマ発生用ガス供給部２７ａ、２７ｂが接続されている。プラズマ発生用ガス供給部２７ａは、半導体ウェハ１の主成分であるシリコンを除去して加工変質層の除去やダイシング溝の形成を目的とするプラズマエッチングにおいて用いられるフッ素系のプラズマ発生用ガスを供給する。プラズマ発生用ガス供給部２７ｂは、樹脂シートを除去するアッシングを目的とするプラズマ処理において用いられる酸素または酸素の混合ガスを供給する。開閉バルブ２５ａ、２５ｂおよび流量制御バルブ２６ａ、２５ｂを制御することにより、ガス供給孔２３ａに供給されるプラズマ発生用ガスの種類の切換および供給流量の調整が行えるようになっている。
供給されたプラズマ発生用ガスは、ガス供給電極２３の下面に装着された多孔質プレート２４を介して、高周波側電極２２上の半導体ウェハ１に対して均一に吹き付けられる。この状態で、高周波電源部２８を駆動して高周波側電極２２に高周波電圧を印加することにより、ガス供給電極２３と高周波側電極２２との間にはフッ素系ガスのプラズマまたは酸素ガスのプラズマが発生し、これによりそれぞれの場合において目的とするプラズマ処理が実行される。このプラズマ処理過程においては、冷却ユニット２９を駆動して冷媒を高周波電極２２内に循環させ、プラズマの熱によって半導体ウェハ１が昇温するのを防止する。
そしてこの後、図５（ｂ）に示すように、ウェハ裏面研削工程後に変質層除去が行われた後の半導体ウェハ１の裏面１ｂ＊に、半導体ウェハ１を個片に分割するためのプラズマエッチングにおけるマスクとなるマスク用シート９を貼り付ける（マスク用シート貼り付け工程）（ＳＴ５）。ここでは、マスク用シート９としてダイアタッチフィルム７を備えた樹脂シート８を使用し、マスク用シート貼り付け工程においてこのダイアタッチフィルム７を半導体ウェハ１の裏面１ｂ＊に接触させてこのマスク用シート９を貼り付けるようにしている。また樹脂シート８として紫外光によって粘着力が低下する粘着層を備えたＵＶテープを用いるようにしており、後工程のダイボンディング工程において下面側から紫外光を照射することにより、個片の半導体チップの取り出しを容易に行うことができる。
次いで、図４に示すレーザ加工装置１０を用いて、レーザ光の照射によるマスク加工が行われる（ＳＴ６）。すなわち図５（ｃ）に示すように、マスク用シート９が貼り付けら
れた半導体ウェハ１のスクライブライン２ａに沿ってレーザ光５ａをマスク用シート９側から照射することにより、スクライブライン２ａ上のマスク用シート９をダイシング幅に相当する所定幅だけ除去して溝部９ａを形成し、プラズマダイシングのためのマスクを加工する（マスク加工工程）。
レーザ光によるマスク加工においては、マスク用シート９のスクライブライン２ａに対応する境界線領域の樹脂成分がレーザ光５ａによって除去されて溝部９ａが形成される。そして溝部９ａの底部がマスク用シート９の下面、すなわちダイアタッチフィルム７の下面まで到達した後は、レーザ光５ａの作用は半導体ウェハ１に及び、半導体ウェハ１の表面には、図３（ｂ）に示す凹部１ｃと同様に、レーザ光５ａによって半導体ウェハ１の表面層が除去された凹部１ｃが形成される。そして凹部１ｃの底面には、微小なクラックを含むダメージ層１ｄが形成される。
このようなダメージ層１ｄはそのまま放置すると半導体ウェハ１の強度を低下させるため除去しなければならない。本実施の形態においては、半導体ウェハ１をプラズマエッチングによって分割するプラズマダイシングの過程において、半導体ウェハ１の回路形成面１ａおよび裏面１ｂの両面に生成したダメージ層１ｄを同時に除去するようにしている。このとき、図７（ａ）に示すように、ダメージ層１ｄの生成範囲が溝部９ａの底部の開口幅Ｗ１を超えて拡がっており、ダメージ層１ｄが残留しない最小除去幅Ｗｒよりも開孔幅Ｗ１が小さい場合には、ダメージ層１ｄは部分的にマスク用シート９の下面に覆われた状態となる（図７（ａ）に示す矢印ａ参照）。このような場合には、マスク用シート９の下面によって覆われた部分にはプラズマエッチングの作用は及ばず、プラズマダイシングによって半導体ウェハ１が個片の半導体チップに分割された後においても、ダメージ層１ｄが部分的に残留する場合が生じる。
このため、このような有害なダメージ層１ｄをプラズマダイシングにおいて完全に除去することを可能とするための処理、すなわちプラズマエッチングによってマスク用シート９の溝部９ａの開口幅Ｗ１を前述の最小除去幅Ｗｒよりも大きい開孔幅Ｗ２に拡げて、ダメージ層１ｄを全て溝部９ａの底部に露呈させるためのアッシングが実行される（ＳＴ７）。このアッシングは、プラズマダイシング工程に先立って、レーザ光５ａによって除去されたマスク用シート９の溝部９ａの開口幅を拡げるための予備的なプラズマエッチングを行うことにより実行される。
すなわち（ＳＴ６）後の半導体ウェハ１を対象として、酸素ガスまたは酸素ガスの混合ガスをプラズマ発生用ガスとするプラズマ処理を実行することにより、図５（ｄ）に示すように、マスク用シート９に溝部９ａが設けられた半導体ウェハ１に対して酸素ガスプラズマＰ２が作用し、これによりマスク用シート９や溝部９ａの内部には酸素ガスプラズマＰ２による等方性のエッチング作用が及び、有機物であるマスク用シート９を酸素ガスプラズマＰ２によって灰化して除去するアッシングが行われる。
このアッシングによる効果の詳細を、図８を参照して説明する。図８（ａ）は、レーザ光の照射によるマスク加工後の溝部９ａの状態を示している。図８（ａ）に示すように、マスク加工後の溝部９ａにおいては、樹脂シート８の内側面８ａは平滑面ではなく、微細な筋状の凹凸部が形成された状態となる。そして溝部９ａの上端の上縁部８ｂには、溶融した樹脂シート８が上方に盛り上がって固化したカエリ部が形成され、また上縁部８ｂの近傍には一旦溶融した樹脂シート８の樹脂成分が微粒状に固化したスパッタ８ｃが付着した状態となり、さらに溝部９ａの底部にはダイアタッチフィルム７の未除去部分が部分的に残留した残渣７ａが存在している。そしてこの状態では、溝部９ａの底部における開口幅は、前述の最小除去幅Ｗｒよりも小さいＷ１となっている。
図８（ｂ）は、図８（ａ）の状態に対して酸素ガスプラズマＰ１によるアッシングを実行した後の状態を示している。ここに示すように、酸素ガスプラズマＰ２の等方性エッチング作用により、樹脂シート８の表面や内側面８ａの内部に存在する凹凸部分が平滑化され、内側面８ａや上縁部８ｂは滑らかな表面となり、スパッタ８ｃや残渣７ａは消失する。そしてエッチング作用が内側面８ａや溝部９ａの底部に及ぶことにより、溝部９ａの開口幅は、図８（ａ）に示すＷ１，Ｗｒよりも大きいＷ２に拡大する。これにより、ダメージ層１ｄが部分的に両端部（矢印ａ参照）においてマスク用シート９によって覆われていた状態（図７（ａ））から、ダメージ層１ｄが溝部９ａ内で全て露呈した状態（図７（ｂ））に改善される。以下に説明するプラズマダイシングは、このようにダイシング幅が拡大された状態で行われる。
次いで、プラズマダイシングが実行される。すなわち、図９（ａ）に示すように、アッシング工程後の半導体ウェハ１の前述の拡大されたダイシング幅（所定幅）に対応する部分をプラズマエッチングすることにより、レーザ光５ａの照射によって生じたダメージ層１ｄを除去するとともに、半導体ウェハ１を個々の集積回路３毎に分割する（プラズマダイシング工程）。これにより、半導体ウェハ１は個片の半導体チップ１＊に分割される。この後、図９（ｂ）に示すように、プラズマダイシング後の半導体ウェハ１にマスク用シート９の上面の樹脂シート８を覆って、個片に分割された状態の半導体チップ１＊を保持するための粘着シート３０を貼り付ける（粘着シート貼り付け工程）（ＳＴ９）。
次いで、粘着シート貼り付け工程後の半導体ウェハ１から、回路保護シート６を除去する（回路保護シート除去工程）（ＳＴ１０）。すなわち、図９（ｃ）に示すように、粘着シート３０が貼着された半導体ウェハ１を上下反転して粘着シート３０を下面側にした後、回路保護シート６を上方に引き剥がすことにより、それぞれの個片の半導体チップ１＊において、回路保護シート６を上面１ａから剥離させる。このとき、予め回路保護シート６に紫外光を照射して、回路保護シート６に粘着力を低下させておく。そしてこれにより、図９（ｄ）に示すように、図１に示す半導体ウェハ１を集積回路３毎に個片に分割して製造された半導体チップ１＊を、マスク用シート９を介して粘着シート３０に保持させた構成の半導体チップの集合体１０１が完成する。
この半導体チップの集合体１０１は、ウェハリングなどの治具によって保持された状態でダイボンディング工程に送られ、ここで図１０に示すように、個片の半導体チップ１＊は、保持ツール３１によって保持されて１つづつ粘着シート３０から順次取り出される。半導体チップ１＊の取り出しに際しては、粘着シート３０の下面側から予め紫外線を照射することにより、樹脂シート８によってダイアタッチフィルム７を貼着する粘着力が低下し、半導体チップ１＊は裏面１ｂに貼着されたダイアタッチフィルム７が樹脂シート８と分離した状態で取り出される。そして取り出された半導体チップ１＊は、接着層であるダイアタッチフィルム７を介して基板にボンディングされる。
なお上記実施例では、図５（ｃ）に示すマスク加工工程において、レーザ光５ａがマスク用シート９を貫通した溝部９ａの断面において、ダイアタッチフィルム７と樹脂シート８の端面がレーザ光５ａの熱によって融着し、図１０に示す半導体チップ１＊の取り出し時においてダイアタッチフィルム７と樹脂シート８との分離ができにくくなる場合がある。このような場合には、以下に示すように、粘着シート３０を２回貼り付ける方法を用いる。
図１１（ａ）は、図９（ａ）に示す状態と同様に、プラズマダイシング後に粘着シート３０を樹脂シート８に貼り付けた状態を示している。このとき、粘着シート３０の貼り付け前に予め樹脂シート８に紫外光を照射しておき、樹脂シート８の粘着力を低下させておく。次いで、図１１（ｂ）に示すように、粘着シート３０を上方に引き離す。これにより
、粘着力が低下している樹脂シート８は、ダイアタッチフィルム７から分離して粘着シート３０とともに剥離する。
次いで図１１（ｃ）に示すように、ダイアタッチフィルム７の上面に再度粘着シート３０を貼り付ける。そして図１１（ｄ）に示すように、粘着シート３０が貼着された半導体ウェハ１を上下反転して粘着シート３０を下面側にした後、回路保護シート６を上方に引き剥し、それぞれの個片の半導体チップ１＊において、回路保護シート６が回路形成面１ａから剥離させる。このとき、予め回路保護シート６に紫外光を照射して回路保護シート６の粘着力を低下させておく。
これにより、図１１（ｅ）に示すように、半導体チップ１＊をダイアタッチフィルム７を介して粘着シート３０に保持させた構成の半導体チップの集合体１０１Ａが完成する。そしてダイボンディング工程においては、図１２に示すように、個片の半導体チップ１＊は、保持ツール３１に保持されて１つづつ粘着シート３０から順次取り出される。このとき、粘着シート３０としてＵＶテープを用いると、図１０に示す例と同様に、紫外光を予め粘着シート３０に照射することにより、半導体チップ１＊の取り出しを容易に行うことができる。
すなわち、上記実施例では、粘着シート貼り付け工程は、樹脂シート８の上面を覆って粘着シート３０を貼り付ける第１の粘着シート貼り付け工程と、第１の粘着シート貼り付け工程後に樹脂シート８を粘着シート３０とともに剥離する樹脂シート剥離工程と、樹脂シート剥離工程後にダイアタッチフィルム７の上面を覆って粘着シート３０を貼り付ける第２の粘着シート貼り付け工程とを含む形態となっている。
上記説明したように、本実施の形態に示す半導体チップの製造方法においては、レーザ光を回路形成面１ａ側から照射してテストパターン４を除去した後に回路形成面１ａに回路保護シート６を貼り付けた状態で回路形成面の裏面１ｂを機械研削により薄化し、薄化後の半導体ウェハ１の裏面１ｂにプラズマエッチングにおけるマスクとなるマスク用シート９を貼り付け、プラズマダイシング用のマスクをレーザ光を照射して加工する方法を採用している。
これにより、半導体ウェハ１を薄化からプラズマダイシングに至るまで１つの回路保護シート６によって保持することができ、テストパターン４の除去を汎用性を確保しながら簡素な工程で効率よく行うことができる。すなわち従来採用されていた各種の方法、例えばダイシング工程において２種類の回転ブレードを用いてテストパターンの除去を機械的に行う方法と比較して、工程の簡略化が実現される。
さらに本実施の形態に示す方法は、テストパターンのサイズが大きくスクライブラインにおいて隣接する半導体チップ間を隙間なく繋ぐような形でテストパターンが形成されているような場合においても適用可能であり、従来このような場合に用いられた塩素系ガスなどの有毒ガスを用いたエッチングを必要とすることなく、フッ素系の処理ガスを用いたプラズマエッチングでテストパターンの除去が可能となる。したがって本発明を適用することにより、汎用性に優れた半導体チップの製造方法を簡略な工程構成により生産効率よく実現することができる。
本発明の半導体チップの製造方法は、テストパターンの除去を汎用性を確保しながら簡素な工程で効率よく行うことができるという効果を有し、複数の集積回路が形成された半導体ウェハを集積回路毎に分割して個片の半導体チップを製造する分野に有用である。
本発明の一実施の形態の半導体チップの製造方法に用いられる半導体ウェハの詳細説明図 本発明の一実施の形態の半導体チップの製造方法を示すフロー図 本発明の一実施の形態の半導体チップの製造方法を示す工程説明図 本発明の一実施の形態の半導体チップの製造方法において使用されるレーザ加工装置の斜視図 本発明の一実施の形態の半導体チップの製造方法における半導体ウェハの部分断面図 本発明の一実施の形態の半導体チップの製造方法において使用されるプラズマ処理装置の断面図 本発明の一実施の形態の半導体チップの製造方法における半導体ウェハの部分断面図 本発明の一実施の形態の半導体チップの製造方法における半導体ウェハの部分斜視図 本発明の一実施の形態の半導体チップの製造方法を示す工程説明図 本発明の一実施の形態の半導体チップの製造方法を示す工程説明図 本発明の一実施の形態の半導体チップの製造方法を示す工程説明図 本発明の一実施の形態の半導体チップの製造方法を示す工程説明図
符号の説明
１ 半導体ウェハ
１ａ 回路形成面
１ｄ ダメージ層
１＊ 半導体チップ
２ チップ領域
２ａ スクライブライン
３ 集積回路
４ テストパターン
５ レーザ照射部
５ａ レーザ光
６ 回路保護シート
７ ダイアタッチフィルム
８ 樹脂シート
９ マスク用シート
１０ レーザ加工装置
２０ プラズマ処理装置
３０ 粘着シート
Ｐ１ フッ素ガスプラズマ
Ｐ２ 酸素ガスプラズマ

Claims (5)

  1. スクライブラインによって区画される複数の領域に形成された集積回路と前記スクライブラインに形成されたテストパターンとを有する半導体ウェハをプラズマエッチングにより個々の集積回路毎に分割して個片の半導体チップを製造する半導体チップの製造方法であって、
    前記半導体ウェハのスクライブラインに沿ってレーザ光を前記集積回路の回路形成面側から照射することにより、前記テストパターンを半導体ウェハの表面層とともに除去するテストパターン除去工程と、
    前記テストパターン除去工程後の前記半導体ウェハの前記回路形成面側に回路保護シートを貼り付ける回路保護シート貼り付け工程と、
    前記回路保護シートが貼着された状態の前記半導体ウェハを前記回路形成面の裏面から機械研削することによって薄化するウェハ裏面研削工程と、
    前記ウェハ裏面研削工程後の半導体ウェハの裏面に、前記プラズマエッチングにおけるマスクとなるマスク用シートを貼り付けるマスク用シート貼り付け工程と、
    前記マスク用シートが貼り付けられた前記半導体ウェハのスクライブラインに沿ってレーザ光を前記マスク用シート側から照射することにより、前記スクライブライン上の前記マスク用シートを所定幅だけ除去して前記マスクを加工するマスク加工工程と、
    前記マスク加工工程の後、前記半導体ウェハにおいて前記除去された所定幅のマスク用シートに対応する部分をプラズマエッチングすることにより、前記レーザ光の照射によって生じたダメージ層を除去するとともに前記半導体ウェハを個々の集積回路毎に分割するプラズマダイシング工程と、
    前記プラズマダイシング後の半導体ウェハに前記マスク用シートの上面を覆って個片に分割された状態の半導体チップを保持するための粘着シートを貼り付ける粘着シート貼り付け工程と、
    前記粘着シート貼り付け工程後の半導体ウェハから、前記回路保護シートを除去する回路保護シート除去工程とを含み、前記プラズマダイシング工程に先立って、前記レーザ光によって除去された前記マスク用シートの開口部の開口幅を拡げるための予備的なプラズマエッチングを行うことを特徴とする半導体チップの製造方法。
  2. 前記ウェハ裏面研削工程後の機械研削面を対象として、機械研削によって生成した加工変質層をプラズマエッチングによって除去することを特徴とする請求項１記載の半導体チップの製造方法。
  3. 前記マスク用シートとしてダイアタッチフィルムを備えた樹脂シートを使用し、前記マスク用シート貼り付け工程においてこのダイアタッチフィルムを前記半導体ウェハの裏面に接触させてこのマスク用シートを貼り付けることを特徴とする請求項１または２記載の半導体チップの製造方法。
  4. 前記予備的なプラズマエッチングにおいて酸素もしくは酸素を含んだガスを使用することを特徴とする請求項１記載の半導体チップの製造方法。
  5. 前記粘着シート貼り付け工程は、前記樹脂シートの上面を覆って粘着シートを貼り付ける第１の粘着シート貼り付け工程と、第１の粘着シート貼り付け工程後に前記樹脂シートを前記粘着シートとともに剥離する樹脂シート剥離工程と、樹脂シート剥離工程後に前記ダイアタッチフィルムの上面を覆って粘着シートを貼り付ける第２の粘着シート貼り付け工程とを含むことを特徴とする請求項３記載の半導体チップの製造方法。
JP2007059423A 2007-03-09 2007-03-09 半導体チップの製造方法 Active JP4840200B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007059423A JP4840200B2 (ja) 2007-03-09 2007-03-09 半導体チップの製造方法
US12/517,632 US7767554B2 (en) 2007-03-09 2008-03-05 Method of manufacturing semicondictor chip
PCT/JP2008/000455 WO2008123012A1 (en) 2007-03-09 2008-03-05 Method of manufacturing semiconductor chip
TW097108006A TW200837830A (en) 2007-03-09 2008-03-07 Method of manufacturing semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007059423A JP4840200B2 (ja) 2007-03-09 2007-03-09 半導体チップの製造方法

Publications (2)

Publication Number Publication Date
JP2008226940A JP2008226940A (ja) 2008-09-25
JP4840200B2 true JP4840200B2 (ja) 2011-12-21

Family

ID=39495981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007059423A Active JP4840200B2 (ja) 2007-03-09 2007-03-09 半導体チップの製造方法

Country Status (4)

Country Link
US (1) US7767554B2 (ja)
JP (1) JP4840200B2 (ja)
TW (1) TW200837830A (ja)
WO (1) WO2008123012A1 (ja)

Families Citing this family (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP2010192616A (ja) * 2009-02-17 2010-09-02 Disco Abrasive Syst Ltd 保護膜の形成方法及びウエーハの加工方法
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US20120168412A1 (en) * 2011-01-05 2012-07-05 Electro Scientific Industries, Inc Apparatus and method for forming an aperture in a substrate
JP5599342B2 (ja) 2011-02-23 2014-10-01 三菱電機株式会社 半導体装置の製造方法
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US9129904B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8507363B2 (en) 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US8912077B2 (en) 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US9126285B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Laser and plasma etch wafer dicing using physically-removable mask
US8759197B2 (en) 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8951819B2 (en) 2011-07-11 2015-02-10 Applied Materials, Inc. Wafer dicing using hybrid split-beam laser scribing process with plasma etch
US8450188B1 (en) * 2011-08-02 2013-05-28 Micro Processing Technology, Inc. Method of removing back metal from an etched semiconductor scribe street
US8785296B2 (en) * 2012-02-14 2014-07-22 Alpha & Omega Semiconductor, Inc. Packaging method with backside wafer dicing
US8815706B2 (en) 2012-01-20 2014-08-26 Infineon Technologies Ag Methods of forming semiconductor devices
US8652940B2 (en) 2012-04-10 2014-02-18 Applied Materials, Inc. Wafer dicing used hybrid multi-step laser scribing process with plasma etch
US8748297B2 (en) 2012-04-20 2014-06-10 Infineon Technologies Ag Methods of forming semiconductor devices by singulating a substrate by removing a dummy fill material
US8946057B2 (en) 2012-04-24 2015-02-03 Applied Materials, Inc. Laser and plasma etch wafer dicing using UV-curable adhesive film
US8969177B2 (en) * 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
US9048309B2 (en) 2012-07-10 2015-06-02 Applied Materials, Inc. Uniform masking for wafer dicing using laser and plasma etch
US8940619B2 (en) 2012-07-13 2015-01-27 Applied Materials, Inc. Method of diced wafer transportation
US8993414B2 (en) 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall
US8845854B2 (en) 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US8859397B2 (en) 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US9159574B2 (en) 2012-08-27 2015-10-13 Applied Materials, Inc. Method of silicon etch for trench sidewall smoothing
US9252057B2 (en) 2012-10-17 2016-02-02 Applied Materials, Inc. Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application
US8975162B2 (en) 2012-12-20 2015-03-10 Applied Materials, Inc. Wafer dicing from wafer backside
US9236305B2 (en) 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
US8980726B2 (en) 2013-01-25 2015-03-17 Applied Materials, Inc. Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers
US20140217577A1 (en) * 2013-02-04 2014-08-07 Infineon Technologies Ag Semiconductor Device and Method for Manufacturing a Semiconductor Device
WO2014159464A1 (en) 2013-03-14 2014-10-02 Applied Materials, Inc. Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch
US8883614B1 (en) 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
US20150011073A1 (en) * 2013-07-02 2015-01-08 Wei-Sheng Lei Laser scribing and plasma etch for high die break strength and smooth sidewall
US9105710B2 (en) 2013-08-30 2015-08-11 Applied Materials, Inc. Wafer dicing method for improving die packaging quality
US20150079760A1 (en) * 2013-09-19 2015-03-19 Wei-Sheng Lei Alternating masking and laser scribing approach for wafer dicing using laser scribing and plasma etch
US9224650B2 (en) 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
US9460966B2 (en) 2013-10-10 2016-10-04 Applied Materials, Inc. Method and apparatus for dicing wafers having thick passivation polymer layer
US9041198B2 (en) 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
US9406564B2 (en) 2013-11-21 2016-08-02 Infineon Technologies Ag Singulation through a masking structure surrounding expitaxial regions
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece
US9312177B2 (en) 2013-12-06 2016-04-12 Applied Materials, Inc. Screen print mask for laser scribe and plasma etch wafer dicing process
US9299614B2 (en) 2013-12-10 2016-03-29 Applied Materials, Inc. Method and carrier for dicing a wafer
US9293304B2 (en) 2013-12-17 2016-03-22 Applied Materials, Inc. Plasma thermal shield for heat dissipation in plasma chamber
JP2015119085A (ja) * 2013-12-19 2015-06-25 株式会社ディスコ デバイスウェーハの加工方法
US9299611B2 (en) 2014-01-29 2016-03-29 Applied Materials, Inc. Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US9018079B1 (en) 2014-01-29 2015-04-28 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean
US9012305B1 (en) 2014-01-29 2015-04-21 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
US8927393B1 (en) 2014-01-29 2015-01-06 Applied Materials, Inc. Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
US8991329B1 (en) 2014-01-31 2015-03-31 Applied Materials, Inc. Wafer coating
US9236284B2 (en) 2014-01-31 2016-01-12 Applied Materials, Inc. Cooled tape frame lift and low contact shadow ring for plasma heat isolation
US9130030B1 (en) 2014-03-07 2015-09-08 Applied Materials, Inc. Baking tool for improved wafer coating process
US20150255349A1 (en) 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
US9275902B2 (en) 2014-03-26 2016-03-01 Applied Materials, Inc. Dicing processes for thin wafers with bumps on wafer backside
US9076860B1 (en) 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US8975163B1 (en) 2014-04-10 2015-03-10 Applied Materials, Inc. Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US8932939B1 (en) 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US8912078B1 (en) 2014-04-16 2014-12-16 Applied Materials, Inc. Dicing wafers having solder bumps on wafer backside
US8999816B1 (en) 2014-04-18 2015-04-07 Applied Materials, Inc. Pre-patterned dry laminate mask for wafer dicing processes
US8912075B1 (en) 2014-04-29 2014-12-16 Applied Materials, Inc. Wafer edge warp supression for thin wafer supported by tape frame
US9159621B1 (en) 2014-04-29 2015-10-13 Applied Materials, Inc. Dicing tape protection for wafer dicing using laser scribe process
US8980727B1 (en) 2014-05-07 2015-03-17 Applied Materials, Inc. Substrate patterning using hybrid laser scribing and plasma etching processing schemes
US9112050B1 (en) 2014-05-13 2015-08-18 Applied Materials, Inc. Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
US9034771B1 (en) 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
US9165832B1 (en) * 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US9142459B1 (en) 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
US9093518B1 (en) 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
US9130057B1 (en) 2014-06-30 2015-09-08 Applied Materials, Inc. Hybrid dicing process using a blade and laser
US9349648B2 (en) 2014-07-22 2016-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process
US9117868B1 (en) 2014-08-12 2015-08-25 Applied Materials, Inc. Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing
US9196498B1 (en) 2014-08-12 2015-11-24 Applied Materials, Inc. Stationary actively-cooled shadow ring for heat dissipation in plasma chamber
US9281244B1 (en) 2014-09-18 2016-03-08 Applied Materials, Inc. Hybrid wafer dicing approach using an adaptive optics-controlled laser scribing process and plasma etch process
US11195756B2 (en) 2014-09-19 2021-12-07 Applied Materials, Inc. Proximity contact cover ring for plasma dicing
US9177861B1 (en) 2014-09-19 2015-11-03 Applied Materials, Inc. Hybrid wafer dicing approach using laser scribing process based on an elliptical laser beam profile or a spatio-temporal controlled laser beam profile
US9196536B1 (en) 2014-09-25 2015-11-24 Applied Materials, Inc. Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process
US9130056B1 (en) 2014-10-03 2015-09-08 Applied Materials, Inc. Bi-layer wafer-level underfill mask for wafer dicing and approaches for performing wafer dicing
US9245803B1 (en) 2014-10-17 2016-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process
US10692765B2 (en) 2014-11-07 2020-06-23 Applied Materials, Inc. Transfer arm for film frame substrate handling during plasma singulation of wafers
US9355907B1 (en) 2015-01-05 2016-05-31 Applied Materials, Inc. Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
US9330977B1 (en) 2015-01-05 2016-05-03 Applied Materials, Inc. Hybrid wafer dicing approach using a galvo scanner and linear stage hybrid motion laser scribing process and plasma etch process
US9159624B1 (en) 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
JP6738591B2 (ja) * 2015-03-13 2020-08-12 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
US9601375B2 (en) 2015-04-27 2017-03-21 Applied Materials, Inc. UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach
US10090241B2 (en) * 2015-05-29 2018-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Device, package structure and method of forming the same
US9721839B2 (en) 2015-06-12 2017-08-01 Applied Materials, Inc. Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
US9478455B1 (en) 2015-06-12 2016-10-25 Applied Materials, Inc. Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber
JP2017041587A (ja) * 2015-08-21 2017-02-23 株式会社ディスコ ウエーハの分割方法
US10043676B2 (en) * 2015-10-15 2018-08-07 Vishay General Semiconductor Llc Local semiconductor wafer thinning
CN107210207A (zh) * 2015-11-09 2017-09-26 古河电气工业株式会社 半导体芯片的制造方法和用于该制造方法的掩模一体型表面保护带
WO2017082212A1 (ja) * 2015-11-09 2017-05-18 古河電気工業株式会社 マスク一体型表面保護テープ
WO2017082211A1 (ja) * 2015-11-09 2017-05-18 古河電気工業株式会社 マスク一体型表面保護フィルム
JP6560969B2 (ja) * 2015-12-01 2019-08-14 株式会社ディスコ ウエーハの分割方法
US9972575B2 (en) 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
JP6489483B2 (ja) * 2016-03-09 2019-03-27 パナソニックＩｐマネジメント株式会社 プラズマ処理方法
JP2017163069A (ja) * 2016-03-11 2017-09-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US9852997B2 (en) 2016-03-25 2017-12-26 Applied Materials, Inc. Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process
US9793132B1 (en) 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process
US11158540B2 (en) 2017-05-26 2021-10-26 Applied Materials, Inc. Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process
US10363629B2 (en) 2017-06-01 2019-07-30 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes
US11075117B2 (en) * 2018-02-26 2021-07-27 Xilinx, Inc. Die singulation and stacked device structures
US10535561B2 (en) 2018-03-12 2020-01-14 Applied Materials, Inc. Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process
US11355394B2 (en) 2018-09-13 2022-06-07 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment
JP7296718B2 (ja) * 2018-12-11 2023-06-23 株式会社ディスコ ウェーハの加工方法
US10818551B2 (en) 2019-01-09 2020-10-27 Semiconductor Components Industries, Llc Plasma die singulation systems and related methods
US11011424B2 (en) 2019-08-06 2021-05-18 Applied Materials, Inc. Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
US11342226B2 (en) 2019-08-13 2022-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
US10903121B1 (en) 2019-08-14 2021-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a uniform rotating beam laser scribing process and plasma etch process
CN110718484A (zh) * 2019-09-24 2020-01-21 日月光封装测试(上海)有限公司 用于分离集成电路封装体的方法
US11600492B2 (en) 2019-12-10 2023-03-07 Applied Materials, Inc. Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
US11211247B2 (en) 2020-01-30 2021-12-28 Applied Materials, Inc. Water soluble organic-inorganic hybrid mask formulations and their applications
KR102607265B1 (ko) * 2021-02-17 2023-11-29 하나 마이크론(주) 반도체 장치와, 반도체 칩의 그라인딩 및 싱귤레이션 방법
KR20230041862A (ko) * 2021-09-17 2023-03-27 삼성전자주식회사 반도체 패키지의 제조방법 및 이에 이용되는 보호필름

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250800A (ja) 2000-03-06 2001-09-14 Seiko Epson Corp 半導体装置の製造方法、電気光学装置及び電気光学装置の製造方法
US6379982B1 (en) * 2000-08-17 2002-04-30 Micron Technology, Inc. Wafer on wafer packaging and method of fabrication for full-wafer burn-in and testing
JP2003209096A (ja) * 2002-01-16 2003-07-25 Sekisui Chem Co Ltd プラズマエッチング処理方法及びその装置
JP2005191039A (ja) * 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
JP4776188B2 (ja) * 2004-08-03 2011-09-21 古河電気工業株式会社 半導体装置製造方法およびウエハ加工用テープ
JP4741822B2 (ja) * 2004-09-02 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4288229B2 (ja) * 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
JP2006344795A (ja) * 2005-06-09 2006-12-21 Disco Abrasive Syst Ltd ウエーハの分割方法
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法

Also Published As

Publication number Publication date
JP2008226940A (ja) 2008-09-25
US20100022071A1 (en) 2010-01-28
WO2008123012A1 (en) 2008-10-16
TW200837830A (en) 2008-09-16
US7767554B2 (en) 2010-08-03

Similar Documents

Publication Publication Date Title
JP4840200B2 (ja) 半導体チップの製造方法
JP4840174B2 (ja) 半導体チップの製造方法
JP4544231B2 (ja) 半導体チップの製造方法
US7579260B2 (en) Method of dividing an adhesive film bonded to a wafer
CN103367219B (zh) 带粘接膜的芯片的形成方法
US8148240B2 (en) Method of manufacturing semiconductor chips
JP2006179768A (ja) 半導体チップの製造方法
JP2007281526A (ja) 半導体ウェハの処理方法
JP2005191039A (ja) 半導体ウェハの処理方法
US11114342B2 (en) Wafer processing method
CN108022876A (zh) 晶片的加工方法
JP5137435B2 (ja) 半導体ウェハのチップ化処理方法
JP2020092191A (ja) デバイスチップの製造方法
JP2021107879A (ja) ディスプレイパネルの製造方法
JP2019212824A (ja) ウェーハの加工方法
JP2019212772A (ja) ウェーハの加工方法
JP4997955B2 (ja) 半導体チップの製造方法
JP2019212771A (ja) ウェーハの加工方法
CN116314023A (zh) 器件芯片的制造方法
JP2020061495A (ja) ウェーハの加工方法
JP2020017676A (ja) ウェーハの加工方法
JP2006032465A (ja) 半導体ウェハの分割方法
JP2019212769A (ja) ウェーハの加工方法
JP2008153426A (ja) 半導体チップのボンディング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090204

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110919

R151 Written notification of patent or utility model registration

Ref document number: 4840200

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3