[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4707557B2 - 試験装置、補正値管理方法、及びプログラム - Google Patents

試験装置、補正値管理方法、及びプログラム Download PDF

Info

Publication number
JP4707557B2
JP4707557B2 JP2005512922A JP2005512922A JP4707557B2 JP 4707557 B2 JP4707557 B2 JP 4707557B2 JP 2005512922 A JP2005512922 A JP 2005512922A JP 2005512922 A JP2005512922 A JP 2005512922A JP 4707557 B2 JP4707557 B2 JP 4707557B2
Authority
JP
Japan
Prior art keywords
identification information
correction value
test
correction
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005512922A
Other languages
English (en)
Other versions
JPWO2005015250A1 (ja
Inventor
茂樹 滝沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2005512922A priority Critical patent/JP4707557B2/ja
Publication of JPWO2005015250A1 publication Critical patent/JPWO2005015250A1/ja
Application granted granted Critical
Publication of JP4707557B2 publication Critical patent/JP4707557B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、試験装置、補正値管理方法、及びプログラムに関する。特に本発明は、被試験デバイスに試験信号を供給するタイミング又は被試験デバイスに対する試験信号の電圧レベルをテストモジュール毎に補正することにより、被試験デバイスを精度よく試験する試験装置に関する。
従来の試験装置では、被試験デバイスの試験に先立って、被試験デバイスに試験信号を供給するタイミングを発生するタイミング発生器、被試験デバイスに対して試験信号のやり取りを行うドライバやコンパレータ等のキャリブレーションを行い、被試験デバイスの試験における測定精度の向上を図っている。現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。
従来の試験装置において、テストモジュールは、タイミング発生器、ドライバ、コンパレータ等のキャリブレーションデータを揮発性メモリに保持して試験を行っている。そのため、試験装置の電源が切られると、テストモジュールからキャリブレーションデータが失われる。したがって、試験装置のユーザは、再度試験を行う際に適切なキャリブレーションデータを人為的に選択して抽出し、テストモジュールに供給して保持させる。このような方法では、キャリブレーションデータの選択において人為的なミスが発生する可能性があり、被試験デバイスの試験を精度よく行えない場合がある。
そこで本発明は、上記の課題を解決することができる試験装置、補正値管理方法、及びプログラムを提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
本発明の第1の形態によると、被試験デバイスを試験する試験装置であって、被試験デバイスに試験信号を供給するタイミング又は被試験デバイスに対する試験信号の電圧レベルを補正する補正部、補正部による補正に用いられる補正値を保持する補正値保持部、及びテストモジュールの識別情報であるテストモジュール識別情報を格納する識別情報格納部を有するテストモジュールと、テストモジュール識別情報に対応づけて、当該テストモジュール識別情報で識別されるテストモジュールが有する補正値保持部が保持すべき補正値を格納する補正値データベースと、識別情報格納部が格納するテストモジュール識別情報に対応づけて補正値データベースが格納する補正値を抽出して、補正値保持部に保持させる制御手段とを備える。
テストモジュールは、被試験デバイスに試験信号を供給するタイミングを発生するタイミング発生部をさらに有し、補正値保持部は、予め定められたタイミングを示すタイミングデータを保持するタイミング設定メモリ、及びタイミング発生部に予め定められたタイミングで試験信号を供給させるべく、タイミングデータを校正するタイミングキャリブレーションデータを保持するタイミング校正メモリを含み、補正部は、補正値としてのタイミングデータ及びタイミングキャリブレーションデータに基づいて、タイミング発生部が発生するタイミングを補正するタイミング補正部を含んでもよい。
テストモジュールは、被試験デバイスに試験信号を受け渡すドライバ、又は試験デバイスからの出力信号を受け取るコンパレータをさらに有し、補正値保持部は、予め定められた設定電圧を示すレベルデータを保持するレベル設定メモリ、及びドライバ又はコンパレータを予め定められた設定電圧で動作させるべく、レベルデータを校正するレベルキャリブレーションデータを保持するレベル校正メモリを含み、補正部は、補正値としてのレベルデータ及びレベルキャリブレーションデータに基づいて、ドライバ又はコンパレータの設定電圧を補正するレベル補正部を含んでもよい。
識別情報格納部は、試験装置の識別情報である試験装置識別情報をさらに格納し、補正値データベースは、テストモジュール識別情報及び試験装置識別情報に対応づけて、補正値を格納し、制御手段は、識別情報格納部が格納するテストモジュール識別情報及び試験装置識別情報に対応づけて補正値データベースが格納する補正値を抽出して、補正値保持部に保持させてもよい。
補正部、補正値保持部、及び識別情報格納部が設けられたテストボードを着脱可能に保持する複数のスロットをさらに備え、識別情報格納部は、テストボードが保持されているスロットの識別情報であるスロット識別情報をさらに格納し、補正値データベースは、テストモジュール識別情報及びスロット識別情報に対応づけて、補正値を格納し、制御手段は、識別情報格納部が格納するスロット識別情報及び試験装置識別情報に対応づけて補正値データベースが格納する補正値を抽出して、補正値保持部に保持させてもよい。
識別情報格納部は、補正値保持部が保持すべき補正値の生成においてエラーが発生したか否かを示すエラーフラグをさらに格納し、制御手段は、識別情報格納部が格納するテストモジュール識別情報に基づいて補正値データベースから補正値を抽出する際に、識別情報格納部が補正値の生成においてエラーが発生したことを示すエラーフラグを格納している場合、新たな補正値を生成してもよい。
識別情報格納部は、補正値保持部が保持すべき補正値が生成された生成日時をさらに格納し、制御手段は、識別情報格納部が格納するテストモジュール識別情報に基づいて補正値データベースから補正値を抽出する際に、生成日時から所定期間経過している場合、新たな補正値を生成してもよい。制御手段は、識別情報格納部が格納するテストモジュール識別情報に対応する補正値を補正値データベースが格納していない場合、新たな補正値を生成してもよい。補正値保持部は、揮発性メモリであり、識別情報格納部は、不揮発揮発性メモリであってもよい。
また、本発明の第2の形態によると、被試験デバイスを試験する試験装置において、被試験デバイスに試験信号を供給するタイミング又は被試験デバイスに対する試験信号の電圧レベルを補正するための補正値を管理する補正値管理方法であって、タイミング又は電圧レベルを補正する補正部、補正部による補正に用いられる補正値を保持する補正値保持部、及びテストモジュールの識別情報であるテストモジュール識別情報を格納する識別情報格納部を有するテストモジュールから、識別情報格納部が格納しているテストモジュール識別情報を抽出する識別情報抽出段階と、テストモジュール識別情報に対応づけて、当該テストモジュール識別情報で識別されるテストモジュールが有する補正値保持部が保持すべき補正値を格納する補正値データベースから、識別情報取得段階において取得したテストモジュール識別情報に対応づけて格納されている補正値を抽出する補正値抽出段階と、補正値抽出段階において抽出した補正値を補正値保持部が保持する補正値保持段階と、補正値保持部が保持している補正値を用いて補正部が試験信号を補正する試験信号補正段階とを備える。
補正値保持部が保持すべき補正値を生成する補正値生成段階と、補正値生成段階において生成した補正値を、補正値保持部を有するテストモジュールのテストモジュール識別情報に対応づけて補正値データベースに格納する補正値格納段階と、テストモジュール識別情報で識別されるテストモジュールが有する識別情報格納部にテストモジュール識別情報を格納する識別情報格納段階とをさらに備えてもよい。
また、本発明の第3の形態によると、被試験デバイスを試験する試験装置において、被試験デバイスに試験信号を供給するタイミング又は被試験デバイスに対する試験信号の電圧レベルの補正を制御する制御手段用のプログラムであって、制御手段を、タイミング又は電圧レベルを補正する補正部、補正部による補正に用いられる補正値を保持する補正値保持部、及びテストモジュールの識別情報であるテストモジュール識別情報を格納する識別情報格納部を有するテストモジュールから、識別情報格納部が格納しているテストモジュール識別情報を抽出する識別情報抽出手段、テストモジュール識別情報に対応づけて、当該テストモジュール識別情報で識別されるテストモジュールが有する補正値保持部が保持すべき補正値を格納する補正値データベースから、識別情報取得手段によって取得したテストモジュール識別情報に対応づけて格納されている補正値を抽出する補正値抽出手段、補正値抽出手段によって抽出した補正値を補正値保持部に保持させる補正値保持手段、補正値保持部が保持している補正値を用いて補正部に試験信号を補正させる試験信号補正手段として機能させる。
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
本発明によれば、被試験デバイスに試験信号を供給するタイミングや、被試験デバイスに対する試験信号の電圧レベルを適切に補正することにより、高い測定精度を維持して被試験デバイスを正確に試験する試験装置を提供できる。
試験装置100の全体構成の一例を示す図である。 テストモジュール146の機能構成の一例を示す図である。 識別情報格納部230のデータ構成の一例を示す図である。 データベース120のデータ構成の一例を示す図である。 キャリブレーションデータ410の生成処理の一例を示す図である。 キャリブレーションデータ410の抽出処理の一例を示す図である。 システム制御装置110のハードウェア構成の一例を示す図である。
符号の説明
100 試験装置
110 システム制御装置
120 データベース
130 通信ネットワーク
140 サイトユニット
142 サイト制御装置
144 バス
146 テストモジュール
150 DUT
200 テストボード
202 パターン発生部
204 周期発生部
206 タイミング発生部
208 波形整形部
210 ドライバ
212 コンパレータ
214 論理比較部
216 タイミング設定メモリ
218 タイミング校正メモリ
220 タイミング補正部
222 レベル設定メモリ
224 レベル校正メモリ
226 レベル補正部
228 電圧増幅部
230 識別情報格納部
232 スロット
300 システムID
302 ボードID
304 スロットID
306 キャリブレーションフラグ
308 キャリブレーション日時
400 キャリブレーションファイル
402 システムID
404 ボードID
406 スロットID
408 キャリブレーション日時
410 キャリブレーションデータ
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲に係る発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本発明の一実施形態に係る試験装置100の全体構成の一例を示す。試験装置100は、オープンアーキテクチャにより実現され、DUT(Device Under Test:被試験デバイス)150に試験信号を供給するテストモジュール146として、オープンアーキテクチャに基づくモジュールが用いられる。テストモジュール146は、試験信号を生成してDUT150に供給し、DUT150が試験信号に基づいて動作した結果出力する出力信号を期待値と比較し、DUT150の良否を判断する。本実施形態に係る試験装置100では、テストモジュール146が格納する各種情報に基づいて、テストモジュール146が試験信号の生成又は比較において用いるキャリブレーションデータをデータベース120から自動的に選択して抽出することにより、適切なキャリブレーションデータを用いてDUT150の試験を精度よく行うことを目的とする。
試験装置100は、システム制御装置110、データベース120、通信ネットワーク130、及び複数のサイトユニット140を備える。システム制御装置110は、通信ネットワーク130を介してデータベース120及び複数のサイトユニット140と通信する。なお、データベース120は、本発明の補正値データベースの一例であり、システム制御装置110に直接接続された、又はシステム制御装置110に内蔵されたハードディスクであってもよい。また、サイトユニット140は、サイト制御装置142、複数のバス144、及び複数のテストモジュール146を有する。複数のバス144は、複数のテストモジュール146のそれぞれに対応して設けられており、サイト制御装置142は、複数のバス144のそれぞれを介して複数のテストモジュール146のそれぞれと通信する。
システム制御装置110は、データベース120が格納する試験プログラム及び試験データ、並びにキャリブレーションプログラム及びキャリブレーションデータに基づいて、複数のサイトユニット140による試験シーケンス並びにキャリブレーションシーケンスを制御する。サイト制御装置142は、システム制御装置110の制御に基づいて、複数のテストモジュール146の試験シーケンス並びにキャリブレーションシーケンスを制御する。
システム制御装置110は、DUT150の試験に先立ち、キャリブレーションプログラムを実行することにより、テストモジュール146のキャリブレーションを実行させる。そして、データベース120は、キャリブレーションにより得られたキャリブレーションデータを各種情報とともに格納する。その後、システム制御装置110は、試験プログラムを実行することにより、各種情報に基づいてデータベース120が格納するキャリブレーションデータを選択して抽出し、サイト制御装置142を介してテストモジュール146に供給して保持させる。
サイト制御装置142は、システム制御装置110を介してデータベース120から試験データを取得し、DUT150の試験に用いるテストモジュール146に格納する。そして、サイト制御装置142は、試験プログラム及び試験データに基づく試験の開始をテストモジュール146に指示する。そして、サイト制御装置142は、試験が終了したことを示す割込み等を例えばテストモジュール146から受信し、試験結果に基づいて次の試験を各モジュールに行わせる。複数のサイト制御装置142は、複数のDUT150のそれぞれの試験結果に応じて複数のテストモジュール146を制御し、複数のDUT150に対して異なる試験シーケンスを並行して実行してもよい。
複数のテストモジュール146は、DUT150が有する複数の端子の一部ずつにそれぞれ接続され、試験プログラム及び試験データに基づいてDUT150の試験を行う。DUT150の試験において、テストモジュール146は、試験プログラムにより定められた試験シーケンスに基づいて試験データから試験信号を生成し、テストモジュール146のそれぞれに接続されたDUT150の端子に試験信号を供給する。そして、DUT150が試験信号に基づいて動作した結果出力する出力信号を取得して期待値と比較し、比較結果を格納する。このとき、テストモジュール146は、システム制御装置110から供給されたキャリブレーションデータを用いることにより、試験信号の生成又は比較における測定精度を向上させる。
本実施形態に係る試験装置100によれば、テストモジュール146のキャリブレーションデータを各種情報を用いて管理することにより、当該テストモジュール146による試験が実行される場合に、当該テストモジュール146に適切なキャリブレーションデータを自動的に供給して、当該キャリブレーションデータを用いて試験を行うことができる。そのため、キャリブレーションデータの選択における人為的なミスの発生を防止することができるので、試験における測定精度を向上でき、正確にDUT150の試験を行うことができる。
なお、本実施形態において、システム制御装置110及びサイト制御装置142が、本発明の制御手段として機能する例を用いて説明するが、他の例においては、複数のテストモジュール146のそれぞれがモジュール制御装置を有してもよい。そして、システム制御装置110、サイト制御装置142、及びモジュール制御装置が分担又は協同して、本発明の制御手段として機能してもよいし、システム制御装置110、サイト制御装置142、及びモジュール制御装置のうちの一部が、本発明の制御手段として機能してもよい。
図2は、本実施形態に係るテストモジュール146の機能構成の一例を示す。テストモジュール146は、テストボード200、パターン発生部202、周期発生部204、タイミング発生部206、波形整形部208、ドライバ210、コンパレータ212、論理比較部214、タイミング設定メモリ216、タイミング校正メモリ218、タイミング補正部220、レベル設定メモリ222、レベル校正メモリ224、レベル補正部226、電圧増幅部228、識別情報格納部230、及びスロット232を有する。
スロット232は、テストボード200を着脱可能に保持し、テストボード200とバス144との通信を中継する。テストボード200には、パターン発生部202、周期発生部204、タイミング発生部206、波形整形部208、ドライバ210、コンパレータ212、論理比較部214、タイミング設定メモリ216、タイミング校正メモリ218、タイミング補正部220、レベル設定メモリ222、レベル校正メモリ224、レベル補正部226、電圧増幅部228、及び識別情報格納部230が設けられる。
なお、タイミング補正部220及びレベル補正部226は、本発明の補正部の一例であり、DUT150に供給する試験信号の特性又はDUT150から出力される出力信号を測定する測定部の特性を補正する。また、他の例において、テストモジュール146がアナログモジュールである場合には、本発明の補正部は、DUT150から出力される出力信号をフィルタリングするフィルタの透過周波数帯域を補正するフィルタ周波数補正部であってもよい。
また、タイミング設定メモリ216、タイミング校正メモリ218、レベル設定メモリ222、及びレベル校正メモリ224は、揮発性メモリであり、本発明の補正値保持部の一例である。また、識別情報格納部230は、不揮発性メモリである。また、コンパレータ212は、本発明の測定部の一例である。
まず、DUT150の試験に先立ち、タイミング設定メモリ216は、タイミング補正部220による補正に用いられる、予め定められたタイミングを示すタイミングデータを保持する。タイミングデータは、タイミング発生部206の特性のばらつきを是正するために用いられ、システム制御装置110がデバイスプログラムを実行することにより、タイミング発生部206に対応した値が設定される。また、タイミング校正メモリ218は、タイミング発生部206に予め定められたタイミングで試験信号を供給させるべく、タイミング設定メモリ216が保持するタイミングデータを校正するタイミングキャリブレーションデータを保持する。タイミングキャリブレーションデータは、タイミング発生部206のタイミングキャリブレーションが実行されることにより得られ、システム制御装置110によってデータベース120から抽出されてタイミング校正メモリ218に設定される。なお、タイミングデータ及びタイミングキャリブレーションデータは、本発明の補正値の一例である。
また、DUT150の試験に先立ち、レベル設定メモリ222は、レベル補正部226による補正に用いられる、予め定められた設定電圧を示すレベルデータを保持する。レベルデータは、ドライバ210及びコンパレータ212の特性のばらつきを是正するために用いられ、システム制御装置110がデバイスプログラムを実行することにより、ドライバ210及びコンパレータ212に対応した値が設定される。また、レベル校正メモリ224は、ドライバ210及びコンパレータ212を予め定められた設定電圧で動作させるべく、レベル設定メモリ222が保持するレベルデータを校正するレベルキャリブレーションデータを保持する。レベルキャリブレーションデータは、ドライバ210及びコンパレータ212のレベルキャリブレーションが実行されることにより得られ、システム制御装置110によってデータベース120から抽出されてレベル校正メモリ224に設定される。なお、レベルデータ及びレベルキャリブレーションデータは、本発明の補正値の一例である。
識別情報格納部230は、試験装置100の識別情報であるシステムID、テストボード200の識別情報であるボードID、テストボード200を保持するスロット232の識別情報であるスロットID等を格納しており、システム制御装置110が当該システムID、当該ボードID、及びスロットIDに基づいてデータベース120から選択して抽出したタイミングキャリブレーションデータ及びレベルキャリブレーションデータがタイミング校正メモリ218及びレベル校正メモリ224にそれぞれ設定される。他の実施形態として、識別情報格納部230は、タイミングキャリブレーションデータ及びレベルキャリブレーションデータを格納しており、DUT150の試験に先立ち、タイミング校正メモリ218及びレベル校正メモリ224にそれぞれ設定してもよい。
DUT150の試験が開始されると、パターン発生部202は、システム制御装置110から取得した試験データに基づいて、DUT150に供給する試験信号を発生し、波形整形部208及び論理比較部214に供給する。また、周期発生部204は、基準周期を発生し、タイミング発生部206に供給する。タイミング発生部206は、周期発生部204が発生した基準周期に基づいて、DUT150に試験信号を供給するタイミング、及びDUT150からの出力信号を比較するタイミングを発生し、波形整形部208及び論理比較部214に供給する。このとき、タイミング補正部220は、タイミング設定メモリ216が保持するタイミングデータ、及びタイミング校正メモリ218が保持するタイミングキャリブレーションデータに基づいて、タイミング発生部206が発生するタイミング、即ちDUT150に試験信号を供給するタイミング及び試験信号を比較するタイミングを補正する。
波形整形部208は、パターン発生部202が発生した試験信号をDUT150への印加波形に整形し、タイミング発生部206が発生したタイミングで出力する。ドライバ210は、波形整形部208によって印加波形に整形された試験信号を、電圧増幅部228から供給された所定の設定電圧に増幅してDUT150に受け渡す。また、コンパレータ212は、ドライバ210から受け渡された試験信号に対応するDUT150からの出力信号を受け取り、電圧増幅部228から供給された所定の閾値電圧と比較して比較結果を論理比較部214に出力する。このとき、レベル補正部226は、レベル設定メモリ222が保持するレベルデータ、及びレベル校正メモリ224が保持するレベルキャリブレーションデータに基づいて、電圧増幅部228がドライバ210及びコンパレータ212に供給する閾値電圧の電圧レベルを補正する。
論理比較部214は、パターン発生部202から供給された試験信号とコンパレータ212から供給された比較結果とを、タイミング発生部206から供給されたタイミングで比較する。そして、論理比較部214は、試験信号と出力信号との比較結果を順次フェイルメモリに格納する。そして、システム制御装置110は、試験シーケンスの終了後、フェイルメモリに格納された比較結果を解析し、DUT150の良否判定を行う。
本実施形態に係る試験装置100によれば、システム制御装置110が、テストモジュール146の識別情報格納部230が格納する各種情報に基づいて、タイミング補正部220及びレベル補正部226が用いるキャリブレーションデータをデータベース120から自動的に抽出して供給し、タイミング校正メモリ218及びレベル校正メモリ224に保持させるので、キャリブレーションデータを誤って設定することを防ぐことができる。そのため、適切なキャリブレーションデータを用いてDUT150の試験を精度よく行うことができる。
図3は、本実施形態に係る識別情報格納部230のデータ構成の一例を示す。識別情報格納部230は、システムID300、ボードID302、スロットID304、キャリブレーションフラグ306、及びキャリブレーション日時308を格納する。システムID300は、試験装置100の識別情報である試験装置識別情報の一例であり、図1に示した試験装置100毎にユニークに割り当てられた識別情報である。ボードID302は、テストモジュール146の識別情報であるテストモジュール識別情報の一例であり、試験装置100内においてテストボード200毎にユニークに割り当てられた識別情報である。スロットID304は、テストボード200が保持されているスロット232の識別情報であるスロット識別情報の一例であり、システム制御装置110によって、バス144の識別情報を用いてテストボード200が保持されているスロット232が判別され、試験装置100内においてスロット232毎にユニークに割り当てられる。
また、キャリブレーションフラグ306は、本発明のエラーフラグの一例であり、タイミング発生部206のタイミングキャリブレーション、又はドライバ210若しくはコンパレータ212のレベルキャリブレーションにおいて、タイミング校正メモリ218が保持すべきタイミングキャリブレーションデータ、又はレベル校正メモリ224が保持すべきレベルキャリブレーションデータの生成においてエラーが発生したか否かを示す。キャリブレーション日時308は、本発明の生成日時の一例であり、タイミング校正メモリ218が保持すべきタイミングキャリブレーションデータ、及びレベル校正メモリ224が保持すべきレベルキャリブレーションデータが生成された日時を示す。
本実施形態に係る試験装置100によれば、不揮発性メモリである識別情報格納部230が上記のような各種情報を格納することにより、試験装置100の電源が切られた場合であっても各種情報を保持しておくことができる。そのため、試験装置100の電源を再度投入した場合に、識別情報格納部230が格納している各種情報に基づいて、キャリブレーションデータをデータベース120から自動的に抽出することができ、適切なキャリブレーションデータを用いてDUT150の試験を精度よく行うことができる。
図4は、本実施形態に係るデータベース120のデータ構成の一例を示す。データベース120は、システムID402、ボードID404、スロットID406、キャリブレーション日時408、及びキャリブレーションデータ410が互いに対応づけられた、複数のキャリブレーションファイル400を格納する。データベース120は、複数の試験装置100がそれぞれ有する複数のテストモジュール146についてのキャリブレーションファイル400を格納する。
システムID402、ボードID404、スロットID406、及びキャリブレーション日時408のそれぞれは、図3に示したシステムID300、ボードID302、スロットID304、キャリブレーションフラグ306、及びキャリブレーション日時308と同様の内容を示す情報である。キャリブレーションデータ410は、システムID300、ボードID302、及びスロットID304で識別されるテストモジュール146が有するタイミング校正メモリ218が保持すべきタイミングキャリブレーションデータ、及びレベル校正メモリ224が保持すべきレベルキャリブレーションデータを含む。
本実施形態に係る試験装置100によれば、上述のような各種情報に基づいて、自動的にキャリブレーションデータ410を選択して抽出するので、テストボード200が所望の試験装置100と異なる試験装置100に誤って挿入された場合や、所望のスロット232と異なるスロット232に誤って挿入された場合であっても、タイミング校正メモリ218及びレベル校正メモリ224が保持すべきキャリブレーションデータ410と異なるキャリブレーションデータ410を保持させることを防ぐことができる。
図5は、本実施形態に係るキャリブレーションデータ410の生成処理の一例を示す。図5に示すキャリブレーションデータ410の生成処理は、本発明の補正値管理方法の一部である。まず、システム制御装置110は、キャリブレーションプログラムを実行することにより、ドライバ210及びコンパレータ212の設定電圧を校正するためのレベルキャリブレーションを実行し、レベルキャリブレーションデータを生成する(S500)。そして、レベルキャリブレーションにおいてエラーが発生することなく、レベルキャリブレーションデータの生成に成功した場合(S510:YES)、システム制御装置110は、タイミング発生部206が発生するタイミングを校正するためのタイミングキャリブレーションを実行し、タイミングキャリブレーションデータを生成する(S520)。
そして、タイミングキャリブレーションにおいてエラーが発生することなく、タイミングキャリブレーションデータの生成に成功した場合(S530:YES)、システム制御装置110は、レベルキャリブレーション及びタイミングキャリブレーションにおいて取得した各種情報に基づいてキャリブレーションファイル400を作成してデータベース120に格納する(S540)。具体的には、システム制御装置110は、キャリブレーションを実行したテストモジュール146のボードID404、当該テストモジュール146を含む試験装置100のシステムID402、当該テストモジュール146のテストボード200を保持するスロット232のスロットID406、及びキャリブレーションを実行した日時を示すキャリブレーション日時308を示すキャリブレーションデータ410を互いに対応づけたキャリブレーションファイル400を生成してデータベース120に格納する。
また、システム制御装置110は、S540においてデータベース120に格納したキャリブレーションファイル400の、システムID402、ボードID404、スロットID406、及びキャリブレーション日時408と同一の内容を示すシステムID300、ボードID302、スロットID304、及びキャリブレーション日時308、並びにキャリブレーションが正常に終了したことを示すキャリブレーションフラグ306を、当該ボードID302で識別されるテストモジュール146が有する識別情報格納部230に格納する(S550)。
一方、レベルキャリブレーションにおいてエラーが発生し、レベルキャリブレーションデータの生成に失敗した場合(S510:NO)、また、タイミングキャリブレーションにおいてエラーが発生し、タイミングキャリブレーションデータの生成に失敗した場合(S530:NO)、システム制御装置110は、表示装置にエラーメッセージを表示することにより、キャリブレーションが正常に終了しなかったことをユーザに通知する(S560)。そして、システム制御装置110は、キャリブレーションが正常に行われず、キャリブレーションデータ410の生成においてエラーが発生したことを示すキャリブレーションフラグ306を識別情報格納部230に格納する(S570)。
以上のように、各種情報をデータベース120と識別情報格納部230とに格納しておくことにより、図6に示すキャリブレーションデータ410の抽出処理において、テストモジュール146に適切なキャリブレーションデータ410をデータベース120から選択して抽出することができる。また、識別情報格納部230がキャリブレーションフラグ306を格納し、適切なキャリブレーションデータ410が存在するか否かを明確に記録しておくことにより、不適切なキャリブレーションデータ410が誤って用いられることを防ぐことができる。
図6は、本実施形態に係るキャリブレーションデータ410の抽出処理の一例を示す。図6に示すキャリブレーションデータ410の抽出処理は、本発明の補正値管理方法の一部である。まず、システム制御装置110は、識別情報格納部230から各種情報を抽出する(S600)。具体的には、システム制御装置110は、システムID300、ボードID302、スロットID304、キャリブレーションフラグ306、及びキャリブレーション日時308を抽出する。そして、システム制御装置110は、識別情報格納部230から抽出したキャリブレーションフラグ306に基づいて、キャリブレーションデータ410の生成においてエラーが発生したか否かを判断する(S610)。そして、キャリブレーションが正常に終了したことをキャリブレーションフラグ306が示す場合(S610:NO)、システム制御装置110は、識別情報格納部230から抽出したキャリブレーション日時308に基づいて、キャリブレーションデータ410が未だ有効か否かを判断する(S620)。
システム制御装置110は、キャリブレーション日時308を現在日時と比較して、キャリブレーション日時308から予め定められた所定の期間が未だ経過していない場合(S620:NO)、キャリブレーションデータ410が有効であると判断し、識別情報格納部230から抽出した各種情報に基づいて、キャリブレーションファイル400を選択し、キャリブレーションデータ410をデータベース120から抽出する(S630)。具体的には、システム制御装置110は、識別情報格納部230から抽出したシステムID300、ボードID302、スロットID304、及びキャリブレーション日時308と同一の内容を示すシステムID402、ボードID404、スロットID406、及びキャリブレーション日時408を含むキャリブレーションファイル400を選択する。そして、システムID402、ボードID404、スロットID406、及びキャリブレーション日時408に対応づけてデータベース120が格納するキャリブレーションデータ410を抽出する。
S630において、識別情報格納部230から抽出したシステムID300、ボードID302、スロットID304、及びキャリブレーション日時308と同一の内容を示すシステムID402、ボードID404、スロットID406、及びキャリブレーション日時408を含むキャリブレーションファイル400がデータベース120に存在し、所望のキャリブレーションデータ410の抽出に成功した場合(S640:YES)、システム制御装置110は、抽出したキャリブレーションデータ410が含むタイミングキャリブレーションデータ及びレベルキャリブレーションデータをそれぞれタイミング校正メモリ218及びレベル校正メモリ224に保持させる(S650)。
そして、テストモジュール146において、タイミング補正部220は、タイミング校正メモリ218に保持されたタイミングキャリブレーションデータに基づいてタイミング発生部206が発生するタイミングを校正する。また、レベル補正部226は、レベル校正メモリ224に保持されたレベルキャリブレーションデータに基づいて電圧増幅部228がドライバ210及びコンパレータ212に供給する電圧を校正する。そして、DUT150の試験が実行される。
一方、キャリブレーションデータ410の生成においてエラーが発生したことをキャリブレーションフラグ306が示す場合(S610:YES)、キャリブレーション日時308から予め定められた所定の期間が経過している場合(S620:YES)、識別情報格納部230から抽出したシステムID300、ボードID302、スロットID304、及びキャリブレーション日時308と同一の内容を示すシステムID402、ボードID404、スロットID406、及びキャリブレーション日時408を含むキャリブレーションファイル400をデータベース120が格納しておらず、所望のキャリブレーションデータ410の抽出に失敗した場合(S640:NO)、システム制御装置110は、表示装置にエラーメッセージを表示することにより、キャリブレーションデータ410が取得できなかったことをユーザに通知する(S660)。そして、システム制御装置110は、図5に示したキャリブレーションデータ410の生成処理を行うことにより、新たなキャリブレーションデータ410を生成してデータベース120に格納する(S670)。そして、図6に示したキャリブレーションデータ410の抽出処理を再度行うことにより、キャリブレーションデータ410を抽出して、キャリブレーションデータ410が含むタイミングキャリブレーションデータ及びレベルキャリブレーションデータをそれぞれタイミング校正メモリ218及びレベル校正メモリ224に保持させてもよい。
以上のように、キャリブレーションデータ410をシステムID402、ボードID404、スロットID406、キャリブレーション日時408等の各種情報を用いて管理することにより、テストモジュール146に適切なキャリブレーションデータ410を自動的に供給して試験を行うことができる。また、キャリブレーション日時308から所定の期間が経過している場合には、キャリブレーションデータ410を使用せず、新たなキャリブレーションデータ410を生成することによって、テストモジュール146等の劣化による測定精度の低下を抑制し、常に高い測定精度を維持してDUT150の試験を正確に行うことができる。
図7は、本実施形態に係るシステム制御装置110のハードウェア構成の一例を示す。システム制御装置110は、ホストコントローラ1082により相互に接続されるCPU1000、RAM1020、グラフィックコントローラ1075、及び表示装置1080を有するCPU周辺部と、入出力コントローラ1084によりホストコントローラ1082に接続される通信インターフェイス1030、ハードディスクドライブ1040、及びCD−ROMドライブ1060を有する入出力部と、入出力コントローラ1084に接続されるROM1010、フレキシブルディスクドライブ1050、及び入出力チップ1070を有するレガシー入出力部とを備える。
ホストコントローラ1082は、高い転送レートでRAM1020をアクセスするCPU1000及びグラフィックコントローラ1075をRAM1020と接続する。CPU1000は、ROM1010及びRAM1020に格納されたプログラムに基づいて動作し、各部の制御を行う。グラフィックコントローラ1075は、CPU1000等がRAM1020内に設けたフレームバッファ上に生成する画像データを取得し、表示装置1080上に表示させる。これに代えて、グラフィックコントローラ1075は、CPU1000等が生成する画像データを格納するフレームバッファを、内部に含んでもよい。
入出力コントローラ1084は、比較的高速な入出力装置である通信インターフェイス1030、ハードディスクドライブ1040、及びCD−ROMドライブ1060をホストコントローラ1082と接続する。通信インターフェイス1030は、通信ネットワーク130を介して他の装置と通信する。ハードディスクドライブ1040は、システム制御装置110が使用するプログラム及びデータを格納する。CD−ROMドライブ1060は、CD−ROM1095からプログラム又はデータを読み取り、RAM1020を介して入出力チップ1070に提供する。
また、入出力コントローラ1084には、フレキシブルディスクドライブ1050や入出力チップ1070等の比較的低速な入出力装置と、ROM1010とが接続される。ROM1010は、システム制御装置110の起動時にCPU1000が実行するブートプログラムや、システム制御装置110のハードウェアに依存するプログラム等を格納する。フレキシブルディスクドライブ1050は、フレキシブルディスク1090からプログラム又はデータを読み取り、RAM1020を介して入出力チップ1070に提供する。入出力チップ1070は、フレキシブルディスク1090や、例えばパラレルポート、シリアルポート、キーボードポート、マウスポート等を介して各種の入出力装置を接続する。
システム制御装置110に提供されるプログラムは、フレキシブルディスク1090、CD−ROM1095、又はICカード等の記録媒体に格納されて利用者によって提供される。プログラムは、記録媒体から読み出され、入出力チップ1070を介してシステム制御装置110にインストールされ、システム制御装置110において実行される。
システム制御装置110にインストールされて実行されるプログラムは、システム制御装置110を、識別情報格納部230が格納しているシステムID300、ボードID302、スロットID304、キャリブレーションフラグ306、及びキャリブレーション日時308を抽出する識別情報抽出手段と、識別情報抽出手段によって取得したシステムID300、ボードID302、スロットID304、キャリブレーションフラグ306、及びキャリブレーション日時308と同一の内容のシステムID402、ボードID404、スロットID406、及びキャリブレーション日時408に対応づけて格納されているキャリブレーションデータ410をデータベース120から抽出する補正値抽出手段と、補正値抽出手段によって抽出されたキャリブレーションデータ410が含むタイミングキャリブレーション及びレベルキャリブレーションデータをタイミング校正メモリ218及びレベル校正メモリ224にそれぞれ保持させる補正値保持手段と、タイミング校正メモリ218及びレベル校正メモリ224がそれぞれ保持しているタイミングキャリブレーション及びレベルキャリブレーションデータを用いてタイミング補正部220及びレベル補正部226に試験信号を補正させる試験信号補正手段として機能させる。
以上に示したプログラム又はモジュールは、外部の記憶媒体に格納されてもよい。記憶媒体としては、フレキシブルディスク1090、CD−ROM1095の他に、DVDやPD等の光学記録媒体、MD等の光磁気記録媒体、テープ媒体、ICカード等の半導体メモリ等を用いることができる。また、専用通信ネットワークやインターネットに接続されたサーバシステムに設けたハードディスク又はRAM等の記憶装置を記録媒体として使用し、通信ネットワーク130を介してプログラムをシステム制御装置110に提供してもよい。
以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
上記説明から明らかなように、本発明によれば、被試験デバイスに試験信号を供給するタイミングや、被試験デバイスに対する試験信号の電圧レベルを適切に補正することにより、高い測定精度を維持して被試験デバイスを正確に試験する試験装置を提供できる。

Claims (14)

  1. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスに供給する試験信号の特性又は前記被試験デバイスから出力される出力信号を測定する測定部の特性を補正する補正部、前記補正部による補正に用いられる補正値を保持する補正値保持部、及びテストモジュールの識別情報であるテストモジュール識別情報を格納する識別情報格納部を有するテストモジュールと、
    前記テストモジュール識別情報に対応づけて、当該テストモジュール識別情報で識別される前記テストモジュールが有する前記補正値保持部が保持すべき前記補正値を格納する補正値データベースと、
    前記識別情報格納部が格納する前記テストモジュール識別情報に対応づけて前記補正値データベースが格納する前記補正値を抽出して、前記補正値保持部に保持させる制御手段と、
    を備え、
    前記補正部は、前記被試験デバイスに試験信号を供給するタイミング又は前記被試験デバイスに対する前記試験信号の電圧レベルを補正し、
    前記識別情報格納部は、前記試験装置の識別情報である試験装置識別情報をさらに格納し、
    前記補正値データベースは、前記テストモジュール識別情報及び前記試験装置識別情報に対応づけて、前記補正値を格納し、
    前記制御手段は、前記識別情報格納部が格納する前記テストモジュール識別情報及び前記試験装置識別情報に対応づけて前記補正値データベースが格納する前記補正値を抽出して、前記補正値保持部に保持させる、
    試験装置。
  2. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスに供給する試験信号の特性又は前記被試験デバイスから出力される出力信号を測定する測定部の特性を補正する補正部、前記補正部による補正に用いられる補正値を保持する補正値保持部、及びテストモジュールの識別情報であるテストモジュール識別情報を格納する識別情報格納部を有するテストモジュールと、
    前記テストモジュール識別情報に対応づけて、当該テストモジュール識別情報で識別される前記テストモジュールが有する前記補正値保持部が保持すべき前記補正値を格納する補正値データベースと、
    前記識別情報格納部が格納する前記テストモジュール識別情報に対応づけて前記補正値データベースが格納する前記補正値を抽出して、前記補正値保持部に保持させる制御手段と、
    前記補正部、前記補正値保持部、及び識別情報格納部が設けられたテストボードを着脱可能に保持する複数のスロットと、
    を備え、
    前記補正部は、前記被試験デバイスに試験信号を供給するタイミング又は前記被試験デバイスに対する前記試験信号の電圧レベルを補正し、
    前記識別情報格納部は、前記テストボードが保持されているスロットの識別情報であるスロット識別情報をさらに格納し、
    前記補正値データベースは、前記テストモジュール識別情報及び前記スロット識別情報に対応づけて、前記補正値を格納し、
    前記制御手段は、前記識別情報格納部が格納する前記テストモジュール識別情報および前記スロット識別情報に対応づけて前記補正値データベースが格納する前記補正値を抽出して、前記補正値保持部に保持させる、
    試験装置。
  3. 前記テストモジュールは、前記被試験デバイスに前記試験信号を供給するタイミングを発生するタイミング発生部をさらに有し、
    前記補正値保持部は、予め定められたタイミングを示すタイミングデータを保持するタイミング設定メモリ、及び前記タイミング発生部に前記予め定められたタイミングで前記試験信号を供給させるべく、前記タイミングデータを校正するタイミングキャリブレーションデータを保持するタイミング校正メモリを含み、
    前記補正部は、前記補正値としての前記タイミングデータ及び前記タイミングキャリブレーションデータに基づいて、前記タイミング発生部が発生するタイミングを補正するタイミング補正部を含む、
    請求項1または請求項2に記載の試験装置。
  4. 前記テストモジュールは、前記被試験デバイスに前記試験信号を受け渡すドライバ、又は前記試験デバイスからの出力信号を受け取るコンパレータをさらに有し、
    前記補正値保持部は、予め定められた設定電圧を示すレベルデータを保持するレベル設定メモリ、及び前記ドライバ又は前記コンパレータを前記予め定められた設定電圧で動作させるべく、前記レベルデータを校正するレベルキャリブレーションデータを保持するレベル校正メモリを含み、
    前記補正部は、前記補正値としての前記レベルデータ及び前記レベルキャリブレーションデータに基づいて、前記ドライバ又は前記コンパレータの設定電圧を補正するレベル補正部を含む、
    請求項1から請求項3までの何れか一項に記載の試験装置。
  5. 前記識別情報格納部は、前記補正値保持部が保持すべき前記補正値の生成においてエラーが発生したか否かを示すエラーフラグをさらに格納し、
    前記制御手段は、前記識別情報格納部が格納する前記テストモジュール識別情報に基づいて前記補正値データベースから前記補正値を抽出する際に、前記識別情報格納部が前記補正値の生成においてエラーが発生したことを示す前記エラーフラグを格納している場合、新たな前記補正値を生成する、
    請求項1から請求項4までの何れか一項に記載の試験装置。
  6. 前記識別情報格納部は、前記補正値保持部が保持すべき前記補正値が生成された生成日時をさらに格納し、
    前記制御手段は、前記識別情報格納部が格納する前記テストモジュール識別情報に基づいて前記補正値データベースから前記補正値を抽出する際に、前記生成日時から予め定められた期間経過している場合、新たな前記補正値を生成する、
    請求項1から請求項5までの何れか一項に記載の試験装置。
  7. 前記制御手段は、前記識別情報格納部が格納する前記テストモジュール識別情報に対応する前記補正値を前記補正値データベースが格納していない場合、新たな前記補正値を生成する、
    請求項1から請求項6までの何れか一項に記載の試験装置。
  8. 前記補正値保持部は、揮発性メモリであり、
    前記識別情報格納部は、不揮発揮発性メモリである、
    請求項1から請求項7までの何れか一項に記載の試験装置。
  9. 被試験デバイスを試験する試験装置において、前記被試験デバイスに供給する試験信号の特性又は前記被試験デバイスから出力される出力信号を測定する測定部の特性を補正するための補正値を管理する補正値管理方法であって、
    前記試験信号の特性又は前記測定部の特性を補正する補正部、前記補正部による補正に用いられる補正値を保持する補正値保持部、ならびに、テストモジュールの識別情報であるテストモジュール識別情報及び前記試験装置の識別情報である試験装置識別情報を格納する識別情報格納部を有するテストモジュールから、前記識別情報格納部が格納している前記テストモジュール識別情報及び前記試験装置識別情報を抽出する識別情報抽出段階と、
    前記テストモジュール識別情報及び前記試験装置識別情報に対応づけて、当該テストモジュール識別情報及び前記試験装置識別情報で識別される前記テストモジュールが有する前記補正値保持部が保持すべき前記補正値を格納する補正値データベースから、前記識別情報抽出段階において取得した前記テストモジュール識別情報及び前記試験装置識別情報に対応づけて格納されている前記補正値を抽出する補正値抽出段階と、
    前記補正値抽出段階において抽出した前記補正値を前記補正値保持部が保持する補正値保持段階と、
    前記補正値保持部が保持している前記補正値を用いて前記補正部が前記試験信号を補正する試験信号補正段階と
    を備え
    前記測定部の特性は、前記被試験デバイスに試験信号を供給するタイミング又は前記被試験デバイスに対する前記試験信号の電圧レベルである、
    補正値管理方法。
  10. 前記補正値保持部が保持すべき前記補正値を生成する補正値生成段階と、
    前記補正値生成段階において生成した前記補正値を、前記補正値保持部を有する前記テストモジュールの前記テストモジュール識別情報及び前記試験装置識別情報に対応づけて前記補正値データベースに格納する補正値格納段階と、
    前記テストモジュール識別情報及び前記試験装置識別情報で識別される前記テストモジュールが有する前記識別情報格納部に前記テストモジュール識別情報及び前記試験装置識別情報を格納する識別情報格納段階と、
    をさらに備える、
    請求項9に記載の補正値管理方法。
  11. 被試験デバイスを試験する試験装置において、前記被試験デバイスに供給する試験信号の特性又は前記被試験デバイスから出力される出力信号を測定する測定部の特性を補正するための補正値を管理する補正値管理方法であって、
    前記試験信号の特性又は前記測定部の特性を補正する補正部、前記補正部による補正に用いられる補正値を保持する補正値保持部、前記補正部および前記補正値保持部が設けられたテストボードを着脱可能に保持する複数のスロット、ならびに、テストモジュールの識別情報であるテストモジュール識別情報及び前記テストボードが保持されているスロットの識別情報であるスロット識別情報を格納し、前記テストボードに設けられる識別情報格納部を有するテストモジュールから、前記識別情報格納部が格納している前記テストモジュール識別情報及び前記スロット識別情報を抽出する識別情報抽出段階と、
    前記テストモジュール識別情報及び前記スロット識別情報に対応づけて、当該テストモジュール識別情報及び前記スロット識別情報で識別される前記テストモジュールが有する前記補正値保持部が保持すべき前記補正値を格納する補正値データベースから、前記識別情報抽出段階において取得した前記テストモジュール識別情報及び前記スロット識別情報に対応づけて格納されている前記補正値を抽出する補正値抽出段階と、
    前記補正値抽出段階において抽出した前記補正値を前記補正値保持部が保持する補正値保持段階と、
    前記補正値保持部が保持している前記補正値を用いて前記補正部が前記試験信号を補正する試験信号補正段階と
    を備え、
    前記測定部の特性は、前記被試験デバイスに試験信号を供給するタイミング又は前記被試験デバイスに対する前記試験信号の電圧レベルである、
    補正値管理方法。
  12. 前記補正値保持部が保持すべき前記補正値を生成する補正値生成段階と、
    前記補正値生成段階において生成した前記補正値を、前記補正値保持部を有する前記テストモジュールの前記テストモジュール識別情報及び前記スロット識別情報に対応づけて前記補正値データベースに格納する補正値格納段階と、
    前記テストモジュール識別情報及び前記スロット識別情報で識別される前記テストモジュールが有する前記識別情報格納部に前記テストモジュール識別情報及び前記スロット識別情報を格納する識別情報格納段階と、
    をさらに備える、
    請求項11に記載の補正値管理方法。
  13. 被試験デバイスを試験する試験装置において、前記被試験デバイスに供給する試験信号の特性又は前記被試験デバイスから出力される出力信号を測定する測定部の特性の補正を制御する制御手段用のプログラムであって、
    前記制御手段を、
    前記試験信号の特性又は前記測定部の特性を補正する補正部、前記補正部による補正に用いられる補正値を保持する補正値保持部、ならびに、テストモジュールの識別情報であるテストモジュール識別情報及び前記試験装置の識別情報である試験装置識別情報を格納する識別情報格納部を有するテストモジュールから、前記識別情報格納部が格納している前記テストモジュール識別情報及び前記試験装置識別情報を抽出する識別情報抽出手段、
    前記テストモジュール識別情報及び前記試験装置識別情報に対応づけて、当該テストモジュール識別情報及び前記試験装置識別情報で識別される前記テストモジュールが有する前記補正値保持部が保持すべき前記補正値を格納する補正値データベースから、前記識別情報抽出手段によって取得した前記テストモジュール識別情報及び前記試験装置識別情報に対応づけて格納されている前記補正値を抽出する補正値抽出手段、
    前記補正値抽出手段によって抽出された前記補正値を前記補正値保持部に保持させる補正値保持手段、
    前記補正値保持部が保持している前記補正値を用いて前記補正部に前記試験信号を補正させる試験信号補正手段
    として機能させ
    前記測定部の特性は、前記被試験デバイスに試験信号を供給するタイミング又は前記被試験デバイスに対する前記試験信号の電圧レベルである、
    プログラム。
  14. 被試験デバイスを試験する試験装置において、前記被試験デバイスに供給する試験信号の特性又は前記被試験デバイスから出力される出力信号を測定する測定部の特性の補正を制御する制御手段用のプログラムであって、
    前記制御手段を、
    前記試験信号の特性又は前記測定部の特性を補正する補正部、前記補正部による補正に用いられる補正値を保持する補正値保持部、前記補正部および前記補正値保持部が設けられたテストボードを着脱可能に保持する複数のスロット、ならびに、テストモジュールの識別情報であるテストモジュール識別情報及び前記テストボードが保持されているスロットの識別情報であるスロット識別情報を格納し、前記テストボードに設けられる識別情報格納部を有するテストモジュールから、前記識別情報格納部が格納している前記テストモジュール識別情報及び前記スロット識別情報を抽出する識別情報抽出手段、
    前記テストモジュール識別情報及び前記スロット識別情報に対応づけて、当該テストモジュール識別情報及び前記スロット識別情報で識別される前記テストモジュールが有する前記補正値保持部が保持すべき前記補正値を格納する補正値データベースから、前記識別情報抽出手段によって取得した前記テストモジュール識別情報及び前記スロット識別情報に対応づけて格納されている前記補正値を抽出する補正値抽出手段、
    前記補正値抽出手段によって抽出された前記補正値を前記補正値保持部に保持させる補正値保持手段、
    前記補正値保持部が保持している前記補正値を用いて前記補正部に前記試験信号を補正させる試験信号補正手段
    として機能させ、
    前記測定部の特性は、前記被試験デバイスに試験信号を供給するタイミング又は前記被試験デバイスに対する前記試験信号の電圧レベルである、
    プログラム。
JP2005512922A 2003-08-06 2004-07-30 試験装置、補正値管理方法、及びプログラム Expired - Fee Related JP4707557B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005512922A JP4707557B2 (ja) 2003-08-06 2004-07-30 試験装置、補正値管理方法、及びプログラム

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003287376 2003-08-06
JP2003287376 2003-08-06
PCT/JP2004/010964 WO2005015250A1 (ja) 2003-08-06 2004-07-30 試験装置、補正値管理方法、及びプログラム
JP2005512922A JP4707557B2 (ja) 2003-08-06 2004-07-30 試験装置、補正値管理方法、及びプログラム

Publications (2)

Publication Number Publication Date
JPWO2005015250A1 JPWO2005015250A1 (ja) 2007-09-27
JP4707557B2 true JP4707557B2 (ja) 2011-06-22

Family

ID=34114018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005512922A Expired - Fee Related JP4707557B2 (ja) 2003-08-06 2004-07-30 試験装置、補正値管理方法、及びプログラム

Country Status (9)

Country Link
US (1) US7350123B2 (ja)
EP (1) EP1655614B1 (ja)
JP (1) JP4707557B2 (ja)
KR (1) KR20060057600A (ja)
CN (1) CN1829919A (ja)
DE (1) DE602004017327D1 (ja)
MY (1) MY135870A (ja)
TW (1) TWI353516B (ja)
WO (1) WO2005015250A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG111923A1 (en) * 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
DE10324080B4 (de) * 2003-05-27 2006-03-23 Infineon Technologies Ag Verfahren zum Testen von zu testenden Schaltungseinheiten in einer Testvorrichtung
JP2006275986A (ja) * 2005-03-30 2006-10-12 Advantest Corp 診断プログラム、切替プログラム、試験装置、および診断方法
JP4721762B2 (ja) * 2005-04-25 2011-07-13 株式会社アドバンテスト 試験装置
JP4571534B2 (ja) * 2005-05-12 2010-10-27 株式会社アドバンテスト 試験装置、診断プログラムおよび診断方法
US8242796B2 (en) * 2008-02-21 2012-08-14 Advantest (Singapore) Pte Ltd Transmit/receive unit, and methods and apparatus for transmitting signals between transmit/receive units
KR101215388B1 (ko) * 2008-05-30 2012-12-26 가부시키가이샤 어드밴티스트 시험 장치 및 송신 장치
JP4674273B2 (ja) * 2008-05-30 2011-04-20 株式会社アドバンテスト 試験装置および情報処理システム
KR100912716B1 (ko) * 2009-02-24 2009-08-19 한영흠 비파괴 도막 두께 측정기의 캘리브레이션 이식 방법
JP5359570B2 (ja) * 2009-06-03 2013-12-04 富士通株式会社 メモリ試験制御装置およびメモリ試験制御方法
KR20120061140A (ko) * 2010-10-25 2012-06-13 삼성전자주식회사 피시험 소자의 테스트 장치 및 이를 이용한 피시험 소자의 테스트 방법
JP5841458B2 (ja) * 2012-03-01 2016-01-13 株式会社アドバンテスト 試験装置および試験モジュール
DE102012108458A1 (de) * 2012-09-11 2014-03-13 Endress + Hauser Process Solutions Ag Verfahren zum sicheren Betreiben einer Anlage der Prozess- und/oder Automatisierungstechnik
US20220299567A1 (en) * 2021-03-17 2022-09-22 Changxin Memory Technologies, Inc. Method and device for testing integrated circuit
CN113064048A (zh) * 2021-03-17 2021-07-02 长鑫存储技术有限公司 集成电路测试方法及设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06148279A (ja) * 1992-10-30 1994-05-27 Yokogawa Hewlett Packard Ltd 電子デバイス試験・測定装置、およびそのタイミングならびに電圧レベル校正方法
JPH10105385A (ja) * 1996-09-27 1998-04-24 Ando Electric Co Ltd オブジェクトファイル情報表示装置
JP2000137057A (ja) * 1998-10-30 2000-05-16 Ando Electric Co Ltd Ic試験装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262716A (en) * 1992-04-21 1993-11-16 Hewlett-Packard Company Tester calibration procedure which includes fixturing
US5793815A (en) * 1996-12-13 1998-08-11 International Business Machines Corporation Calibrated multi-voltage level signal transmission system
JPH10170603A (ja) * 1996-12-13 1998-06-26 Ando Electric Co Ltd Icテスタのキャリブレーション方法
GB2354843A (en) * 1999-07-05 2001-04-04 Varma Trafag Ltd Digital electronic control unit for domestic and commercial appliances
JP2001124817A (ja) * 1999-10-28 2001-05-11 Ando Electric Co Ltd バーンインボード、テストバーンイン装置およびテストバーンイン装置におけるスキュー補正方法
KR100341599B1 (ko) * 2000-02-12 2002-06-22 장성환 모듈디바이스용 테스팅장치 및 방법
US6573990B1 (en) * 2000-02-21 2003-06-03 Tektronix, Inc. Optical system providing concurrent detection of a calibration signal and a test signal in an optical spectrum analyzer
JP2002199217A (ja) * 2000-12-25 2002-07-12 Canon Inc 画像読み取り装置及び画像読み取り方法
JP4366018B2 (ja) * 2001-01-17 2009-11-18 キヤノン株式会社 キャリブレーション方法およびプリント装置
WO2002075343A1 (en) * 2001-03-19 2002-09-26 Teradyne, Inc. Ate calibration method and corresponding test equipment

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06148279A (ja) * 1992-10-30 1994-05-27 Yokogawa Hewlett Packard Ltd 電子デバイス試験・測定装置、およびそのタイミングならびに電圧レベル校正方法
JPH10105385A (ja) * 1996-09-27 1998-04-24 Ando Electric Co Ltd オブジェクトファイル情報表示装置
JP2000137057A (ja) * 1998-10-30 2000-05-16 Ando Electric Co Ltd Ic試験装置

Also Published As

Publication number Publication date
EP1655614B1 (en) 2008-10-22
TWI353516B (en) 2011-12-01
WO2005015250A1 (ja) 2005-02-17
US20050034043A1 (en) 2005-02-10
KR20060057600A (ko) 2006-05-26
EP1655614A1 (en) 2006-05-10
EP1655614A4 (en) 2006-08-16
CN1829919A (zh) 2006-09-06
JPWO2005015250A1 (ja) 2007-09-27
MY135870A (en) 2008-07-31
TW200516383A (en) 2005-05-16
US7350123B2 (en) 2008-03-25
DE602004017327D1 (de) 2008-12-04

Similar Documents

Publication Publication Date Title
JP4707557B2 (ja) 試験装置、補正値管理方法、及びプログラム
US7577776B2 (en) Multiple virtual USB devices with virtual HUB implemented using one USB device controller
US20080301497A1 (en) Testing Apparatus, System, and Method for Testing at Least One Device with a Connection Interface
CN101147074A (zh) 诊断程序、切换程序、测试装置以及诊断方法
US8407522B2 (en) Test apparatus and recording medium
WO2009075469A1 (en) Semiconductor device test system
US7999578B2 (en) Waveform generation device, waveform generation method, and computer readable medium
CN115424653A (zh) Flash测试装置、测试方法及存储介质
KR100486310B1 (ko) 메모리 시험장치 및 메모리 시험방법
JP4520942B2 (ja) 試験装置及び設定方法
JP3127111U (ja) 複数のチップを同時にテストできるテストシステムおよびシングルチップテスター
CN111685895B (zh) 一种手术机器人的手术器械类型自动识别系统
JP2011053065A (ja) 試験装置、試験方法、プログラムおよびインターフェイス回路
CN113220618B (zh) 一种位宽调控方法、系统及介质
JP2007257684A (ja) メモリ試験装置
US7228475B2 (en) Program, test apparatus and testing method
JP4902509B2 (ja) バーンインシステム及びバーンインシステム用サーバコンピュータ
JP2001124817A (ja) バーンインボード、テストバーンイン装置およびテストバーンイン装置におけるスキュー補正方法
CN114689960A (zh) 测试装置及其操作方法
JP2000137057A (ja) Ic試験装置
JP2005010069A (ja) テストシステム、テスト方法およびテストプログラム
CN118962406A (zh) 一种感光芯片电压全自动扫描测试系统
JP2865118B2 (ja) Icテスタおよびテストパタン最適化方法
JP2000310666A (ja) テストバーンイン装置及びテストバーンイン装置における制御方法
JPH11149795A (ja) Icテスタの試験パタン作成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100721

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110315

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140325

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees