JP4795102B2 - 配線基板およびその製造方法 - Google Patents
配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP4795102B2 JP4795102B2 JP2006123631A JP2006123631A JP4795102B2 JP 4795102 B2 JP4795102 B2 JP 4795102B2 JP 2006123631 A JP2006123631 A JP 2006123631A JP 2006123631 A JP2006123631 A JP 2006123631A JP 4795102 B2 JP4795102 B2 JP 4795102B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- hole
- electrode
- semiconductor substrate
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
対しても、貫通孔205以外の部分にある絶縁層206と同様に、エッチング種であるイオンの入射が基板に対し垂直成分(I1、I2、I3)だけとなる。これにより、側壁面の絶縁層がエッチングされやすくなるため、図4(d)に示すように、絶縁層が無くなったり、あるいは薄くなったりする。このような状態にある絶縁層206上に導電層(不図示)を設けてなる配線基板201においては、半導体基板202と導電層(不図示)からなる貫通電極との間の電気的な絶縁が不安定になったり、あるいは全く絶縁が取れなくなる虞があった。
本発明の請求項2に記載の配線基板は、請求項1において、前記第二絶縁層において、前記テーパーをなす傾斜部は、その他の平坦面に対して45〜90°の範囲内にあることを特徴とする。
本発明の請求項3に記載の配線基板は、請求項1において、前記半導体基板の他方の面側に、機能素子が設けられていることを特徴とする。
本発明の請求項4に記載の配線基板の製造方法は、半導体基板の一方の面に第一絶縁層を介して電極を形成する第一工程と、前記半導体基板の他方の面側から前記電極が露呈するように、該半導体基板を、該半導体基板の一方の面および他方の面に対して、垂直に貫通する貫通孔を形成する第二工程と、少なくとも前記貫通孔の内壁面および開口部周辺に第二絶縁層を形成する第三工程と、前記貫通孔の開口部周辺に位置する前記第二絶縁層に、テーパーを形成する第四工程と、前記第二絶縁層のうち、前記貫通孔の底面を覆う部分を除去する第五工程と、前記第二絶縁層上に導電層を形成し、該導電層を前記電極と電気的に接続する第六工程と、を備えることを特徴とする。
本発明の請求項5に記載の配線基板の製造方法は、請求項4において、前記第三工程において、前記貫通孔の孔底面よりも、開口部周辺に形成される第二絶縁層の厚さを厚く形成することを特徴とする。
また、本発明では、貫通孔の開口部周辺に位置する第二絶縁層にテーパーを形成する工程を備えたことにより、次工程においてその上に導電層を形成する際に、貫通孔の開口部付近においても所定の厚さを有する導電層を安定して作製できる。ゆえに、本発明は、短絡が発生しないように、かつ、高い歩留まりで貫通電極を作製可能な配線基板の製造方法をもたらす。
この配線基板1は、半導体基板2の一方の面に第一絶縁層3を介して配された電極4と、半導体基板2の他方の面側から電極4が露呈するように配された貫通孔5と、少なくとも貫通孔5の内壁面および開口部周辺に配された第二絶縁層6と、第二絶縁層6上に配され、電極4と電気的に接続される導電層7と、を備える。
まず、図2(a)に示すように、半導体基板2を用意し、その一方の面(図2では下面)に第一絶縁層3を介して電極(I/Oパッド)4を形成する(第一工程)。
電極4としては、例えばAlパッドが好適に用いられる。
この貫通孔5は、前記半導体基板2の他方の面(図2では上面)側から、前記電極4が露呈するように形成される。孔の縦断面形状は、半導体基板2の表面に対して90°(垂直)であることが理想的だが、80〜100°程度(本願ではこの範囲の角度を略垂直と呼ぶ)であってもよい。
このような第二絶縁層6a(6)は、例えばSiO2 膜をプラズマCVD法などにより成膜することにより得られる。
第二絶縁層6を形成する際には、孔底面にも第二絶縁層6が形成されてしまうため、これをドライエッチング法の一つである異方性エッチング法を用いて除去する。
これにより、次工程において第二絶縁層6aの上に形成される導電層7からなる貫通電極と、半導体基板2との間の電気的な絶縁を確実に取ることができる。
導電層7の形成は、例えばスパッタ法やCVD法、メッキ法、溶融金属の充填法、金属ペーストの充填法などで行うことができる。これにより配線基板1が作製される。
配線基板としては、上述した単純な構成の半導体基板の他に、例えば、半導体基板の他方の面側に、機能素子が配されていてもよい。機能素子が配されていない単純な構成の基板に対しても、この方法は適用できるが、半導体基板の片面に機能素子が形成され、且つ、その機能素子が保護されているような基板に対しても適用可能な方法である。
Claims (5)
- 半導体基板の一方の面に第一絶縁層を介して配された電極と、
前記半導体基板の他方の面側から前記電極が露呈するように配された貫通孔と、
少なくとも前記貫通孔の内壁面および開口部周辺に配された第二絶縁層と、
前記第二絶縁層上に配され、前記電極と電気的に接続される導電層と、を備え、
前記貫通孔の内壁面と、前記半導体基板の一方の面および他方の面とが垂直をなし、
前記貫通孔の開口部周辺に位置する前記第二絶縁層は、その表面がテーパーをなしていることを特徴とする配線基板。 - 前記第二絶縁層において、前記テーパーをなす傾斜部は、その他の平坦面に対して45〜90°の範囲内にあることを特徴とする請求項1に記載の配線基板。
- 前記半導体基板の他方の面側に、機能素子が設けられていることを特徴とする請求項1に記載の配線基板。
- 半導体基板の一方の面に第一絶縁層を介して電極を形成する第一工程と、
前記半導体基板の他方の面側から前記電極が露呈するように、該半導体基板を、該半導体基板の一方の面および他方の面に対して、垂直に貫通する貫通孔を形成する第二工程と、
少なくとも前記貫通孔の内壁面および開口部周辺に第二絶縁層を形成する第三工程と、
前記貫通孔の開口部周辺に位置する前記第二絶縁層に、テーパーを形成する第四工程と、
前記第二絶縁層のうち、前記貫通孔の底面を覆う部分を除去する第五工程と、
前記第二絶縁層上に導電層を形成し、該導電層を前記電極と電気的に接続する第六工程と、を備えることを特徴とする配線基板の製造方法。 - 前記第三工程において、前記貫通孔の孔底面よりも、開口部周辺に形成される第二絶縁層の厚さを厚く形成することを特徴とする請求項4に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006123631A JP4795102B2 (ja) | 2006-04-27 | 2006-04-27 | 配線基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006123631A JP4795102B2 (ja) | 2006-04-27 | 2006-04-27 | 配線基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007294821A JP2007294821A (ja) | 2007-11-08 |
JP4795102B2 true JP4795102B2 (ja) | 2011-10-19 |
Family
ID=38765110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006123631A Expired - Fee Related JP4795102B2 (ja) | 2006-04-27 | 2006-04-27 | 配線基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4795102B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5259197B2 (ja) * | 2008-01-09 | 2013-08-07 | ソニー株式会社 | 半導体装置及びその製造方法 |
EP2312619A4 (en) | 2008-08-07 | 2012-12-12 | Fujikura Ltd | MANUFACTURING METHOD FOR SEMICONDUCTOR COMPONENT |
KR20100021856A (ko) | 2008-08-18 | 2010-02-26 | 삼성전자주식회사 | 관통 전극을 갖는 반도체장치의 형성방법 및 관련된 장치 |
JP5654471B2 (ja) * | 2008-10-15 | 2015-01-14 | オー・アー・セー・マイクロテック・アクチボラゲット | ビア配線を作るための方法 |
JP2010129952A (ja) * | 2008-12-01 | 2010-06-10 | Nippon Telegr & Teleph Corp <Ntt> | 貫通電極配線の製造方法 |
JP5984134B2 (ja) | 2012-05-15 | 2016-09-06 | ローム株式会社 | 半導体装置およびその製造方法、電子部品 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003318178A (ja) * | 2002-04-24 | 2003-11-07 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2005109221A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Corp | ウェーハレベルパッケージ及びその製造方法 |
JP2006073852A (ja) * | 2004-09-03 | 2006-03-16 | Dainippon Printing Co Ltd | センサーパッケージおよびその製造方法 |
-
2006
- 2006-04-27 JP JP2006123631A patent/JP4795102B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007294821A (ja) | 2007-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4937842B2 (ja) | 半導体装置およびその製造方法 | |
JP4327644B2 (ja) | 半導体装置の製造方法 | |
JP5723915B2 (ja) | 貫通シリコンビアを使用する半導体実装プロセス | |
KR100679573B1 (ko) | 반도체 장치의 제조 방법 | |
US7877874B2 (en) | Process for the collective fabrication of 3D electronic modules | |
KR100840502B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2005093486A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP4795102B2 (ja) | 配線基板およびその製造方法 | |
CN101740490B (zh) | 半导体装置制造方法和半导体装置 | |
EP1489658B1 (en) | Method for manufacturing semiconductor package | |
WO2010035375A1 (ja) | 半導体装置及びその製造方法 | |
EP2445004B1 (en) | Laminated wiring board | |
JP2009021433A (ja) | 配線基板及びその製造方法 | |
US9698103B2 (en) | Semiconductor device and manufacturing method therefor | |
JP2006041332A (ja) | 半導体装置の製造方法 | |
JP2005101144A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008053429A (ja) | 半導体装置 | |
JP2007281289A (ja) | 電子部品及びその製造方法 | |
JP5272176B2 (ja) | トレンチ絶縁コンタクト端子を有する画像センサの作製方法 | |
JP2010123599A (ja) | シリコン貫通電極基板の製造方法及びシリコン貫通電極基板 | |
WO2020129635A1 (ja) | 半導体装置 | |
KR20240155583A (ko) | 반도체 다이 제조방법 | |
US8318544B2 (en) | Method for manufacturing a plurality of thin chips and correspondingly manufactured thin chip | |
JP2006216747A (ja) | 貫通電極の製造方法および構造 | |
JP2005223250A (ja) | 半導体装置およびその製造方法と検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110719 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110727 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4795102 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |