[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN101740490B - 半导体装置制造方法和半导体装置 - Google Patents

半导体装置制造方法和半导体装置 Download PDF

Info

Publication number
CN101740490B
CN101740490B CN2009102259310A CN200910225931A CN101740490B CN 101740490 B CN101740490 B CN 101740490B CN 2009102259310 A CN2009102259310 A CN 2009102259310A CN 200910225931 A CN200910225931 A CN 200910225931A CN 101740490 B CN101740490 B CN 101740490B
Authority
CN
China
Prior art keywords
hole
layer
semiconductor substrate
dielectric film
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009102259310A
Other languages
English (en)
Other versions
CN101740490A (zh
Inventor
牟田忠义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN101740490A publication Critical patent/CN101740490A/zh
Application granted granted Critical
Publication of CN101740490B publication Critical patent/CN101740490B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体装置制造方法和半导体装置。提供一种半导体装置的制造方法，包括：在与电极焊盘的位置对应的点处形成贯穿半导体基板的通孔；在包括通孔的内部的半导体基板的后表面上形成绝缘膜；至少在通孔的开口部分中的绝缘膜表面上由金属或无机绝缘体形成粘接稳固层；在粘接稳固层上形成用作底部蚀刻中的掩模的抗蚀剂层；执行底部蚀刻以露出电极焊盘；去除抗蚀剂层以获得没有否则会由底部蚀刻产生的表面不规则性的绝缘膜；通过低温处理形成阻挡层、籽层和导电层；和执行构图。

Description

半导体装置制造方法和半导体装置
技术领域
本发明涉及半导体装置制造方法和半导体装置。
背景技术
近年来，电子设备的小型化和性能改善产生了对尺寸更小并且封装密度更高的半导体装置的需求。三维封装是使半导体装置具有较小的尺寸和较高的封装密度的有效措施。作为构成三维封装的核心的技术中的一种，关于连接半导体基板的前表面和后表面的电极的贯通电极技术的重要性日益增加。
通过利用贯通电极技术提高半导体装置的封装密度已被实践。在这些实践中，在半导体基板的后表面上形成布线以使其在半导体基板的后表面上与外部端子连接，在顶部彼此层叠以这种方式制备的多个半导体基板，并且，将各半导体基板的前表面和后表面电连接。
在包括用于半导体存储器、CMOS传感器、AF传感器和其它类似的应用中的半导体芯片、层叠多个半导体芯片的半导体封装和用于喷墨头的连接器的各种领域中，对于具有贯通电极的半导体装置的需求日益增加。
制造贯通电极的常规方式如下。首先，制备上面形成了电极焊盘的半导体基板。然后，在半导体基板的后表面上形成掩模图案以蚀刻半导体基板，使得形成贯穿半导体基板的通孔。通孔从与电极焊盘的位置对应的后表面上的点到达前表面，从而露出电极焊盘。然后在包含通孔的内部的半导体基板的后表面上形成绝缘膜。然后，通孔的底部的绝缘膜被蚀刻以露出电极焊盘，然后，形成导电层。由此制造贯通电极。
但是，通过该制造方法，当蚀刻通孔底部的绝缘膜(底部蚀刻)的步骤使用例如反应离子蚀刻时，在半导体基板中的通孔的开口部分和底部的角部的绝缘膜中出现电场集中。电场集中使得角部的反应离子的密度比其它部分高。结果，开口部分和底部的角部的绝缘膜被加速蚀刻，并且会以非常薄或完全被蚀刻掉的状态告终。除了角部的绝缘膜以外，上述的底部蚀刻趋于比必要的量多地去除通孔的内壁上的绝缘膜。结果，有时在底部蚀刻之后于通孔中形成的贯通电极和半导体基板之间出现绝缘不良(failure)。
在美国专利No.7094701中提出了对于这一点的解决方案。
美国专利No.7094701公开了两种方法。在一种方法中，如图7所示，在绝缘膜10上形成增强绝缘膜16，使得在通孔开口部分处产生悬突(overhang)部分18，然后，执行底部蚀刻以去除通孔底部的绝缘膜10并露出电极焊盘22。在另一种方法中，如图8所示，在通孔开口部分处从硬掩模17产生檐体(eave)，并且，以檐体作为掩模执行底部蚀刻以去除通孔底部的绝缘膜10并露出电极焊盘22。
通过使用增强绝缘膜的方法，上述的底部蚀刻步骤可露出电极焊盘22，但在通孔开口部分处留下增强绝缘膜的突起(protrusion)。
并且，使用硬掩模檐体的方法类似地具有突起在底部蚀刻之后残留的问题。
在底部蚀刻之后，增强绝缘膜方法和硬掩模檐体方法中的突起在通孔内壁上的绝缘膜中产生表面不规则性，并且，通孔内壁上的表面不规则性呈现留下没有阻挡层和籽层的一些斑点(spot)的障碍物(obstacle)。
作为结果的半导体装置的生产率和可靠性的降低是还没有被解决的问题。
发明内容
鉴于以上的情况作出本发明，并且，本发明的目的是，提供具有贯穿电极的半导体装置和以高的生产率制造具有贯穿电极的半导体装置的方法，其中，通过在贯穿电极形成步骤中的底部蚀刻中形成没有表面不规则性的绝缘膜，构建高度可靠的贯穿电极结构。
为了达到上述的目的，本发明提供一种具有在半导体基板的前表面上形成的电极焊盘和半导体器件的半导体装置的制造方法，该制造方法包括：形成贯穿半导体基板的通孔并由此在通孔的底部露出电极焊盘，该通孔在与半导体基板的前表面相反的半导体基板的后表面上、在与在半导体基板的前表面上形成的电极焊盘的位置对应的点上具有开口部分；在通孔的底部上和通孔的内壁上形成绝缘膜；至少在通孔的开口部分中的绝缘膜表面上形成粘接稳固层；在粘接稳固层的表面上形成抗蚀剂层；以抗蚀剂层作为掩模蚀刻通孔的底部的绝缘膜，以由此在通孔的底部露出电极焊盘；去除抗蚀剂层以露出粘接稳固层；和在通孔的底部上以及通孔的内壁上形成导电层，并使导电层与电极焊盘接触。
本发明还提供一种半导体装置，该半导体装置包括：在半导体基板的前表面上形成的电极焊盘；在与电极焊盘的位置对应的半导体基板的后表面上具有开口部分并且贯穿半导体基板的通孔；至少在通孔的内壁上形成的绝缘膜；在绝缘膜上且至少在通孔的内壁的开口部分中形成的粘接稳固层；和在包括粘接稳固层之上的区域的通孔的内壁以及通孔的底部上形成的导电层，其中电极焊盘与导电层接触。
根据本发明，获得没有表面不规则性的均匀的绝缘膜。由此很容易地形成均匀的导电层。
半导体装置的生产率和可靠性因此被改善。
通过参照附图阅读示例性实施例的以下描述，本发明的其它特征将变得清晰。
附图说明
图1是示出根据本发明的实施例1的半导体装置和制造方法的断面图。
图2是示出根据本发明的实施例1的半导体基板的断面图。
图3A、图3B、图3C、图3D、图3E、图3F、图3G、图3H、图3I和图3J是示出根据本发明的实施例1的制造方法的断面图。
图4是示出根据本发明的实施例2的制造方法(粘接稳固层形成)的断面图。
图5是示出根据本发明的实施例2的半导体装置及其制造方法的断面图。
图6是示出根据现有技术的例子的半导体装置及其制造方法的断面图。
图7是示出根据现有技术的例子的半导体装置及其制造方法的断面图。
图8是示出根据现有技术的例子的半导体装置及其制造方法的断面图。
具体实施方式
以下，参照附图描述根据本发明的半导体装置制造方法。
图2和图3A～3J是示出根据本发明的实施例1的半导体装置制造方法的示图。
首先，制备作为图2所示的基板的半导体基板。在图2中，半导体基板11可以是主要成分为诸如硅、锗或硒的单一元素或诸如氧化物、硫化物、硒化物、碲化物、锑化合物、砷化合物或磷化合物的化合物的基板。
事先在半导体基板11的前表面111上(或者，在半导体基板11包含其上形成的层间绝缘膜13的情况下，为在层间绝缘膜13的表面上)形成电极焊盘12。电极焊盘12具有半导体器件(未示出)，该半导体器件被安装为使得布线被插入半导体器件和电极焊盘12之间。可以在电极焊盘12上形成支撑构件15，其中在支撑构件15和电极焊盘12之间插入树脂层14。支撑构件15可以在后面的步骤中被去除，或者可被留下而不进行任何去除的尝试。在图2和随后的图中，与前面的附图中的部件相同的部件由相同的附图标记表示，并且省略这些部件的描述。
然后，如图3A所示的那样形成通孔2。通孔2从与在半导体基板11的前表面上形成的电极焊盘12的位置对应的半导体基板11的后表面112侧贯穿半导体基板11。由此在通孔2的底部露出电极焊盘12。换句话说，在与已经形成半导体器件的半导体基板11的表面相反的后表面112上具有开口的通孔被形成为贯穿半导体基板11。可通过例如ICP-RIE打开孔。
下一步骤是绝缘膜形成步骤，其中，如图3B所示，在通孔2的底部和内壁上形成绝缘膜1。还在半导体基板11的后表面上形成绝缘膜1。这里的绝缘膜1优选为通过例如聚对二甲苯(parylene)沉积形成的有机绝缘膜。希望聚对二甲苯膜具有约1μm～3μm的厚度。可通过在避免向通孔2的内部过度供给沉积材料气体的同时，选择使得沉积在低压反应室内持续长时间的聚对二甲苯沉积条件，形成更加均匀的绝缘膜。可以由聚对二甲苯以外的材料形成绝缘膜1，并且，可以单独地或适当地组合使用聚酰亚胺树脂、顺丁烯二酰亚胺树脂、聚酰胺树脂、聚酰亚胺-酰胺树脂、聚酯树脂、聚醚树脂、双酚树脂、改性的环氧树脂、改性的丙烯酸树脂、硅树脂、碳氟化合物树脂和三聚氰胺树脂。
下一步骤是图3C所示的在绝缘膜1上形成粘接稳固层3的粘接稳固层形成步骤。粘接稳固层3是为了防止在随后的步骤中执行的处理改变绝缘膜1和在绝缘膜1之上形成的抗蚀剂层之间的粘接性而在绝缘膜1上形成的层。使用溅射或离子涂敷以至少在通孔内壁的通孔开口部分中的绝缘膜1上形成粘接稳固层3。还可在半导体基板11的后表面上形成粘接稳固层3。希望粘接稳固层3的厚度为0.01μm～0.1μm。如果粘接稳固层3比0.01μm薄，那么在去除在下一步骤中形成的抗蚀剂掩模时，抗蚀剂掩模留下残留物(residue)，并且/或者绝缘膜1受损。如果粘接稳固层3比0.1μm厚，那么在通孔2的内壁上得到的表面不规则性呈现障碍物，这些障碍物会留下没有在后面的步骤中形成的导电层(例如，阻挡层和籽层)的一些斑点。粘接稳固层3优选由例如钛、钨或铬的与绝缘膜1形成紧密接触的金属形成。在绝缘膜1上形成粘接稳固层3的通孔内壁的通孔开口部分从开口部分边缘113伸出(stretch)1mm或更多。换句话说，通孔开口部分的范围应足够大，以允许在下一步骤中形成的抗蚀剂层位于粘接稳固层3上。如果粘接稳固层3从开口部分边缘113伸出小于1mm，那么难以在开口部分中形成抗蚀剂层。不得在将去除通孔底部的绝缘膜1的区域(底部蚀刻区域)中形成至少在通孔内壁的通孔开口部分中形成的粘接稳固层3。如果在去除通孔底部的绝缘膜1的区域中形成粘接稳固层3，那么粘接稳固层3会使得难以去除绝缘膜1。在去除通孔底部的绝缘膜1的区域以外的区域中，粘接稳固层3的存在不导致问题。
下一步骤是抗蚀剂掩模形成步骤，在该抗蚀剂掩模形成步骤中，如图3D所示，在粘接稳固层3的表面上形成抗蚀剂层4，以形成覆盖通孔2的开口部分并填充通孔开口部分之上的空间的掩模。可通过例如干膜层叠(TOK：AOR 320)或喷涂形成抗蚀剂层4。
下一步骤是抗蚀剂掩模构图步骤，在该抗蚀剂掩模构图步骤中，如图3E所示，抗蚀剂层4被构图以形成开口。该开口的直径比通孔2的开口直径小。
下一步骤是底部蚀刻步骤，在该底部蚀刻步骤中，如图3F所示，以抗蚀剂层4作为掩模蚀刻通孔底部的绝缘膜1(所谓的底部蚀刻)。通过使用抗蚀剂层4作为掩模，防止开口部分和底部的角部的绝缘膜1的加速蚀刻，这种加速蚀刻会使得角部的绝缘膜1非常薄或完全去除角部的绝缘膜1。除了角部的绝缘膜1以外，通过使用掩模，还防止上述的底部蚀刻比必要的量多地去除通孔内壁上的绝缘膜1。
底部蚀刻优选为反应离子蚀刻，但可以使用其它的蚀刻处理。底部蚀刻在通孔底部露出电极焊盘12的表面。
下一步骤是图3G所示的去除抗蚀剂层4的抗蚀剂去除步骤。通过去除抗蚀剂层4，在通孔2的内壁上形成没有表面不规则性的绝缘膜1。通过在粘接稳固层3的表面上形成抗蚀剂层4，确保抗蚀剂层4的干净的去除。如果在不设置粘接稳固层3的情况下形成抗蚀剂层4并且执行底部蚀刻，那么抗蚀剂层4被烧(burn)入绝缘膜1中并且无法被去除。如图6所示，不成功的去除留下抗蚀剂层残留物9，并且在绝缘膜1的表面上产生表面不规则性。
然后，在形成粘接稳固层3的通孔内壁和通孔底部上形成导电层。具体地，在通孔底部上露出的电极焊盘12上、在绝缘膜1上以及在粘接稳固层3上形成导电层。导电层形成包括例如阻挡层形成步骤、籽层形成步骤和电镀步骤。
首先，在图3H所示的阻挡层形成步骤中，在包含通孔2的内部的半导体基板11的后表面上的电极焊盘12、绝缘膜1和粘接稳固层3上形成阻挡层5。
阻挡层5是由诸如钛、铬、钨、钛钨(TiW)、氮化钛(TiN)或氮化钽(TaN)的金属、合金或金属氮化物形成的层。
然后，在籽层形成步骤中，如图3I所示，在阻挡层5上形成籽层6。籽层6用作用于形成在后面描述的电镀层7的电极，并由诸如金的金属形成。通过例如在高真空水平下执行的低温离子涂敷形成阻挡层5和籽层6。
然后，在图3J所示的电镀步骤中，通过例如在包含通孔2的内部的阻挡层5和籽层6上执行电解电镀，由例如金形成电镀层7。
电镀层7的厚度被调整为2μm。导电层由此与电极焊盘12接触。换句话说，贯通电极8通过阻挡层5、籽层6和电镀层7与在通孔2的底部露出的电极焊盘12电连接。
然后，通过例如使用例如干膜(TOK：AOR 320)的色调蚀刻(tintetching)蚀刻电镀层7、籽层6、阻挡层5和粘接稳固层3的不必要部分，以由此完成构图。
如果必要的话，可以在该处理之前通过电镀或其它的方法形成金凸块或类似的构件。
最后，使用普通的切块机以通过切割从晶片切出多件半导体装置。由此完成半导体装置。
以下，参照附图描述由上述的半导体装置制造方法制造的半导体装置。
(实施例1)
图1是示出根据本发明的实施例的半导体装置的断面图。本发明的半导体装置包括贯通电极8。在半导体基板11的前表面111上(或者，在半导体基板11包含其上形成的层间绝缘膜13的情况下，为在层间绝缘膜13的表面上)形成电极焊盘12。例如，半导体基板11的厚度为200μm。例如，通过半导体处理中的SiO2和SiN的层叠形成层间绝缘膜13。并且，包含半导体器件(未示出)和布线(未示出)的部件与电极焊盘12连接。电极焊盘12具有例如2.1μm的厚度，并且，布线具有例如0.6μm的厚度。在半导体基板11中与电极焊盘12的位置对应的点处，形成直径为例如50μm的通孔2。例如，通孔2的纵横比例如约为4。在除了通孔2的底部的一部分之外的通孔2的内部以及在半导体基板11的后表面上形成绝缘膜1。绝缘膜1优选为通过例如聚对二甲苯沉积形成的有机绝缘膜。聚对二甲苯膜优选具有约1μm～3μm的厚度。可以由聚对二甲苯以外的材料形成绝缘膜1，并且，可以单独地或适当地组合使用聚酰亚胺树脂、顺丁烯二酰亚胺树脂、聚酰胺树脂、聚酰亚胺-酰胺树脂、聚酯树脂、聚醚树脂、双酚树脂、改性的环氧树脂、改性的丙烯酸树脂、硅树脂、碳氟化合物树脂和三聚氰胺树脂。至少在沿着通孔开口部分的边缘的绝缘膜1上以及处于半导体基板11的后表面上的绝缘膜1上形成粘接稳固层3。粘接稳固层3的厚度优选为0.01μm～0.1μm。如果粘接稳固层3比0.01μm薄，那么在去除抗蚀剂掩模时，抗蚀剂掩模留下残留物，并且/或者绝缘膜1受损。如果粘接稳固层3比0.1μm厚，那么通孔内壁上的得到的表面不规则性呈现障碍物，这些障碍物会留下没有阻挡层和籽层的一些斑点。粘接稳固层3优选由例如钛、钨或铬的与绝缘膜1形成紧密接触的金属形成。
然后，在绝缘膜1和粘接稳固层3上形成导电层。导电层包含例如阻挡层5、籽层6和电镀层7。阻挡层5是由诸如钛、铬、钨、钛钨(TiW)、氮化钛(TiN)或氮化钽(TaN)的金属、合金或金属氮化物形成的层。籽层6由诸如金的金属形成。电镀层7由诸如金的金属形成。例如，电镀层7的厚度为2μm。导电层在通孔底部与电极焊盘12接触。换句话说，通过导电层建立与在通孔2的底部露出的电极焊盘12的电接触。如果必要的话，可以在半导体基板11的后表面上形成金凸块(未示出)或类似的构件。
(实施例2)
以下描述本发明的实施例2。在实施例2中，由无机绝缘膜形成粘接稳固层3。
如图4所示，使用溅射或ECR以沿通孔2的开口部分边缘或在半导体基板11的整个后表面上形成无机绝缘膜作为粘接稳固层3。粘接稳固层3由诸如SiO2或SiN的无机绝缘体形成。在形成粘接稳固层之后，执行与实施例1中相同的步骤。
在图5所示的步骤中，通过使用干膜的色调蚀刻将阻挡层5和籽层6的不必要部分蚀刻掉。
作为无机绝缘膜的粘接稳固层3可在该步骤中保持完好而不被蚀刻。
最后，如实施例1那样，使用普通的切块机以通过切割从晶片切出多件半导体装置。由此完成半导体装置。
实施例1是由金属形成粘接稳固层3的情况。
实施例2是由无机绝缘体形成粘接稳固层3的情况。
在对于粘接稳固层3使用金属的情况下，当要在构图或其它的处理中去除粘接稳固层3的表层时，通过用于蚀刻阻挡层5、籽层6和电镀层7的过程容易地去除该表层。
当由无机绝缘体形成粘接稳固层3时，如果必要的话，粘接稳固层3可留在表面上。
虽然已参照示例性实施例描述了本发明，但应理解，本发明不限于公开的示例性实施例。以下的权利要求的范围应被赋予最宽的解释以包含所有这些变更方式和等同的结构和功能。

Claims (1)

1.一种具有在半导体基板的前表面上形成的电极焊盘和半导体器件的半导体装置的制造方法，该制造方法包括：
形成贯穿半导体基板的通孔并由此在通孔的底部露出电极焊盘，该通孔在与半导体基板的前表面相反的半导体基板的后表面上、在与在半导体基板的前表面上形成的电极焊盘的位置对应的点上具有开口部分；
在通孔的底部上和通孔的内壁上形成绝缘膜；
至少在通孔的开口部分中的绝缘膜表面上形成粘接稳固层；
在粘接稳固层的表面上形成抗蚀剂层；
对所述抗蚀剂层进行构图以形成开口部分，所述开口部分的直径比所述通孔的直径小；
以所述抗蚀剂层作为掩模蚀刻通孔的底部的绝缘膜，以由此在通孔的底部露出电极焊盘；
去除抗蚀剂层以露出粘接稳固层；和
在通孔的底部上以及通孔的内壁上形成导电层，并使所述导电层与所述电极焊盘接触。
CN2009102259310A 2008-11-26 2009-11-23 半导体装置制造方法和半导体装置 Expired - Fee Related CN101740490B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008301210A JP5596919B2 (ja) 2008-11-26 2008-11-26 半導体装置の製造方法
JP2008-301210 2008-11-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210427775.8A Division CN102931154B (zh) 2008-11-26 2009-11-23 半导体装置

Publications (2)

Publication Number Publication Date
CN101740490A CN101740490A (zh) 2010-06-16
CN101740490B true CN101740490B (zh) 2013-06-05

Family

ID=42195487

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009102259310A Expired - Fee Related CN101740490B (zh) 2008-11-26 2009-11-23 半导体装置制造方法和半导体装置
CN201210427775.8A Expired - Fee Related CN102931154B (zh) 2008-11-26 2009-11-23 半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201210427775.8A Expired - Fee Related CN102931154B (zh) 2008-11-26 2009-11-23 半导体装置

Country Status (3)

Country Link
US (2) US8440565B2 (zh)
JP (1) JP5596919B2 (zh)
CN (2) CN101740490B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328579A (zh) * 2015-06-24 2017-01-11 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5424675B2 (ja) * 2008-03-18 2014-02-26 キヤノン株式会社 半導体装置の製造方法及び半導体装置
JP5455538B2 (ja) * 2008-10-21 2014-03-26 キヤノン株式会社 半導体装置及びその製造方法
TWI546925B (zh) * 2010-02-09 2016-08-21 精材科技股份有限公司 晶片封裝體及其形成方法
JP5352534B2 (ja) * 2010-05-31 2013-11-27 パナソニック株式会社 半導体装置及びその製造方法
JP2012216812A (ja) * 2011-03-31 2012-11-08 Elpida Memory Inc 半導体装置及びその製造方法
US9859761B2 (en) 2013-02-12 2018-01-02 Asmo Co., Ltd. Rotor and motor
US9466554B2 (en) * 2014-02-13 2016-10-11 Qualcomm Incorporated Integrated device comprising via with side barrier layer traversing encapsulation layer
EP3460835B1 (en) * 2017-09-20 2020-04-01 ams AG Method for manufacturing a semiconductor device and semiconductor device
US20190096866A1 (en) * 2017-09-26 2019-03-28 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
US10741477B2 (en) * 2018-03-23 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of forming the same
US11289370B2 (en) 2020-03-02 2022-03-29 Nanya Technology Corporation Liner for through-silicon via
KR20220111758A (ko) * 2021-02-01 2022-08-10 삼성전자주식회사 반도체 장치 및 그의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929526A (en) * 1997-06-05 1999-07-27 Micron Technology, Inc. Removal of metal cusp for improved contact fill

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2604939C3 (de) * 1976-02-09 1978-07-27 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zum Herstellen von wenigstens einem Durchgangsloch insbesondere einer Düse für Tintenstrahldrucker
JPS6232609A (ja) * 1985-08-06 1987-02-12 Mitsubishi Electric Corp 半導体装置の製造方法
US6451705B1 (en) * 2000-08-31 2002-09-17 Micron Technology, Inc. Self-aligned PECVD etch mask
US6624066B2 (en) * 2001-02-14 2003-09-23 Texas Instruments Incorporated Reliable interconnects with low via/contact resistance
JP3967239B2 (ja) * 2001-09-20 2007-08-29 株式会社フジクラ 充填金属部付き部材の製造方法及び充填金属部付き部材
JP2003289073A (ja) 2002-01-22 2003-10-10 Canon Inc 半導体装置および半導体装置の製造方法
US6790775B2 (en) * 2002-10-31 2004-09-14 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
JP3970211B2 (ja) * 2003-06-24 2007-09-05 三洋電機株式会社 半導体装置及びその製造方法
JP4343044B2 (ja) * 2004-06-30 2009-10-14 新光電気工業株式会社 インターポーザ及びその製造方法並びに半導体装置
JP4376715B2 (ja) * 2004-07-16 2009-12-02 三洋電機株式会社 半導体装置の製造方法
JP4246132B2 (ja) * 2004-10-04 2009-04-02 シャープ株式会社 半導体装置およびその製造方法
JP4873517B2 (ja) * 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7402515B2 (en) * 2005-06-28 2008-07-22 Intel Corporation Method of forming through-silicon vias with stress buffer collars and resulting devices
JP4694305B2 (ja) * 2005-08-16 2011-06-08 ルネサスエレクトロニクス株式会社 半導体ウエハの製造方法
US7892972B2 (en) * 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed
JP2007305960A (ja) * 2006-04-14 2007-11-22 Sharp Corp 半導体装置およびその製造方法
JP2007311771A (ja) * 2006-04-21 2007-11-29 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5103854B2 (ja) * 2006-10-02 2012-12-19 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路基板および電子機器
US7863189B2 (en) * 2007-01-05 2011-01-04 International Business Machines Corporation Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
JP5168933B2 (ja) * 2007-02-16 2013-03-27 富士通株式会社 化合物半導体装置の製造方法
US8034702B2 (en) * 2007-08-16 2011-10-11 Micron Technology, Inc. Methods of forming through substrate interconnects
JP5656341B2 (ja) * 2007-10-29 2015-01-21 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置およびその製造方法
US7691747B2 (en) * 2007-11-29 2010-04-06 STATS ChipPAC, Ltd Semiconductor device and method for forming passive circuit elements with through silicon vias to backside interconnect structures
US20110042803A1 (en) * 2009-08-24 2011-02-24 Chen-Fu Chu Method For Fabricating A Through Interconnect On A Semiconductor Substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929526A (en) * 1997-06-05 1999-07-27 Micron Technology, Inc. Removal of metal cusp for improved contact fill

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328579A (zh) * 2015-06-24 2017-01-11 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN106328579B (zh) * 2015-06-24 2019-09-27 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
CN102931154A (zh) 2013-02-13
US20130228931A1 (en) 2013-09-05
JP2010129684A (ja) 2010-06-10
JP5596919B2 (ja) 2014-09-24
CN101740490A (zh) 2010-06-16
US20100127403A1 (en) 2010-05-27
US8440565B2 (en) 2013-05-14
CN102931154B (zh) 2015-06-24

Similar Documents

Publication Publication Date Title
CN101740490B (zh) 半导体装置制造方法和半导体装置
US6518092B2 (en) Semiconductor device and method for manufacturing
CN100477160C (zh) 半导体集成电路器件的制造方法
KR101114202B1 (ko) 도전성 비아 제조 및 충전 방법과 그렇게 형성된 도전성 비아
KR100725565B1 (ko) 반도체 장치의 제조 방법
KR100679573B1 (ko) 반도체 장치의 제조 방법
KR100682434B1 (ko) 반도체 장치 및 그 제조 방법
JP5321873B2 (ja) 接合パッドを具えた相互接続構造、および、接合パッド上にバンプ部位を作成する方法
US9484293B2 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
KR20070112059A (ko) 반도체 장치의 제조 방법
JP2006516824A (ja) ウエハ・スクライブ領域の金属低減
CN102511078A (zh) 具有铜插塞的半导体器件
US9324611B2 (en) Corrosion resistant via connections in semiconductor substrates and methods of making same
CN108461407B (zh) 用于恶劣介质应用的键合焊盘保护
US5296407A (en) Method of manufacturing a contact structure for integrated circuits
US7495335B2 (en) Method of reducing process steps in metal line protective structure formation
CN108511415A (zh) 电子组件制造方法
US20160181203A1 (en) Electric contact structure having a diffusion barrier for an electronic device and method for manufacturing the electric contact structure
KR20040061969A (ko) 반도체소자의 제조방법
KR20110012455A (ko) 반도체 소자 및 그의 제조방법
KR19990062000A (ko) 반도체 장치의 도전체 플러그 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130605

Termination date: 20201123

CF01 Termination of patent right due to non-payment of annual fee