[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4791766B2 - Mems技術を使用した半導体装置 - Google Patents

Mems技術を使用した半導体装置 Download PDF

Info

Publication number
JP4791766B2
JP4791766B2 JP2005157523A JP2005157523A JP4791766B2 JP 4791766 B2 JP4791766 B2 JP 4791766B2 JP 2005157523 A JP2005157523 A JP 2005157523A JP 2005157523 A JP2005157523 A JP 2005157523A JP 4791766 B2 JP4791766 B2 JP 4791766B2
Authority
JP
Japan
Prior art keywords
insulating layer
layer
film
cavity
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005157523A
Other languages
English (en)
Other versions
JP2006326806A (ja
Inventor
達也 大黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005157523A priority Critical patent/JP4791766B2/ja
Priority to US11/341,910 priority patent/US7582940B2/en
Publication of JP2006326806A publication Critical patent/JP2006326806A/ja
Application granted granted Critical
Publication of JP4791766B2 publication Critical patent/JP4791766B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00333Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0136Growing or depositing of a covering layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0145Hermetically sealing an opening in the lid

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Description

本発明は、MEMS(micro electro mechanical systems)技術を使用した半導体装置(以下、MEMS部品)に関する。
MEMS技術とは、半導体加工技術を応用して可動な3次元構造体(可動部)を微細に作り込む技術のことである。
MEMS技術によれば、既存の部品とは比べものにならないほど小型で高性能な部品を開発できる可能性がある。例えば、LSIと個別部品との融合を実現することで、実装寸法を飛躍的に小さくし、消費電力を大幅に削減することも夢ではない。
現在、MEMS部品としては、主に、可変容量、スイッチ、加速度センサ、圧力センサ、RF(radio frequency)フィルタ、ジャイロスコープ、ミラーデバイスなどが研究、開発されている(例えば、特許文献1〜3参照)。
しかし、これらの部品を実用化するに当たっては、信頼性、歩留りや、製造コストなどの面から解決しなければならない課題も多く残っている。
信頼性及び歩留りの面では、MEMS部品の強度の問題がある。例えば、ダイシング時に、水(H2O)が可動部の可動領域となる空洞に浸入すると、水の圧力によりMEMS部品が破壊されることがある。従って、MEMS部品の実用化のためには、このような水の浸入からMEMS部品を保護し、信頼性及び歩留りを向上させる技術の開発が必須となる。
製造コストの面では、工程数を削減しつつも、高信頼性、高歩留りを実現できるプロセス技術の開発がキーワードとなる。しかし、例えば、上述の水の浸入からMEMS部品を保護するために、2枚のウェハを張り合わせて空洞を密閉するいわゆるウェハレベルパッケージ(wafer level package)という技術を採用すると、工程が複雑となり、製造コストが増加すると共に、チップサイズが増大するという問題がある。
米国特許第6,355,498号明細書 米国特許第6,359,374号明細書 特開2003−117897号公報
本発明の例では、高信頼性、高歩留りで、かつ、製造コストの低下を図れるMEMS部品を提案する。
本発明の例に係わるMEMS技術を使用した半導体装置は、空洞と、前記空洞の下部に位置する下部電極と、前記空洞の内部に位置する可動部と、前記可動部に結合される上部電極と、前記空洞の上部を覆い、前記可動部の直上に第1の開口を有する第1の膜と、前記第1の開口を塞ぎ、前記空洞を密閉する材料と、前記空洞の内部かつ前記第1の膜の下部に位置し、前記可動部と実質的に上下方向で同じレベルに配置される部材とを備え、前記空洞の上部から見て、前記第1の開口の位置は、前記可動部と前記部材との間の前記可動部を可動にする第2の開口の位置とオーバーラップせず、かつ、前記第1の開口からは、前記空洞の下部がみえない
本発明の例によれば、高信頼性、高歩留りで、かつ、製造コストの低下を図れるMEMS部品を実現できる。
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
1. 概要
本発明の例は、MEMS部品全般、例えば、可変容量、スイッチ、加速度センサ、圧力センサ、RF(radio frequency)フィルタ、ジャイロスコープ、ミラーデバイスなどに適用される。
本発明の例では、高信頼性及び高歩留りと、工程数の削減による製造コストの低下とを同時に実現するため、ウェハレベルパッケージによらずに、水の浸入からMEMS部品を保護する技術について提案する。
そのために、第一に、空洞を、ウェハではなく、絶縁体、導電体、半導体などの材料から構成される膜により覆う。この膜には開口が設けられるが、この開口は、絶縁体、導電体、半導体などの材料により塞がれる。
第二に、空洞の上部を多孔質材料から構成される膜(多孔質膜)により覆う。この場合、開口を設けることなく、密閉された空洞を形成できる。
このような構造により、高信頼性、高歩留りで、かつ、製造コストの低下を図れるMEMS部品を実現できる。
ここで、本発明の例では、可動部の可動領域となる空洞の存在によりMEMS部品のたわみによる特性変動が問題となる。そこで、空洞内の構造を補強し、MEMS部品のたわみを抑制する柱を空洞内に配置してもよい。
尚、本発明の例は、可動部を可動にするアクチュエータ(actuator)のタイプに制限されない。例えば、アクチュエータとしては、圧電力を利用する圧電タイプ、静電力を利用する静電タイプ、熱による変形を利用する熱タイプ、電磁力を利用する電磁タイプなどを使用できる。
2. 参考例
まず、本発明の例の前提となる参考例としてのMEMS部品とその問題点について説明する。
図1に示すように、ウェハ10A上には、複数のMEMS部品10Bが形成される。複数のMEMS部品の各々は、例えば、図2に示す構造を有する。
半導体基板10上には、絶縁層11が配置される。絶縁層11上には、絶縁層12が配置される。絶縁層12は、溝を有する。この溝は、絶縁層13,15により覆われ、空洞(CAVITY)となる。
空洞上には開口が設けられ、絶縁層15は、可動部(MOVING PART)として機能する。ここで、可動部を可動にするアクチュエータのタイプについては重要ではないため、アクチュエータは省略している。
溝の底部における絶縁層11上には、下部電極14が配置され、可動部としての絶縁層15上には、上部電極16が配置される。
このようなMEMS部品の問題は、ウェハ10A上の複数のMEMS部品10Bを分離するダイシング時に、水(H2O)が可動部の可動領域となる空洞に浸入し、可動部を破壊する、という点にある。
そこで、ダイシング時における水の浸入からMEMS部品を保護することが必要となるが、従来では、そのために、ウェハレベルパッケージという技術を採用している。
ウェハレベルパッケージでは、例えば、図3に示すように、可動部を取り囲む枠としての絶縁層18を有する半導体基板(ウェハ)17を、半導体基板(ウェハ)10に貼り付ける。
これにより、密閉された空洞が形成できるが、ウェハレベルパッケージは、高価であり、また、ウェハの反りなどが原因となって完全に密閉された空洞を作ることが難しいなどの問題がある。さらに、チップサイズの増大や、信号線の寄生抵抗及び寄生容量などの問題も解決しなければならない。
3. 実施の形態
次に、最良と思われるいくつかの実施の形態について説明する。
(1) 第1実施の形態
a. 構造
図4は、第1実施の形態に関わるMEMS部品を示している。図5は、図4のV−V線に沿う断面図である。
半導体基板10上には、絶縁層11が配置される。絶縁層11上には、絶縁層12が配置される。絶縁層12は、溝を有する。この溝は、絶縁層13,15により覆われる。絶縁層13,15は、開口20を有する。
絶縁層15は、可動部(MOVING PART)として機能する。
絶縁層15上には、絶縁層15を可動にするためのアクチュエータ23が結合される。ここでは、アクチュエータ23を簡略化して記載しているが、例えば、アクチュエータ23を圧電タイプとする場合には、絶縁層15上に圧電素子が形成される。
溝の底部における絶縁層11上には、下部電極14が配置され、可動部としての絶縁層15上には、上部電極16が配置される。
可動部としての絶縁層15の上部には、絶縁体から構成される膜19が配置される。絶縁体から構成される膜19は、開口21を有するが、この開口21は、絶縁体、導電体、半導体などの材料22により塞がれる。絶縁体から構成される膜19は、可動部の周囲を空洞(CAVITY)にする。
このような構造によれば、絶縁体から構成される膜19により空洞が形成されるため、低コスト、高信頼性及び高歩留りのMEMS部品を提供できる。
ここで、本例では、絶縁体から構成される膜19の表面は曲面となっている。このように、絶縁体から構成される膜19の表面を曲面とすることで、この膜19の強度の向上と製造工程数の削減とを実現できる。
また、空洞上からみて、絶縁体から構成される膜19に設けられる開口21の位置は、絶縁層13,15に設けられる開口20の位置とオーバーラップしていない。その主旨は、開口21を塞ぐ材料22が可動部の動作に悪影響を与えないようにする、という点にある。
つまり、開口20,21がオーバーラップしている場合には、開口21を塞ぐときに材料22の一部が空洞の下部(絶縁層12の溝の底部)に堆積し、可動部の動作に悪影響を与える可能性がある。開口20,21をオーバーラップさせないことで、このような事態を防止できる。
開口20,21は、0.3μm以上離れているのが好ましい。
尚、絶縁体から構成される膜19に関し、この膜19は、絶縁体に代えて、導電体又は半導体から構成することもできる。
b. 材料、サイズなど
図4及び図5のMEMS部品に使用する材料、サイズなどの例を説明する。
半導体基板10としては、例えば、例えば、Si, Geなどの真性半導体、GaAs, ZnSeなどの化合物半導体、及び、これら半導体に不純物をドーピングした高導電性半導体から選択できる。半導体基板10は、SOI(silicon on insulator)基板であってもよい。
絶縁層11,12は、例えば、酸化シリコンから構成される。絶縁層12の厚さは、可動部の可動範囲を決定する。絶縁層12の厚さは、3nm以上、好ましくは、400nm以上にする。
下部電極14及び上部電極16としては、例えば、W, Al, Cu, Au, Ti, Pt などの金属、これら金属の少なくとも1つを含む合金、不純物を含んだ導電性ポリシリコンなどから選択できる。下部電極14及び上部電極16は、単層構造を有していても、また、積層構造を有していてもよい。
下部電極14及び上部電極16として、不純物を含んだ導電性ポリシリコンを用いる場合には、低抵抗化のために、導電性ポリシリコン上にシリサイドを形成することが好ましい。また、下部電極14及び上部電極16は、Co, Ni, Si, N などの元素を含んでいてもよい。
下部電極14及び上部電極16は、互いに同じ構造又は同じ材料から構成されていてもよいし、また、互いに異なる構造又は異なる材料から構成されていてもよい。
下部電極14及び上部電極16の平面形状については、特に制限されない。例えば、正方形、長方形、円形、多角形などを採用することができる。
絶縁層13,15及び絶縁体から構成される膜19は、例えば、酸化シリコンから構成される。開口21を塞ぐ材料22としては、例えば、SiGeを用いることができる。
絶縁体から構成される膜19の平面形状は、正方形、長方形の他、円形、楕円形、多角形などの形状であっても構わない。絶縁体から構成される膜19の平面形状が円形の場合には、その膜19は、ドーム形状となる。
MEMS部品(1チップ)の大きさは、例えば、チップ内にMEMS部品のみが形成されるディスクリート製品の場合には、2cm×2cm程度又はそれ以下のサイズの四角形となる。
空洞の気圧及びその空洞内に満たされているガスについては、特に制限されない。例えば、空洞の気圧は大気圧でもよいし、真空に近い状態であってもよい。また、空洞内に満たされるガスは、炭素ガスが主であってもよいし、大気と同じ成分であってもよい。
空洞の平面形状としては、例えば、正方形、長方形、円形、多角形などを採用することができる。
c. 製造方法
図4及び図5のMEMS部品の製造方法を説明する。
まず、図6に示すように、熱酸化法を用いて、半導体基板10上に厚さ約1.3μmの絶縁層(例えば、酸化シリコン)11を形成する。また、CVD(chemical vapor deposition)法を用いて、絶縁層11上に厚さ約1μmの絶縁層(例えば、酸化シリコン)12を形成する。
次に、PEP(photo engraving process)により、絶縁層12に溝を形成する。例えば、絶縁層12上にレジストパターンを形成し、このレジストパターンをマスクにして、RIE(reactive ion etching)により絶縁層12をエッチングすれば、絶縁層12に溝を形成できる。この後、レジストパターンは除去される。
また、絶縁層11,12上に導電層14を形成し、かつ、PEPにより導電層14をパターニングし、これを下部電極とする。MEMS部品を可変容量とする場合には、この後、CVD法を用いて、下部電極14を覆う絶縁層(例えば、窒化シリコン)を形成する。
次に、絶縁層12に形成された溝を完全に満たすダミー層24Aを形成する。ダミー層24Aとしては、ポリシリコン、アモルファスシリコンなどのシリコン材料、SiO2, SiNなどの絶縁材料、Ti, TiN, Al, Cu, Ni, Co, Au などの金属材料、ポリイミド、カーボン、レジストなどの有機材料、さらには、低誘電率を持ついわゆるlow-k材料のグループから選択して使用できる。
ダミー層24Aとして有機材料を用いる場合には、例えば、絶縁層12の溝を満たすダミー層24Aを塗布すればよい。
ダミー層24Aとして、シリコン材料、絶縁材料、金属材料又はlow-k材料を用いる場合には、例えば、CVD法やスパッタ法などの方法を用いて、絶縁層12上に、絶縁層12の溝を完全に満たすダミー層24Aを形成した後、CMP(chemical mechanical polishing)やエッチバックなどの方法により、ダミー層24Aをエッチングし、ダミー層24Aを溝内のみに残存させる。
ここで、CMPやエッチバックを行うに当たっては、絶縁層12とダミー層24Aとのエッチング選択比が大きくなるように、CMPやエッチバックの条件、さらには、絶縁層12とダミー層24Aの材料が選択される。
また、CMPやエッチバックを行う前に、予め、絶縁層12上に、ダミー層24Aに対してエッチング選択比を有するエッチングストッパを形成しておいても構わない。
次に、CVD法を用いて、絶縁層12上及びダミー層24A上に厚さ約100nmの絶縁層(例えば、酸化シリコン)13,15を形成する。ここで、ダミー層24Aの表面が平坦化されているため、絶縁層13,15の表面も平坦である。
そして、PEPを用いて絶縁層13,15に開口20を形成し、さらに、絶縁層15上に、例えば、圧電素子からなるアクチュエータを形成する。
また、絶縁層15上に導電層16を形成し、かつ、PEPにより導電層16をパターニングし、これを上部電極とする。
この後、薬液、反応ガスなどを用いてダミー層24Aを除去することもできるが、ここでは、工程数の削減のため、ダミー層24Aはそのまま残しておく。
次に、図7に示すように、絶縁層15を覆うダミー層24Bを形成する。ダミー層24Bは、図6に示す工程でダミー層24Aを除去しない場合には、ダミー層24Aと同じ材料、又は、ダミー層24Aと同じエッチャントを用いて除去できる材料から構成されることが好ましい。
図6に示す工程でダミー層24Aを除去する場合には、ダミー層24Bは、ダミー層24Aに代わり、絶縁層12の溝内にも満たされる。
ダミー層24Bとしては、ダミー層24Aと同様に、ポリシリコン、アモルファスシリコンなどのシリコン材料、SiO2, SiNなどの絶縁材料、Ti, TiN, Al, Cu, Ni, Co, Au などの金属材料、ポリイミド、カーボン、レジストなどの有機材料、さらには、低誘電率を持ついわゆるlow-k材料のグループから選択して使用できる。
ダミー層24Bは、絶縁層15を覆う形状に加工された時点では、その断面形状及び平面形状が四角形となっている。
本例では、この後、例えば、アニールを行うことにより、ダミー層24Bを流動化させ、表面張力により、ダミー層24Bの表面を曲面にする。この時、ダミー層24Bの平面形状としては、四角形のままであってもよいし、円形又は楕円形であってもよい。
そして、ダミー層24B上に絶縁体から構成される膜(例えば、酸化シリコン)19を形成する。絶縁体から構成される膜19に関し、この膜19は、絶縁体に代えて、導電体又は半導体から構成することもできる。
次に、図8に示すように、PEPを用いて、絶縁体から構成される膜19に開口21を形成する。開口21の数は、単数でも、又は、複数でも、どちらでもよい。また、開口21の位置は、後に行われる開口21を塞ぐ工程を考慮し、開口20とはオーバーラップしない位置に設けられる。
この後、薬液、反応ガスなどを用いてダミー層24A,24Bを除去すると、図9に示すように、可動部(MOVING PART)としての絶縁層15の周囲に空洞(CAVITY)が形成される。
尚、ダミー層24A,24Bがレジストから構成される場合には、ダミー層24A,24Bの除去をアッシングという気化法により除去できる。
次に、図10に示すように、CVD法又はスパッタ法などの方法を用いて、絶縁体から構成される膜19に設けられた開口21を、例えば、絶縁体、導電体、半導体などからなる材料22により塞ぎ、空洞を密閉する。
ここで、開口21を塞ぐための材料22をプラズマCVDなどのプラズマを使用する方法により形成する場合、シーム(seam)が形成されることがある。この場合、そのシームから水が浸入するおそれがあるため、例えば、図11に示すように、CVD法により、絶縁体から構成される膜19上に絶縁膜(例えば、酸化シリコン)25をさらに積み重ねる。
絶縁膜25は、絶縁体から構成される膜19と同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。また、絶縁膜25は、絶縁体から構成される膜19よりも密度が高い材料から構成されるのが好ましい。
尚、絶縁膜25は、絶縁体に限られず、導電体又は半導体を用いてもよい。
以上の工程により、図4及び図5のMEMS部品が完成する。
d. まとめ
第1実施の形態によれば、可動部が配置される空洞は、絶縁体、導電体、半導体などの材料から構成される膜により密閉される。これにより、低コスト、高信頼性及び高歩留りのMEMS部品を提供できる。
(2) 第2実施の形態
a. 構造
図12は、第2実施の形態に関わるMEMS部品を示している。図13は、図12のXIII−XIII線に沿う断面図である。
半導体基板10上には、絶縁層11が配置される。絶縁層11上には、絶縁層12が配置される。絶縁層12は、溝を有する。この溝は、絶縁層13,15により覆われる。絶縁層13,15は、開口20を有する。
絶縁層15は、可動部(MOVING PART)として機能する。
絶縁層15上には、絶縁層15を可動にするためのアクチュエータ23が結合される。アクチュエータ23については簡略化して記載しているが、アクチュエータ23は、第1実施の形態と同様に、例えば、圧電タイプから構成できる。
溝の底部における絶縁層11上には、下部電極14が配置され、可動部としての絶縁層15上には、上部電極16が配置される。
可動部としての絶縁層15の上部には、多孔質膜26が配置される。多孔質膜26は、絶縁体、導電体又は半導体から構成される。多孔質膜26は、可動部の周囲に空洞(CAVITY)を形成する。また、多孔質膜26上には、多孔質膜26よりも密度が高い絶縁膜27が積み重ねられる。
尚、絶縁膜27は、絶縁体に限られず、導電体又は半導体を用いてもよい。
このような構造によれば、多孔質膜26により空洞が形成されるため、低コスト、高信頼性及び高歩留りのMEMS部品を提供できる。
ここで、本例では、多孔質膜26の表面は曲面となっている。このように、多孔質膜26の表面を曲面とすることで、多孔質膜26の強度の向上と製造工程数の削減とを実現できる。
また、本例では、空洞を覆う膜が多孔質膜26により構成されるため、この多孔質膜26に開口を設ける必要がない。
b. 材料、サイズなど
図12及び図13のMEMS部品に使用する材料、サイズなどについては、第1実施の形態で説明した材料、サイズなどをそのまま適用できる。
多孔質膜26の平面形状は、正方形、長方形、円形、楕円形、多角形などの形状から選択できる。また、多孔質膜26の平面形状が円形の場合には、多孔質膜26は、ドーム形状となる。
c. 製造方法
図12及び図13のMEMS部品の製造方法を説明する。
まず、図14に示すように、熱酸化法を用いて、半導体基板10上に厚さ約1.3μmの絶縁層(例えば、酸化シリコン)11を形成する。また、CVD法を用いて、絶縁層11上に厚さ約1μmの絶縁層(例えば、酸化シリコン)12を形成する。
また、PEPにより、絶縁層12に溝を形成する。絶縁層11,12上に導電層14を形成し、かつ、PEPにより導電層14をパターニングし、これを下部電極とする。
次に、絶縁層12に形成された溝を完全に満たすダミー層24Aを形成する。ダミー層24Aとしては、ポリシリコン、アモルファスシリコンなどのシリコン材料、SiO2, SiNなどの絶縁材料、Ti, TiN, Al, Cu, Ni, Co, Au などの金属材料、ポリイミド、カーボン、レジストなどの有機材料、さらには、低誘電率を持ついわゆるlow-k材料のグループから選択して使用できる。
次に、CVD法を用いて、絶縁層12上及びダミー層24A上に厚さ約100nmの絶縁層(例えば、酸化シリコン)13,15を形成する。ここで、ダミー層24Aの表面が平坦化されているため、絶縁層13,15の表面も平坦である。
そして、PEPを用いて絶縁層13,15に開口20を形成し、さらに、絶縁層15上に、例えば、圧電素子からなるアクチュエータを形成する。
また、絶縁層15上に導電層16を形成し、かつ、PEPにより導電層16をパターニングし、これを上部電極とする。
次に、図15に示すように、絶縁層15を覆うダミー層24Bを形成する。ダミー層24A,24Bは、同じ材料、又は、同じエッチャントを用いて除去できる材料から構成されることが好ましい。
ダミー層24Bとしては、ダミー層24Aと同様に、ポリシリコン、アモルファスシリコンなどのシリコン材料、SiO2, SiNなどの絶縁材料、Ti, TiN, Al, Cu, Ni, Co, Au などの金属材料、ポリイミド、カーボン、レジストなどの有機材料、さらには、低誘電率を持ついわゆるlow-k材料のグループから選択して使用できる。
ダミー層24Bは、可動部を覆う形状に加工された時点では、その断面形状及び平面形状が四角形となっている。
そこで、この後、例えば、アニールを行うことにより、ダミー層24Bを流動化させ、表面張力により、ダミー層24Bの表面を曲面にする。この時、ダミー層24Bの平面形状としては、四角形のままであってもよいし、円形又は楕円形であってもよい。
そして、ダミー層24B上に多孔質膜26を形成する。
この後、反応ガスなどを用いてダミー層24A,24Bを除去すると、図16に示すように、可動部(MOVING PART)としての絶縁層15の周囲には空洞(CAVITY)が形成される。
本例では、例えば、反応ガスは、多孔質膜26に形成される多数の孔を経由してダミー層24A,24Bに進入するため、第1実施の形態のように、可動部を覆う絶縁層にエッチングにより開口を形成する必要がなく、また、この開口を塞ぐ必要もない。つまり、工程数の削減によるコストの低下を実現できる。
尚、ダミー層24A,24Bがレジストから構成される場合には、ダミー層24A,24Bの除去をアッシングという気化法により除去できる。
次に、図17に示すように、例えば、CVD法を用いて、多孔質膜26上に絶縁膜(例えば、酸化シリコン)27を積み重ねる。
絶縁膜27は、多孔質膜26と同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。但し、絶縁膜27は、多孔質膜26よりも密度が高い材料から構成される。
尚、絶縁膜27は、絶縁体に限られず、導電体又は半導体を用いてもよい。
以上の工程により、図12及び図13のMEMS部品が完成する。
d. まとめ
第2実施の形態によれば、可動部が配置される空洞は、多孔質膜とその上に形成される絶縁層により密閉される。これにより、第1実施の形態よりも工程数が減り、さらなる低コスト、高信頼性及び高歩留りのMEMS部品を提供できる。
(3) 第3実施の形態
第3実施の形態は、第1及び第2実施の形態の改良例である。第3実施の形態では、第1及び第2実施の形態におけるMEMS部品のたわみを抑制するために、MEMS部品の構造を補強する柱を空洞内に設ける。
a. 構造
図18は、第3実施の形態に関わるMEMS部品を示している。図19は、図18のXIX−XIX線に沿う断面図である。
この例は、第1実施の形態のMEMS部品に対応する。
半導体基板10上には、絶縁層11が配置される。絶縁層11上には、絶縁層12が配置される。絶縁層12は、溝を有する。この溝は、絶縁層13,15により覆われる。絶縁層13,15は、開口20を有する。
絶縁層15は、可動部(MOVING PART)として機能する。
絶縁層15上には、絶縁層15を可動にするためのアクチュエータ23が結合される。アクチュエータ23については簡略化して記載しているが、アクチュエータ23は、第1実施の形態と同様に、例えば、圧電タイプから構成できる。
溝の底部における絶縁層11上には、下部電極14が配置され、可動部としての絶縁層15上には、上部電極16が配置される。
可動部としての絶縁層15の上部には、絶縁体から構成される膜19が配置される。絶縁体から構成される膜19は、開口21を有するが、この開口21は、絶縁体、導電体、半導体などからなる材料22により塞がれる。絶縁体から構成される膜19は、可動部の周囲に空洞(CAVITY)を形成する。
空洞内の絶縁層13上には、絶縁層13と絶縁体から構成される膜19とを結合する柱28が配置される。柱28の形状には特に制限されないが、例えば、角柱、円柱などの形状を採用することができる。
本例では、空洞内には、4つの柱28が配置される。これら柱28は、例えば、図22に示すように、互いの間隔(ピッチ)X,Yが500μm以下となるように設定される。また、これら柱28が角柱の場合には、その一辺の長さ(幅)は、40μm以下に設定され、円柱の場合には、その直径(幅)は、40μm以下に設定される。その主旨は、空洞内の構造を補強する点にある。
具体的には、初期状態における下部電極14と上部電極16との距離が1μmに設定され、かつ、柱28の幅が40μm以下に設定される場合、たわみによる両電極の距離のばらつきを20%(200nm)以内に抑えるためには、柱28の間隔X,Yを500μm以下にする必要がある。
絶縁体から構成される膜19上には、絶縁膜25が積み重ねられる。絶縁膜25は、絶縁体に限られず、導電体又は半導体を用いてもよい。
このような構造によれば、柱28により空洞内の構造を補強し、MEMS部品のたわみを抑制しているため、さらに、高信頼性及び高歩留りのMEMS部品を提供できる。
図20は、第3実施の形態に関わるMEMS部品を示している。図21は、図20のXXI−XXI線に沿う断面図である。
この例は、第2実施の形態のMEMS部品に対応する。
半導体基板10上には、絶縁層11が配置される。絶縁層11上には、絶縁層12が配置される。絶縁層12は、溝を有する。この溝は、絶縁層13,15により覆われる。絶縁層13,15は、開口20を有する。
絶縁層15は、可動部(MOVING PART)として機能する。ここで、可動部を可動にするアクチュエータのタイプについては重要ではないため、第2実施の形態と同様に、アクチュエータは省略している。
溝の底部における絶縁層11上には、下部電極14が配置され、可動部としての絶縁層15上には、上部電極16が配置される。
可動部としての絶縁層15の上部には、多孔質膜26が配置される。多孔質膜26は、絶縁体、導電体又は半導体から構成される。多孔質膜26は、可動部の周囲に空洞(CAVITY)を形成する。
空洞内の絶縁層13上には、絶縁層13と多孔質膜26とを結合する柱28が配置される。柱28の形状には特に制限されないが、例えば、角柱、円柱などの形状を採用することができる。
本例においても、空洞内には、4つの柱28が配置される。これら柱28は、例えば、図22に示すように、互いの間隔(ピッチ)X,Yが500μm以下となるように設定される。また、これら柱28が角柱の場合には、その一辺の長さ(幅)は、40μm以下に設定され、円柱の場合には、その直径(幅)は、40μm以下に設定される。その主旨は、図18及び図19の例で説明したように、空洞内の構造を補強する点にある。
多孔質膜26上には、多孔質膜26よりも密度が高い絶縁膜27が積み重ねられる。絶縁膜27は、絶縁体に限られず、導電体又は半導体を用いてもよい。
このような構造によれば、柱28により空洞内の構造を補強し、MEMS部品のたわみを抑制しているため、さらに、高信頼性及び高歩留りのMEMS部品を提供できる。
b. 材料、サイズなど
図18乃至図21のMEMS部品に使用する材料、サイズなどについては、第1乃至第3実施の形態で説明した材料、サイズなどをそのまま適用できる。
c. 製造方法
図20及び図21のMEMS部品の製造方法を説明する。
まず、図23に示すように、熱酸化法を用いて、半導体基板10上に厚さ約1.3μmの絶縁層(例えば、酸化シリコン)11を形成する。また、CVD法を用いて、絶縁層11上に厚さ約1μmの絶縁層(例えば、酸化シリコン)12を形成する。
また、PEPにより、絶縁層12に溝を形成する。絶縁層11,12上に導電層14を形成し、かつ、PEPにより導電層14をパターニングし、これを下部電極とする。
次に、絶縁層12に形成された溝を完全に満たすダミー層24Aを形成する。ダミー層24Aとしては、ポリシリコン、アモルファスシリコンなどのシリコン材料、SiO2, SiNなどの絶縁材料、Ti, TiN, Al, Cu, Ni, Co, Au などの金属材料、ポリイミド、カーボン、レジストなどの有機材料、さらには、低誘電率を持ついわゆるlow-k材料のグループから選択して使用できる。
次に、CVD法を用いて、絶縁層12上及びダミー層24A上に厚さ約100nmの絶縁層(例えば、酸化シリコン)13,15を形成する。ここで、ダミー層24Aの表面が平坦化されているため、絶縁層13,15の表面も平坦である。
そして、PEPを用いて絶縁層13,15に開口20を形成し、さらに、絶縁層15上に、例えば、圧電素子からなるアクチュエータを形成する。
また、絶縁層15上に導電層16を形成し、かつ、PEPにより導電層16をパターニングし、これを上部電極とする。
次に、図24に示すように、絶縁層13上に、例えば、絶縁体から構成される柱28を形成する。柱28は、絶縁体に代えて、導電体又は半導体から構成するようにしてもよい。
柱28は、例えば、CVDなどの堆積方法、フォトリソグラフィなどのマスク作成方法や、RIEなどのエッチング方法を利用することにより形成する。
次に、図25に示すように、絶縁層15を覆うダミー層24Bを形成する。ダミー層24A,24Bは、同じ材料、又は、同じエッチャントを用いて除去できる材料から構成されることが好ましい。
ダミー層24Bとしては、ダミー層24Aと同様に、ポリシリコン、アモルファスシリコンなどのシリコン材料、SiO2, SiNなどの絶縁材料、Ti, TiN, Al, Cu, Ni, Co, Au などの金属材料、ポリイミド、カーボン、レジストなどの有機材料、さらには、低誘電率を持ついわゆるlow-k材料のグループから選択して使用できる。
ダミー層24Bは、絶縁層15を覆う形状に加工された時点では、その断面形状及び平面形状が四角形となっている。
そこで、この後、例えば、アニールを行うことにより、ダミー層24Bを流動化させ、表面張力により、ダミー層24Bの表面を曲面にする。この時、ダミー層24Bの平面形状としては、四角形のままであってもよいし、円形又は楕円形であってもよい。
そして、ダミー層24B上に多孔質膜26を形成する。
この後、反応ガスなどを用いてダミー層24A,24Bを除去すると、図26に示すように、可動部(MOVING PART)としての絶縁層15の周囲には空洞(CAVITY)が形成される。
尚、ダミー層24A,24Bがレジストから構成される場合には、ダミー層24A,24Bの除去をアッシングという気化法により除去できる。
次に、図27に示すように、例えば、CVD法を用いて、多孔質膜26上に絶縁膜(例えば、酸化シリコン)27を積み重ねる。
絶縁膜27は、多孔質膜26と同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。但し、絶縁膜27は、多孔質膜26よりも密度が高い材料から構成される。
尚、絶縁膜27は、絶縁体に限られず、導電体又は半導体を用いてもよい。
以上の工程により、図20及び図21のMEMS部品が完成する。
d. まとめ
第3実施の形態によれば、MEMS部品のたわみを抑制するために、MEMS部品の構造を補強する柱を空洞内に設けている。これにより、高信頼性及び高歩留りのMEMS部品の提供できる。
4. 変形例
次に、上述の第1乃至第3実施の形態に関わるMEMS部品の変形例について説明する。この変形例の特徴は、空洞の上部に配置される膜の表面が、曲面ではなく、半導体基板の表面に平行な平面となっている点にある。
図28及び図29のMEMS部品は、第1実施の形態としての図11に示すMEMS部品の変形例に相当する。
絶縁層13上には、絶縁層19’が配置され、絶縁層19’上には、空洞(CAVITY)を覆う絶縁体から構成される膜19が配置される。この膜19の表面は、半導体基板10の表面に平行な平面となっている。絶縁体から構成される膜19は、開口21を有するが、この開口21は、絶縁体、導電体、半導体などの材料22により塞がれる。
絶縁体から構成される膜19上には、絶縁膜25が配置される。
絶縁膜25は、絶縁体から構成される膜19と同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。また、絶縁膜25は、絶縁体から構成される膜19よりも密度が高い材料から構成されるのが好ましい。
絶縁体から構成される膜19に関しては、これに代えて、導電体又は半導体を用いてもよい。
図30及び図31のMEMS部品は、第2実施の形態としての図12及び図13に示すMEMS部品の変形例に相当する。
絶縁層13上には、絶縁層26’が配置され、絶縁層26’上には、空洞(CAVITY)を覆う多孔質膜26が配置される。多孔質膜26の表面は、半導体基板10の表面に平行な平面となっている。
多孔質膜26上には、絶縁膜27が積み重ねられる。
絶縁膜27は、多孔質膜26と同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。但し、絶縁膜27は、多孔質膜26よりも密度が高い材料から構成される。
多孔質膜26は、絶縁体、導電体、半導体などの材料から構成できる。
図32及び図33のMEMS部品は、第3実施の形態としての図18及び図19に示すMEMS部品の変形例に相当する。
絶縁層13上には、絶縁層19’が配置されると共に、空洞(CAVITY)内の構造を補強する柱28が配置される。絶縁層19’上及び柱28上には、絶縁体から構成される膜19が配置される。この膜19の表面は、半導体基板10の表面に平行な平面となっている。絶縁体から構成される膜19は、開口21を有するが、この開口21は、絶縁体、導電体、半導体などの材料22により塞がれる。
絶縁体から構成される膜19上には、絶縁膜25が積み重ねられる。
絶縁膜25は、絶縁体から構成される膜19と同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。また、絶縁膜25は、絶縁体から構成される膜19よりも密度が高い材料から構成されるのが好ましい。
尚、絶縁体から構成される膜19に関しては、これに代えて、導電体又は半導体を用いてもよい。
図34及び図35のMEMS部品は、第3実施の形態としての図20及び図21に示すMEMS部品の変形例に相当する。
絶縁層13上には、絶縁層26’が配置されると共に、空洞(CAVITY)内の構造を補強する柱28が配置される。絶縁層26’上及び柱28上には、多孔質膜26が配置される。多孔質膜26の表面は、半導体基板10の表面に平行な平面となっている。
多孔質膜26上には、絶縁膜27が積み重ねられる。
絶縁膜27は、多孔質膜26と同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。但し、絶縁膜27は、多孔質膜26よりも密度が高い材料から構成される。
多孔質膜26は、絶縁体、導電体、半導体などの材料から構成できる。
このような変形例においても、第1乃至第3実施の形態と同様に、高信頼性、高歩留り、低コストという効果を得ることができる。
5. 開口の塞ぎ方の例
第1実施の形態では、空洞を覆う膜に開口が設けられ、この開口は、絶縁体、導電体、半導体などの材料により塞がれる。ここで、CVDやスパッタなどの方法で塞ぐ場合、膜の一部が堆積物として空洞内に蓄積され、MEMS部品の動作に影響を与える可能性がある。
そこで、ここでは、開口を塞ぐに当たって、空洞内に余分な堆積物が蓄積しないような方法を提案する。
(1) 構造
図36は、本発明の例に関わる方法が適用されるMEMS部品を示している。
半導体基板10上には、絶縁層11が配置される。絶縁層11上には、絶縁層12が配置される。絶縁層12は、溝を有する。この溝は、絶縁層13,15により覆われる。絶縁層13,15は、開口20を有する。
絶縁層15は、可動部(MOVING PART)として機能する。
絶縁層15上には、絶縁層15を可動にするためのアクチュエータが結合されるが、ここでは、アクチュエータの詳細については省略する。
溝の底部における絶縁層11上には、下部電極14が配置され、可動部としての絶縁層15上には、上部電極16が配置される。
可動部としての絶縁層15の上部には、絶縁体から構成される膜19が配置される。絶縁体から構成される膜19は、開口21を有するが、この開口21は、絶縁体、導電体、半導体などの材料29Bにより塞がれる。絶縁体から構成される膜19は、可動部の周囲を空洞(CAVITY)にする。
(2) 製造方法
a. 第1例
まず、図37に示すように、熱酸化法を用いて、半導体基板10上に絶縁層(例えば、酸化シリコン)11を形成する。また、CVD法を用いて、絶縁層11上に絶縁層(例えば、酸化シリコン)12を形成する。
また、PEPにより、絶縁層12に溝を形成する。絶縁層11,12上に導電層14を形成し、かつ、PEPにより導電層14をパターニングし、これを下部電極とする。
次に、絶縁層12に形成された溝を完全に満たすダミー層24Aを形成する。ダミー層24Aとしては、ポリシリコン、アモルファスシリコンなどのシリコン材料、SiO2, SiNなどの絶縁材料、Ti, TiN, Al, Cu, Ni, Co, Au などの金属材料、ポリイミド、カーボン、レジストなどの有機材料、さらには、低誘電率を持ついわゆるlow-k材料のグループから選択して使用できる。
次に、CVD法を用いて、絶縁層12上及びダミー層24A上に絶縁層(例えば、酸化シリコン)13,15を形成する。ここで、ダミー層24Aの表面が平坦化されているため、絶縁層13,15の表面も平坦である。
そして、PEPを用いて絶縁層13,15に開口20を形成し、さらに、絶縁層15上に、例えば、圧電素子からなるアクチュエータを形成する。
また、絶縁層15上に導電層16を形成し、かつ、PEPにより導電層16をパターニングし、これを上部電極とする。
次に、図38に示すように、開口20の周囲に、選択成長の種となるシード層29Aを形成する。シード層29Aは、開口20の周囲に部分的に設けてもよいし、開口20を取り囲むようにリング状に形成してもよい。また、シード層29Aは、開口20の一辺に沿ってライン状に形成してもよい。
シード層29Aは、例えば、Si, SiGe などの材料から構成される。
尚、上部電極16、開口20及びシード層29Aを形成する順序は、適宜、入れ替えることが可能である。
次に、図39に示すように、反応ガス、薬液などを用いて、図38のダミー層24Aを除去すると、空洞(CAVITY)が形成される。
ここで、図38のダミー層24Aがレジストから構成される場合には、ダミー層24Aの除去をアッシングという酸素ガスを用いた気化法により除去できる。この場合、ダミー層24Aを除去した後には、図39に示すように、シード層29Aの表面には酸化層30Aが形成される。
従って、次の工程に移る前にこの酸化層30Aを除去する。
次に、図40に示すように、選択成長法によりシード層29Aを成長させ、絶縁層13,15に設けられた開口20を塞ぐ。
次に、図41に示すように、絶縁層15及びシード層29Aを覆うダミー層24Bを形成する。ダミー層24Bは、例えば、図37のダミー層24Aと同じ材料から構成される。
ダミー層24Bとしては、ポリシリコン、アモルファスシリコンなどのシリコン材料、SiO2, SiNなどの絶縁材料、Ti, TiN, Al, Cu, Ni, Co, Au などの金属材料、ポリイミド、カーボン、レジストなどの有機材料、さらには、低誘電率を持ついわゆるlow-k材料のグループから選択して使用できる。
ダミー層24Bは、絶縁層15を覆う形状に加工された時点では、その断面形状及び平面形状が四角形となっている。
本例では、この後、例えば、アニールを行うことにより、ダミー層24Bを流動化させ、表面張力により、ダミー層24Bの表面を曲面にする。この時、ダミー層24Bの平面形状としては、四角形のままであってもよいし、円形又は楕円形であってもよい。
そして、ダミー層24B上に絶縁体から構成される膜(例えば、酸化シリコン)19を形成する。絶縁体から構成される膜19に関し、この膜19は、絶縁体に代えて、導電体又は半導体から構成することもできる。
次に、図42に示すように、PEPを用いて、絶縁体から構成される膜19に開口21を形成する。開口21の数は、単数でも、又は、複数でも、どちらでもよい。また、開口21の位置は、後に行われる開口21を塞ぐ工程を考慮し、開口20とはオーバーラップしない位置に設けられる。
この後、開口21の周囲に、選択成長の種となるシード層29Bを形成する。シード層29Bは、開口21の周囲に部分的に設けてもよいし、開口21を取り囲むようにリング状に形成してもよい。また、シード層29Bは、開口21の一辺に沿ってライン状に形成してもよい。
シード層29Bは、例えば、Si, SiGe などの材料から構成される。
次に、図43に示すように、薬液、反応ガスなどを用いて、図42のダミー層24Bを除去すると、可動部(MOVING PART)としての絶縁層15の周囲に空洞(CAVITY)が形成される。
尚、ダミー層24Bがレジストから構成される場合には、ダミー層24Bの除去をアッシングという気化法により除去できる。この場合、ダミー層24Bを除去した後には、シード層29Bの表面には酸化層30Bが形成される。
従って、次の工程に移る前にこの酸化層30Bを除去する。
また、開口20を塞いでいる空洞内のシード層29Aについても除去する。これにより、可動部が可動な状態となる。
次に、図44に示すように、選択成長法によりシード層29Bを成長させ、膜19に設けられた開口21を塞ぐ。
以上の工程により、図36のMEMS部品が完成する。
このような方法によれば、開口20,21を塞ぐに当たって、空洞内に余分な堆積物が蓄積しないため、高歩留りを実現できる。
b. 第2例
まず、図45に示すように、熱酸化法を用いて、半導体基板10上に絶縁層(例えば、酸化シリコン)11を形成する。また、CVD法を用いて、絶縁層11上に絶縁層(例えば、酸化シリコン)12を形成する。
また、PEPにより、絶縁層12に溝を形成する。絶縁層11,12上に導電層14を形成し、かつ、PEPにより導電層14をパターニングし、これを下部電極とする。
次に、絶縁層12に形成された溝を完全に満たすダミー層24Aを形成する。ダミー層24Aとしては、ポリシリコン、アモルファスシリコンなどのシリコン材料、SiO2, SiNなどの絶縁材料、Ti, TiN, Al, Cu, Ni, Co, Au などの金属材料、ポリイミド、カーボン、レジストなどの有機材料、さらには、低誘電率を持ついわゆるlow-k材料のグループから選択して使用できる。
次に、CVD法を用いて、絶縁層12上及びダミー層24A上に絶縁層(例えば、酸化シリコン)13,15を形成する。ここで、ダミー層24Aの表面が平坦化されているため、絶縁層13,15の表面も平坦である。
そして、PEPを用いて絶縁層13,15に開口20を形成し、さらに、絶縁層15上に、例えば、圧電素子からなるアクチュエータを形成する。
次に、図46に示すように、反応ガス、薬液などを用いて、図45のダミー層24Aを除去すると、空洞(CAVITY)が形成される。
ここで、第1例と同様に、図45のダミー層24Aがレジストから構成される場合には、ダミー層24Aの除去をアッシングという酸素ガスを用いた気化法により除去できる。
次に、図47に示すように、可動部としての絶縁層15上に導電層16を形成し、かつ、PEPにより導電層16をパターニングし、これを上部電極とする。
また、開口20を周囲に、選択成長の種となるシード層29Aを形成する。シード層29Aは、開口20の周囲に部分的に設けてもよいし、開口20を取り囲むようにリング状に形成してもよい。また、シード層29Aは、開口20の一辺に沿ってライン状に形成してもよい。
シード層29Aは、例えば、Si, SiGe などの材料から構成される。
尚、上部電極16及びシード層29Aを形成する順序は、適宜、入れ替えることが可能である。
次に、図48に示すように、選択成長法によりシード層29Aを成長させ、絶縁層13,15に設けられた開口20を塞ぐ。
次に、図49に示すように、絶縁層15及びシード層29Aを覆うダミー層24Bを形成する。ダミー層24Bは、例えば、図45のダミー層24Aと同じ材料から構成される。
ダミー層24Bとしては、ポリシリコン、アモルファスシリコンなどのシリコン材料、SiO2, SiNなどの絶縁材料、Ti, TiN, Al, Cu, Ni, Co, Au などの金属材料、ポリイミド、カーボン、レジストなどの有機材料、さらには、低誘電率を持ついわゆるlow-k材料のグループから選択して使用できる。
ダミー層24Bは、第1例と同様に、絶縁層15を覆う形状に加工された時点では、その断面形状及び平面形状が四角形となっている。
そこで、第1例のように、この後、例えば、アニールを行って、ダミー層24Bを流動化させ、表面張力によりダミー層24Bの表面を曲面にする。この時、ダミー層24Bの平面形状としては、四角形のままであってもよいし、円形又は楕円形であってもよい。
そして、ダミー層24B上に絶縁体から構成される膜(例えば、酸化シリコン)19を形成する。絶縁体から構成される膜19に関し、この膜19は、絶縁体に代えて、導電体又は半導体から構成することもできる。
また、PEPを用いて、絶縁体から構成される膜19に開口21を形成する。開口21の数は、単数でも、又は、複数でも、どちらでもよい。また、開口21の位置は、後に行われる開口21を塞ぐ工程を考慮し、開口20とはオーバーラップしない位置に設けられる。
次に、図50に示すように、薬液、反応ガスなどを用いて、図49のダミー層24Bを除去すると、可動部(MOVING PART)としての絶縁層15の周囲に空洞(CAVITY)が形成される。
尚、ダミー層24Bがレジストから構成される場合には、ダミー層24Bの除去をアッシングという気化法により除去できる。
また、開口20を塞いでいる空洞内のシード層29Aについても除去する。これにより、可動部が可動な状態となる。
次に、図51に示すように、開口21の周囲に、選択成長の種となるシード層29Bを形成する。シード層29Bは、開口21の周囲に部分的に設けてもよいし、開口21を取り囲むようにリング状に形成してもよい。また、シード層29Bは、開口21の一辺に沿ってライン状に形成してもよい。
シード層29Bは、例えば、Si, SiGe などの材料から構成される。
次に、図52に示すように、選択成長法によりシード層29Bを成長させ、膜19に設けられた開口21を塞ぐ。
以上の工程により、図36のMEMS部品が完成する。
このような方法においても、開口20,21を塞ぐに当たって、空洞内に余分な堆積物が蓄積しないため、高歩留りを実現できる。
6. 適用例
本発明の例の適用例について説明する。
(1) 圧電タイプ可変容量
a. 構造
図53及び図54は、本発明の例が適用された圧電タイプ可変容量を示している。
半導体基板10上には、絶縁層11が形成される。絶縁層11上には、溝を有する絶縁層12が形成される。絶縁層11上及び絶縁層12に形成された溝内には、下部電極14が形成される。下部電極14は、絶縁層29Aに覆われる。
絶縁層29A上には、溝の上部を覆う絶縁層30Aが形成される。絶縁層30Aには、開口20が設けられている。
溝上の絶縁層30A上には、アクチュエータとしての圧電素子が形成される。圧電素子は、例えば、第1電極17Aと、第1電極17A上の圧電層18Aと、圧電層18A上の第2電極19Aとから構成される。第1電極17A及び第2電極19Aは、例えば、可変容量の入力端子として機能する。
絶縁層30A上には、圧電素子を覆う絶縁層13が形成される。絶縁層13には、第1及び第2電極17A,19Aに達するコンタクトホールが設けられ、絶縁層13上には、これらコンタクトホールを介して第1及び第2電極17A,19Aに接続される導電層31,32が形成される。
また、絶縁層13には、絶縁層30Aに達するコンタクトホールが設けられ、絶縁層13上には、このコンタクトホールを満たす上部電極16が形成される。上部電極16は、例えば、可変容量の出力端子として機能する。
さらに、絶縁層13,29A,30Aには、下部電極14に達するコンタクトホールが設けられ、絶縁層13上には、このコンタクトホールを介して下部電極14に接続される導電層33が形成される。
絶縁層13上には、例えば、絶縁体から構成され、可動部を完全に覆い、可動部の周囲を空洞(CAVITY)にする膜19が形成される。この膜19の表面は、曲面を有する。また、この膜19には、開口21が設けられ、開口21は、絶縁体、導電体、半導体などからなる材料22により塞がれる。
また、可動部を覆う膜19上には、絶縁膜25が積み重ねられる。絶縁膜25は、膜19よりも密度が高い材料から構成されるのが好ましい。
ここで、例えば、導電層32,33を接地電位に固定し、導電層31に入力信号Vinを与えると、入力信号Vinに応じて圧電素子が変形し、下部電極14と上部電極16との間の距離が変わる。つまり、下部電極14と上部電極16との間の容量Cが入力信号Vinに応じて変わることになるため、圧電タイプ可変容量を実現できる。
b. 材料、サイズなど
第1乃至第3実施の形態で既に説明したため、ここでは、圧電素子の材料、サイズなどの例について説明する。
圧電素子の圧電層18Aとしては、例えば、PZT (Pb(Zr,Ti)O3), AlN, ZnO, PbTiO, BTO(BaTiO3)などのセラミックや、PVDF (ポリフッ化ビニリデン)などの高分子材料などから選択できる。
圧電素子の第1及び第2電極17A,19Aとしては、例えば、以下の材料から構成できる。
・ Pt, Sr, Ru, Cr, Mo, W, Ti, Ta, Al, Cu, Ni などの金属、又は、これら金属のうちの少なくとも1つを含む合金
・ 上記a. の窒化物、酸化物(ex. SrRuO)、又は、化合物
・ 上記a.及びb.から選択された複数の材料の積層
第1及び第2電極17A,19Aは、互いに同じ構造又は同じ材料から構成されていてもよいし、また、互いに異なる構造又は異なる材料から構成されていてもよい。
圧電素子の厚さは、できるだけ薄く、例えば、0.2nm以下に設定される。圧電素子の平面形状については、特に制限されない。例えば、正方形、長方形、円形、多角形などを採用することができる。
絶縁層29A,30Aは、例えば、窒化シリコン、酸化シリコンなどの絶縁体から構成される。
絶縁層12の厚さは、空洞の大きさ、即ち、可動部の可動範囲を決定する。絶縁層12の厚さは、例えば、600nm以上に設定される。
導電層31,32,33は、例えば、上部電極16と同じ構造を有し、かつ、上部電極16と同じ材料から構成される。
c. 動作
図53及び図54の可変容量の動作について説明する。
この可変容量を動作させるに当たっては、半導体基板11は、例えば、接地電位に固定しておくことが好ましい。
可動部としての圧電素子に電圧が加わっていない初期状態、即ち、入力信号Vinが0Vのときは、圧電素子に電圧が印加されないため、下部電極14と上部電極16との距離は最も離れた状態にある。このときの容量Cを、Cminとする。
入力信号Vinを、例えば、0V以上の値に上げると、その値に応じて圧電素子の変形量が増え、下部電極14と上部電極16との距離が次第に近づく。下部電極14及び上部電極16間の容量Cは、両者の距離に反比例するため、入力信号Vinの増加に応じて容量Cも次第に増加する。
例えば、入力信号Vinが0Vのときの容量Cminを0.08pF程度とすると、入力信号Vinを3V(最大値)にしたときの容量Cmaxは13pF程度になる。但し、上部電極16は、直径100μmの円形とし、初期状態における下部電極14と上部電極16との距離を1μmとする。
尚、低電圧化を図るため、入力信号Vinの最大値は、3V以下にすることが好ましく、また、このときの容量比(Cmax/Cmin)は、−45℃〜125℃の動作条件において20以上あることが好ましい。
d. 製造方法
図53及び図54の可変容量の製造方法について説明する。
まず、図55に示すように、熱酸化法を用いて、半導体基板10上に厚さ約1.3μmの絶縁層(例えば、酸化シリコン)11を形成する。また、CVD法を用いて、絶縁層11上に厚さ約1μmの絶縁層(例えば、酸化シリコン)12を形成する。
次に、PEPにより、絶縁層12に溝を形成する。即ち、絶縁層12上にレジストパターンを形成し、このレジストパターンをマスクにRIEにより絶縁層12をエッチングする。この後、レジストパターンは除去される。
次に、絶縁層12上及び溝内に導電層14を形成し、かつ、PEPにより、導電層14をパターニングし、これを下部電極とする。また、CVD法を用いて、下部電極14を覆う厚さ約50nmの絶縁層(例えば、窒化シリコン)29Aを形成する。
また、CVD法を用いて、絶縁層29A上に溝を完全に満たすダミー層(例えば、ポリシリコン)24Aを形成する。この後、CMPによりダミー層24Aを研磨し、ダミー層24Aを溝内のみに残存させると共に、その表面を平坦化する。
そして、CVD法を用いて、絶縁層29A上及びダミー層24A上に厚さ約50nmの絶縁層(例えば、窒化シリコン)30Aを形成する。ここで、ダミー層24Aの表面が平坦化されているため、絶縁層30Aの表面も平坦である。
次に、図56に示すように、絶縁層30A上にアクチュエータとしての圧電素子を形成する。圧電素子は、例えば、第1電極17A、圧電層18A及び第2電極19Aを順次堆積した後、これらをパターニングすることにより形成される。
尚、圧電素子は、平坦な絶縁層30A上に形成されることで、その特性のばらつきを少なくすることができるため、MEMS部品としての可変容量の信頼性の向上に貢献できる。
次に、CVD法を用いて、絶縁層30A上に、圧電素子を完全に覆う厚さ約100nmの絶縁層(例えば、酸化シリコン)13,15を形成する。
また、絶縁層13,15に、圧電素子の第1電極17Aに達するコンタクトホール、圧電素子の第2電極19Aに達するコンタクトホール、及び、絶縁層30Aに達するコンタクトホールをそれぞれ形成する。また、絶縁層13,15,29A,30Aに、絶縁層12上の下部電極14に達するコンタクトホールを形成する。これらのコンタクトホールは、1回のPEPとRIEにより同時に形成される。
また、空洞を形成するためのホール20を絶縁層13,15,30Aに形成する。このホール20も、例えば、第1及び第2電極17A,19Aに達するコンタクトホールを含むコンタクトホールと同時に形成できる。
ホール20は、例えば、溝の端部に1ヶ所だけ設けられていても、また、複数ヶ所に設けられていても、どちらでもよい。ホール20の形状は、特に制限されず、円、楕円、四角形、多角形などを採用することができる。
次に、図57に示すように、可動部を覆うダミー層24Bを形成する。ダミー層24Bは、図56に示す工程でダミー層24Aを除去しない場合には、ダミー層24Aと同じ材料、又は、ダミー層24Aと同じエッチャントを用いて除去できる材料から構成されることが好ましい。
図56に示す工程でダミー層24Aが除去される場合には、ダミー層24Bは、ダミー層24Aに代わり、絶縁層12の溝内にも満たされる。
ダミー層24Bとしては、ダミー層24Aと同様に、ポリシリコン、アモルファスシリコンなどのシリコン材料、SiO2, SiNなどの絶縁材料、Ti, TiN, Al, Cu, Ni, Co, Au などの金属材料、ポリイミド、カーボン、レジストなどの有機材料、さらには、低誘電率を持ついわゆるlow-k材料のグループから選択して使用できる。
ダミー層24Bは、可動部を覆う形状に加工された時点では、その断面形状及び平面形状が四角形となっている。
本例では、この後、例えば、アニールを行うことにより、ダミー層24Bを流動化させ、表面張力により、ダミー層24Bの表面を曲面にする。この時、ダミー層24Bの平面形状としては、四角形のままであってもよいし、円形又は楕円形であってもよい。
次に、図58に示すように、ダミー層24B上に絶縁体から構成される膜(例えば、酸化シリコン)19を形成する。絶縁体から構成される膜19に関し、この膜19は、絶縁体に代えて、導電体又は半導体から構成することもできる。
また、PEPを用いて、絶縁体から構成される膜19に開口21を形成する。開口21の数は、単数でも、又は、複数でも、どちらでもよい。また、開口21の位置は、後に行われる開口21を塞ぐ工程を考慮し、可動部からなるべく離れた位置に設けられる。
この後、薬液、反応ガスなどを用いてダミー層24A,24Bを除去すると、図59に示すように、可動部の周囲に空洞(CAVITY)が形成される。
尚、ダミー層24A,24Bがレジストから構成される場合には、ダミー層24A,24Bの除去をアッシングという気化法により除去できる。
次に、図59に示すように、CVD法又はスパッタ法などの方法を用いて、絶縁体から構成される膜19に設けられた開口21を、例えば、絶縁体、導電体、半導体などからなる材料22により塞ぎ、空洞を密閉する。
また、開口21を塞ぐための材料22をプラズマCVDなどのプラズマを使用する方法により形成する場合、シーム(seam)が形成されることがある。この場合、そのシームから水が浸入するおそれがあるため、例えば、図60に示すように、CVD法により、絶縁体から構成される膜19上に絶縁膜(例えば、酸化シリコン)25を形成する。
絶縁膜25は、絶縁体から構成される膜19と同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。また、絶縁膜25は、絶縁体から構成される膜19よりも密度が高い材料から構成されるのが好ましい。
尚、絶縁膜25は、絶縁体に限られず、導電体又は半導体を用いてもよい。
以上の工程により図53及び図54の可変容量が完成する。
e. まとめ
以上、説明したように、本発明の例を可変容量に適用することにより、MEMS部品としての可変容量の信頼性及び歩留りの向上と製造コストの低下とを同時に実現できる。
(2) その他
本発明の例は、MEMS部品全般、例えば、上述の可変容量に加えて、スイッチ、加速度センサ、圧力センサ、RFフィルタ、ジャイロスコープ、ミラーデバイスなどに適用することにより、これらMEMS部品の性能の向上と製造コストの低下とを同時に実現することができる。
また、本発明の例は、1チップ内にMEMS部品のみが形成されるディスクリート製品に適用できる他、例えば、1チップ内にMEMS部品とLSI(ロジック回路、メモリ回路など)とを混載したシステムLSIに適用し、システムLSIの高性能化と実装寸法の縮小とを実現することもできる。
例えば、携帯電話などの携帯機器、及び、無線LANなどの通信機器に使用される図61に示すようなVCO(voltage controlled oscillator)の可変容量Cとして本発明の例を適用できる。
また、図62及び図63に示すように、送受信器の整合回路内の可変容量Cに本発明の例を適用できる。そして、例えば、破線で囲んだ部分を1チップ化すれば、システムLSIの高性能化と実装寸法の縮小とを実現できる。
さらに、図64に示すように、本発明の例は、フィルタ内の可変容量Cに適用することもできる。
7. その他
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
ウェハ上の複数のMEMS部品を示す平面図。 参考例としてのMEMS部品を示す断面図。 参考例としてのMEMS部品を示す断面図。 第1実施の形態のMEMS部品を示す平面図。 図4のV−V線に沿う断面図。 図4及び図5のMEMS部品の製造方法の一工程を示す断面図。 図4及び図5のMEMS部品の製造方法の一工程を示す断面図。 図4及び図5のMEMS部品の製造方法の一工程を示す断面図。 図4及び図5のMEMS部品の製造方法の一工程を示す断面図。 図4及び図5のMEMS部品の製造方法の一工程を示す断面図。 図4及び図5のMEMS部品の製造方法の一工程を示す断面図。 第2実施の形態のMEMS部品を示す平面図。 図12のXIII−XIII線に沿う断面図。 図12及び図13のMEMS部品の製造方法の一工程を示す断面図。 図12及び図13のMEMS部品の製造方法の一工程を示す断面図。 図12及び図13のMEMS部品の製造方法の一工程を示す断面図。 図12及び図13のMEMS部品の製造方法の一工程を示す断面図。 第3実施の形態のMEMS部品を示す平面図。 図18のXIX−XIX線に沿う断面図。 第3実施の形態のMEMS部品を示す平面図。 図20のXXI−XXI線に沿う断面図。 図18乃至図21のMEMS部品に用いられる柱のピッチを示す平面図。 図20及び図21のMEMS部品の製造方法の一工程を示す断面図。 図20及び図21のMEMS部品の製造方法の一工程を示す断面図。 図20及び図21のMEMS部品の製造方法の一工程を示す断面図。 図20及び図21のMEMS部品の製造方法の一工程を示す断面図。 図20及び図21のMEMS部品の製造方法の一工程を示す断面図。 第1実施の形態の変形例に関わるMEMS部品を示す平面図。 図28のXXIX−XXIX線に沿う断面図。 第2実施の形態の変形例に関わるMEMS部品を示す平面図。 図30のXXXI−XXXI線に沿う断面図。 第3実施の形態の変形例に関わるMEMS部品を示す平面図。 図32のXXXIII−XXXIII線に沿う断面図。 第3実施の形態の変形例に関わるMEMS部品を示す平面図。 図34のXXXV−XXXV線に沿う断面図。 本発明の例の開口を塞ぐ方法が適用されるMEMS部品を示す断面図。 本発明の例の開口を塞ぐ方法の一工程を示す断面図。 本発明の例の開口を塞ぐ方法の一工程を示す断面図。 本発明の例の開口を塞ぐ方法の一工程を示す断面図。 本発明の例の開口を塞ぐ方法の一工程を示す断面図。 本発明の例の開口を塞ぐ方法の一工程を示す断面図。 本発明の例の開口を塞ぐ方法の一工程を示す断面図。 本発明の例の開口を塞ぐ方法の一工程を示す断面図。 本発明の例の開口を塞ぐ方法の一工程を示す断面図。 本発明の例の開口を塞ぐ方法の一工程を示す断面図。 本発明の例の開口を塞ぐ方法の一工程を示す断面図。 本発明の例の開口を塞ぐ方法の一工程を示す断面図。 本発明の例の開口を塞ぐ方法の一工程を示す断面図。 本発明の例の開口を塞ぐ方法の一工程を示す断面図。 本発明の例の開口を塞ぐ方法の一工程を示す断面図。 本発明の例の開口を塞ぐ方法の一工程を示す断面図。 本発明の例の開口を塞ぐ方法の一工程を示す断面図。 本発明の適用例としての可変容量を示す平面図。 図53のLIV−LIV線に沿う断面図。 図53及び図54の可変容量の製造方法の一工程を示す断面図。 図53及び図54の可変容量の製造方法の一工程を示す断面図。 図53及び図54の可変容量の製造方法の一工程を示す断面図。 図53及び図54の可変容量の製造方法の一工程を示す断面図。 図53及び図54の可変容量の製造方法の一工程を示す断面図。 図53及び図54の可変容量の製造方法の一工程を示す断面図。 VCOの例を示す回路図。 送受信器の例を示すブロック図。 整合回路の例を示す回路図。 フィルタの例を示す回路図。
符号の説明
10,17: 半導体基板、 11,12,13,15,18,25,27,29A,30A: 絶縁層、 14: 下部電極、 16: 上部電極、 17A: 圧電素子の第1電極、 18A: 圧電層、 19A: 圧電素子の第2電極、 19: 空洞を覆う膜、 20,21: 開口、 22: 空洞を塞ぐ材料、 23: アクチュエータ、 24A,24B: ダミー層、 26: 多孔質膜、 28: 柱、 29: シード層、 30: 酸化層、 31,32,33: 導電層。

Claims (4)

  1. 空洞と、
    前記空洞の下部に位置する下部電極と、
    前記空洞の内部に位置する可動部と、
    前記可動部に結合される上部電極と、
    前記空洞の上部を覆い、前記可動部の直上に第1の開口を有する第1の膜と、
    前記第1の開口を塞ぎ、前記空洞を密閉する材料と、
    前記空洞の内部かつ前記第1の膜の下部に位置し、前記可動部と実質的に上下方向で同じレベルに配置される部材とを具備し、
    前記空洞の上部から見て、前記第1の開口の位置は、前記可動部と前記部材との間の前記可動部を可動にする第2の開口の位置とオーバーラップせず、かつ、前記第1の開口からは、前記空洞の下部がみえない
    ことを特徴とするMEMS技術を使用した半導体装置。
  2. 前記空洞の内部に位置し、前記第1の膜を支える柱をさらに具備することを特徴とする請求項1に記載のMEMS技術を使用した半導体装置。
  3. 前記第1の膜の表面は、曲面であることを特徴とする請求項1又は2に記載のMEMS技術を使用した半導体装置。
  4. 前記第1の膜上にさらに第2の膜を積み重ねることを特徴とする請求項1乃至3のいずれか1項に記載のMEMS技術を使用した半導体装置。
JP2005157523A 2005-05-30 2005-05-30 Mems技術を使用した半導体装置 Expired - Fee Related JP4791766B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005157523A JP4791766B2 (ja) 2005-05-30 2005-05-30 Mems技術を使用した半導体装置
US11/341,910 US7582940B2 (en) 2005-05-30 2006-01-30 Semiconductor device using MEMS technology

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005157523A JP4791766B2 (ja) 2005-05-30 2005-05-30 Mems技術を使用した半導体装置

Publications (2)

Publication Number Publication Date
JP2006326806A JP2006326806A (ja) 2006-12-07
JP4791766B2 true JP4791766B2 (ja) 2011-10-12

Family

ID=37462284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005157523A Expired - Fee Related JP4791766B2 (ja) 2005-05-30 2005-05-30 Mems技術を使用した半導体装置

Country Status (2)

Country Link
US (1) US7582940B2 (ja)
JP (1) JP4791766B2 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7648229B2 (en) 2006-08-02 2010-01-19 Seiko Epson Corporation Liquid jet head and its manufacturing method
JP4938779B2 (ja) * 2006-08-25 2012-05-23 京セラ株式会社 微小電子機械機構装置およびその製造方法
JP2008213061A (ja) * 2007-03-01 2008-09-18 Toshiba Corp 半導体装置及びその製造方法
US7994594B2 (en) * 2007-03-15 2011-08-09 Seiko Epson Corporation Electronic device, resonator, oscillator and method for manufacturing electronic device
US8319312B2 (en) 2007-07-23 2012-11-27 Wispry, Inc. Devices for fabricating tri-layer beams
TW200938479A (en) * 2007-10-22 2009-09-16 Toshiba Kk Micromachine device and method of manufacturing the same
US8309388B2 (en) * 2008-04-25 2012-11-13 Texas Instruments Incorporated MEMS package having formed metal lid
JP5374077B2 (ja) * 2008-06-16 2013-12-25 ローム株式会社 Memsセンサ
US7851975B2 (en) * 2008-09-02 2010-12-14 United Microelectronics Corp. MEMS structure with metal protection rings
JP2010098518A (ja) * 2008-10-16 2010-04-30 Rohm Co Ltd Memsセンサの製造方法およびmemsセンサ
JP2010284748A (ja) * 2009-06-11 2010-12-24 Toshiba Corp 電気部品
FR2947812B1 (fr) * 2009-07-07 2012-02-10 Commissariat Energie Atomique Cavite etanche et procede de realisation d'une telle cavite etanche
US8742872B2 (en) 2010-03-18 2014-06-03 Panasonic Corporation MEMS element, and manufacturing method of MEMS element
FR2963112B1 (fr) * 2010-07-21 2013-02-15 Commissariat Energie Atomique Microstructure a parois a propriete optique determinee et procede de realisation de microstructures
US8535966B2 (en) * 2010-07-27 2013-09-17 International Business Machines Corporation Horizontal coplanar switches and methods of manufacture
US9624096B2 (en) * 2010-12-24 2017-04-18 Qualcomm Incorporated Forming semiconductor structure with device layers and TRL
US9553013B2 (en) 2010-12-24 2017-01-24 Qualcomm Incorporated Semiconductor structure with TRL and handle wafer cavities
US9754860B2 (en) 2010-12-24 2017-09-05 Qualcomm Incorporated Redistribution layer contacting first wafer through second wafer
WO2012087580A2 (en) 2010-12-24 2012-06-28 Io Semiconductor, Inc. Trap rich layer for semiconductor devices
US8481405B2 (en) 2010-12-24 2013-07-09 Io Semiconductor, Inc. Trap rich layer with through-silicon-vias in semiconductor devices
US8536021B2 (en) 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
US8470628B2 (en) 2011-06-20 2013-06-25 International Business Machines Corporation Methods to fabricate silicide micromechanical device
JP5516904B2 (ja) * 2011-11-11 2014-06-11 セイコーエプソン株式会社 半導体装置の製造方法
US8629036B2 (en) * 2011-11-11 2014-01-14 International Business Machines Corporation Integrated semiconductor devices with amorphous silicon beam, methods of manufacture and design structure
JP5813471B2 (ja) * 2011-11-11 2015-11-17 株式会社東芝 Mems素子
JP5516903B2 (ja) * 2011-11-11 2014-06-11 セイコーエプソン株式会社 半導体装置の製造方法
KR101272983B1 (ko) * 2011-12-20 2013-06-11 엘지이노텍 주식회사 커패시터
US9556016B2 (en) * 2012-08-20 2017-01-31 Robert Bosch Gmbh Capacitive MEMS sensor and method
JP2014200857A (ja) 2013-04-01 2014-10-27 株式会社東芝 Mems装置及びその製造方法
US9969613B2 (en) * 2013-04-12 2018-05-15 International Business Machines Corporation Method for forming micro-electro-mechanical system (MEMS) beam structure
JP2015056620A (ja) * 2013-09-13 2015-03-23 株式会社東芝 電子装置
US9837935B2 (en) * 2013-10-29 2017-12-05 Honeywell International Inc. All-silicon electrode capacitive transducer on a glass substrate
SG10201805239VA (en) * 2013-12-19 2018-07-30 Agency Science Tech & Res Thin film encapsulation of electrodes
EP2918964B1 (en) * 2014-03-14 2020-05-13 ABB Schweiz AG Method, sensor, and printed circuit board for sensing position or motion of a shaft
US9481572B2 (en) 2014-07-17 2016-11-01 Texas Instruments Incorporated Optical electronic device and method of fabrication
JP6685839B2 (ja) 2016-05-30 2020-04-22 株式会社東芝 ガス検出装置
GB2554470A (en) * 2016-09-26 2018-04-04 Cirrus Logic Int Semiconductor Ltd MEMS device and process
CN109474254B (zh) 2018-10-31 2020-12-08 武汉衍熙微器件有限公司 一种声波器件及其制作方法
CN111003684B (zh) * 2019-03-02 2023-06-23 天津大学 释放孔位于封装空间内的mems器件的封装
CN111010110A (zh) * 2019-03-12 2020-04-14 天津大学 考虑距离的薄膜封装的mems器件组件及电子设备
CN111010101A (zh) * 2019-03-12 2020-04-14 天津大学 带弧形结构的薄膜封装的mems器件组件及电子设备

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5427975A (en) * 1993-05-10 1995-06-27 Delco Electronics Corporation Method of micromachining an integrated sensor on the surface of a silicon wafer
DE19536228B4 (de) * 1995-09-28 2005-06-30 Infineon Technologies Ag Mikroelektronischer, integrierter Sensor und Verfahren zur Herstellung des Sensors
JP4081868B2 (ja) * 1998-08-10 2008-04-30 日産自動車株式会社 微小装置の製造方法
JP3468127B2 (ja) * 1998-10-13 2003-11-17 株式会社豊田中央研究所 微小容器の製造方法
JP2000124469A (ja) * 1998-10-13 2000-04-28 Toyota Central Res & Dev Lab Inc 微小密閉容器及びその製造方法
JP2000138381A (ja) * 1998-11-02 2000-05-16 Toyota Central Res & Dev Lab Inc 密閉容器及びその製造方法
US6359374B1 (en) * 1999-11-23 2002-03-19 Mcnc Miniature electrical relays using a piezoelectric thin film as an actuating element
EP1108677B1 (fr) * 1999-12-15 2006-09-27 Asulab S.A. Procédé d'encapsulation hermétique in situ de microsystèmes
DE10017422A1 (de) * 2000-04-07 2001-10-11 Bosch Gmbh Robert Mikromechanisches Bauelement und entsprechendes Herstellungverfahren
US7153717B2 (en) * 2000-05-30 2006-12-26 Ic Mechanics Inc. Encapsulation of MEMS devices using pillar-supported caps
JP2002026022A (ja) * 2000-07-10 2002-01-25 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
US6355498B1 (en) * 2000-08-11 2002-03-12 Agere Systems Guartian Corp. Thin film resonators fabricated on membranes created by front side releasing
US6690081B2 (en) * 2000-11-18 2004-02-10 Georgia Tech Research Corporation Compliant wafer-level packaging devices and methods of fabrication
KR100352236B1 (ko) * 2001-01-30 2002-09-12 삼성전자 주식회사 접지 금속층을 갖는 웨이퍼 레벨 패키지
US6815739B2 (en) * 2001-05-18 2004-11-09 Corporation For National Research Initiatives Radio frequency microelectromechanical systems (MEMS) devices on low-temperature co-fired ceramic (LTCC) substrates
US6930364B2 (en) * 2001-09-13 2005-08-16 Silicon Light Machines Corporation Microelectronic mechanical system and methods
JP2003117897A (ja) 2001-10-11 2003-04-23 Nippon Telegr & Teleph Corp <Ntt> マイクロアクチュエータ
US20030080839A1 (en) * 2001-10-31 2003-05-01 Wong Marvin Glenn Method for improving the power handling capacity of MEMS switches
US6701779B2 (en) * 2002-03-21 2004-03-09 International Business Machines Corporation Perpendicular torsion micro-electromechanical switch
US20030183916A1 (en) * 2002-03-27 2003-10-02 John Heck Packaging microelectromechanical systems
AU2003286572A1 (en) * 2002-10-23 2004-05-13 Rutgers, The State University Of New Jersey Processes for hermetically packaging wafer level microscopic structures
EP1602124B1 (en) * 2003-02-25 2013-09-04 IC Mechanics, Inc. Micromachined assembly with a multi-layer cap defining cavity
US20040166606A1 (en) * 2003-02-26 2004-08-26 David Forehand Low temperature wafer-level micro-encapsulation
JP4544880B2 (ja) * 2003-09-25 2010-09-15 京セラ株式会社 微小電気機械式装置の封止方法
JP4494130B2 (ja) * 2004-08-26 2010-06-30 日本電信電話株式会社 静電駆動スイッチの製造方法
US7344907B2 (en) * 2004-11-19 2008-03-18 International Business Machines Corporation Apparatus and methods for encapsulating microelectromechanical (MEM) devices on a wafer scale

Also Published As

Publication number Publication date
JP2006326806A (ja) 2006-12-07
US7582940B2 (en) 2009-09-01
US20060267109A1 (en) 2006-11-30

Similar Documents

Publication Publication Date Title
JP4791766B2 (ja) Mems技術を使用した半導体装置
US7655995B2 (en) Semiconductor device using MEMS technology
US8629517B2 (en) Wafer level packaging
US6621137B1 (en) MEMS device integrated chip package, and method of making same
US10138116B2 (en) Method for integrating complementary metal-oxide-semiconductor (CMOS) devices with microelectromechanical systems (MEMS) devices using a flat surface above a sacrificial layer
TWI500573B (zh) 微電機系統裝置以及其形成之方法
CN112039485B (zh) 一种薄膜压电声波滤波器及其制造方法
JP5281682B2 (ja) マイクロ電気機械的装置及びその封緘方法及び製造方法
US7053456B2 (en) Electronic component having micro-electrical mechanical system
US20100295138A1 (en) Methods and systems for fabrication of mems cmos devices
US20120270351A1 (en) Low temperature bi-cmos compatible process for mems rf resonators and filters
US7402907B2 (en) Semiconductor device and manufacturing method thereof
KR100542557B1 (ko) 박막 공진기와, 박막 공진기의 제조 방법 및 박막공진기를 구비하는 필터
CN112039490A (zh) 一种薄膜压电声波滤波器及其制造方法
JP2009077159A (ja) 薄膜圧電共振器及びその製造方法
US11616489B2 (en) Bulk acoustic wave filter having release hole and fabricating method of the same
CN113364423B (zh) 压电mems谐振器及其形成方法、电子设备
US10494252B2 (en) MEMS devices and methods of manufacturing the same
CN113086939A (zh) 微机电系统装置、其制法与使用其的整合式微机电系统
US8268660B2 (en) Process for fabricating micromachine
CN113336187A (zh) Mems器件封装方法及封装结构
CN113472308B (zh) 谐振器及其形成方法、电子设备
JP4857718B2 (ja) マイクロマシン混載の電子回路装置、およびマイクロマシン混載の電子回路装置の製造方法
WO2022246749A1 (zh) 压电mems谐振器及其形成方法、电子设备
JP2009078315A (ja) 封止構造及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110722

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees