[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4081868B2 - 微小装置の製造方法 - Google Patents

微小装置の製造方法 Download PDF

Info

Publication number
JP4081868B2
JP4081868B2 JP22589698A JP22589698A JP4081868B2 JP 4081868 B2 JP4081868 B2 JP 4081868B2 JP 22589698 A JP22589698 A JP 22589698A JP 22589698 A JP22589698 A JP 22589698A JP 4081868 B2 JP4081868 B2 JP 4081868B2
Authority
JP
Japan
Prior art keywords
sacrificial layer
forming
etching
groove
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22589698A
Other languages
English (en)
Other versions
JP2000058866A (ja
Inventor
靖和 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP22589698A priority Critical patent/JP4081868B2/ja
Publication of JP2000058866A publication Critical patent/JP2000058866A/ja
Application granted granted Critical
Publication of JP4081868B2 publication Critical patent/JP4081868B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Pressure Sensors (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体基板のごとき基板材料の上に機械的な微小構造を形成する方法に関し、詳しくは犠牲エッチング工程によって除去される犠牲層の形成方法に関する。
【0002】
【従来の技術】
従来の微小装置の製造方法を、加速度センサを例として、図13、図14に従って簡単に説明する。
図13は加速度センサの製造方法の各工程を示す断面図である。
まず、図13(A)では、シリコン基板100の主面に、酸化膜101を熱酸化の手法により成膜し、その上に窒化ケイ素膜102を減圧CVD(化学気相成長法)の手法により成膜する。
次に、(B)では、上記構造体の主面に、酸化膜103を常圧CVDの手法により成膜した後、該酸化膜103を貫通し、上記窒化ケイ素膜102に達する開口部104を、フォトエッチング、ドライエッチングならびにレジスト除去の手法により形成する。
次に、(C)では、上記構造体の主面に多結晶シリコン膜105を減圧CVDの手法により成膜し、フォトエッチング、ドライエッチングならびにレジスト除去の手法により前記多結晶シリコン膜105をパターニングする。
次に、(D)では、メタルマスクを用いた真空蒸着の手法により、上記構造体の主面の一部に、電極106を形成する。電極106の材料は、後続の工程で行なわれる長時間の犠牲エッチングに耐えられるように、耐フッ酸性の金属材料である金を使用する。
次に、(E)では、(D)の構造体をフッ酸を含むエッチング液に浸漬し、上記酸化膜103を犠牲エッチングすることにより、シリコン基板100の主面に微小間隙112をもって自立する構造体110が得られる。なお、多結晶シリコン膜105において酸化膜103の開口部104を充填した部位は、自立する構造体110のアンカー部111となる。
【0003】
次に、図14(A)は、図13の工程で形成された加速度センサの平面図、(B)は(A)のA−Aは断面図である。なお、図14(B)は図13(E)と同じ構造を示す。なお、間隙112は例えば数μm〜数10μm程度、構造体110の一辺の長さは例えば数100μm〜1mm程度である。
図14(A)において、120は重り、121はエッチングホール、122は重り120に設けられた櫛歯電極、123は固定極の櫛歯電極、124は重り120とアンカー部111を接続する梁である。
【0004】
上記エッチングホール121は次の理由によって設けられたものである。すなわち、酸化膜103を犠牲エッチングする際、酸化膜103のエッチング速度が遅いため、重り120直下のように大面積の部分を周辺からアンダーエッチングによって除去するには長時間を要する。そのため、アンダーエッチング量を低減するために、重り120のような大面積の部位には多数のエッチングホール121を設け、その部分からもエッチングを行なうようにしたものである。
【0005】
【発明が解決しようとする課題】
上記のように、従来の微小装置の製造方法においては、熱酸化膜をフッ酸系エッチング液により犠牲エッチングする手法となっていたため、犠牲エッチング時間に長時間を必要とするという問題があった。
また、犠牲エッチング時間を短くするためにエッチングホールを多数形成する必要があるので、その分だけ重りが軽くなってしまい、加速度センサの感度の向上が難しいという問題もあった。
また、長時間の犠牲エッチングに耐えられるように、金などの耐フッ酸性の金属を使用しなければならないが、金などは深い不純物準位を形成する不純物であるため、IC製造プロセスとの整合性が悪いという問題があった。
また、長時間の犠牲エッチングの際に、回路部を保護する適当な方法がないため、回路を同時に同一基板に形成することが困難であり、従ってチップコストの低減が難しい、という問題があった。
上記のような種々の問題は、すべて、犠牲層を犠牲エッチングするのに長時間を要することに起因している。
【0006】
本発明は、上記のごとき従来技術の問題点を解決するためになされたものであり、犠牲層を速やかにエッチング除去することのできる微小装置の製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
上記の目的を達成するため、本発明においては、特許請求範囲に記載するような構成をとる。すなわち、本発明においては、速やかにエッチングされる犠牲層を形成することにより、エッチング時間を短縮したものである。具体的には、請求項1においては、犠牲層の内部にトンネルを形成する工程を設けることにより、犠牲エッチング時にはトンネルを経由してエッチング液が速やかに犠牲層内部に進入し、従って速やかに犠牲層が犠牲エッチングされる。なお、上記のトンネルとは、全通した孔状の構造に限らず、犠牲層がスポンジ状に堆積された状態(いわゆる「す」が入った状態)であってもよい。上記の構成は、例えば後記第1の実施の形態(図1、図2)に相当する。
【0008】
次に、請求項に記載の発明は、第2の犠牲層の主面を平坦化する工程を付加したものである。この構成は、例えば後記第2の実施の形態(図3、図4)に相当する。
【0009】
次に、請求項に記載の発明は、第2の犠牲層の面(例えば後記図7では下面)に、支持基板を接合する工程を付加したものである。この構成は、例えば後記第4の実施の形態(図7、図8)に相当する。
【0010】
また、請求項に記載のように、請求項1乃至請求項における犠牲層の内部のトンネルは、犠牲エッチングにより除去される領域の一部に形成されている。
【0011】
次に、請求項、請求項に記載の発明においては、トンネルを形成するための溝を、犠牲層ではなく、犠牲層の直下に設けた構造膜(犠牲エッチング時に除去されない膜)または基板自体に設けるように構成したものである。上記請求項1〜請求項の構造では、トンネルを形成するための溝を、一層目の犠牲層に形成しているため、トンネルの断面積を大きくするためには、一層目の犠牲層の厚さを厚くする必要がある。しかし、実際には犠牲層となる膜(例えば酸化膜)の応力の問題やクラックの問題などから、あまり厚くすることは難しい。そのため請求項、請求項の発明では、犠牲層以外の構造膜や基板に溝を形成しているため、溝の深さを大きくでき、したがってトンネルの断面積を容易に大きくすることができる。なお、上記のトンネルとは、全通した孔状の構造に限らず、犠牲層がスポンジ状に堆積された状態(いわゆる「す」が入った状態)であってもよい。
【0012】
また、上記構造膜は、犠牲エッチングの際に或る程度の選択比を有して除去されずに残存する物であればよいので、窒化膜等に限らず例えばアルミ等の配線材料や多結晶シリコンなどを利用することもできる。
また、構造膜に溝を設ける構成は、例えば後記第5の実施の形態(図9、図10)に相当し、基板自体に溝を設ける構成は、例えば後記第6の実施の形態(図11、図12)に相当する。
【0013】
た、請求項は前記請求項に相当し、請求項、請求項は前記請求項に相当する。
【0014】
また、請求項10は、トンネルの平面形状パターンと、形成される構造体の平面形状パターンとに相関を持たせたものである。例えば実施の形態の末尾の部分で説明するように、トンネルをストライプ状に形成した場合、その凸凹が構造体を構成する膜に転写されるため、波形トタン板状に形成され、従って力学的強度を制御することが出来る。例えば構造体の梁の方向と同一方向になるようにすれば、梁のばね強度を強く出来、梁の方向と直角方向になるようにすれば、ばね強度を弱くできる。ばね強度を弱くすることによって、構造体の内部応力を緩和することも出来る。
【0015】
【発明の効果】
本発明においては、速やかに犠牲層をエッチングにより除去することが出来る、という効果が得られる。そのため、エッチングホールを設ける必要がなく、例えば加速度センサにおいては、同一感度であればより小さく、同一サイズであればより高感度のセンサを実現できる。また、金などの材料を使用する必要がなくなり、メタルマスクやリフトオフといった一般製造プロセス以外の要素プロセスを必要とせず、かつ重金属汚染の心配もないため、IC製造プロセスとの整合性が高くなり、回路部分も同一チップに混在させることが容易であり、しかも標準工程以外の設備投資を抑制することが出来る。また、回路を同一チップに形成することにより、デバイスコストを低減できることはもちろん、センサデバイスにおいてはS/N(信号ノイズ比)を向上させ、より高感度で、よりインテリジェントなセンサを実現することが出来る。また犠牲エッチングプロセスに要する時間が極端に短くなるため、量産性の向上ができ、プロセスコストならびにデバイスコストを低減できる、という効果が得られる。
【0016】
また、請求項1乃至請求項に記載の発明においては、回路を形成した領域の直上に自立する構造体を形成することが可能であり、したがって、集積度を向上することができ、コストを低減することが出来る。また熱分離構造を有する赤外線センサにあっては、開口率を向上させる事が可能であり、したがって感度を向上させることができる。
【0017】
また、請求項乃至請求項に記載の発明においては、トンネルを形成するための溝を深く形成できるため、断面積の大きなトンネルが形成でき、したがってエッチング液を効率良く導くことが可能であり、犠牲エッチング時間をさらに短縮することができる。
【0018】
また、請求項10に記載の発明においては、トンネルの形状に応じた凸凹が構造体を構成する膜に転写されるため、その平面形状パターンを変えることによって力学的強度を制御することが出来る。
【0019】
【発明の実施の形態】
(第1の実施の形態)
図1および図2は本発明の第1の実施の形態を示す図であり、図1は製造工程を示す断面図、図2は図1の工程によって形成された微小装置の構造を示す図であり、(A)は平面図、(B)は(A)のA−A断面図である。
【0020】
まず、図1に基づいて製造工程を説明する。
(A)では、シリコン基板200の主面に、酸化膜201を熱酸化の手法により成膜し、その上に窒化ケイ素膜202を減圧CVDの手法により成膜する。
【0021】
(B)では、上記構造体の主面に、酸化膜203を常圧CVDの手法により成膜した後、該酸化膜203を貫通し、上記窒化ケイ素膜202に達する溝204を、ドライエッチングの手法により形成する。
【0022】
(C)では、上記構造体の主面に酸化膜205を常圧CVDの手法により成膜する。この常圧CVDのような被覆性(カバレッジ)の悪い成膜方法を用いることにより、上記溝204の内部は完全には充填されず、トンネル206が形成される。なお、上記のトンネル206は完全に導通して孔状になっているものに限らず、酸化膜205がスポンジ状に堆積されている状態、いわゆる「す」が入った状態になっていてもよい。
【0023】
また、本実施の形態では、酸化膜205を形成する方法として常圧CVDを用いた場合を例示したが、被覆性の悪い成膜方法であれば、他の方法でもよい。被覆性の悪い成膜方法としては上記の常圧CVDが代表的であるが、スパッタなどでもよい。また、酸化膜205は犠牲層となるが、犠牲層の材料としては酸化膜に限らず、アルミニウム等の配線材料や多結晶シリコン等でも用いることが出来る。
【0024】
(D)では、上記構造体の酸化膜203ならびに酸化膜205を貫通し、上記窒化ケイ素膜202に達する開口部207を、ドライエッチングの手法により形成する。
【0025】
(E)では、上記構造体の主面に多結晶シリコン膜208を減圧CVDの手法により成膜し、パターニングする。
【0026】
(F)では、上記構造体の主面に、アルミ膜をスパッタ蒸着の手法により成膜し、ドライエッチングの手法によりアルミ電極209を形成する。本実施の形態では、従来例のようなメタルマスクを用いた真空蒸着の手法ではなく、標準的なIC製造プロセスとなっている。
【0027】
(G)では、(F)に記載の構造体を、アルミに対する腐食性の小さなPAD開口液に浸漬し、上記酸化膜203ならびに酸化膜205を犠牲エッチングすることにより、シリコン基板200の主面に微小間隙210をもって自立する構造体211を形成する。なお、多結晶シリコン膜208において、開口部207を充填した部位は、自立する構造体211のアンカー部212となる。
【0028】
この犠牲エッチング工程において、酸化膜205にはトンネル206(孔または「す」)が形成されているので、その部分を通って速やかにエッチング液が侵入する。そのため面積の広い部位の下の部分でも極めて急速に犠牲エッチングが行なわれる。
【0029】
図2に示す平面図および断面図において、230は重り、231は重り230に設けられた櫛歯電極、232は固定極の櫛歯電極、233は重り230とアンカー部212を接続する梁である。重り230直下の酸化膜203ならびに酸化膜205のアンダーエッチングは、トンネル206から速やかにエッチング液が進入し、極めて速やかに達成される。したがって従来例のようなエッチングホールは設けていない。また240はトンネル206のパターンが多結晶シリコン膜208に転写された凸部である。なお、間隙210は例えば数μm〜数10μm程度、構造体211の一辺の長さは例えば数100μm〜1mm程度である。
【0030】
図2の構造を加速度センサに適用した場合は、図の上下方向への加速度の印加によって生じる重り230の変位を、可動部の櫛歯電極231と固定部の櫛歯電極232との間の静電容量の変化として検出することにより、加速度を検出するように構成する。
【0031】
また、振動型の角速度センサも同様の構造体で実現可能である。すなわち、櫛歯電極231と櫛歯電極232との間に交流電圧を印加することよって重り230を振動させる。そして図2(A)のA−A軸回りの角速度を受けた際のコリオリ力による重り230のシリコン基板200方向への変位を、重り230とシリコン基板200との間の静電容量の変化として検出することにより、角速度を検出することが出来る。
【0032】
また、図2の構造を赤外線センサの熱分離構造に利用することもできる。例えば自立した構造体(重り230)の上に熱電対の温接点を、他の部分に冷接点を形成し、温接点の部分に赤外線が照射するように形成すれば、構造体下部に空間が形成されているため、構造体から周囲の構造へ熱が拡散するのを抑制し、感度を向上させることが出来る。
【0033】
なお、第1の実施の形態の構造においては、トンネル206のパターンが多結晶シリコン膜208に転写されることによって凸部240が自動的に形成されるが、この凸部240は、自立する構造体(重り230)が支持基板と接触する際の接触面積を低減する作用を有するので、自立する構造体が対向する支持基板表面に固着してしまう傾向を低減する効果が得られる。
【0034】
(第2の実施の形態)
図3および図4は本発明の第2の実施の形態を示す図であり、図3は製造工程を示す断面図、図4は図3の工程によって形成された微小装置の構造を示す図であり、(A)は平面図、(B)は(A)のA−A断面図である。
【0035】
まず、図3に基づいて製造工程を説明する。
(A)では、シリコン基板300の主面に、酸化膜301を熱酸化の手法により成膜し、その上に窒化ケイ素膜302を減圧CVDの手法により成膜する。
【0036】
(B)では、上記構造体の主面に、酸化膜303を常圧CVDの手法により成膜した後、該酸化膜303を貫通し、上記窒化ケイ素膜302に達する溝304を、ドライエッチングの手法により形成する。
【0037】
(C)では、上記構造体の主面に酸化膜305を常圧CVDの手法により成膜する。この際、上記溝304の内部は完全には充填されず、トンネル306が形成される。なお、上記のトンネル306は完全に導通して孔状になっているものに限らず、酸化膜305がスポンジ状に堆積されている状態、いわゆる「す」が入った状態になっていてもよい。
【0038】
(D)では、上記構造体の主面に、SOG(スピンオンガラス)膜350を成膜し、酸化膜305の主面を平坦化する。
【0039】
(E)では、上記構造体の上記酸化膜303、酸化膜305およびSOG膜350を貫通し、上記窒化ケイ素膜302に達する開口部307を、ドライエッチングの手法により形成する。
【0040】
(F)では、上記構造体の主面に多結晶シリコン膜308を減圧CVDの手法により成膜し、パターニングする。
【0041】
(G)では、上記構造体の主面に、アルミ膜をスパッタ蒸着の手法により成膜し、ドライエッチングの手法によりアルミ電極309を形成する。本実施の形態では、従来例のようなメタルマスクを用いた真空蒸着の手法ではなく、標準的なIC製造プロセスとなっている。
【0042】
(H)では、(G)に記載の構造体を、アルミに対する腐食性の小さなPAD開口液に浸漬し、上記酸化膜303、酸化膜305ならびにSOG膜350を犠牲エッチングすることにより、シリコン基板300の主面に僅かな間隙310をもって自立する構造体311が得られる。多結晶シリコン膜308において開口部307を充填した部位は自立する構造体311のアンカー部312となる。
【0043】
この犠牲エッチング工程において、酸化膜305にはトンネル306(孔または「す」)が形成されているので、その部分を通って速やかにエッチング液が侵入する。そのため面積の広い部位の下の部分でも極めて急速に犠牲エッチングが行なわれる。
【0044】
上記各工程(A)〜(H)のうち、(D)以外の工程は前記図1に示した各工程に下記のように対応する。すなわち、図3(A)は図1(A)に、(B)は(B)に、(C)は(C)に、(E)は(D)に、(F)は(E)に、(G)は(F)に、(H)は(G)に、それぞれ対応する。すなわち、第2の実施の形態は、第1の実施の形態における工程に、図3(D)の工程を付加したものである。この工程を追加したことにより、図3(H)に示すように、自立する構造体311の上面および下面(基板に対向する面)は滑らかな平面となり、図1(G)に示すような凸部240は生じない。
【0045】
図4に示す平面図および断面図において、330は重り、331は重り330に設けられた櫛歯電極、332は固定極の櫛歯電極、333は重り330とアンカー部312を接続する梁である。重り330直下の酸化膜303ならびに酸化膜305のアンダーエッチングは、トンネル306から速やかにエッチング液が進入し、極めて速やかに達成される。したがって従来例のようなエッチングホールは設けていない。
【0046】
なお、図3および図4の構造を加速度センサ、角速度センサ、赤外線センサ等に利用できることは、前記第1の実施の形態と同様である。
【0047】
第2の実施の形態の構造では、自立する構造体(重り330)の両面が平坦となるので、構造体に外力が印加された際の応力集中が起こりにくく、破壊される傾向を減ずることができる。
【0048】
(第3の実施の形態)
図5および図6は第3の実施の形態の製造工程を示す断面図である。
まず、図5において、
(A)では、シリコン基板400の主面に、酸化膜401を熱酸化の手法により成膜し、その上に窒化ケイ素膜402を減圧CVDの手法により成膜する。
【0049】
(B)では、上記構造体の主面に、酸化膜403を常圧CVDの手法により成膜した後、該酸化膜403を貫通し、上記窒化ケイ素膜402に達する溝404を、ドライエッチングの手法により形成する。
【0050】
(C)では、上記構造体の主面に酸化膜405を常圧CVDの手法により成膜する。この際、上記溝404の内部は完全には充填されず、トンネル406が形成される。なお、上記のトンネル406は完全に導通して孔状になっているものに限らず、酸化膜405がスポンジ状に堆積されている状態、いわゆる「す」が入った状態になっていてもよい。
上記の酸化膜403ならびに酸化膜405が、自立する構造体直下の犠牲層となる。
【0051】
(D)では、上記構造体の上記酸化膜403ならび酸化膜405を貫通し、上記窒化ケイ素膜402に達する開口部407を、ドライエッチングの手法により形成する。
【0052】
(E)では、上記構造体の主面に多結晶シリコン膜408を減圧CVDの手法により成膜し、パターニングする。
これまでの工程は、前記第1の実施の形態における図1(A)〜(E)の工程にそれぞれ対応する。
【0053】
(F)では、上記構造体の主面に、酸化膜470を常圧CVDの手法により成膜した後、該酸化膜470を貫通し、上記多結晶シリコン膜408あるいは上記酸化膜405に達する溝471を、ドライエッチングの手法により形成する。
【0054】
続いて図6に基づいて説明する。
(G)では、上記図5(F)の構造体の主面に酸化膜472を常圧CVDの手法により成膜する。上記溝471の内部は完全には充填されず、トンネル473が形成される。なお、上記のトンネル473は完全に導通して孔状になっているものに限らず、酸化膜472がスポンジ状に堆積されている状態、いわゆる「す」が入った状態になっていてもよい。
上記酸化膜470ならびに酸化膜472が、下記のマイクロシェル(微小構造の蓋)を自立構造とするための犠牲層となる。
【0055】
(H)では、酸化膜470ならびに酸化膜472を貫通し、多結晶シリコン膜408に達する開口部480を、ドライエッチングの手法により形成する。
【0056】
(I)では、上記構造体の主面に多結晶シリコン膜490を減圧CVDの手法により成膜し、パターニングする。開口部481の側壁が酸化膜470ならびに酸化膜472の開口部482となっている。
【0057】
(J)では、上記構造体を、アルミに対する腐食性の小さなPAD開口液に浸漬し、上記開口部482より、上記酸化膜472、酸化膜470、酸化膜405、ならびに酸化膜403を犠牲エッチングする。これにより、シリコン基板400の主面に僅かな間隙410をもって自立する構造体411と、該構造体411と僅かな間隙460をもって自立するマイクロシェル461が得られる。
【0058】
この犠牲エッチング工程において、酸化膜470にはトンネル406(孔または「す」)が形成され、酸化膜472にはトンネル473が形成されているので、その部分を通って速やかにエッチング液が侵入する。そのため面積の広い部位の下の部分でも極めて急速に犠牲エッチングが行なわれる。
【0059】
(K)では、上記構造体の主面に、メタルマスクを用いた真空蒸着の手法により、真空中でアルミ電極409を形成すると、マイクロシェル461で隔離された真空のキャビティ462が得られる。
【0060】
上記第3の実施の形態では、自立する構造体411を真空のキャビティ462内に形成した構造が一度に形成される。したがってこの構造を前記と同様の加速度センサ、角速度センサ、赤外線センサ等に利用した場合に、感度と安定性を向上させることが出来る。
【0061】
(第4の実施の形態)
図7および図8は本発明の第4の実施の形態を示す図であり、図7は製造工程を示す断面図、図8は図7の工程によって形成された微小装置の構造を示す図であり、(A)は平面図、(B)は(A)のA−A断面図である。
まず、図7に基づいて製造工程を説明する。
(A)では、第1のシリコン基板500の主面(図では下面)に、酸化膜501を熱酸化の手法により成膜した後、ドライエッチングの手法により、溝502を形成する。
【0062】
(B)では、上記構造体の主面(図では下面)に、酸化膜503をCVDの手法により成膜する。この際、上記溝502は完全には充填されず、トンネル504が形成される。なお、上記のトンネル504は完全に導通して孔状になっているものに限らず、酸化膜503がスポンジ状に堆積されている状態、いわゆる「す」が入った状態になっていてもよい。
上記酸化膜501ならびに酸化膜503が、犠牲層エッチングの際の犠牲層となる。
【0063】
(C)では、上記構造体の主面(図では下面)に、減圧CVDの手法により多結晶シリコン膜505を成膜し、該多結晶シリコン膜505の主面を研削ならびにCMP(化学機械研摩)の手法により鏡面ポリッシュする。
【0064】
(D)では、上記構造体の主面(図では下面)と、第2のシリコン基板506の主面とを重ね合わせ、酸素雰囲気中で熱処理することによって直接接合する。その後、上記第1のシリコン基板500を研削ならびに研摩し、所望の厚さのSOI(silicon on insulator)層507を得る。
【0065】
(E)では、上記構造体の主面のSOI層507を貫通し、犠牲層である酸化膜501ならびに酸化膜503に達する開口部508をドライエッチングの手法により形成する。
【0066】
(F)では、上記構造体の主面に、アルミ膜をスパッタ蒸着の手法により成膜し、ドライエッチングの手法によりアルミ電極509を形成する。本実施の形態では、従来例のようなメタルマスクを用いた真空蒸着の手法ではなく、標準的なIC製造プロセスとなっている。。
【0067】
(G)では、(F)の構造体を、アルミに対する腐食性の小さなPAD開口液に浸漬し、上記酸化膜503ならびに酸化膜505を犠牲エッチングする。犠牲層内部にトンネルを有する領域の酸化膜は速やかに犠牲エッチングされ、第2のシリコン基板506の主面に僅かな間隙510をもって自立する構造体511が得られる。また、SOI層507直下の酸化膜は残存し、自立する構造体511のアンカー部512が得られる。
【0068】
これまで説明した第1〜第3の実施の形態では、自立する構造体は多結晶シリコンから構成されていたが、本実施の形態では、SOI層すなわち単結晶シリコンで構成される。
【0069】
図8に示す平面図および断面図において、530は重り、531は重り530に設けられた櫛歯電極、532は固定極の櫛歯電極、533は重り530とアンカー部512を接続する梁である。513は自立する構造体511が対向する基板表面と接触する際の接触面積を低減する凸部であり、本実施の形態では、犠牲層内部にトンネルを形成した位置に自動的に形成される。
【0070】
なお、加速度センサ、角速度センサ、赤外線センサ等への適用に関しては、前記第1の実施の形態と同様である。
【0071】
上記第4の実施の形態の構造では、自立する構造体が平坦で、かつ単結晶から構成されるため、構造体に外力が印加された際の応力集中が起こりにくく、また粒界破壊や粒界侵食などを受けず、したがって破壊される傾向を減ずることができる。
【0072】
以上の第1〜第4の実施の形態の説明においては、具体的な例を用いて説明してきたが、これらの数値や文言、あるいは図に限定される訳ではなく、種々の微小装置の製造方法に適用可能である。以下、説明する。
【0073】
まず、第1〜第4の実施の形態において、犠牲層内部にトンネルを形成するための溝の平面パタンは、ドット状、ストライプ状あるいはメッシュ状など、いかなるパターンであってもよく、また断面形状が酸化膜を貫通していなくても良いし、さらに下地の構造膜あるいは支持基板内部に達していても良い。
【0074】
また、構造体材料/犠牲層材料/犠牲エッチング液の組み合わせを、多結晶あるいは単結晶シリコン/酸化膜/PAD開口液の組み合わせを例に説明してきたが、これらに限定される訳ではなく、例えばガラス/アルミ/塩酸など他の材料の組み合わせにおいても本発明は適用可能である。また、湿式の犠牲エッチングを例に説明してきたが、これに限定される訳ではなく、乾式の犠牲エッチングであっても良い。
【0075】
また、成膜手法として、CVDや熱酸化、あるいは真空蒸着などの具体的手法を例に説明してきたがこれらに限定される訳ではなく、それぞれ他の成膜手法を用いて良い。
また、回路については記載していないが、同一基板に回路を形成してもよい。この場合、犠牲エッチングの際に、保護膜たとえばプラズマ窒化ケイ素膜で回路部を保護する構造とすれば良い。場合によっては、レジストで保護する構造としても良い。
また、重り部のような大面積の部位にエッチングホールを設けない例を説明したが、もちろん有っても良い。
【0076】
次に、第1〜第3の実施の形態において、窒化ケイ素膜202、302、402は電極間の電気的絶縁のために設けたものであり、他の絶縁材料でも良い。場合によっては無くても良い。
また、酸化膜201、301ならびに401は、窒化ケイ素膜202、302、402の応力緩和層として設けたものであり、場合によっては無くても良い。
【0077】
次に、第1、第2および第4の実施の形態において、犠牲層に達する開口部を形成した後、電極を形成する工程順を例に説明してきたが、逆に電極を形成してから犠牲層に達する開口部を形成しても良い。特に自立する構造体の膜厚が厚い場合には、後者の方が望ましい。
【0078】
次に、第1および第3の実施の形態において、犠牲層内部のトンネルをストライプ状に形成した場合、その凸凹が構造体を構成する膜に転写されるため、波形トタン板状に形成され、従って力学的強度を制御することが出来る。例えば梁の方向と同一方向になるようにすれば、梁のばね強度を強く出来、梁の方向と直角方向になるようにすれば、ばね強度を弱くできる。ばね強度を弱くすることによって、構造体の内部応力を緩和することも出来る。
【0079】
次に、第2の実施の形態において、SOG膜350を形成することによって犠牲層の表面の平坦化を行ったが、CMP(化学機械研摩)の手法により、平坦化してもよい。
【0080】
次に、第4の実施の形態において、マイクロシェルを構成する部材と真空を保持するプラグとしてのアルミ電極との間に、電気的絶縁のための絶縁膜を設けても良い。またマイクロシェルの開口部をアルミ電極で真空封止する例を説明したが、他の成膜方法でも良いし、場合によっては機械的圧着でも良い。
【0081】
(第5の実施の形態)
図9および図10は本発明の第5の実施の形態を示す図であり、図9は製造工程を示す断面図、図10は図9の工程によって形成された微小装置の構造を示す図であり、(A)は平面図、(B)は(A)のA−A断面図である。なお、前記第1〜第4の実施の形態では、犠牲層自体に溝を設け、その溝内にトンネルを形成する構成を説明したが、第5および第6の実施の形態においては、犠牲層直下の基板自体或いは基板上に設けた構造膜(犠牲エッチング時に除去されない)に溝を設け、その部分にトンネルを設ける構成を説明する。
【0082】
まず、図9に基づいて製造工程を説明する。
(A)では、シリコン基板600の主面に、酸化膜601を熱酸化の手法により成膜し、その上に窒化ケイ素膜602を減圧CVDの手法により成膜する。
【0083】
(B)では、上記構造体の主面に、窒化ケイ素膜603をプラズマCVDの手法により成膜した後、該窒化ケイ素膜603を貫通し、上記窒化ケイ素膜602に達する溝604を、ドライエッチングの手法により形成する。
【0084】
(C)では、上記構造体の主面に酸化膜605を常圧CVDの手法により成膜する。この際、上記溝604の内部は完全には充填されず、トンネル606が形成される。なお、上記のトンネル606は完全に導通して孔状になっているものに限らず、酸化膜605がスポンジ状に堆積されている状態、いわゆる「す」が入った状態になっていてもよい。
【0085】
(D)では、上記構造体の上記窒化ケイ素膜603ならびに酸化膜605を貫通し、上記窒化ケイ素膜602に達する開口部607を、ドライエッチングの手法により形成する。
【0086】
(E)では、上記構造体の主面に多結晶シリコン膜608を減圧CVDの手法により成膜し、パターニングする。
【0087】
(F)では、上記構造体の主面に、アルミ膜をスパッタ蒸着の手法により成膜し、ドライエッチングの手法によりアルミ電極609を形成する。本実施の形態では、従来例のようなメタルマスクを用いた真空蒸着の手法ではなく、標準的なIC製造プロセスとなっている。
【0088】
(G)では、(F)に記載の構造体を、アルミに対する腐食性の小さなPAD開口液に浸漬し、上記酸化膜605を犠牲エッチングすることにより、シリコン基板600の主面に僅かな間隙610をもって自立する構造体611が得られる。多結晶シリコン膜608の開口部607を充填する部位は自立する構造体611のアンカー部612となる。
【0089】
図10に示す平面図および断面図において、630は重り、631は重り630に設けられた櫛歯電極、632は固定極の櫛歯電極、633は重り630とアンカー部612を接続する梁である。重り630直下の酸化膜605のアンダーエッチングは、トンネル606から速やかにエッチング液が進入し、極めて速やかに達成される。従って本実施の形態においてはエッチングホールを設けていない。また、640はトンネル606のパターンが多結晶シリコン膜608に転写された凸部である。
【0090】
上記のように第5の実施の形態においては、犠牲層となる酸化膜605に溝を設けるのではなく、その直下の窒化ケイ素膜603に設けた溝604内にトンネル606を設けるように構成している。したがって窒化ケイ素膜603の溝以外の部分は犠牲エッチング後も残存することになる。
【0091】
前記第1〜第4の実施の形態では、トンネルを形成するための溝を、一層目の犠牲層に形成しているため、トンネルの断面積を大きくするためには、一層目の犠牲層の厚さを厚くする必要がある。しかし、実際には犠牲層となる酸化膜の応力の問題やクラックの問題などから、あまり厚くすることは難しい。そのため本実施の形態では、非犠牲層である構造膜(窒化ケイ素膜603)に溝を形成しているため、溝の深さを大きくでき、したがってトンネルの断面積を容易に大きくすることができる。
【0092】
また、窒化ケイ素膜603は犠牲エッチングで除去しないので、除去する犠牲層の量を低減でき、それによって犠牲エッチング時間をより短縮できる。
【0093】
その他の作用効果や応用例については前記第1の実施の形態と同様である。
また、前記第2〜第4の実施の形態と本実施の形態とを組み合わせることもできる。
【0094】
(第6の実施の形態)
図11および図12は本発明の第6の実施の形態を示す図であり、図11は製造工程を示す断面図、図12は図11の工程によって形成された微小装置の構造を示す図であり、(A)は平面図、(B)は(A)のA−A断面図である。
【0095】
まず、図11に基づいて製造工程を説明する。
(A)では、シリコン基板700の主面に、酸化膜701を熱酸化の手法により成膜した後、ドライエッチングの手法により該酸化膜701をパターニングし、開口部702を形成する。
【0096】
(B)では、上記構造体の上記酸化膜701をマスクとし、上記開口部702よりシリコン基板700を、ドライエッチングの手法によりトレンチエッチングして溝703を形成し、その後、フッ酸によるエッチングにより酸化膜701を除去する。
【0097】
(C)では、上記構造体の主面に窒化ケイ素膜704を減圧CVDの手法により成膜する。
【0098】
(D)では、上記構造体の主面に、酸化膜705を常圧CVDの手法により成膜する。この際、上記溝703の内部は完全には充填されず、トンネル706が形成される。なお、上記のトンネル706は完全に導通して孔状になっているものに限らず、酸化膜705がスポンジ状に堆積されている状態、いわゆる「す」が入った状態になっていてもよい。
【0099】
(E)では、上記構造体の上記酸化膜705を貫通し、上記窒化ケイ素膜704に達する開口部707を、ドライエッチングの手法により形成する。
【0100】
(F)では、上記構造体の主面に多結晶シリコン膜708を減圧CVDの手法により成膜し、パターニングする。
【0101】
(G)では、上記構造体の主面に、アルミ膜をスパッタ蒸着の手法により成膜し、ドライエッチングの手法によりアルミ電極709を形成する。
【0102】
(H)では、上記の構造体を、アルミに対する腐食性の小さなPAD開口液に浸漬して上記酸化膜705を犠牲エッチングすることにより、シリコン基板700の主面に僅かな間隙710をもって自立する構造体711が得られる。なお、多結晶シリコン膜708の開口部707を充填する部位は自立する構造体711のアンカー部712となる。
【0103】
図12に示す平面図および断面図において、730は重り、731は重り730に設けられた櫛歯電極、732は固定極の櫛歯電極、733は重り730とアンカー部712を接続する梁である。重り730直下の酸化膜705のアンダーエッチングは、トンネル706から速やかにエッチング液が進入し、極めて速やかに達成される。従って本実施の形態においても前記第1の実施の形態と同様にエッチングホールを設けていない。
【0104】
上記のように第6の実施の形態においては、シリコン基板700自体に溝を形成している。そのためトンネルを形成するための溝を深く形成できるので、断面積の大きなトンネルが形成でき、したがってエッチング液を効率良く導くことが可能であり、犠牲エッチング時間をさらに短縮することができる。
【0105】
その他の作用効果や応用例については前記第1の実施の形態と同様である。
また、前記第2〜第4の実施の形態と本実施の形態とを組み合わせることもできる。
【0106】
以上の第5、第6の実施の形態の説明においては、具体的な例を用いて説明してきたが、これらの数値や文言、あるいは図に限定される訳ではなく、種々の微小装置の製造方法に適用可能である。以下、説明する。
【0107】
第5、第6の実施の形態において、犠牲層直下にトンネルを形成するための、犠牲層直下の構造膜ないしは基板に形成する溝の平面パターンは、ドット状、ストライプ状あるいはメッシュ状など、いかなるパターンであってもよく、また断面形状が前記構造膜を貫通していなくても良いし、さらに下地の構造膜あるいは支持基板内部に達していても良い。
【0108】
また、犠牲層直下のトンネルをストライプ状に形成した場合、その凸凹が構造体を構成する膜に転写されるため、波形トタン板状に形成され、従って力学的強度を制御することが出来る。例えば梁の方向と同一方向になるようにすれば、梁のばね強度を強く出来、梁の方向と直角方向になるようにすれば、ばね強度を弱くできる。ばね強度を弱くすることによって、構造体の内部応力を緩和することも出来る。
【0109】
また、構造体材料/犠牲層材料/犠牲エッチング液の組み合わせを、多結晶あるいは単結晶シリコン/酸化膜/PAD開口液の組み合わせを例に説明してきたが、これらに限定される訳ではなく、例えばガラス/アルミ/塩酸など他の材料の組み合わせにおいても本発明は適用可能である。また、湿式の犠牲エッチングを例に説明してきたが、これに限定される訳ではなく、乾式の犠牲エッチングであっても良い。
【0110】
また、成膜手法として、CVDや熱酸化、あるいは真空蒸着などの具体的手法を例に説明してきたがこれらに限定される訳ではなく、それぞれ他の成膜手法を用いて良い。
また、窒化ケイ素膜602、704は電極間の電気的絶縁のために設けたもので、他の絶縁材料でも良い。場合によっては、無くても良い。
【0111】
また、犠牲層に達する開口部を形成した後、電極を形成する工程順を例に説明してきたが、逆に電極を形成してから犠牲層に達する開口部を形成しても良い。特に自立する構造体の膜厚が厚い場合には、後者の方が望ましい。
【0112】
また、回路については記載されていないが、同一基板に回路を形成してもよい。この場合、犠牲エッチングの際に、保護膜たとえばプラズマ窒化ケイ素膜で回路部を保護する構造とすれば良い。場合によっては、レジストで保護する構造としても良い。
また、重り部のような大面積の部位にエッチングホールを設けない例を説明したが、もちろん有っても良い。
【0113】
第5の実施の形態において、酸化膜601は、窒化ケイ素膜602の応力緩和層として設けたもので、場合によっては無くても良い。
【0114】
第6の実施の形態において、窒化ケイ素膜704とシリコン基板700との間に応力緩和層として、酸化膜を形成しても良い。
【0115】
犠牲層直下にトンネルを形成するための溝を形成する、犠牲層直下の構造膜ないしは基板として、第5の実施の形態ではプラズマ窒化ケイ素膜、第6の実施の形態ではシリコン基板を例に説明したが、これらに限定される訳ではなく、犠牲エッチングの際に或る程度の選択比を有しており、従って除去されずに残存する物であればなんでも良く、例えばアルミ等の配線材料や多結晶シリコンなどを利用することもできる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態における製造工程を示す断面図。
【図2】図1の工程によって形成された微小装置の構造を示す図であり、(A)は平面図、(B)は(A)のA−A断面図。
【図3】本発明の第2の実施の形態における製造工程を示す断面図。
【図4】図3の工程によって形成された微小装置の構造を示す図であり、(A)は平面図、(B)は(A)のA−A断面図。
【図5】本発明の第3の実施の形態における製造工程の一部を示す断面図。
【図6】本発明の第3の実施の形態における製造工程の他の一部を示す断面図。
【図7】本発明の第4の実施の形態における製造工程を示す断面図。
【図8】図7の工程によって形成された微小装置の構造を示す図であり、(A)は平面図、(B)は(A)のA−A断面図。
【図9】本発明の第5の実施の形態における製造工程を示す断面図。
【図10】図9の工程によって形成された微小装置の構造を示す図であり、(A)は平面図、(B)は(A)のA−A断面図。
【図11】本発明の第6の実施の形態における製造工程を示す断面図。
【図12】図11の工程によって形成された微小装置の構造を示す図であり、(A)は平面図、(B)は(A)のA−A断面図。
【図13】従来技術における製造工程を示す断面図。
【図14】図13の工程によって形成された微小装置の構造を示す図であり、(A)は平面図、(B)は(A)のA−A断面図。
【符号の説明】
100…シリコン基板 101…酸化膜 102…窒化ケイ素膜
103…酸化膜 104…開口部 105…多結晶シリコン膜
106…電極 110…構造体 111…アンカー部
112…間隙 120…重り 121…エッチングホール
122…重り120に設けられた櫛歯電極 123…固定極の櫛歯電極
124…梁
200…シリコン基板 201…酸化膜 202…窒化ケイ素膜
203…酸化膜 204…溝 205…酸化膜
206…トンネル 207…開口部 208…多結晶シリコン膜
209…アルミ電極 210…間隙 211…構造体
212…アンカー部 230…重り
231…重り230に設けられた櫛歯電極 232…固定極の櫛歯電極
233…梁
300…シリコン基板 301…酸化膜 302…窒化ケイ素膜
303…酸化膜 304…溝 305…酸化膜
306…トンネル 307…開口部 308…多結晶シリコン膜
309…アルミ電極 310…間隙 311…構造体
312…アンカー部 330…重り
331…重り330に設けられた櫛歯電極 332…固定極の櫛歯電極
333…梁 350…SOG(スピンオンガラス)膜
400…シリコン基板 401…酸化膜 402…窒化ケイ素膜
403…酸化膜 404…溝 405…酸化膜
406…トンネル 407…開口部 408…多結晶シリコン膜
410…間隙 411…構造体 460…間隙
461…マイクロシェル 462…キャビティ 470…酸化膜
471…溝 472…酸化膜 473…トンネル
480…開口部 481…開口部 482…開口部
490…多結晶シリコン膜
500…第1のシリコン基板 501…酸化膜
502…溝 503…酸化膜 504…トンネル
505…多結晶シリコン膜 506…第2のシリコン基板
507…SOI層 508…開口部 509…アルミ電極
510…間隙 511…構造体 512…アンカー部
513…凸部 530…重り
531…重り530に設けられた櫛歯電極 532…固定極の櫛歯電極
533…梁
600…シリコン基板 601…酸化膜 602…窒化ケイ素膜
603…窒化ケイ素膜 604…溝 605…酸化膜
606…トンネル 607…開口部 608…多結晶シリコン膜
609…アルミ電極 610…間隙 611…構造体
612…アンカー部 630…重り
631…重り630に設けられた櫛歯電極 632…固定極の櫛歯電極
633…梁 640…凸部
700…シリコン基板 701…酸化膜 702…開口部
703…溝 704…窒化ケイ素膜
705…酸化膜 706…トンネル 707…開口部
708…多結晶シリコン膜 709…アルミ電極 710…間隙
711…構造体 712…アンカー部 730…重り
731…重り730に設けられた櫛歯電極 732…固定極の櫛歯電極
733…梁

Claims (10)

  1. 基板の主面に第1の犠牲層を成膜する工程と、
    前記第1の犠牲層に溝を形成する工程と、
    前記溝内部を含む前記第1の犠牲層上に第2の犠牲層を成膜し孔の状態または犠牲層自身がスポンジ状に堆積された状態に形成され、エッチング時にエッチング液を犠牲層内部に浸透させるためのトンネルが前記溝内部に形成された前記第2の犠牲層を形成する工程と、
    前記第2の犠牲層上に構造体を形成する工程と、
    前記第1の犠牲層および前記第2の犠牲層をエッチングし、前記構造体の下部に空洞領域を形成する工程と、
    を有することを特徴とする微小装置の製造方法。
  2. 請求項1に記載の微小装置の製造方法であって、
    前記構造体を形成する工程の前に、前記第2の犠牲層の主面を平坦化する工程を有することを特徴とする微小装置の製造方法。
  3. 構造体となる基板の裏面に第1の犠牲層を成膜する工程と、
    前記第1の犠牲層に溝を形成する工程と、
    前記溝内部を含む前記第1の犠牲層上に第2の犠牲層を成膜し孔の状態または犠牲層自身がスポンジ状に堆積された状態に形成され、エッチング時にエッチング液を犠牲層内部に浸透させるためのトンネルが前記溝内部に形成された前記第2の犠牲層を形成する工程と、
    前記第2の犠牲層の面に支持基板を接合する工程と、
    前記第1の犠牲層および前記第2の犠牲層をエッチングし、前記構造体と前記支持基板との間に空洞領域を形成する工程と、
    を有することを特徴とする微小装置の製造方法。
  4. 前記第2の犠牲層の内部のトンネルが、前記エッチングにより除去される領域の一部に形成されていることを特徴とする請求項1乃至請求項3の何れかに記載の微小装置の製造方法。
  5. 基板主面に溝を形成する工程と、
    前記溝内部を含む前記基板主面上に犠牲層を成膜し孔の状態または犠牲層自身がスポンジ状に堆積された状態に形成され、エッチング時にエッチング液を犠牲層内部に浸透させるためのトンネルが前記溝内部に形成された前記犠牲層を形成する工程と、
    前記犠牲層上に構造体を形成する工程と、
    前記犠牲層をエッチングし、前記構造体の下部に空洞領域を形成する工程と、
    を有することを特徴とする微小装置の製造方法。
  6. 基板主面に犠牲層のエッチング時に除去されない構造膜を形成する工程と、
    前記構造膜にエッチングによって溝を形成する工程と、
    前記溝内部を含む前記構造膜上に犠牲層を成膜し孔の状態または犠牲層自身がスポンジ状に堆積された状態に形成され、エッチング時にエッチング液を犠牲層内部に浸透させるためのトンネルが前記溝内部に形成された前記犠牲層を形成する工程と、
    前記犠牲層上に構造体を形成する工程と、
    前記犠牲層をエッチングし、前記構造体の下部に空洞領域を形成する工程と、
    を有することを特徴とする微小装置の製造方法。
  7. 請求項5または請求項6に記載の微小装置の製造方法であって、
    前記構造体を形成する工程の前に、前記犠牲層の主面を平坦化する工程を有することを特徴とする微小装置の製造方法。
  8. 構造体となる基板の裏面に溝を形成する工程と、
    前記溝内部を含む基板裏面上に犠牲層を成膜し孔の状態または犠牲層自身がスポンジ状に堆積された状態に形成され、エッチング時にエッチング液を犠牲層内部に浸透させるためのトンネルが前記溝内部に形成された前記犠牲層を形成する工程と、
    前記犠牲層の面に支持基板を接合する工程と、
    前記犠牲層をエッチングし、前記構造体と前記支持基板との間に空洞領域を形成する工程と、
    を有することを特徴とする微小装置の製造方法。
  9. 構造体となる基板の裏面に犠牲層のエッチング時に除去されない構造膜を成膜する工程と、
    前記構造膜にエッチングによって溝を形成する工程と、
    前記溝内部を含む前記構造膜上に犠牲層を成膜し孔の状態または犠牲層自身がスポンジ状に堆積された状態に形成され、エッチング時にエッチング液を犠牲層内部に浸透させるためのトンネルが前記溝内部に形成された前記犠牲層を形成する工程と、
    前記犠牲層の面に支持基板を接合する工程と、
    前記犠牲層をエッチングし、前記構造体と前記支持基板との間に空洞領域を形成する工程と、
    を有することを特徴とする微小装置の製造方法。
  10. 前記溝が形成される第1の犠牲層上または前記基板主面上または前記構造膜上または基板裏面上における前記トンネルの平面形状パターンを、形成される構造体の平面形状パターンに応じて設定することにより、前記構造体の力学的強度を制御することを特徴とする請求項1乃至請求項9の何れかに記載の微小装置の製造方法。
JP22589698A 1998-08-10 1998-08-10 微小装置の製造方法 Expired - Fee Related JP4081868B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22589698A JP4081868B2 (ja) 1998-08-10 1998-08-10 微小装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22589698A JP4081868B2 (ja) 1998-08-10 1998-08-10 微小装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000058866A JP2000058866A (ja) 2000-02-25
JP4081868B2 true JP4081868B2 (ja) 2008-04-30

Family

ID=16836589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22589698A Expired - Fee Related JP4081868B2 (ja) 1998-08-10 1998-08-10 微小装置の製造方法

Country Status (1)

Country Link
JP (1) JP4081868B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4791766B2 (ja) * 2005-05-30 2011-10-12 株式会社東芝 Mems技術を使用した半導体装置
US7528529B2 (en) 2005-10-17 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Micro electro mechanical system, semiconductor device, and manufacturing method thereof
JP5276785B2 (ja) * 2005-10-26 2013-08-28 株式会社半導体エネルギー研究所 半導体装置
US8043950B2 (en) 2005-10-26 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4857718B2 (ja) * 2005-11-09 2012-01-18 ソニー株式会社 マイクロマシン混載の電子回路装置、およびマイクロマシン混載の電子回路装置の製造方法
FR2925888A1 (fr) * 2007-12-27 2009-07-03 Commissariat Energie Atomique Dispositif a structure pre-liberee
JP5973792B2 (ja) * 2012-05-31 2016-08-23 新日本無線株式会社 Mems素子の製造方法
JP2015145036A (ja) * 2014-02-03 2015-08-13 セイコーエプソン株式会社 Mems素子及びその製造方法
JP2015145037A (ja) * 2014-02-03 2015-08-13 セイコーエプソン株式会社 Mems素子及びその製造方法
JP6269113B2 (ja) * 2014-02-03 2018-01-31 セイコーエプソン株式会社 Mems素子及びその製造方法
DE102015102300A1 (de) 2015-02-18 2016-08-18 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines elektronischen Bauelements

Also Published As

Publication number Publication date
JP2000058866A (ja) 2000-02-25

Similar Documents

Publication Publication Date Title
JP4603740B2 (ja) 精密機械的な構造要素、及びその製造方法
JP5316479B2 (ja) 半導体力学量センサの製造方法及び半導体力学量センサ
US6428713B1 (en) MEMS sensor structure and microfabrication process therefor
US9458009B2 (en) Semiconductor devices and methods of forming thereof
JPH05304303A (ja) 加速度センサ及びその製造方法
JP2006205352A (ja) Mems構造体の製造方法
US20130020718A1 (en) MEMS Devices and Methods of Forming Same
JP4081868B2 (ja) 微小装置の製造方法
JP2014517912A (ja) アウトオブプレーンスペーサが画成する電極
EP1433199B1 (en) Method for forming a cavity structure in an soi substrate and cavity structure formed in an soi substrate
JP3638290B2 (ja) 半導体力学センサ
JP2000155030A (ja) 角速度センサの製造方法
KR20140091574A (ko) 희생 실리콘 슬랩을 이용한 와이드 트렌치 형성 방법
CN112512958B (zh) 用于制造蚀刻停止层的方法和包括蚀刻停止层的mems传感器
JP4032476B2 (ja) 微小装置の製造方法
JPH0472190B2 (ja)
JPH11186567A (ja) 半導体力学量センサの製造方法
JP4122572B2 (ja) 半導体力学量センサの製造方法
JP2003156509A (ja) 半導体加速度センサおよびその製造方法
JP3725059B2 (ja) 半導体力学量センサ
JP3725078B2 (ja) 半導体力学量センサの製造方法
JP2003101034A (ja) ピエゾ抵抗デバイスおよびその製造方法
JP3424550B2 (ja) 半導体力学量センサの製造方法
JP3580285B2 (ja) 半導体力学量センサの製造方法
JPH1151966A (ja) 半導体加速度センサおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070622

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees