JP4790989B2 - Ｃｍｏｓイメージセンサの製造方法 - Google Patents

Description

本発明は、ＣＭＯＳイメージセンサの製造方法に関し、より詳細には、マイクロレンズのフロー工程で隣接するマイクロレンズが繋がるブリッジ現象を防止し、マイクロレンズのサイズに対する均一性を向上させることのできるＣＭＯＳイメージセンサの製造方法に関する。

通常、イメージセンサとは光学画像（ｏｐｔｉｃａｌ ｉｍａｇｅ）を電気信号に変換する半導体素子であって、その代表的なものに、電荷結合素子（ＣＣＤ：ｃｈａｒｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ）、及びＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ）イメージセンサがある。

ＣＣＤは、互いに非常に近接して配列された複数のＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）キャパシタを有する素子であり、電荷キャリアがキャパシタから隣接するキャパシタへと捕捉されつつ移送されることによって動作する。一方、ＣＭＯＳイメージセンサは、ＣＭＯＳ技術を利用して形成された画素アレイと、周辺回路として形成された制御回路及び信号処理回路とを有する素子であり、画素アレイのＭＯＳトランジスタからの出力を逐次検出するスイッチング方式によって動作する。

ＣＣＤにおいては、駆動方式が複雑であり、消費電力が大きく、また、マスク工程数が多いため製造工程も複雑であるという問題がある。さらに、信号処理回路を同一チップ内に形成するワンチップ化が困難であるという問題もある。

これに対し、ＣＭＯＳイメージセンサにおいては、単位画素内に形成したフォトダイオードとＭＯＳトランジスタとを用いたスイッチング方式で順に信号を検出するので、ＣＣＤに比べ、駆動方式を簡略化でき、消費電力を小さくすることができる。また、３０〜４０個のマスクが必要なＣＣＤの製造工程に比べて、マスク数も２０個程度と少なくすることができるので製造工程も非常に簡略化することができる。さらに、画素アレイにＣＭＯＳ技術を利用することができるので、複数の信号処理回路とのワンチップ化には特に有利である。このような背景の下、近年、サブ−マイクロン（ｓｕｂ−ｍｉｃｒｏｎ）ＣＭＯＳ製造技術を利用したＣＭＯＳイメージセンサの開発研究が活発に行われるなど、ＣＭＯＳイメージセンサは次世代イメージセンサとして注目されている。

このようなイメージセンサのうちカラーでの撮像を行うものでは、通常、外部からの光を受けて光電荷を生成及び蓄積する各画素の光感知部の上部にカラーフィルタが配列されている。このカラーフィルタアレイ（ＣＦＡ：Ｃｏｌｏｒ Ｆｉｌｔｅｒ Ａｒｒａｙ）は、レッド（ｒｅｄ）、グリーン（ｇｒｅｅｎ）及びブルー（ｂｌｕｅ）の３色、或いはイエロー（ｙｅｌｌｏｗ）、マゼンタ（Ｍａｇｅｎｔａ）及びシアン（Ｃｙａｎ）の３色からなる。

また、このようなイメージセンサにおいては、光感知部の光感度を向上させることが求められている。イメージセンサには、光を感知する光感知部と、感知された光を電気的に信号処理してデータ化するロジック回路部とが設けられており、光感度を高めるためには、素子内で光感知部の面積の占める割合、フィルファクタ（Ｆｉｌｌ Ｆａｃｔｏｒ）を大きくするとよい。しかしながら、ロジック回路部の占有面積の削減には限界があり、所定のチップ面積下でフィルファクタを増加させることは次第に困難となっていった。

そこで、光感度を向上させるために、光感知部から逸れて入射していた光を光感知部に集める集光技術として、カラーフィルタ上にマイクロレンズが形成されたマイクロレンズ構造が提案され、広く採用されている。

図１は、上述したカラーフィルタ及びマイクロレンズを備えた従来の技術に係るＣＭＯＳイメージセンサの画素構造を概略的に示す断面図であって、これを参照して以下にその製造方法を説明する。

まず、半導体基板１１上に活性領域とフィールド領域とを画定する素子分離膜１２を形成し、活性領域内に画定された各々の単位画素領域に光を受けて光電荷を生成するフォトダイオード１３を形成する。この半導体基板１１上には、フォトダイオード１３の他にも、トランジスタ等が形成されるが、簡単のため省略する。

次いで、素子分離膜１２及びフォトダイオード１３を含む下部構造が形成された半導体基板１１上に層間絶縁膜１４を形成し、さらに層間絶縁膜１４上に最終金属配線１５を形成する。図１では簡単のため金属配線１５が１層の場合を示しているが、通常は複数層の金属配線が用いられるので、最上部に形成された金属配線を最終金属配線１５としている。このような金属配線はフォトダイオード１３に入射する光を遮らないように意図的にレイアウトされて形成される。

次に、湿気やスクラッチなどから最終金属配線１５以下の下部構造を保護するために、最終金属配線１５及び層間絶縁膜１４上にパッシべーション膜１６を形成する。

次いで、パッシべーション膜１６上にカラーフィルタを形成する。パッシべーション膜１６上に平坦化膜（図示せず）を形成した後、該平坦化膜上にカラーフィルタを形成してもよいが、簡単のため図１にはパッシべーション膜１６上に直接カラーフィルタ１７を形成する場合を示している。カラーフィルタの構成物質としては通常染色されたフォトレジストを用い、各々の単位画素に対応する色のカラーフィルタ１７を形成する。これにより入射光からその画素に不要な色の波長を有する光を除去することができる。

図１に示す各カラーフィルタ１７は、ブルー、レッド、グリーンのいずれかの色であり、図示していないが隣接するカラーフィルタ１７が互いに若干オーバーラップされて形成されており、このオーバーラップのため段差が発生する。

そこで次に、この段差を平坦化するために、カラーフィルタ１７上にオーバーコーティング層（Ｏｖｅｒ Ｃｏａｔｉｎｇ Ｌａｙｅｒ：ＯＣＬ）１８を形成する。これは、この後に形成するマイクロレンズは、平坦化された表面上に形成されなければ各画素での光路のバラツキが大きくなってしまうため、カラーフィルタ１７による段差を除去しなければならないからである。オーバーコーティング層１８も感光膜系列の膜からなる。

次いで、平坦化された表面を有するオーバーコーティング層１８上にマイクロレンズ１９を形成する。そのためには、まず、光透過度が高いシリコン酸化膜系列の感光性フォトレジストを、スピンオンコーティング装置（ｓｐｉｎ−ｏｎ−ｃｏａｔｅｒ）を利用して塗布する。次いで、適切なマスクを用いたパターニング工程を行って、各々の単位画素に対応する角形のマイクロレンズを形成する。そして、熱工程を適用して角形のマイクロレンズをフローさせる。これにより、図１に示すようなドーム状のマイクロレンズ１９を得ることができる。

このような構造のＣＭＯＳイメージセンサにおいては、ドーム状のマイクロレンズ１９の幅が広ければ広いほど入射光量が増加して光集束効率が高くなるという長所がある。しかしながら、マイクロレンズの幅を広くすると、隣接するマイクロレンズ間の距離が短くなり、後続のフロー工程で隣接するマイクロレンズが互いに繋がるブリッジ現象と呼ばれる不具合が発生するという問題があった。また、該フロー工程での大きな流動のためマイクロレンズの大きさや高さなどのサイズが不均一となり、画素アレイ全体で光特性に対する均一性が低下してしまうという問題があった。

本発明は、上記のような問題点に鑑みてなされたものであって、マイクロレンズのフロー工程で隣接するマイクロレンズが繋がるブリッジ現象を防止し、マイクロレンズの大きさや高さなどのサイズに対する均一性を向上させることのできるＣＭＯＳイメージセンサの製造方法を提供することを目的としている。

上記目的を達成するために、本発明に係るＣＭＯＳイメージセンサの製造方法は、それぞれがフォトダイオード及びその上方にカラーフィルタを有する複数の画素構造が配列して形成された基板の前記カラーフィルタ上面に、ポジ型感光膜からなるオーバーコーティング層を形成するオーバーコーティング層形成ステップと、バイナリマスクを利用したフォトリソグラフィ工程によって前記オーバーコーティング層を露光及び現像し、前記カラーフィルタが隣接する領域上の前記オーバーコーティング層に凹部を形成する凹部形成ステップと、該凹部に囲まれた各画素領域における前記オーバーコーティング層上面に角形マイクロレンズを形成する角形マイクロレンズ形成ステップと、熱処理を施して前記角形マイクロレンズをフローさせ、マイクロレンズを形成するマイクロレンズ形成ステップとを含んでいることを特徴としている。

また、本発明に係る別のＣＭＯＳイメージセンサの製造方法は、それぞれがフォトダイオード及びその上方にカラーフィルタを有する複数の画素構造が配列して形成された基板の前記カラーフィルタ上面に、ネガ型感光膜からなるオーバーコーティング層を形成するオーバーコーティング層形成ステップと、バイナリマスクを利用したフォトリソグラフィ工程によって前記オーバーコーティング層を露光及び現像し、前記カラーフィルタが隣接する領域上の前記オーバーコーティング層に凹部を形成する凹部形成ステップと、該凹部に囲まれた各画素領域における前記オーバーコーティング層上面に角形マイクロレンズを形成する角形マイクロレンズ形成ステップと、熱処理を施して前記角形マイクロレンズをフローさせ、マイクロレンズを形成するマイクロレンズ形成ステップとを含んでいることを特徴としている。

また、前記凹部形成ステップを、前記凹部の幅が０．１〜０．２μｍとなるように、光を透過させる部分の幅を限界解像度以下に設定したバイナリマスクを利用して行うことが望ましい。

また、前記凹部の幅及び深さを、前記オーバーコーティング層のドーズ量の調節によって制御することが望ましい。

また、本発明に係るさらに別のＣＭＯＳイメージセンサの製造方法は、それぞれがフォトダイオード及びその上方にカラーフィルタを有する複数の画素構造が配列して形成された基板の前記カラーフィルタ上面に、ネガ型感光膜からなるオーバーコーティング層を形成するオーバーコーティング層形成ステップと、位相シフトマスクを利用したフォトリソグラフィ工程によって前記オーバーコーティング層を露光及び現像し、前記カラーフィルタが隣接する領域上の前記オーバーコーティング層に凹部を形成する凹部形成ステップと、該凹部に囲まれた各画素領域における前記オーバーコーティング層上面に角形マイクロレンズを形成する角形マイクロレンズ形成ステップと、熱処理を施して前記角形マイクロレンズをフローさせ、マイクロレンズを形成するマイクロレンズ形成ステップとを含んでいることを特徴している。

また、前記凹部形成ステップを、露光時に、前記凹部が形成される領域において、互いに反対の位相の光が照射されるように設定された位相シフトマスクを利用して行うことが望ましい。

また、前記位相シフトマスクを利用して、約０．０３〜約０．１μｍの幅を有する凹部を形成することが望ましい。

また、本発明に係るＣＭＯＳイメージセンサの製造方法は、それぞれがフォトダイオードを有し、パッシべーション膜で覆われた複数の画素構造が配列して形成された基板の前記パッシべーション膜上面に第１のオーバーコーティング層を形成する第１のオーバーコーティング層形成ステップと、前記複数の画素構造上の前記第１のオーバーコーティング層上面に複数のカラーフィルタを形成するカラーフィルタ形成ステップと、前記複数のカラーフィルタ上面に第２のオーバーコーティング層を形成する第２のオーバーコーティング層形成ステップと、前記第２のオーバーコーティング層上面に第３のオーバーコーティング層用膜を塗布し、該第３のオーバーコーティング層用膜をパターニングして、前記複数の画素構造上の前記第２のオーバーコーティング層上面に、互いに隔離されて配列された複数の第３のオーバーコーティング層を形成する第３のオーバーコーティング層形成ステップと、前記第３のオーバーコーティング層及び前記第２のオーバーコーティング層上にマイクロレンズ形成用感光膜を塗布するマイクロレンズ形成用感光膜塗布ステップと、前記第３のオーバーコーティング層上の前記マイクロレンズ形成用感光膜を残し、前記第３のオーバーコーティング層周辺の前記マイクロレンズ形成用感光膜を除去するように、前記マイクロレンズ形成用感光膜をパターニングして、前記第３のオーバーコーティング層上に角形マイクロレンズを形成する角形マイクロレンズ形成ステップと、熱処理を施して前記角形マイクロレンズをフローさせ、前記第３のオーバーコーティング層上に半球状のマイクロレンズを形成するマイクロレンズ形成ステップとを含んでいることを特徴としている。

また、前記第３のオーバーコーティング層形成ステップにおいて、前記第３のオーバーコーティング層を、マイクロレンズの幅より広い幅を有し、互いに約０．４〜約０．６μｍの隔離幅で隔離されるようにパターニングすることが望ましい。

また、前記マイクロレンズ形成ステップは、前記角形マイクロレンズをブランク露光させるブランク露光ステップと、約１５０℃の温度で約５分間の熱処理を施して前記角形マイクロレンズをフローさせて、前記マイクロレンズを形成する角形マイクロレンズフローステップと、約２００℃の温度で約５分間の熱処理を施して前記マイクロレンズを硬化させる硬化処理ステップとをさらに含むことが望ましい。

本発明に係るＣＭＯＳイメージセンサによれば、上述したブリッジ現象を防止することができる。したがって、隣接するマイクロレンズを近接させて形成することができるので、所定面積内でマイクロレンズの専有面積を拡大させることができる。或いは、マイクロレンズ間の隔離幅を小さくすることにより、チップサイズを小型化することもできる。

バイナリマスクを用いる場合、上記効果を安価に得ることができる。また、高価の位相シフトマスクを用いる場合、バイナリマスクを用いる場合より一層微細な凹部を形成することができ、隣接するマイクロレンズをより近接させて形成することができる。

以下、本発明の最も好ましい実施の形態について、添付した図面を参照して説明する。

図２Ａないし図２Ｄは、本発明の第１の実施の形態に係るＣＭＯＳイメージセンサの製造工程における画素部の断面構造を工程順に示した図であって、これを参照して本実施の形態に係るＣＭＯＳイメージセンサの製造方法を説明する。

図２Ａに示すように、カラーフィルタ２６上にオーバーコーティング層（Ｏｖｅｒ Ｃｏａｔｉｎｇ Ｌａｙｅｒ：ＯＣＬ）２７を形成するまでの工程は、上述した従来の技術の場合と同様である。すなわち、半導体基板２０上に活性領域とフィールド領域とを画定する素子分離膜２１を形成し、活性領域内に画定された各々の単位画素領域に光を受けて光電荷を生成するフォトダイオード２２を形成する。本実施の形態においても、半導体基板２０上にトランジスタ等を形成するが、これらについては簡単のため省略する。

次いで、素子分離膜２１及びフォトダイオード２２を含む下部構造が形成された半導体基板２０上に層間絶縁膜２３を形成し、さらに層間絶縁膜２３上に最終金属配線２４を形成する。上記と同様に、簡単のため金属配線２４が１層の場合を示しているが、複数層の金属配線が用いられる場合が多いので、最上部に形成された金属配線を最終金属配線２４としている。このような金属配線はフォトダイオード２２に入射する光を遮らないように意図的にレイアウトされて形成される。

次に、湿気やスクラッチなどから最終金属配線２４以下の下部構造を保護するために、最終金属配線２４及び層間絶縁膜２３上にパッシべーション膜２５を形成する。

次いで、パッシべーション膜２５上に３色のカラーフィルタ２６を形成する。カラーフィルタの構成物質としては通常染色されたフォトレジストを用い、各々の単位画素に対応する色のカラーフィルタ２６を形成する。これにより入射光からその画素に不要な色の波長を有する光を除去することができる。上述のように別の実施の形態では、パッシべーション膜２５上に平坦化膜（図示せず）を形成した後、該平坦化膜上にカラーフィルタを形成してもよい。

このようにして、半導体基板２０上にそれぞれがフォトダイオード２２及びその上方にカラーフィルタ２６を有する複数の画素構造を配列して形成する。従来の技術の場合と同様に図示していないが、互いに隣接するカラーフィルタ２６が若干オーバーラップされて形成されており、このオーバーラップのため段差が発生し得る。

そこでオーバーコーティング層形成ステップとして、次にこの段差を平坦化するために、オーバーコーティング層２７をカラーフィルタ２６上面に形成する。上述のように、マイクロレンズは、平坦化された表面上に形成されなければ各画素での光路のバラツキが大きくなってしまうため、このような平坦化が必要となる。本実施の形態では、オーバーコーティング層２７はポジ型感光膜からなっており、露光された部分が現像時に除去されるが、別の実施の形態では別の感光膜系列の膜で構成するようにしてもよい。

次いで、凹部形成ステップとして、図２A及び図２Ｂに示すように、バイナリマスクを利用したフォトリソグラフィ工程によってオーバーコーティング層２７を露光及び現像し、カラーフィルタ２６間の隣接領域に対応するオーバーコーティング層２７に微細な凹部２７ａを形成する。露光には、図２Ａに示すように、露光時にカラーフィルタ２６が隣接する領域上のオーバーコーティング層２７に光を投影するように開口が設けられたバイナリマスク３１を用いる
本実施の形態では、通常のバイナリマスクと同様に、ガラス基板とクロム遮光膜とで構成されたバイナリマスクを用いるが、該バイナリマスクのクロム遮光膜の開口は露光装置の限界解像度以下の大きさとなっている。本実施の形態では、バイナリマスク３１におけるクロム遮光膜の開口の幅ｄ１は露光装置の限界解像度以下である０．２μｍ以下としている。このようなバイナリマスク３１を用いると、クロム遮光膜の開口を利用して形成する凹部２７ａの幅及び深さを、オーバーコーティング層２７のドーズ量の調節によって制御することができる。

本実施の形態では、カラーフィルタ２６が露出される程深くまでオーバーコーティング層２７をパターニングする必要はなく、限界解像度以下の微細な凹部２７ａを形成する。凹部２７ａは後述するマイクロレンズ形成ステップでブリッジ現象を防止し得る程度の深さと幅を有するとよい。ドーズ量を調節することによって、凹部２７ａの幅ｄ２は０．１〜０．２μｍに調節することができる。

次いで、角形マイクロレンズ形成ステップとして、図２Ｃに示すように、凹部２７ａが形成されたオーバーコーティング層２７を硬化させた後、オーバーコーティング層２７上に透過度が高いシリコン酸化膜系列のマイクロレンズ形成用感光膜を所定厚さに塗布した後、これをパターニングして、凹部２７ａに囲まれた各画素領域におけるオーバーコーティング層２７上面に角形マイクロレンズ２８を形成する。角形マイクロレンズ２８の幅は、後続するフロー工程を考慮して設定する。

次に、マイクロレンズ形成ステップとして、図２Ｄに示すように、熱処理を施して角形のマイクロレンズ２８をフローさせ、ドーム状のマイクロレンズ２８ａを形成する。

この熱処理によって、角形マイクロレンズ２８を構成するマイクロレンズ形成用感光膜は溶融して丸味を帯びるように流動するが、オーバーコーティング層２７上面を面方向に流動したマイクロレンズ形成用感光膜は凹部２７ａ手前で停止する、或いは凹部２７ａの内部に流れ込んで貯留層２８ｂを形成する。これにより、上述したような隣接するマイクロレンズが互いに繋がるブリッジ現象を防止することができる。

したがって、本実施の形態に係るＣＭＯＳイメージセンサの製造方法によれば、ブリッジ現象対策として隣接する角形マイクロレンズ２８間の間隔を広く取る必要がなくなり、角形マイクロレンズ２８間の間隔を短くしてマイクロレンズ２８ａのサイズを大きくすることができる。これにより、各画素のフォトダイオード２２への入射光量を増加させて光集束効率を高め、ＣＭＯＳイメージセンサの光感度を向上させることができる。

また、通常のバイナリマスクを利用して限界解像度以下の微細な凹部２７ａを形成することによって、製造コストの上昇を抑えつつＣＭＯＳイメージセンサの光感度を向上させることができる。

図３Ａないし図３Ｄは、本発明の第２の実施の形態に係るＣＭＯＳイメージセンサの製造工程における画素部の断面構造を工程順に示した図である。

図３Ａに示すように、カラーフィルタ２６上にオーバーコーティング層３７を形成するまでの工程は、上述した本発明の第１の実施の形態の場合と同様である。すなわち、半導体基板２０上に、それぞれがフォトダイオード２２及びその上方にカラーフィルタ２６を有する複数の画素構造を配列して形成する。

次いで本実施の形態においても、オーバーコーティング層形成ステップとして、図３Ａに示すように、カラーフィルタ２６上面にオーバーコーティング層３７を形成するが、本実施の形態では、オーバーコーティング層３７はネガ型感光膜からなっており、露光されていない部分が現像時に除去される。

次に、凹部形成ステップとして、図３Ａ及び図３Ｂに示すように、バイナリマスクを利用したフォトリソグラフィ工程によってオーバーコーティング層３７を露光及び現像し、カラーフィルタ２６が隣接する領域上のオーバーコーティング層３７に微細な凹部３７ａを形成する。そのために、図３Ａに示すように、露光時にカラーフィルタ２６が隣接する領域上のオーバーコーティング層２７において、光を遮光するようにクロム遮光膜が設けられたバイナリマスク３２を用いてオーバーコーティング層２７を露光及び現像する。このようなバイナリマスクを利用してフォトリソグラフィ工程を行うと、図３Ｂに示すように、カラーフィルタ２６の上面を露出する凹部３７ａが形成される。

次いで、上述した本発明の第１の実施の形態の場合と同様に、角形マイクロレンズ形成ステップとして、図３Ｃに示すように、凹部３７ａに囲まれた各画素領域におけるオーバーコーティング層３７上面に角形マイクロレンズ３８を形成した後、マイクロレンズ形成ステップとして、図３Ｄに示すように、熱処理を施して角形マイクロレンズ３８をフローさせ、ドーム状のマイクロレンズ３８ａを形成する。

本実施の形態に係るＣＭＯＳイメージセンサの製造方法においても、マイクロレンズ形成ステップでの熱処理によって、オーバーコーティング層３７上面を面方向に流動したマイクロレンズ形成用感光膜は凹部３７ａ手前で停止する、或いは凹部３７ａの内部に流れ込んで貯留層３８ｂを形成するので、上述したようなブリッジ現象の発生を防止することができる。したがって、上述した本発明の第１の実施の形態の場合と同様に、ブリッジ現象対策として隣接する角形マイクロレンズ３８間の間隔を広く取る必要がなくなり、角形マイクロレンズ３８間の間隔を短くしてマイクロレンズ３８ａのサイズを大きくすることができる。これにより、各画素のフォトダイオード２２への入射光量を増加させて光集束効率を高め、ＣＭＯＳイメージセンサの光感度を向上させることができる。

図４Ａないし図４Ｄは、本発明の第３の実施の形態に係るＣＭＯＳイメージセンサの製造工程における画素部の断面構造を工程順に示した図である。尚、図４Ａには、オーバーコーティング層の露光時における光の強度分布を概略的に示したグラフも併せて示している。

図４Ａに示すように、カラーフィルタ２６上にオーバーコーティング層４７を形成するまでの工程は、上述した本発明の第１の実施の形態の場合と同様である。すなわち、半導体基板２０上に、それぞれがフォトダイオード２２及びその上方にカラーフィルタ２６を有する複数の画素構造を配列して形成する。

次いで本実施の形態においても、オーバーコーティング層形成ステップとして、図４Ａに示すように、カラーフィルタ２６上面にネガ型感光膜からなるオーバーコーティング層４７を形成するが、本実施の形態では、解像度が高い位相シフトマスク３３（Ｐｈａｓｅ Ｓｈｉｆｔｅｄ Ｍａｓｋ：ＰＳＭ）を用いてオーバーコーティング層４７に図４Ｂに示すような微細な凹部４７ａを形成する。

位相シフトマスクとは、分布密度が高いパターンを露光する場合、隣接パターン間の光干渉効果による解像度の低下を防止するために、感光膜を露光する光の位相を０゜または１８０゜に相互に反転させて解像度を高めるマスクである。

図４Ａに示すように、位相シフトマスク３３は、透過光に、０゜の位相シフトをもたらす第１領域３３ａと１８０゜の位相シフトをもたらす第２領域３３ｂとを交互に有し、これによって露光時に、凹部４７ａが形成される領域において、互いに反対の位相の光が照射されるように設定されている。第１領域３３ａと第２領域３３ｂとの境界では、光の相殺干渉により光強度が０になり、該境界の周辺領域においても光強度が急激に弱くなる。この光強度の弱い線状の領域を利用してネガ型感光膜を露光することにより、露光されるパターンの解像度を高めることができる。このような位相シフトマスク３３は通常のバイナリマスクに比べて高価であるが、高解像度のフォトリソグラフィ工程を行うことができる。

本実施の形態では、上記のような位相シフトマスクを利用したフォトリソグラフィ工程によってオーバーコーティング層４７を露光及び現像し、図４Ｂに示すように、カラーフィルタ２６が隣接する領域上のオーバーコーティング層４７に微細な凹部４７ａを形成する凹部形成ステップを行う。本実施の形態では、高解像度のパターンを得ることができる位相シフトマスクを用いるので、凹部４７ａの幅を約０．１μｍ以下の微細なパターンとすることができる。好ましくは、凹部の幅を約０．０３μｍ〜約０．１μｍとする。

次いで、上述した本発明の第１の実施の形態の場合と同様に、角形マイクロレンズ形成ステップとして、図４Ｃに示すように、凹部４７ａに囲まれた各画素領域におけるオーバーコーティング層４７上面に角形のマイクロレンズ４８を形成した後、マイクロレンズ形成ステップとして、図４Ｄに示すように、熱処理を施して角形マイクロレンズ４８をフローさせ、ドーム状のマイクロレンズ４８ａを形成する。

本実施の形態に係るＣＭＯＳイメージセンサの製造方法においても、マイクロレンズ形成ステップでの熱処理によって、オーバーコーティング層４７上面を面方向に流動したマイクロレンズ形成用感光膜４８は凹部４７ａ手前で停止する、或いは凹部４７ａの内部に流れ込んで貯留層４８ｂを形成するので、上述したようなブリッジ現象の発生を防止することができる。したがって、本発明の第１の実施の形態の場合と同様に、ブリッジ現象対策として隣接する角形マイクロレンズ４８間の間隔を広く取る必要がなくなり、角形マイクロレンズ４８間の間隔を短くしてマイクロレンズ４８ａのサイズを大きくすることができる。これにより、各画素のフォトダイオード２２への入射光量を増加させて光集束効率を高め、ＣＭＯＳイメージセンサの光感度を向上させることができる。特に、本実施の形態では、解像度が高い位相シフトマスク３３を用いるので、約０．０３μｍ〜約０．１μｍという微細な凹部４７ａを形成することができる。したがって、マイクロレンズのサイズをさらに大きくすることができる。

図５Ａないし図５Ｅは、本発明の第４の実施の形態に係るＣＭＯＳイメージセンサの製造工程における画素部の断面構造を工程順に示した図である。

本発明の第１〜３の実施の形態では、パッシべーション膜上に直接カラーフィルタを形成する場合を示したが、本実施の形態ではパッシべーション膜上に第１のオーバーコーティング層を形成し、該第１のオーバーコーティング層上にカラーフィルタを形成する。

まず、図５Ａに示すように、半導体基板５０上に活性領域とフィールド領域とを画定する素子分離膜５１を形成し、活性領域内に画定された各々の単位画素領域に光を受けて光電荷を生成するフォトダイオード５２を形成する。本実施の形態においても、半導体基板５０上にトランジスタ等を形成するが、これらについては簡単のため省略する。

次いで、素子分離膜５１及びフォトダイオード５２を含む下部構造が形成された半導体基板５０上に層間絶縁膜５３を形成し、さらに層間絶縁膜５３上に最終金属配線５４を形成する。図５Ａにおいても上記と同様に、簡単のため金属配線５４が１層の場合を示しているが、複数層の金属配線が用いられる場合が多いので、最上部に形成された金属配線を最終金属配線５４としている。このような金属配線はフォトダイオード５２に入射する光を遮らないように意図的にレイアウトされて形成される。

次に、湿気やスクラッチなどから最終金属配線５４以下の下部構造を保護するために、最終金属配線５４及び層間絶縁膜５３上にパッシべーション膜５５を形成する。このようにして、半導体基板５０上にそれぞれがフォトダイオード５２を有し、パッシべーション膜５５で覆われた複数の画素構造を配列して形成する。

次いで第１のオーバーコーティング層形成ステップとして、最終金属配線５４によるパッシべーション膜５５の段差を平坦化するために、パッシべーション膜５５上面に第１のオーバーコーティング層５６を形成する。この平坦化は、後述するカラーフィルタ５７の形成を容易且つ精度良く行うために行う。本実施の形態では、第１のオーバーコーティング層５６を感光膜系列の物質で構成し、パッシべーション膜５５上に６５００Å程度の厚さに塗布する。次いで、後にカラーフィルタ５７が形成される領域におけるパッシべーション膜５５上の第１のオーバーコーティング層５６を選択的に残すため、すなわち、入出力回路領域や周辺回路領域に塗布された第１のオーバーコーティング層５６を除去するため、カラーフィルタ領域マスクを用いて第１のオーバーコーティング層５６をパターニングする。パターニング後には、所定温度で所定時間の硬化処理を行う。本実施の形態では約２２０℃で約３分間の硬化処理を行う。

次いで、カラーフィルタ形成ステップとして、前記複数の画素構造上の第１のオーバーコーティング層５６上面に複数のカラーフィルタ５７を形成する。カラーフィルタ５７の構成物質としては染色したフォトレジストを用いるとよい。このようなカラーフィルタ５７は、各々の単位画素ごとに１枚ずつ形成される。本実施の形態では、図５Ａに示すように色によって異なる厚さのカラーフィルタ５７を形成しており、ブルーのフィルタを約７０００Å、レッドのフィルタを約８０００Å、グリーンのフィルタを約７０００Åの厚さに形成している。

カラーフィルタ形成後にも、所定温度で所定時間の硬化処理を行う。これはカラーフィルタの構成物質間での化学反応等を防止するためである。本実施の形態では約２２０℃で約３分間の硬化処理を行う。

このようにして、半導体基板５０上にそれぞれがフォトダイオード５２及びその上方にカラーフィルタ５７を有する複数の画素構造を配列して形成する。上記の実施の形態の場合と同様に図示していないが、隣接するカラーフィルタ５７は若干オーバーラップされて形成されており、該オーバーラップのため段差が発生し得る。

そこで第２のオーバーコーティング層形成ステップとして、次に、この段差を平坦化するために、第２のオーバーコーティング層５８を前記複数のカラーフィルタ５７上面に形成する。上述のように、マイクロレンズは平坦化された表面上に形成されなければ各画素での光路のバラツキが大きくなってしまうため、このような平坦化が必要となる。第２のオーバーコーティング層５８も感光膜系列の膜からなる。

第２のオーバーコーティング層５８は、５０００Åの厚さを有する第２のオーバーコーティング層５８を塗布した後、第１のオーバーコーティング層４７の場合と同様に、上述したカラーフィルタ領域マスクを用いてパターニングし、カラーフィルタ形成領域の第２のオーバーコーティング層５８を選択的に残すように形成する。

次いで、第３のオーバーコーティング層形成ステップとして、図５Ａに示すように第２のオーバーコーティング層５８上面に第３のオーバーコーティング層用膜を約１４００〜約１６００Åの厚さに塗布した後、第３のオーバーコーティング層形成マスクを用いて該第３のオーバーコーティング層用膜をパターニングして、前記複数の画素構造上の第２のオーバーコーティング層５８上面に、互いに隔隔離されて配列された複数の第３のオーバーコーティング層５９を形成する。本実施の形態では、第３のオーバーコーティング層５９を、互いに約０．４〜約０．６μｍの隔離幅ｄ１で隔離されるようにパターニングする。第３のオーバーコーティング層５９は、カラーフィルタ５７の幅より小さく、後に形成するマイクロレンズの幅より広い幅ｄ２を有するように形成される。

次いで、マイクロレンズ形成用感光膜塗布ステップとして、図５Ｂに示すように、第３のオーバーコーティング層５９及び第２のオーバーコーティング層４９上に、透過度が高いシリコン酸化膜系列のマイクロレンズ形成用感光膜６０を５５００〜７５００Åの厚さに塗布する。

次いで、角形マイクロレンズ形成ステップとして、図５Ｃに示すように、第３のオーバーコーティング層５９上のマイクロレンズ形成用感光膜６０を残し、第３のオーバーコーティング層５９周辺のマイクロレンズ形成用感光膜６０を除去するように、マイクロレンズ形成用感光膜６０をパターニングして、第３のオーバーコーティング層５９上に角形マイクロレンズ６０ａを形成する。マイクロレンズ形成用感光膜６０の幅は、後のフロー工程を考慮して第３のオーバーコーティング層５９の幅ｄ２より狭く設定する。

次いで、マイクロレンズ形成ステップとして、図５Ｅに示すように、熱処理を施して角形マイクロレンズ６０ａをフローさせ、第３のオーバーコーティング層５９上に半球状のマイクロレンズ６０ｂを形成する。本実施の形態では、上記マイクロレンズ形成ステップを以下のように行う。

まず、第３のオーバーコーティング層５９上に角形マイクロレンズ６０ａをパターニングした後に、ブランク露光ステップとして、図５Ｄに示すようにステッパを利用して角形マイクロレンズ６０ａをブランク露光させる。このような露光工程によって、角形マイクロレンズ６０ａを構成するマイクロレンズ形成用感光膜に存在するＰＡＣ（Ｐｈｏｔｏ Ａｃｔｉｖｅ Ｃｏｍｐｏｕｎｄ）成分が分解され、後の熱処理の際に円滑にフローするようになる。これは、露光によりＰＡＣ成分を分解すると結合力が減少するからである。

次いで、角形マイクロレンズフローステップとして、約１５０℃の温度で約５分間の熱処理を施して角形マイクロレンズ６０ａをフローさせて、半球状のマイクロレンズ６０ｂを形成する。これにより、図５Ｅに示すような半球状のマイクロレンズ６０ｂを得ることができる。

次いで、硬化処理ステップとして、約２００℃の温度で約５分間の熱処理を施してマイクロレンズ６０ｂを硬化させる。

本実施の形態に係るＣＭＯＳイメージセンサの製造方法によれば、マイクロレンズ６０ｂは、互いに隔離されて形成された第３のオーバーコーティング層５９上に形成されるので、各々のマイクロレンズ６０ｂの大きさや高さなどのサイズに対する均一性を向上させることができる。また、隣接するマイクロレンズ間の境界部分が明瞭となるのでＣＤ測定などの検査工程が容易になる。

図６は、上述した本発明の第４の実施の形態に係るＣＭＯＳイメージセンサの製造方法により製造したＣＭＯＳイメージセンサの単位画素の平面図であり、第１のオーバーコーティング層５６、第２のオーバーコーティング層５８、第３のオーバーコーティング層５９、カラーフィルタ５７及びマイクロレンズ６０ｂが示されている。

カラーフィルタ５７の下面と接するように形成された第１のオーバーコーティング層５６と、カラーフィルタ５７の上面と接するように形成された第２のオーバーコーティング層５８とは、同じカラーフィルタ領域マスクを利用してパターニングされるため、図示のように平面視同形状となる。

また、平面的にみたとき、カラーフィルタ５７は、第１のオーバーコーティング層５６及び第２のオーバーコーティング層５８で画定される領域内に収まるように形成されている。また、平面的にみたとき、第３のオーバーコーティング層５９は、カラーフィルタ５７で画定される領域内に収まるように形成されており、マイクロレンズ６０ｂは第３のオーバーコーティング層５９で画定される領域内に収まるように形成されている。第３のオーバーコーティング層５９及びマイクロレンズ６０ｂは共に８角形の形状となっている。

マイクロレンズ６０ｂは、上記８角形の第３のオーバーコーティング層５９上でフローされて形成されるので、一方向に偏るのを防いで、形成しようとする領域内に整然と形成される。したがって、高さや大きさなどのサイズ面での高い均一性を得ることができる。また、隣接するマイクロレンズ間の境界部分が明瞭となるので、ＣＤ測定などの検査工程が容易になる。

尚、本発明は、本実施の形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で種々の変更等が可能である。

従来の技術に係るＣＭＯＳイメージセンサの画素構造を概略的に示す断面図である。 本発明の第１の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、カラーフィルタ上にポジ型感光膜からなるオーバーコーティング層を形成し、バイナリマスクを用いて露光した状態を示す断面図である。 本発明の第１の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、オーバーコーティング層を現像して凹部を形成した状態を示す断面図である。 本発明の第１の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、凹部に囲まれた各画素領域におけるオーバーコーティング層上面に角形マイクロレンズを形成した状態を示す断面図である。 本発明の第１の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、熱処理を施して角形マイクロレンズをフローさせ、マイクロレンズを形成した状態を示す断面図である。 本発明の第２の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、カラーフィルタ上にネガ型感光膜からなるオーバーコーティング層を形成し、バイナリマスクを用いて露光した状態を示す断面図である。 本発明の第２の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、オーバーコーティング層を現像して凹部を形成した状態を示す断面図である。 本発明の第２の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、凹部に囲まれた各画素領域におけるオーバーコーティング層上面に角形マイクロレンズを形成した状態を示す断面図である。 本発明の第２の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、熱処理を施して角形マイクロレンズをフローさせ、マイクロレンズを形成した状態を示す断面図である。 本発明の第３の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、カラーフィルタ上にネガ型感光膜からなるオーバーコーティング層を形成し、位相シフトマスクを用いて露光した状態を示す断面図である。 本発明の第３の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、オーバーコーティング層を現像して凹部を形成した状態を示す断面図である。 本発明の第３の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、凹部に囲まれた各画素領域におけるオーバーコーティング層上面に角形マイクロレンズを形成した状態を示す断面図である。 本発明の第３の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、熱処理を施して角形マイクロレンズをフローさせ、マイクロレンズを形成した状態を示す断面図である。 本発明の第４の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、第２のオーバーコーティング層上面に互いに隔隔離されて配列された複数の第３のオーバーコーティング層を形成した状態を示す断面図である。 本発明の第４の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、第３のオーバーコーティング層及び第２のオーバーコーティング層上に、マイクロレンズ形成用感光膜を塗布した状態を示す断面図である。 本発明の第４の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、第３のオーバーコーティング層上に角形マイクロレンズを形成した状態を示す断面図である。 本発明の第４の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、角形マイクロレンズをブランク露光させた状態を示す断面図である。 本発明の第４の実施の形態に係るＣＭＯＳイメージセンサの製造過程において、熱処理を施して角形マイクロレンズをフローさせ、第３のオーバーコーティング層上にマイクロレンズを形成した状態を示す断面図である。 本発明の第４の実施の形態に係るＣＭＯＳイメージセンサの製造方法により製造したＣＭＯＳイメージセンサの単位画素の平面図である。

符号の説明

２０、５０ 基板
２１、５１ 素子分離膜
２２、５２ フォトダイオード
２３、５３ 層間絶縁膜
２４、５４ 最終金属配線
２５、５５ パッシべーション膜
２６、５７ カラーフィルタ
２７、３７、４７ オーバーコーティング層
２７ａ、３７ａ、４７ａ 凹部
２８、３８、４８、６０ａ 角形マイクロレンズ
２８ａ、３８ａ、４８ａ、６０ｂ マイクロレンズ
３１、３２ バイナリマスク
３３ 位相シフトマスク
５６ 第１のオーバーコーティング層
５８ 第２のオーバーコーティング層
５９ 第３のオーバーコーティング層
６０ マイクロレンズ形成用感光膜

Claims (14)

1. （ａ）所定の処理によって得られる、分離領域及びフォトダイオードを内部に含む半導体基板を準備するステップと、
   （ｂ）前記半導体基板に対して順次に形成される、層間絶縁膜（ＩＬＤ）、金属配線、及びパッシベーション膜を形成するステップと、
   （ｃ）前記パッシベーション膜上に、複数のカラーフィルタを有するカラーフィルタアレイを形成するステップと、
   （ｄ）ポジ型のフォトレジストを用いて、前記カラーフィルタアレイ上にオーバーコーティング層（ＯＣＬ）を形成するステップと、
   （ｅ）コーティングされている部分及びコーティングされていない部分を有し、前記コーティングされていない部分が前記カラーフィルタの間の境界上に配置されているバイナリマスクを用いることにより、前記ＯＣＬをパターニングすることによって前記ＯＣＬに開口を形成するステップであって、前記バイナリマスクにおけるコーティングされていない部分が、露光装置の限界解像度よりも狭い幅を有し、前記開口の幅及び高さがドーズ量を制御することによって調節され、前記開口の幅が０．１μｍ〜０．２μｍである、ステップと、
   （ｆ）マイクロレンズから流れ込む貯留層が前記開口に形成される形で、パターニングされたＯＣＬ上に、ドーム状のマイクロレンズを形成するステップと
   を含む、内部にマイクロレンズを有する相補型の金属酸化膜半導体（ＣＭＯＳ）イメージセンサの製造方法。
2. 前記ステップ（ｆ）が、
   （ｆ１）前記パターニングされたＯＣＬ上にマイクロレンズ層を形成するステップと、
   （ｆ２）前記マイクロレンズ層を所定の構造にパターニングすることによって、角形マイクロレンズを形成するステップと、
   （ｆ３）フロー処理を実行するステップと
   を含む請求項１に記載のＣＭＯＳイメージセンサの製造方法。
3. 前記マイクロレンズ層が、シリコン酸化膜系のフォトレジスト材料を使用している請求項２に記載のＣＭＯＳイメージセンサの製造方法。
4. 前記バイナリマスクにおけるコーティングされている部分が、クロミウム（Ｃｒ）によってコーティングされている請求項１に記載のＣＭＯＳイメージセンサの製造方法。
5. 前記ステップ（ｄ）の後に、前記ＯＣＬを硬化させるための硬化処理を実行するステップをさらに含む請求項１に記載のＣＭＯＳイメージセンサの製造方法。
6. （ａ）所定の処理によって得られる、分離領域及びフォトダイオードを内部に含む半導体基板を準備するステップと、
   （ｂ）前記半導体基板に対して順次に形成される、層間絶縁膜（ＩＬＤ）、金属配線、及びパッシベーション膜を形成するステップと、
   （ｃ）前記パッシベーション膜上に、複数のカラーフィルタを有するカラーフィルタアレイを形成するステップと、
   （ｄ）ネガ型のフォトレジストを用いることによって、前記カラーフィルタアレイ上にオーバーコーティング層（ＯＣＬ）を形成するステップと、
   （ｅ）コーティングされている部分及びコーティングされていない部分を有し、前記コーティングされている部分が前記カラーフィルタの間の境界上に配置されているバイナリマスクを用いることにより、前記ＯＣＬをパターニングすることによって、前記ＯＣＬに開口を形成する、ステップであって、前記バイナリマスクにおけるコーティングされている部分が、露光装置の限界解像度よりも狭い幅を有し、前記開口の幅及び高さがドーズ量を制御することによって調節され、前記開口の幅が０．１μｍ〜０．２μｍである、ステップと、
   （ｆ）マイクロレンズから流れ込む貯留層が前記開口に形成される形で、パターニングされたＯＣＬ上に、ドーム状のマイクロレンズを形成するステップと
   を含む、内部にマイクロレンズを有する金属酸化膜半導体（ＣＭＯＳ）イメージセンサの製造方法。
7. 前記ステップ（ｆ）が、
   （ｆ１）前記パターニングされたＯＣＬ上にマイクロレンズ層を形成するステップと、
   （ｆ２）前記マイクロレンズ層を所定の構造にパターニングすることによって、角形マイクロレンズを形成するステップと、
   （ｆ３）フロー処理を実行するステップと
   を含む請求項６に記載のＣＭＯＳイメージセンサの製造方法。
8. 前記マイクロレンズ層が、シリコン酸化膜系のフォトレジスト材料を使用している請求項７に記載のＣＭＯＳイメージセンサの製造方法。
9. 前記バイナリマスクにおけるコーティングされている部分が、Ｃｒによってコーティングされている請求項６に記載のＣＭＯＳイメージセンサの製造方法。
10. 前記ステップ（ｄ）の後に、前記ＯＣＬを硬化させるための硬化処理を実行するステップをさらに含む請求項６に記載のＣＭＯＳイメージセンサの製造方法。
11. （ａ）所定の処理によって得られる、分離領域及びフォトダイオードを内部に含む半導体基板を準備するステップと、
    （ｂ）前記半導体基板に対して順々に形成される、層間絶縁膜（ＩＬＤ）、金属配線、及びパッシベーション膜を形成するステップと、
    （ｃ）前記パッシベーション膜上に、複数のカラーフィルタを有するカラーフィルタアレイを形成するステップと、
    （ｄ）ネガ型のフォトレジストを用いることによって、前記カラーフィルタアレイ上に、オーバーコーティング層（ＯＣＬ）を形成するステップと、
    （ｅ）０°の位相及び１８０°の位相を有し、これら０°の位相と１８０°の位相との間の境界が前記カラーフィルタの間の境界上に配置されている位相シフトマスク（ＰＳＭ）を用いることにより、前記ＯＣＬをパターニングすることによって、前記ＯＣＬに開口を形成するステップであって、前記開口の幅及び高さがドーズ量を制御することによって調節され、各開口の幅が０．０３μｍ〜０．１μｍである、ステップと、
    （ｆ）マイクロレンズから流れ込む貯留層が前記開口に形成される形で、パターニングされたＯＣＬ上に、ドーム状のマイクロレンズを形成するステップと
    を含む、内部にマイクロレンズを有する金属酸化膜半導体（ＣＭＯＳ）イメージセンサの製造方法。
12. 前記ステップ（ｆ）が、
    （ｆ１）前記パターニングされたＯＣＬ上にマイクロレンズ層を形成するステップと、
    （ｆ２）前記マイクロレンズ層を所定の構造にパターニングすることによって、角形マイクロレンズを形成するステップと、
    （ｆ３）フロー処理を実行するステップと
    を含む請求項１１に記載のＣＭＯＳイメージセンサの製造方法。
13. 前記マイクロレンズ層が、シリコン酸化膜系のフォトレジスト材料を使用している請求項１２に記載のＣＭＯＳイメージセンサの製造方法。
14. 前記ステップ（ｄ）の後に、前記ＯＣＬを硬化させるための硬化処理を実行するステップをさらに含む請求項１１に記載のＣＭＯＳイメージセンサの製造方法。

Images