JP4744059B2

JP4744059B2 - Semiconductor thin film, method for forming semiconductor thin film, semiconductor device, and display device.

Info

Publication number: JP4744059B2
Application number: JP2002340099A
Authority: JP
Inventors: 俊博金子; 敏雄水木
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2002-11-22
Filing date: 2002-11-22
Publication date: 2011-08-10
Anticipated expiration: 2022-11-22
Also published as: JP2004179195A

Description

【０００１】
【発明の属する技術分野】
本発明は、絶縁膜上または絶縁性基板上に形成された非晶質半導体膜に、熱エネルギーおよび光エネルギーを加えることによって、非晶質半導体膜を結晶化させた半導体薄膜、その半導体薄膜の形成方法、その半導体薄膜を用いた半導体装置およびディスプレイ装置に関する。
【０００２】
【従来の技術】
従来より、絶縁膜上または絶縁性基板上にシリコン等の非晶質半導体膜を形成し、その非晶質半導体膜に結晶化を助長するニッケル（Ｎｉ）等の金属元素を導入し、低温での加熱処理、例えば、温度５５０℃、４時間の熱処理を施すことによって結晶性シリコン膜を結晶成長させる方法が開示されている（例えば、特許文献１および特許文献２）。
【０００３】
上記方法で作成された多結晶半導体膜の配向性については、横成長させた結晶の結晶成長面が概略（１１１）面であることが確認されている（例えば、特許文献３）。多結晶半導体膜の結晶成長面が概略（１１１）面であることは、（１１１）面、（２２０）面、（３１１）面の各面のＸ線回折ピークの積分強度を測定し、（１１１）配向比率を下記の式のように定義し、この式に基づいて求められたものである。
【０００４】
【数１】

【０００５】
【特許文献１】
特開平７−１３０６５２号公報
【特許文献２】
特開平８−７８３２９号公報
【特許文献３】
特開平１０−６４８１９号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、測定精度の高いＸ線ｉｎ−ｐｌａｎｅ回折測定によって、多結晶半導体膜の基板表面に対する垂直方向の配向は、（１１１）面、（２２０）面、（３１１）面以外に（４００）面、（３３１）面および（４２２）面も存在することが確認された。したがって、上記の式による（１１１）配向比率の定義では、多結晶半導体膜の基板表面に対する垂直方向の配向を正確に規定することがむずかしい。
【０００７】
また、多結晶半導体膜の（１１１）面は、結晶方位の分布を求める反射電子回折パターン（ＥｌｅｃｔｒｏｎＢａｃｋＳｃａｔｔｅｒｄｉｆｆｒａｃｔｉｏｎＰａｔｔｅｒｎ：ＥＢＳＰ）測定によると、完全な基板表面に対する垂直方向から±数度（°）の範囲に広く分布した状態を示している（図示せず）。
【０００８】
これにより、多結晶半導体膜の基板表面に対する垂直方向の配向性は、基板表面に対する垂直方向の（１１１）配向比率のみでは正確に規定することができないため、基板表面に対する垂直方向の［１１１］晶帯面配向比率を用いて規定する必要がある。
【０００９】
ところが、基板表面に対する垂直方向の［１１１］晶帯面配向比率によって、多結晶半導体膜の基板表面に対する垂直方向の配向性を規定することは、これまで行われていない。このため、結晶性シリコン膜を用いたＴＦＴの電気的特性等を向上させる場合、結晶性シリコン膜を結晶成長させるプロセス条件の最適化を図るための目標となる多結晶半導体膜の基板表面に対する垂直方向の配向性が明確になっていない。
【００１０】
絶縁膜上または絶縁性基板上に結晶性シリコン膜を結晶成長させ、この結晶性シリコン膜を用いてＴＦＴを形成する場合、結晶性シリコン膜を結晶成長させるプロセス条件が最適化されていないと、結晶成長後の結晶性シリコン膜の結晶方位がランダムとなり、特定の結晶方位に対する配向率が低くなる。特定の結晶方位に対する配向率が低くなると、異なる結晶方位の結晶粒の境界である結晶粒界において結晶格子の連続性を保持することがほとんど不可能になり、不対結合手が多く形成されることが推定できる。結晶粒界にできる不対結合手は、結晶性シリコン膜内を移動するキャリア（電子またはホール）の捕獲中心となり、キャリアの散乱およびキャリアのトラップに起因し、キャリアの輸送特性を低下させている。
【００１１】
このような結晶性シリコン膜を用いてＴＦＴを形成しても、高い電界効果移動度を有するＴＦＴは得られない。また、結晶粒界は、結晶性シリコン膜内でランダムに存在するため、ＴＦＴのチャネル形成領域を特定の結晶方位を持つ結晶粒で形成することが不可能となり、ＴＦＴの電気的特性のバラツキの要因となる。
【００１２】
本発明は、このような課題を解決するものであり、その目的は、結晶成長を行う基板表面の垂直方向に特定の結晶方位の配向性を有し、結晶性が改善された半導体薄膜、その半導体薄膜の形成方法、その半導体薄膜を用いた半導体装置およびディスプレイ装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の半導体薄膜の形成方法は、絶縁性基板または絶縁膜上に全面にわたって非晶質シリコン膜を形成する工程と、該非晶質シリコン膜上の全面にわたって、結晶化を促進する触媒物質としてのＮｉを、１×１０^１３ａｔｏｍｓ／ｃｍ^２以上、５×１０^１３ａｔｏｍｓ／ｃｍ^２以下の範囲の表面濃度で添加する工程と、該触媒物質が添加された該非晶質シリコン膜に熱エネルギーを加えることによって、該非晶質シリコン膜を結晶性シリコン薄膜に結晶成長させる工程と、該結晶性シリコン薄膜に、３００〜３２０ｍｊ／ｃｍ^２の範囲のエネルギー密度のエキシマレーザー光を照射することによって、該結晶性シリコン薄膜の結晶性をさらに向上させた多結晶シリコン膜を形成する工程とを包含し、前記絶縁性基板または絶縁膜の表面に対する垂直方向の前記多結晶シリコン膜の結晶方位が、反射電子回折パターン法による、多結晶シリコン膜の複数の測定点それぞれについての結晶方位解析により求めた［１１１］晶帯面に優先的に配向し、［１１１］晶帯面配向比率が、垂直方向を基準にして±５°の範囲内で５２％を保持しており、該［１１１］晶帯面配向比率が、反射電子回折パターン法による結晶方位解析の結果、上記多結晶シリコン膜表面と＜１１１＞軸がなす角度が±５°以内の結晶方位を示す上記多結晶シリコン膜の測定点の数と、反射電子回折パターン法による結晶方位解析が行われた上記多結晶シリコン膜の測定点の全数との割合で求められることを特徴とし、そのことにより上記目的が達成される。
【００１４】
好ましくは、前記非晶質シリコン膜は、前記基板上に５０ｎｍの膜厚で形成される。
【００１５】
好ましくは、前記非晶質シリコン膜には、５５０℃の温度で４時間にわたる熱処理によって熱エネルギーが加えられる。
【００２０】
本発明の半導体薄膜は、前記の半導体薄膜の形成方法によって形成されており、そのことにより上記目的が達成される。
【００２３】
本発明の半導体装置は、前記半導体薄膜を用いたものであり、そのことにより上記目的が達成される。
【００２４】
本発明のディスプレイ装置は、前記半導体装置を用いたものであり、そのことにより上記目的が達成される。
【００２５】
【発明の実施の形態】
本発明は、絶縁性基板上に非晶質シリコン膜を形成し、形成された非晶質シリコン膜に結晶化を促進する触媒物質を導入（添加）して加熱処理を行うことによって結晶化させ、さらにその結晶性を向上させるために、エキシマレーザーのレーザー光を照射し、レーザー光を照射された多結晶シリコン膜の基板表面に垂直な方向の結晶方位が概略（１１１）面に優先的に配向されることに着目したものである。そして、本願発明者は、上記レーザー光を照射し、基板表面に垂直な方向の結晶方位が概略（１１１）面に優先的に配向された多結晶シリコン膜を結晶成長させ、その結晶成長した多結晶シリコン膜において、結晶欠陥が少なく、良好な結晶性が得られることを実験によって明確にした。
【００２６】
以下、このような結果が得られた実験について詳細に説明する。
【００２７】
まず、ＳｉＨ_４ガスを用いたプラズマＣＶＤ（化学気相成長）法によって、成膜温度３００℃にて、ガラス基板上に膜厚５０ｎｍの非晶質シリコン膜を形成する。
【００２８】
次に、スパッタリング法を用いて、非晶質シリコン膜上にニッケル（Ｎｉ）薄膜を形成する。ニッケル薄膜表面のニッケル原子濃度は、１×１０^１３〜５×１０^１３個／ｃｍ^２に設定する。
【００２９】
次に、電気炉を用いて温度５５０℃、４時間の加熱処理を行う。この加熱処理により、ニッケル薄膜から非晶質シリコン膜に導入されたニッケルが、非晶質シリコン膜内のシリコンと反応して、非晶質シリコン膜の表面の全面にランダムにニッケルシリサイドを形成する。さらに、このニッケルシリサイドが結晶核となって、非晶質シリコン膜の結晶化が促進される。ニッケルシリサイドは、非晶質シリコンを結晶化しながら横方向に移動し、ニッケルシリサイドが通過した後には、結晶性シリコン膜が形成される。
【００３０】
次に、ニッケルシリサイドによって結晶化された結晶性シリコン膜の結晶性をさらに向上させるために、ＸｅＣｌエキシマレーザーを結晶性シリコン膜に照射し、多結晶シリコン膜を結晶成長させる。
【００３１】
そして、反射電子回折パターン法によって、測定ピッチ０．５μｍ毎に電子線を、電気炉の加熱処理によって得られる結晶性シリコン膜およびエキシマレーザーのレーザー光の照射によって得られる多結晶シリコン膜にそれぞれ照射して、結晶性シリコン膜および多結晶シリコン膜のそれぞれ隣接する各測定点間の結晶方位を測定する。
【００３２】
結晶性シリコン膜および多結晶シリコン膜における結晶方位の分布を求める反射電子回折パターン法（以下、ＥＢＳＰ法と記述する）について説明する。
ＥＢＳＰ法は、ＳＥＭ（ＳｃａｎｎｉｎｇＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ：走査型電子顕微鏡）に専用の検出器を設け、試料の結晶性シリコン膜および多結晶シリコン膜に電子線をそれぞれ照射することによって生じる一次電子の後方散乱から結晶方位を分析する手法である。
【００３３】
所定の結晶構造を有する結晶性シリコン膜および多結晶シリコン膜の結晶内に電子線が入射すると、電子線の後方にも非弾性散乱が生じ、その非弾性散乱から球面波電子線が発生する。球面波電子線の一部は、ブラッグの回折条件を満たす結晶面で弾性散乱されて、所定の結晶方位に特有の線状パターン（一般に菊池パターンと呼ばれる）が形成される。菊地パターンは、結晶構造および結晶方位を鋭敏に反映するために、後者の性質を利用して結晶方位解析を行うことができる。
ＥＢＳＰ法は、試料である結晶性シリコン膜および多結晶シリコン膜上の、電子線が照射される位置を移動させながら、結晶方位解析を繰り返す（マッピング測定）ことで、試料表面の結晶方位または配向の情報を得ることができる。マッピング測定により各結晶粒の結晶方位がすべて求まると、結晶性シリコン膜および多結晶シリコン膜に対するそれぞれの結晶方向の状態を統計的に表示できる。
【００３４】
図６（ａ）〜（ｃ）は、それぞれＥＢＳＰ法により求められる逆極点図の一例である。図６（ａ）〜（ｃ）に示す逆極点図は、試料の特定の面（ここでは膜表面）を、指定された方向から見たときに、その方向を向く結晶粒の結晶方位をプロットし、結晶方位の分布を示すものである。図６（ａ）〜（ｃ）の各逆極点図の左上のそれぞれの数値は、試料の［００１］、［０１０］、［１００］の方位を示し、図６（ａ）〜（ｃ）は、それぞれ［００１］、［０１０］、［１００］の方位から見た逆極点図である。例えば、図６（ａ）では、｛１０１｝付近でプロットされた点の密度が高くなっており、｛１０１｝付近の結晶方位が（１０１）面に優先的に配向していることを示す。ここで、｛１０１｝は、（１０１）面に等価な面の全てを含んだものを示す記号である。
【００３５】
図７は、上記の実験にて成膜した結晶性シリコン膜および多結晶シリコン膜をＥＢＳＰ法によって測定した逆極点図の一例である。
【００３６】
図７に示す逆極点図は、結晶性シリコン膜および多結晶シリコン膜が成膜された基板表面の垂直方向の結晶の方位を０．５μｍピッチで測定しプロットしたものである。図７に示すように、｛１１２｝、｛７３１０｝（図示せず）、｛１０１｝の各面を結ぶ領域でプロットされた点の密度が高くなっている。これらの面方位は、［１１１］晶帯面と言われており、図８に示すように、［１１１］晶帯面は、基板表面に平行な方向の結晶軸が〈１１１〉軸となる面である。
【００３７】
図９は、［１１１］晶帯面の配向比率を求めるための所定の格子面を示す図である。図９に示すように、［１１１］晶帯における所定の面方位｛１１２｝、｛３２５｝、｛７３１０｝、｛７２９｝、｛８１９｝、｛１０１｝を選択し、それぞれの面方位を中心に±５°の範囲内の結晶方位を示す測定点を数えた。その結果を表１に示す。
【００３８】
【表１】

【００３９】
表１より、［１１１］晶帯面の配向比率は５２％である。この配向比率の値は、次式から求める［１１１］晶帯面配向比率と略同じである。
【００４０】
【数２】

【００４１】
また、ニッケルシリサイドを結晶核として結晶化した多結晶シリコン膜は、［１１１］晶帯面配向比率が高くなり、ニッケルシリサイドを結晶核とする結晶成長は、非晶質シリコン膜内おいて、針状あるいは柱状に結晶粒が伸びるようにして成長し、その結晶成長の途中で、結晶粒の結晶方位が徐々に変化すると考えられる。このような結晶方位の変化は、多結晶シリコン膜内のストレスを緩和するように変化し、ストレスの緩和により多結晶シリコン膜内の欠陥が少なくなる。
【００４５】
以下、本発明の多結晶シリコン膜の形成方法の具体的な形態について、図面に基づいて説明する。尚、本発明の多結晶シリコン膜の形成方法は、以下の実施形態１〜４に限定されるものではない。
【００４６】
（実施形態１）
図１は、本発明の実施形態１の結晶性シリコン膜の形成方法を説明する断面図である。
【００４７】
まず、ＰＥ−ＣＶＤ法によって、ガラス基板１１上の全面にわたって、膜厚５０ｎｍの非晶質シリコン膜１２を形成する。成膜用の材料ガスは、ＳｉＨ_４ガスを用い、基板温度は、３００℃とする。
【００４８】
次に、スパッタリング法を用いて、非晶質シリコン膜１２上に全面にわたってニッケル（Ｎｉ）を蒸着してニッケル薄膜１３を形成する。ここでは、ニッケル薄膜１３におけるニッケルの表面原子濃度は、１×１０^１３個／ｃｍ^２とする。
【００４９】
次に、電気炉を用いて加熱処理を実施する。この加熱処理の条件は、例えば、温度５５０℃、４時間とする。この加熱処理により、最初に、ニッケル薄膜１３内のニッケルと非晶質シリコン膜１２内のシリコンとが反応してニッケルシリサイドが形成され、このニッケルシリサイドを結晶核として結晶化が進行する。
【００５０】
次に、ＸｅＣｌエキシマレーザーのレーザー光を照射して、上記加熱処理により結晶化されたシリコン膜の結晶性をさらに向上させる。このエキシマレーザーの照射におけるエキシマレーザー光のエネルギー密度は、３００〜３２０ｍＪ／ｃｍ^２の範囲内に設定する。
【００５１】
以上の工程により、ガラス基板１１の表面に対して垂直方向の結晶方位が、［１１１］晶帯面に優先的に配向し、［１１１］晶帯面配向比率が、垂直方向を基準として±５°の範囲内で４０％以上に制御された多結晶シリコン膜が形成される。
【００５２】
（参考形態１）
図２（ａ）および（ｂ）は、それぞれ本発明の参考形態１の結晶性シリコン膜の形成方法を説明する断面図である。
【００５３】
まず、図２（ａ）に示すように、ＳｉＨ_４ガスを用いたプラズマＣＶＤ法によって、ガラス基板１１上の全面にわたって、非晶質シリコン膜１２を５０ｎｍの膜厚に形成する。
【００５４】
次に、図２（ｂ）に示すように、非晶質シリコン膜１２上の全面にわたって膜厚１００ｎｍのＳｉＯ_２膜１４を形成した後、ＲＩＥ（反応性イオンエッチング）法によって、ＳｉＯ_２膜１４の所定部分をエッチングにより除去し、触媒元素導入領域１５とする。この触媒元素導入領域１５は、例えば、幅１０μｍの線状に形成する。
【００５５】
次に、スパッタリング法を用いて、ＳｉＯ_２膜１４および触媒元素導入領域１５上にニッケル薄膜１３を形成する。ここでは、ニッケル薄膜１３におけるニッケルの表面原子濃度は、５×１０^１３個／ｃｍ^２とする。
【００５６】
次に、電気炉を用いて加熱処理を実施する。この加熱処理の条件は、温度５５０℃、４時間とする。この加熱処理により、触媒元素導入領域１５のニッケルとシリコンとが反応してニッケルシリサイドが形成され、このニッケルシリサイドを結晶核として結晶化が進行する。ニッケルシリサイドは、非晶質シリコン膜１２のシリコンを結晶化させながら、基板面に対して横方向に移動し、移動方向の後ろ側に、結晶性シリコン膜を形成する。
【００５７】
次に、加熱処理により結晶性シリコン膜になった非晶質シリコン膜１２上に形成されたＳｉＯ_２膜１４をエッチングにより除去する。
【００５８】
次に、ＸｅＣｌエキシマレーザーのレーザー光を照射して、加熱処理により結晶化された結晶性シリコン膜１２の結晶性をさらに向上させる。このエキシマレーザーの照射におけるエキシマレーザー光のエネルギー密度は、３００〜３２０ｍＪ／ｃｍ^２の範囲内に設定する。
【００５９】
以上の工程により、ガラス基板１１の表面に対して垂直方向の結晶方位が、［１１１］晶帯面に優先的に配向し、［１１１］晶帯面配向比率が、垂直方向を基準として±５°の範囲内で４０％以上に制御された多結晶シリコン膜が形成される。
【００６０】
（参考形態２）
図３は、本発明の参考形態２の結晶性半導体膜の形成方法を説明する断面図である。
【００６１】
まず、プラズマＣＶＤ法によって、石英基板１６上の全面にわたって、膜厚５０ｎｍの非晶質シリコン膜１２を形成する。成膜用の材料ガスは、ＳｉＨ_４ガスを用い、基板温度は、３００℃とする。
【００６２】
次に、スパッタリング法を用いて、非晶質シリコン膜１２上の全面にわたってニッケル（Ｎｉ）を蒸着してニッケル薄膜１３を形成する。ここでは、ニッケル薄膜１３におけるニッケルの表面原子濃度は、１×１０^１３個／ｃｍ^２とする。
【００６３】
次に、電気炉を用いて加熱処理を実施する。この加熱処理の条件は、例えば、温度５５０℃、４時間とする。この加熱処理により、最初に、ニッケル薄膜１３内のニッケルと非晶質シリコン膜１２内のシリコンとが反応してニッケルシリサイドが形成され、このニッケルシリサイドを結晶核として結晶化が進行する。
【００６４】
続いて、温度９００〜１０００℃の高温加熱処理を実施して、結晶性シリコン膜１２の結晶性をさらに向上させる。
【００６５】
次に、ＸｅＣｌエキシマレーザーのレーザー光を照射して、上記高温加熱処理により結晶化されたシリコン膜の結晶性をさらに向上させる。このエキシマレーザーの照射におけるエキシマレーザー光のエネルギー密度は、３００〜３２０ｍＪ／ｃｍ^２の範囲内に設定する。
【００６６】
以上の工程により、石英基板１６の表面に対して垂直方向の結晶方位が、［１１１］晶帯面に優先的に配向し、［１１１］晶帯面配向比率が、垂直方向を基準として±５°の範囲内で４０％以上に制御された多結晶シリコン膜が形成される。
【００６７】
（実施形態２）
図４は、実施形態１によって形成された多結晶シリコン膜を用いた実施形態２の半導体装置の要部の断面図である。
【００６８】
本実施形態２では、上述した実施形態１において説明した結晶性シリコン膜によって形成された薄膜トランジスタ等の半導体装置およびその製造方法について説明する。本実施形態４の半導体装置は、液晶ドライバー、半導体メモリー、半導体論理回路等に用いることが可能である。
図４に示す半導体装置は、図１に示す結晶性半導体薄膜の形成方法によって形成された多結晶シリコン膜に薄膜トランジスタ等が形成され、その薄膜トランジスタを用いた液晶ドライバー、半導体メモリーおよび半導体論理回路の要部を表している。
【００６９】
図４に示す半導体装置は、ガラス基板等の絶縁性基板２１上の所定の領域に、図１〜３に示す結晶性半導体薄膜の形成方法によって、多結晶シリコン膜２２が形成されている。多結晶シリコン膜２２の中央部は、チャネル領域２２ａが形成されており、このチャネル領域２２ａ上には、ゲートＳｉＯ_２膜２３を介してＷＳｉ_２から成るゲート電極２４が形成されている。チャネル領域２２ａの両側には、それぞれドレイン領域２２ｂおよびソース領域２２ｃが形成されている。多結晶シリコン膜２２の端部および絶縁性基板２１上には、ゲートＳｉＯ_２膜２３および層間絶縁膜であるＳｉＯ_２膜２５が順番に形成されており、チャンネル領域２２ａ上のゲートＳｉＯ_２膜２３およびゲート電極２４の周囲もＳｉＯ_２膜２５によって被覆されている。ドレイン領域２２ｂおよびソース領域２２ｃ上には、ゲートＳｉＯ_２膜２３およびＳｉＯ_２膜２５に設けられたコンタクトホール２６が形成されており、それらのコンタクトホール２６、および、チャンネル領域上のＳｉＯ_２膜２５を除いたＳｉＯ_２膜２５上にＡｌ配線２７が形成されている。Ａｌ配線２７は、ドレイン領域２２ｂおよびソース領域２２ｃに接続されている。Ａｌ配線２７およびチャンネル領域２２ｃ上のＳｉＯ_２膜２５を被覆するようにＳｉＮ保護膜２８が形成され、ＳｉＮ保護膜２８の所定の領域には、Ａｌ配線２７が露出するようにスルーホール２９が形成されている。
【００７０】
続いて、図４に示す半導体装置の製造方法を説明する。
【００７１】
ガラス基板等の絶縁性基板２１上に、図１〜３に示す結晶性半導体薄膜の形成方法によって多結晶シリコン膜２２を形成し、ＣＦ_４ガスおよびＯ_２ガスを用いたＲＩＥ法によって、多結晶シリコン膜２２を所定の形状にパターニングし、島状の多結晶シリコン膜２２を形成する。その後、絶縁性基板２１および多結晶シリコン膜２２上には、ＴＥＯＳガスおよびＯ_３ガスを用いたプラズマＣＶＤ法によってゲートＳｉＯ_２膜２３を成膜する。
【００７２】
次に、ゲートＳｉＯ_２膜２３上に、スパッタリング法によってＷＳｉ_２層を形成する。その後、ＣＦ_４ガスおよびＯ_２ガスを用いたＲＩＥ法によって、多結晶シリコン膜２２上の略中央部分にＷＳｉ_２層が残るようにパターニングして、多結晶シリコン膜２２上にゲートＳｉＯ_２膜２３を介してＷＳｉ_２から成るゲート電極２４を形成する。
【００７３】
次に、ゲート電極２４をマスクとして、イオンドーピング法によって、多結晶シリコン膜２２にＰ（リン）またはＢ（ボロン）を注入し、ソース領域２２ｃおよびドレイン領域２２ｂを形成する。Ｐ（リン）が注入されるとＮ型ＭＯＳＦＥＴが形成され、Ｂ（ボロン）が注入されるとＰ型ＭＯＳＦＥＴが形成される。ゲート電極２４によってマスクされたソース領域２２ｃおよびドレイン領域２２ｂ間には、チャネル領域２２ａが形成される。
【００７４】
次に、絶縁性基板２１上の全面に、ＴＥＯＳガスおよびＯ_３ガスを用いたプラズマＣＶＤ法によって、層間絶縁膜であるＳｉＯ_２膜２５を形成し、ドレイン領域２２ｂおよびソース領域２２ｃ上のそれぞれ所定の領域にドレイン領域２２ｂおよびソース領域２２ｃの表面が露出するように、ＣＦ_４ガスおよびＣＨＦ_３ガスを用いたＲＩＥ法によって、エッチングを行いコンタクトホール２６を形成する。この場合、チャンネル領域２２ａ上のゲートＳｉＯ_２膜２３およびゲート電極２４の周囲は、ＳｉＯ_２膜２５によって被覆されている。
【００７５】
次に、ドレイン領域２２ｂおよびソース領域２２ｃ上のコンタクトホール２６が形成された各開口部およびＳｉＯ_２膜２５上には、スパッタリング法によって、Ａｌ層を成膜し、ＢＣｌ_３ガスおよびＣｌ_２ガスを用いたＲＩＥ法によって、Ａｌ層を所定の形状にパターニングし、ドレイン領域２２ｂおよびソース領域２２ｃ上のコンタクトホール２６が形成されたそれぞれの開口部、および、ゲート電極２４を被覆するＳｉＯ_２膜２５を除いたＳｉＯ_２膜２５上にＡｌ配線２７を形成する。Ａｌ配線２７は、ドレイン領域２２ｂおよびソース領域２２ｃとそれぞれ電気的に接続されている。
【００７６】
次に、ゲート電極２４を被覆するＳｉＯ_２膜２５およびＡｌ配線２７上全体に、ＳｉＨ_４ガスとＮＨ_３ガスまたはＮ_２ガスとを用いたプラズマＣＶＤ法によって、ＳｉＮ保護膜２８を形成する。最後に、ＳｉＮ保護膜２８の一部を、ＣＦ_４ガスおよびＣＨＦ_３ガスを用いたＲＩＥ法によってエッチングし、ＳｉＮ保護膜２８の所定の領域にＡｌ配線２７が露出するようにスルーホール２９を形成する。
これにより、薄膜トランジスタ、抵抗、キャパシタ等の半導体素子から成る液晶ドライバー、半導体メモリーおよび半導体論理回路の半導体装置が作製できる。
（実施形態３）
図５は、図４に示す実施形態２の半導体装置を用いた液晶ディスプレイ装置の要部の断面図である。
【００７７】
図５に示す液晶ディスプレイ装置は、ガラス基板等の絶縁性基板２１上の所定の領域には、図１に示す結晶性半導体薄膜の形成方法によって多結晶性シリコン膜２２が形成されている。多結晶シリコン膜２２の中央部は、チャネル領域２２ａが形成されており、このチャネル領域２２ａ上には、ゲートＳｉＯ_２膜２３を介してＷＳｉ_２から成るゲート電極２４が形成されている。チャネル領域２２ａの両側には、それぞれドレイン領域２２ｂおよびソース領域２２ｃが形成されている。多結晶シリコン膜２２の端部および絶縁性基板２１上には、ゲートＳｉＯ_２膜２３および層間絶縁膜であるＳｉＯ_２膜２５が順番に形成されており、チャンネル領域２２ａ上のゲートＳｉＯ_２膜２３およびゲート電極２４の周囲もＳｉＯ_２膜２５によって被覆されている。ドレイン領域２２ｂおよびソース領域２２ｃ上には、ゲートＳｉＯ_２膜２３およびＳｉＯ_２膜２５に設けられたコンタクトホール２６が形成されており、それらのコンタクトホール２６、および、チャンネル領域上のＳｉＯ_２膜２５を除いたＳｉＯ_２膜２５上にＡｌ配線２７が形成されている。Ａｌ配線２７は、ドレイン領域２２ｂおよびソース領域２２ｃに接続されている。Ａｌ配線２７およびチャンネル領域２２ｃ上のＳｉＯ_２膜２５を被覆するようにＳｉＯ_２膜２８が形成され、ソース領域２２ｃ側に形成されているＳｉＯ_２膜２８の所定の領域には、Ａｌ配線２７が露出するようにスルーホール２９が設けられている。
【００７８】
スルーホール２９およびＳｉＯ_２膜２８上には、ＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）膜から成る画素電極３０が形成され、スルーホール２９にてＡｌ配線２７に接続されている。ＩＴＯ膜から成る画素電極３０は、スパッタリング法によって形成され所定の形状にパターニングされることによって、ゲート電極２４、ソース領域２２ｃおよびドレイン領域２２ｂを有する薄膜トランジスタ（ＴＦＴ）部を覆うように配置されている。画素電極３０およびＳｉＯ_２膜２８上には、ＳｉＮ保護膜３１および配向膜であるポリイミド膜３２が順番に形成されている。ＳｉＮ保護膜３１は、ＳｉＨ_４ガスとＮＨ_３ガスまたはＮ_２ガスとを用いたプラズマＣＶＤ法によって形成されており、配向膜であるポリイミド膜３２は、オフセット印刷法によって形成され、表面が平坦化されている。また、配向膜であるポリイミド膜３２には、液晶分子を所定の方向に配向させるためのラビング処理が施されている。
【００７９】
一方、ＴＦＴ部が形成された絶縁性基板２１に対向するように配置されたガラス基板等の絶縁性基板４１上には、所定の光を透過させるカラーフィルタ４２が形成されている。カラーフィルタ４２は、絶縁性基板４１上に赤色、緑色、青色の各感光性樹脂薄膜の付いたフィルムを熱圧着によって転写し、さらにフォトリソグラフィによってパターニングを行い、赤色、緑色および青色のフィルムの間のスペースに、ブラックマトリックス部を同様に設けることにより形成される。カラーフィルタ４２上には、スパッタリング法によってＩＴＯ膜から成る対向電極４３が形成されており、対向電極４３上には、オフセット印刷法によって配向膜であるポリイミド膜４４が形成されている。ポリイミド膜４４には、ポリイミド膜４４と同様に、液晶分子を所定の方向に配向させるためのラビング処理が施されている。
【００８０】
そして、図５に示す液晶ディスプレイ装置は、ＴＦＴ部、画素電極３０等から成る半導体装置が形成された絶縁性基板２１と、カラーフィルタ４２、対向電極４３等が形成された絶縁性基板４１とをシール樹脂で貼り合わせ、絶縁性基板２１および４１間に液晶５０が注入されている。
【００８１】
続いて、図５に示す液晶ディスプレイ装置の製造方法を説明する。
【００８２】
ガラス基板等の絶縁性基板２１上に、図１に示す結晶性半導体薄膜の形成方法によって多結晶シリコン膜２２を形成し、ＣＦ_４ガスおよびＯ_２ガスを用いたＲＩＥ法によって、多結晶シリコン膜２２を所定の形状にパターニングし、島状の多結晶シリコン膜２２を形成する。その後、絶縁性基板２１および多結晶性シリコン膜２２上には、ＴＥＯＳガスおよびＯ_３ガスを用いたプラズマＣＶＤ法によってゲートＳｉＯ_２膜２４を成膜する。
【００８３】
次に、ゲートＳｉＯ_２膜２３上に、スパッタリング法によってＷＳｉ_２層を形成する。その後、ＣＦ_４ガスおよびＯ_２ガスを用いたＲＩＥ法によって、多結晶シリコン膜２２上の略中央部分にＷＳｉ_２層が残るようにパターニングして、多結晶シリコン膜２２上にゲートＳｉＯ_２膜２３を介してＷＳｉ_２から成るゲート電極２４を形成する。
【００８４】
次に、ゲート電極２４をマスクとして、イオンドーピング法によって、多結晶シリコン膜２２にＰ（リン）またはＢ（ボロン）を注入し、ソース領域２２ｃおよびドレイン領域２２ｂを形成する。Ｐ（リン）が注入されるとＮ型ＭＯＳＦＥＴが形成され、Ｂ（ボロン）が注入されるとＰ型ＭＯＳＦＥＴが形成される。ゲート電極２４によってマスクされたソース領域２２ｃおよびドレイン領域２２ｂ間には、チャネル領域２２ａが形成される。
【００８５】
次に、絶縁性基板２１上の全面に、ＴＥＯＳガスおよびＯ_３ガスを用いたプラズマＣＶＤ法によって、層間絶縁膜であるＳｉＯ_２膜２５を形成し、ドレイン領域２２ｂおよびソース領域２２ｃ上のそれぞれ所定の領域にドレイン領域２２ｂおよびソース領域２２ｃの表面が露出するように、ＣＦ_４ガスおよびＣＨＦ_３ガスを用いたＲＩＥ法によって、エッチングを行いコンタクトホール２６を形成する。この場合、チャンネル領域２２ａ上のゲートＳｉＯ_２膜２３およびゲート電極２４の周囲は、ＳｉＯ_２膜２５によって被覆されている。
【００８６】
次に、ドレイン領域２２ｂおよびソース領域２２ｃ上のコンタクトホール２６が形成された各開口部およびＳｉＯ_２膜２５上には、スパッタリング法によって、Ａｌ層を成膜し、ＢＣｌ_３ガスおよびＣｌ_２ガスを用いたＲＩＥ法によって、Ａｌ層を所定の形状にパターニングし、ドレイン領域２２ｂおよびソース領域２２ｃ上のコンタクトホール２６が形成されたそれぞれの開口部、および、ゲート電極２４を被覆するＳｉＯ_２膜２５を除いたＳｉＯ_２膜２５上にＡｌ配線２７を形成する。Ａｌ配線２７は、ドレイン領域２２ｂおよびソース領域２２ｃとそれぞれ電気的に接続されている。
【００８７】
次に、ゲート電極２４を被覆するＳｉＯ_２膜２５およびＡｌ配線２７上全体に、ＳｉＨ_４ガスとＮＨ_３ガスまたはＮ_２ガスとを用いたプラズマＣＶＤ法によって、ＳｉＯ_２膜２８を形成し、ＳｉＯ_２膜２８の一部を、ＣＦ_４ガスおよびＣＨＦ_３ガスを用いたＲＩＥ法によってエッチングし、ソース領域２２ｃ側に形成されているＳｉＯ_２膜２８の所定の領域にＡｌ配線２７が露出するようにスルーホール２９を形成する。
【００８８】
次に、スパッタリング法によって、ＩＴＯ膜から成る画素電極３０を形成し、ＨＣｌとＦｅＣｌ_３を用いて、画素電極３０を所定の形状にパターニングする。画素電極３０は、ゲート電極２４、ソース領域２２ｃおよびドレイン領域２２ｂを有するＴＦＴ部を覆うようにパターニングされる。その後、画素電極３０およびＳｉＯ_２膜２８上に、ＳｉＨ_４ガスとＮＨ_３ガスまたはＮ_２ガスとを用いたプラズマＣＶＤ法によってＳｉＮ保護膜３１を形成し、さらに、ＳｉＮ保護膜３１上にオフセット印刷法によって、配向膜であるポリイミド膜３２を形成し、ポリイミド膜３２上にラビング処理を行う。
【００８９】
次に、ＴＦＴ部が形成された絶縁性基板２１と異なるガラス基板等の絶縁性基板４１に、赤色、緑色、青色の各感光性樹脂薄膜の付いたフィルムを熱圧着によって転写し、フォトリソグラフィによってそのフィルムをパターニングし、さらに赤色、緑色、青色の間のスペースにブラックマトリクス部を同様に形成し、カラーフィルタ４２を形成する。その後、カラーフィルタ４２上に、スパッタリング法によってＩＴＯ膜から成る対向電極４３を形成し、さらに、対向電極４３上にオフセット印刷法によって、配向膜であるポリイミド膜４４を形成し、ポリイミド膜４４上の表面にラビング処理を行う。
次に、カラーフィルタ４２および対向電極４３を形成した絶縁性基板４１と、ＴＦＴ部、画素電極３０等から成る半導体装置が形成された絶縁性基板２１とを対向するように配置しシール樹脂で貼り合わせる。この場合、２枚の絶縁性基板１および絶縁性基板２５間の間隔を一定にするため、真球状のシリカを散布する。そして、絶縁性基板１および絶縁性基板２５間に液晶を注入した後、偏光板を張り付け、周辺にドライバーＩＣ等を実装して液晶ディスプレイ装置を作製する。
【００９０】
次に、本発明の適用範囲について説明する。
【００９１】
上記本発明の実施形態１では、結晶性半導体膜を形成する基板として、ガラス基板または石英基板を用いているが、シリコン（Ｓｉ）ウエハにＳｉＯ_２膜、ＳｉＮ膜を形成し、ＳｉＯ_２膜、ＳｉＮ膜上に結晶性半導体膜を形成しも良い。
【００９３】
また、上記本発明の実施形態１では、非晶質シリコン膜を形成する方法として、ＳｉＨ_４ガスを用いたプラズマＣＶＤ法を用いているが、Ｓｉ_２Ｈ_６ガスを用いた減圧ＣＶＤ法、スパッタ法等の他の方法を用いてもよい。
【００９４】
また、上記本発明の実施形態１では、形成される半導体薄膜の膜厚を５０ｎｍとしているが、膜厚５０〜１５０ｎｍの範囲であれば、本発明の半導体薄膜の形成方法を適用することができる。
【００９５】
また、上記本発明の実施形態１では、触媒物質であるニッケル（Ｎｉ）の導入は、スパッタリング法を用いた蒸着法により導入しているが、真空蒸着法、メッキ法、イオンドーピング法、ＣＶＤ法、スピンコート法等の他の方法を用いてもよい。スピンコート法を用いて触媒物質を導入する場合、触媒物質を含む溶液として、水、メタノール、エタノール、ｎ−プロパノ−ル、アセトンからなる群から選ばれた少なくとも一種類の溶媒を含むことが望ましい。また、触媒物質として、ニッケルを用いる場合、酢酸ニッケルを上記溶媒に溶解することによって、ニッケルを絶縁基板上または非晶質シリコン膜上に塗布することができる。
【００９７】
また、半導体薄膜に照射するレーザとしては、紫外光の波長域を有するエキシマレーザ、可視・紫外光の波長域を有するＹＡＧレーザーがあるが、これらは、半導体薄膜の種類及び膜厚によって使い分けられる。例えば、紫外光の吸収係数は、シリコンに対して高いので、薄いシリコン膜を溶融させるには、紫外光の波長域を有するエキシマレーザが適している。また、可視・紫外光の吸収係数は低いので、厚いシリコン膜を溶融させるためには、可視・紫外光の波長域を有するＹＡＧレーザが適している。上記本発明の実施形態１〜３では、膜厚５０ｎｍの薄いのシリコン膜を用いているので、エキシマレーザーが適している。
【００９８】
【発明の効果】
本発明の半導体薄膜の形成方法は、絶縁性基板または絶縁膜上に非晶質半導体膜を形成し、その非晶質半導体膜上に、結晶化を促進する触媒物質を添加し、触媒物質が添加された非晶質半導体膜に第１のエネルギーを加えることによって、非晶質半導体膜を結晶性半導体薄膜に結晶成長させ、さらに、結晶性半導体薄膜に、第２のエネルギーを加えることによって、結晶性半導体薄膜の結晶性をさらに向上させた多結晶半導体膜を形成することによって、結晶成長を行う基板表面の垂直方向に特定の結晶方位の配向性を有し、結晶性が改善できる。
【図面の簡単な説明】
【図１】本発明の実施形態１の結晶性シリコン膜の形成方法を説明する断面図である。
【図２】（ａ）および（ｂ）は、それぞれ本発明の参考形態１の結晶性シリコン膜の形成方法を説明する断面図である。
【図３】本発明の参考形態２の結晶性半導体膜の形成方法を説明する断面図である。
【図４】実施形態１によって形成された多結晶シリコン膜を用いた実施形態２の半導体装置の要部の断面図である。
【図５】図４に示す実施形態２の半導体装置を用いた液晶ディスプレイ装置の要部の断面図である。
【図６】（ａ）〜（ｃ）は、それぞれＥＢＳＰ法により求められる逆極点図の一例である。
【図７】結晶性シリコン膜および多結晶シリコン膜が成膜された基板表面の垂直方向の結晶の方位を０．５μｍピッチで測定しプロットした逆極点図である。
【図８】［１１１］晶帯面の説明図である。
【図９】［１１１］晶帯面の配向比率を求めるための所定の格子面を示す図である。
【符号の説明】
１１ガラス基板
１２非晶質シリコン膜
１３ニッケル薄膜
１４ＳｉＯ_２膜
１５触媒物質導入領域
１６石英基板
２１ガラス基板
２２多結晶シリコン膜
２３ゲートＳｉＯ_２膜
２４ＷＳｉ_２ゲート電極
２５ＳｉＯ_２膜
２６コンタクトホール
２７Ａｌ配線
２８ＳｉＮ保護膜
２９スルーホール
３０画素電極
３１ＳｉＮ膜
３２ポリイミド膜
４１ガラス基板
４２カラーフィルター
４３対向電極
４４ポリイミド膜
５０液晶[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor thin film obtained by crystallizing an amorphous semiconductor film by applying thermal energy and light energy to an amorphous semiconductor film formed on an insulating film or an insulating substrate. The present invention relates to a forming method, a semiconductor device using the semiconductor thin film, and a display device.
[0002]
[Prior art]
Conventionally, an amorphous semiconductor film such as silicon is formed on an insulating film or an insulating substrate, and a metal element such as nickel (Ni) that promotes crystallization is introduced into the amorphous semiconductor film at a low temperature. For example, Patent Document 1 and Patent Document 2 disclose a method of growing a crystalline silicon film by performing a heat treatment of, for example, a heat treatment at a temperature of 550 ° C. for 4 hours.
[0003]
Regarding the orientation of the polycrystalline semiconductor film prepared by the above method, it has been confirmed that the crystal growth surface of the laterally grown crystal is approximately the (111) plane (for example, Patent Document 3). The fact that the crystal growth surface of the polycrystalline semiconductor film is roughly the (111) plane means that the integrated intensity of the X-ray diffraction peak of each of the (111), (220), and (311) planes is measured. ) The orientation ratio is defined as in the following formula, and is obtained based on this formula.
[0004]
[Expression 1]

[0005]
[Patent Document 1]
Japanese Patent Laid-Open No. 7-130652
[Patent Document 2]
JP-A-8-78329
[Patent Document 3]
JP-A-10-64819
[0006]
[Problems to be solved by the invention]
However, by X-ray in-plane diffraction measurement with high measurement accuracy, the orientation of the polycrystalline semiconductor film in the direction perpendicular to the substrate surface is (400) plane in addition to (111) plane, (220) plane, (311) plane, It was confirmed that the (331) plane and the (422) plane were also present. Therefore, in the definition of the (111) orientation ratio by the above formula, it is difficult to accurately define the orientation in the direction perpendicular to the substrate surface of the polycrystalline semiconductor film.
[0007]
In addition, the (111) plane of the polycrystalline semiconductor film is ± several degrees (°) from the perpendicular direction to the complete substrate surface, according to the backscattered electron diffraction pattern (EBSP) measurement for obtaining the crystal orientation distribution. A state of being widely distributed in the range is shown (not shown).
[0008]
As a result, the orientation of the polycrystalline semiconductor film in the vertical direction relative to the substrate surface cannot be accurately defined only by the (111) orientation ratio in the vertical direction relative to the substrate surface. It is necessary to define using the band surface orientation ratio.
[0009]
However, the vertical orientation of the polycrystalline semiconductor film with respect to the substrate surface has not been defined by the [111] crystal zone orientation ratio in the direction perpendicular to the substrate surface. For this reason, when improving the electrical characteristics and the like of a TFT using a crystalline silicon film, the polycrystalline semiconductor film that is the target for optimizing the process conditions for crystal growth of the crystalline silicon film is perpendicular to the substrate surface. The orientation of the direction is not clear.
[0010]
When a crystalline silicon film is grown on an insulating film or an insulating substrate and a TFT is formed using this crystalline silicon film, the process conditions for crystal growing the crystalline silicon film are not optimized. The crystal orientation of the crystalline silicon film after crystal growth becomes random, and the orientation rate with respect to a specific crystal orientation becomes low. If the orientation ratio for a specific crystal orientation is low, it becomes almost impossible to maintain the continuity of the crystal lattice at the grain boundary, which is the boundary between grains having different crystal orientations, and many dangling bonds are formed. Can be estimated. The dangling bonds that can be formed at the grain boundaries serve as trapping centers for carriers (electrons or holes) that move in the crystalline silicon film, which are caused by carrier scattering and carrier trapping, thereby reducing carrier transport characteristics. .
[0011]
Even when a TFT is formed using such a crystalline silicon film, a TFT having a high field effect mobility cannot be obtained. In addition, since the crystal grain boundaries are randomly present in the crystalline silicon film, it becomes impossible to form the channel formation region of the TFT with crystal grains having a specific crystal orientation, resulting in variations in the electrical characteristics of the TFT. It becomes a factor.
[0012]
The present invention solves such a problem, and an object of the present invention is to provide a semiconductor thin film having improved crystallinity and having an orientation of a specific crystal orientation in a direction perpendicular to a substrate surface on which crystal growth is performed. The present invention provides a method for forming a semiconductor thin film, a semiconductor device using the semiconductor thin film, and a display device.
[0013]
[Means for Solving the Problems]
The method for forming a semiconductor thin film according to the present invention includes a step of forming an amorphous silicon film over an entire surface of an insulating substrate or an insulating film, and a catalyst material that promotes crystallization over the entire surface of the amorphous silicon film. Ni is 1 × 10 ¹³ atoms / cm ² 5 × 10 ¹³ atoms / cm ² Adding a surface concentration within the following range; applying thermal energy to the amorphous silicon film to which the catalyst material has been added to grow the amorphous silicon film into a crystalline silicon thin film; and 300 to 320 mj / cm for crystalline silicon thin film ² Irradiating an excimer laser beam having an energy density in the range of 5 to 10 to form a polycrystalline silicon film in which the crystallinity of the crystalline silicon thin film is further improved, and the surface of the insulating substrate or insulating film The crystal orientation of the polycrystalline silicon film in the direction perpendicular to the orientation is preferentially oriented to the [111] crystal plane obtained by crystal orientation analysis at each of a plurality of measurement points of the polycrystalline silicon film by the backscattered electron diffraction pattern method The [111] zone orientation ratio is within ± 5 ° with respect to the vertical direction. 52% And the orientation ratio of the [111] crystal zone is determined as a result of the crystal orientation analysis by the backscattered electron diffraction pattern method, and the crystal orientation in which the angle formed between the surface of the polycrystalline silicon film and the <111> axis is within ± 5 ° Characterized by the ratio of the number of measurement points of the polycrystalline silicon film to indicate the total number of measurement points of the polycrystalline silicon film subjected to crystal orientation analysis by the backscattered electron diffraction pattern method, and This achieves the above object.
[0014]
Preferably, the amorphous silicon The film is formed with a film thickness of 50 nm on the substrate.
[0015]
Preferably, the amorphous silicon Thermal energy is applied to the membrane by heat treatment at a temperature of 550 ° C. for 4 hours.
[0020]
The semiconductor thin film of the present invention is Formed by the method of forming a semiconductor thin film, This achieves the above object.
[0023]
The semiconductor device of the present invention is Said A semiconductor thin film is used, and the above object is achieved thereby.
[0024]
The display device of the present invention comprises: Said The semiconductor device is used, and the above object is achieved thereby.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
In the present invention, an amorphous silicon film is formed on an insulating substrate, and the formed amorphous silicon film is crystallized by introducing (adding) a catalyst substance that promotes crystallization and performing heat treatment. In order to further improve the crystallinity, the crystal orientation in the direction perpendicular to the substrate surface of the polycrystalline silicon film irradiated with the excimer laser is preferentially given to the (111) plane. The focus is on orientation. Then, the inventor of the present application irradiates the laser beam to grow a crystal of a polycrystalline silicon film in which the crystal orientation in the direction perpendicular to the substrate surface is preferentially oriented in the (111) plane, It was clarified by experiments that a crystalline silicon film has few crystal defects and good crystallinity can be obtained.
[0026]
Hereinafter, an experiment in which such a result was obtained will be described in detail.
[0027]
First, SiH ₄ An amorphous silicon film having a thickness of 50 nm is formed on a glass substrate at a film forming temperature of 300 ° C. by a plasma CVD (chemical vapor deposition) method using a gas.
[0028]
Next, a nickel (Ni) thin film is formed on the amorphous silicon film by sputtering. The nickel atom concentration on the surface of the nickel thin film is 1 × 10 ¹³ ~ 5x10 ¹³ Piece / cm ² Set to.
[0029]
Next, heat treatment is performed at 550 ° C. for 4 hours using an electric furnace. By this heat treatment, nickel introduced from the nickel thin film into the amorphous silicon film reacts with silicon in the amorphous silicon film, and randomly forms nickel silicide on the entire surface of the amorphous silicon film. . Further, the nickel silicide serves as a crystal nucleus to promote crystallization of the amorphous silicon film. Nickel silicide moves laterally while crystallizing amorphous silicon, and after the nickel silicide has passed, a crystalline silicon film is formed.
[0030]
Next, in order to further improve the crystallinity of the crystalline silicon film crystallized by nickel silicide, the crystalline silicon film is irradiated with a XeCl excimer laser to grow a polycrystalline silicon film.
[0031]
Then, the backscattered electron diffraction pattern method is used to irradiate the crystalline silicon film obtained by the heat treatment of the electric furnace and the polycrystalline silicon film obtained by the irradiation of the laser beam of the excimer laser with a measurement pitch of 0.5 μm. Then, the crystal orientation between the measurement points adjacent to each other of the crystalline silicon film and the polycrystalline silicon film is measured.
[0032]
A backscattered electron diffraction pattern method (hereinafter referred to as an EBSP method) for obtaining a crystal orientation distribution in a crystalline silicon film and a polycrystalline silicon film will be described.
In the EBSP method, a dedicated detector is provided in a scanning electron microscope (SEM), and backscattering of primary electrons caused by irradiating an electron beam to a crystalline silicon film and a polycrystalline silicon film of a sample, respectively. This is a technique for analyzing crystal orientation.
[0033]
When an electron beam enters the crystal of the crystalline silicon film and the polycrystalline silicon film having a predetermined crystal structure, inelastic scattering occurs also behind the electron beam, and a spherical wave electron beam is generated from the inelastic scattering. A part of the spherical wave electron beam is elastically scattered on the crystal plane satisfying the Bragg diffraction condition, and a linear pattern (generally called Kikuchi pattern) peculiar to a predetermined crystal orientation is formed. Since the Kikuchi pattern reflects the crystal structure and crystal orientation sharply, crystal orientation analysis can be performed using the latter property.
The EBSP method repeats the crystal orientation analysis (mapping measurement) while moving the position irradiated with the electron beam on the crystalline silicon film and the polycrystalline silicon film, which are the samples, and thereby the crystal orientation or orientation of the sample surface. Information can be obtained. When all the crystal orientations of each crystal grain are obtained by the mapping measurement, the state of the respective crystal directions with respect to the crystalline silicon film and the polycrystalline silicon film can be statistically displayed.
[0034]
FIGS. 6A to 6C are examples of inverse pole figures obtained by the EBSP method. The reverse pole figures shown in FIGS. 6A to 6C plot the crystal orientations of crystal grains facing a specific surface (here, the film surface) of the sample when viewed from a specified direction. It shows the distribution of crystal orientation. Each numerical value at the upper left of each inverted pole figure of FIGS. 6A to 6C indicates the orientation of [001], [010], and [100] of the sample, and FIGS. , Respectively, are reverse pole figures viewed from the directions [001], [010], and [100]. For example, in FIG. 6A, the density of points plotted in the vicinity of {101} is high, indicating that the crystal orientation in the vicinity of {101} is preferentially oriented in the (101) plane. Here, {101} is a symbol indicating that all of the planes equivalent to the (101) plane are included.
[0035]
FIG. 7 is an example of an inverted pole figure obtained by measuring the crystalline silicon film and the polycrystalline silicon film formed in the above experiment by the EBSP method.
[0036]
The reverse pole figure shown in FIG. 7 is obtained by measuring and plotting the crystal orientation in the vertical direction on the substrate surface on which the crystalline silicon film and the polycrystalline silicon film are formed at a pitch of 0.5 μm. As shown in FIG. 7, the density of the points plotted in the region connecting the surfaces {112}, {7 3 10} (not shown), and {101} is high. These plane orientations are said to be [111] crystal zone planes, and as shown in FIG. 8, the [111] crystal zone planes are surfaces in which the crystal axis in the direction parallel to the substrate surface is the <111> axis. It is.
[0037]
FIG. 9 is a diagram showing a predetermined lattice plane for obtaining the orientation ratio of the [111] crystal zone plane. As shown in FIG. 9, a predetermined plane orientation {112}, {325}, {7 3 10}, {729}, {819}, {101} in the [111] crystal zone is selected and each plane orientation is selected. The measurement points indicating the crystal orientation within the range of ± 5 ° with respect to the center were counted. The results are shown in Table 1.
[0038]
[Table 1]

[0039]
From Table 1, the [111] crystal plane orientation ratio is 52% It is. The value of this orientation ratio is substantially the same as the [111] crystal zone orientation ratio obtained from the following equation.
[0040]
[Expression 2]

[0041]
In addition, the polycrystalline silicon film crystallized with nickel silicide as a crystal nucleus has a higher [111] crystal plane orientation ratio, and crystal growth with nickel silicide as a crystal nucleus can be performed in the amorphous silicon film. It is considered that the crystal grains grow in a columnar or columnar shape, and the crystal orientation of the crystal grains gradually changes during the crystal growth. Such a change in crystal orientation changes so as to relieve the stress in the polycrystalline silicon film, and the defects in the polycrystalline silicon film are reduced by the relaxation of the stress.
[0045]
Hereinafter, a specific embodiment of the method for forming a polycrystalline silicon film of the present invention will be described with reference to the drawings. In addition, the formation method of the polycrystalline silicon film of this invention is not limited to the following Embodiment 1-4.
[0046]
(Embodiment 1)
FIG. 1 is a cross-sectional view illustrating a method for forming a crystalline silicon film according to Embodiment 1 of the present invention.
[0047]
First, an amorphous silicon film 12 having a thickness of 50 nm is formed over the entire surface of the glass substrate 11 by PE-CVD. The material gas for film formation is SiH ₄ Gas is used and the substrate temperature is set to 300 ° C.
[0048]
Next, nickel (Ni) is vapor-deposited over the entire surface of the amorphous silicon film 12 using a sputtering method to form a nickel thin film 13. Here, the surface atomic concentration of nickel in the nickel thin film 13 is 1 × 10 5. ¹³ Piece / cm ² And
[0049]
Next, heat treatment is performed using an electric furnace. The conditions for this heat treatment are, for example, a temperature of 550 ° C. and 4 hours. By this heat treatment, first, nickel in the nickel thin film 13 and silicon in the amorphous silicon film 12 react to form nickel silicide, and crystallization proceeds with the nickel silicide as a crystal nucleus.
[0050]
Next, laser light of a XeCl excimer laser is irradiated to further improve the crystallinity of the silicon film crystallized by the heat treatment. The energy density of the excimer laser light in the excimer laser irradiation is 300 to 320 mJ / cm. ² Set within the range.
[0051]
Through the above steps, the crystal orientation in the direction perpendicular to the surface of the glass substrate 11 is preferentially oriented in the [111] crystal zone plane, and the [111] crystal zone orientation ratio is ± 5 with respect to the vertical direction. A polycrystalline silicon film controlled to 40% or more within the range of ° is formed.
[0052]
( Reference form 1 )
2 (a) and 2 (b) show the present invention, respectively. Reference form 1 It is sectional drawing explaining the formation method of this crystalline silicon film.
[0053]
First, as shown in FIG. ₄ An amorphous silicon film 12 is formed to a thickness of 50 nm over the entire surface of the glass substrate 11 by a plasma CVD method using a gas.
[0054]
Next, as shown in FIG. 2B, a 100 nm-thickness SiO film over the entire surface of the amorphous silicon film 12 is formed. ₂ After the film 14 is formed, SiO 2 is formed by RIE (reactive ion etching). ₂ A predetermined portion of the film 14 is removed by etching to form a catalytic element introduction region 15. The catalytic element introduction region 15 is formed in a linear shape having a width of 10 μm, for example.
[0055]
Next, using a sputtering method, SiO 2 ₂ A nickel thin film 13 is formed on the film 14 and the catalytic element introduction region 15. Here, the surface atomic concentration of nickel in the nickel thin film 13 is 5 × 10 5. ¹³ Piece / cm ² And
[0056]
Next, heat treatment is performed using an electric furnace. The heat treatment is performed at a temperature of 550 ° C. for 4 hours. By this heat treatment, nickel in the catalytic element introduction region 15 reacts with silicon to form nickel silicide, and crystallization proceeds with this nickel silicide as a crystal nucleus. The nickel silicide moves in the lateral direction with respect to the substrate surface while crystallizing the silicon of the amorphous silicon film 12, and forms a crystalline silicon film on the rear side in the moving direction.
[0057]
Next, SiO formed on the amorphous silicon film 12 which has become a crystalline silicon film by heat treatment. ₂ The film 14 is removed by etching.
[0058]
Next, laser light of a XeCl excimer laser is irradiated to further improve the crystallinity of the crystalline silicon film 12 crystallized by heat treatment. The energy density of the excimer laser light in the excimer laser irradiation is 300 to 320 mJ / cm. ² Set within the range.
[0059]
Through the above steps, the crystal orientation in the direction perpendicular to the surface of the glass substrate 11 is preferentially oriented in the [111] crystal zone plane, and the [111] crystal zone orientation ratio is ± 5 with respect to the vertical direction. A polycrystalline silicon film controlled to 40% or more within the range of ° is formed.
[0060]
( Reference form 2 )
FIG. 3 illustrates the present invention. Reference form 2 It is sectional drawing explaining the formation method of this crystalline semiconductor film.
[0061]
First, an amorphous silicon film 12 having a thickness of 50 nm is formed over the entire surface of the quartz substrate 16 by plasma CVD. The material gas for film formation is SiH ₄ Gas is used and the substrate temperature is set to 300 ° C.
[0062]
Next, nickel (Ni) is vapor-deposited over the entire surface of the amorphous silicon film 12 using a sputtering method to form a nickel thin film 13. Here, the surface atomic concentration of nickel in the nickel thin film 13 is 1 × 10 5. ¹³ Piece / cm ² And
[0063]
Next, heat treatment is performed using an electric furnace. The conditions for this heat treatment are, for example, a temperature of 550 ° C. and 4 hours. By this heat treatment, first, nickel in the nickel thin film 13 and silicon in the amorphous silicon film 12 react to form nickel silicide, and crystallization proceeds with the nickel silicide as a crystal nucleus.
[0064]
Subsequently, high temperature heat treatment at a temperature of 900 to 1000 ° C. is performed to further improve the crystallinity of the crystalline silicon film 12.
[0065]
Next, XeCl excimer laser light is irradiated to further improve the crystallinity of the silicon film crystallized by the high-temperature heat treatment. The energy density of the excimer laser light in the excimer laser irradiation is 300 to 320 mJ / cm. ² Set within the range.
[0066]
Through the above steps, the crystal orientation in the direction perpendicular to the surface of the quartz substrate 16 is preferentially oriented in the [111] crystal zone plane, and the [111] crystal zone orientation ratio is ± 5 with respect to the vertical direction. A polycrystalline silicon film controlled to 40% or more within the range of ° is formed.
[0067]
(Embodiment 2 )
FIG. 4 shows an embodiment. 1 Using a polycrystalline silicon film formed by 2 It is sectional drawing of the principal part of this semiconductor device.
[0068]
This embodiment 2 Then, the embodiment described above 1 A semiconductor device such as a thin film transistor formed using the crystalline silicon film described above and a manufacturing method thereof will be described. The semiconductor device of Embodiment 4 can be used for a liquid crystal driver, a semiconductor memory, a semiconductor logic circuit, and the like.
The semiconductor device shown in FIG. FIG. A thin film transistor or the like is formed on the polycrystalline silicon film formed by the method for forming a crystalline semiconductor thin film shown in FIG. 1, and represents a main part of a liquid crystal driver, a semiconductor memory and a semiconductor logic circuit using the thin film transistor.
[0069]
In the semiconductor device shown in FIG. 4, a polycrystalline silicon film 22 is formed in a predetermined region on an insulating substrate 21 such as a glass substrate by the method for forming a crystalline semiconductor thin film shown in FIGS. A channel region 22a is formed at the center of the polycrystalline silicon film 22, and a gate SiO is formed on the channel region 22a. ₂ WSi through film 23 ₂ A gate electrode 24 made of is formed. A drain region 22b and a source region 22c are formed on both sides of the channel region 22a, respectively. On the end of the polycrystalline silicon film 22 and the insulating substrate 21, the gate SiO ₂ Film 23 and interlayer insulating film SiO ₂ The film 25 is formed in order, and the gate SiO on the channel region 22a. ₂ The periphery of the film 23 and the gate electrode 24 is also SiO. ₂ Covered by a membrane 25. On the drain region 22b and the source region 22c, the gate SiO ₂ Film 23 and SiO ₂ Contact holes 26 provided in the film 25 are formed, and the contact holes 26 and SiO on the channel region are formed. ₂ SiO excluding the film 25 ₂ An Al wiring 27 is formed on the film 25. The Al wiring 27 is connected to the drain region 22b and the source region 22c. SiO on Al wiring 27 and channel region 22c ₂ A SiN protective film 28 is formed so as to cover the film 25, and a through hole 29 is formed in a predetermined region of the SiN protective film 28 so that the Al wiring 27 is exposed.
[0070]
Next, a method for manufacturing the semiconductor device shown in FIG. 4 will be described.
[0071]
A polycrystalline silicon film 22 is formed on an insulating substrate 21 such as a glass substrate by the method for forming a crystalline semiconductor thin film shown in FIGS. ₄ Gas and O ₂ The polycrystalline silicon film 22 is patterned into a predetermined shape by an RIE method using a gas to form an island-shaped polycrystalline silicon film 22. Thereafter, TEOS gas and O 2 are formed on the insulating substrate 21 and the polycrystalline silicon film 22. ₃ Gate SiO by plasma CVD using gas ₂ A film 23 is formed.
[0072]
Next, gate SiO ₂ On the film 23, WSi is formed by sputtering. ₂ Form a layer. Then CF ₄ Gas and O ₂ By the RIE method using gas, WSi is formed on the substantially central portion of the polycrystalline silicon film 22. ₂ Patterning is performed so that a layer remains, and a gate SiO is formed on the polycrystalline silicon film 22. ₂ WSi through film 23 ₂ A gate electrode 24 is formed.
[0073]
Next, using the gate electrode 24 as a mask, P (phosphorus) or B (boron) is implanted into the polycrystalline silicon film 22 by ion doping to form a source region 22c and a drain region 22b. When P (phosphorus) is implanted, an N-type MOSFET is formed, and when B (boron) is implanted, a P-type MOSFET is formed. A channel region 22a is formed between the source region 22c and the drain region 22b masked by the gate electrode 24.
[0074]
Next, TEOS gas and O are applied over the entire surface of the insulating substrate 21. ₃ SiO, which is an interlayer insulating film, is formed by a plasma CVD method using a gas. ₂ A film 25 is formed, and CF is exposed so that the surfaces of the drain region 22b and the source region 22c are exposed in predetermined regions on the drain region 22b and the source region 22c, respectively. ₄ Gas and CHF ₃ Etching is performed by RIE using gas to form contact holes 26. In this case, the gate SiO on the channel region 22a ₂ The periphery of the film 23 and the gate electrode 24 is SiO ₂ Covered by a membrane 25.
[0075]
Next, each opening in which the contact hole 26 is formed on the drain region 22b and the source region 22c, and SiO ₂ An Al layer is formed on the film 25 by sputtering, and BCl is used. ₃ Gas and Cl ₂ The Al layer is patterned into a predetermined shape by the RIE method using gas, and the respective openings where the contact holes 26 are formed on the drain region 22b and the source region 22c, and the SiO that covers the gate electrode 24 are covered. ₂ SiO excluding the film 25 ₂ An Al wiring 27 is formed on the film 25. The Al wiring 27 is electrically connected to the drain region 22b and the source region 22c, respectively.
[0076]
Next, SiO covering the gate electrode 24 ₂ Over the film 25 and the Al wiring 27, SiH ₄ Gas and NH ₃ Gas or N ₂ The SiN protective film 28 is formed by a plasma CVD method using a gas. Finally, a part of the SiN protective film 28 is CF ₄ Gas and CHF ₃ Etching is performed by RIE using gas to form a through hole 29 so that the Al wiring 27 is exposed in a predetermined region of the SiN protective film 28.
Thereby, a semiconductor device of a liquid crystal driver, a semiconductor memory, and a semiconductor logic circuit made of semiconductor elements such as a thin film transistor, a resistor, and a capacitor can be manufactured.
( Embodiment 3 )
FIG. 5 shows the embodiment shown in FIG. 2 It is sectional drawing of the principal part of the liquid crystal display device using the semiconductor device of.
[0077]
The liquid crystal display device shown in FIG. 5 has a predetermined region on an insulating substrate 21 such as a glass substrate. FIG. A polycrystalline silicon film 22 is formed by the method for forming a crystalline semiconductor thin film shown in FIG. A channel region 22a is formed at the center of the polycrystalline silicon film 22, and a gate SiO is formed on the channel region 22a. ₂ WSi through film 23 ₂ A gate electrode 24 made of is formed. A drain region 22b and a source region 22c are formed on both sides of the channel region 22a, respectively. On the end of the polycrystalline silicon film 22 and the insulating substrate 21, the gate SiO ₂ Film 23 and interlayer insulating film SiO ₂ The film 25 is formed in order, and the gate SiO on the channel region 22a. ₂ The periphery of the film 23 and the gate electrode 24 is also SiO. ₂ Covered by a membrane 25. On the drain region 22b and the source region 22c, the gate SiO ₂ Film 23 and SiO ₂ Contact holes 26 provided in the film 25 are formed, and the contact holes 26 and SiO on the channel region are formed. ₂ SiO excluding the film 25 ₂ An Al wiring 27 is formed on the film 25. The Al wiring 27 is connected to the drain region 22b and the source region 22c. SiO on Al wiring 27 and channel region 22c ₂ SiO so as to cover the film 25 ₂ A film 28 is formed and SiO formed on the source region 22c side. ₂ A through hole 29 is provided in a predetermined region of the film 28 so that the Al wiring 27 is exposed.
[0078]
Through hole 29 and SiO ₂ A pixel electrode 30 made of an ITO (Indium Tin Oxide) film is formed on the film 28 and connected to the Al wiring 27 through a through hole 29. The pixel electrode 30 made of an ITO film is formed so as to cover a thin film transistor (TFT) portion having a gate electrode 24, a source region 22c, and a drain region 22b by being formed by sputtering and patterned into a predetermined shape. . Pixel electrode 30 and SiO ₂ On the film 28, a SiN protective film 31 and a polyimide film 32 as an alignment film are formed in order. The SiN protective film 31 is made of SiH. ₄ Gas and NH ₃ Gas or N ₂ The polyimide film 32, which is an alignment film, is formed by an offset printing method, and the surface is flattened. The polyimide film 32 that is an alignment film is subjected to a rubbing process for aligning liquid crystal molecules in a predetermined direction.
[0079]
On the other hand, a color filter 42 that transmits predetermined light is formed on an insulating substrate 41 such as a glass substrate disposed so as to face the insulating substrate 21 on which the TFT portion is formed. The color filter 42 transfers a film with a red, green, and blue photosensitive resin thin film on the insulating substrate 41 by thermocompression bonding, and further performs patterning by photolithography, so that the red, green, and blue films are interleaved. In this space, a black matrix portion is similarly provided. A counter electrode 43 made of an ITO film is formed on the color filter 42 by sputtering, and a polyimide film 44 that is an alignment film is formed on the counter electrode 43 by offset printing. Similar to the polyimide film 44, the polyimide film 44 is subjected to a rubbing process for aligning liquid crystal molecules in a predetermined direction.
[0080]
The liquid crystal display device shown in FIG. 5 includes an insulating substrate 21 on which a semiconductor device including a TFT portion, a pixel electrode 30 and the like is formed, and an insulating substrate 41 on which a color filter 42 and a counter electrode 43 and the like are formed. The liquid crystal 50 is injected between the insulating

substrates

21 and 41 by bonding with a sealing resin.
[0081]
Next, a method for manufacturing the liquid crystal display device shown in FIG. 5 will be described.
[0082]
On an insulating substrate 21 such as a glass substrate, FIG. A polycrystalline silicon film 22 is formed by the method for forming a crystalline semiconductor thin film shown in FIG. ₄ Gas and O ₂ The polycrystalline silicon film 22 is patterned into a predetermined shape by an RIE method using a gas to form an island-shaped polycrystalline silicon film 22. Thereafter, TEOS gas and O 2 are formed on the insulating substrate 21 and the polycrystalline silicon film 22. ₃ Gate SiO by plasma CVD using gas ₂ A film 24 is formed.
[0083]
Next, gate SiO ₂ On the film 23, WSi is formed by sputtering. ₂ Form a layer. Then CF ₄ Gas and O ₂ By the RIE method using gas, WSi is formed on the substantially central portion of the polycrystalline silicon film 22. ₂ Patterning is performed so that a layer remains, and a gate SiO is formed on the polycrystalline silicon film 22. ₂ WSi through film 23 ₂ A gate electrode 24 is formed.
[0084]
Next, using the gate electrode 24 as a mask, P (phosphorus) or B (boron) is implanted into the polycrystalline silicon film 22 by ion doping to form a source region 22c and a drain region 22b. When P (phosphorus) is implanted, an N-type MOSFET is formed, and when B (boron) is implanted, a P-type MOSFET is formed. A channel region 22a is formed between the source region 22c and the drain region 22b masked by the gate electrode 24.
[0085]
Next, TEOS gas and O are applied over the entire surface of the insulating substrate 21. ₃ SiO, which is an interlayer insulating film, is formed by a plasma CVD method using a gas. ₂ A film 25 is formed, and CF is exposed so that the surfaces of the drain region 22b and the source region 22c are exposed in predetermined regions on the drain region 22b and the source region 22c, respectively. ₄ Gas and CHF ₃ Etching is performed by RIE using gas to form contact holes 26. In this case, the gate SiO on the channel region 22a ₂ The periphery of the film 23 and the gate electrode 24 is SiO ₂ Covered by a membrane 25.
[0086]
Next, each opening in which the contact hole 26 is formed on the drain region 22b and the source region 22c, and SiO ₂ An Al layer is formed on the film 25 by sputtering, and BCl is used. ₃ Gas and Cl ₂ The Al layer is patterned into a predetermined shape by the RIE method using gas, and the respective openings where the contact holes 26 are formed on the drain region 22b and the source region 22c, and the SiO that covers the gate electrode 24 are covered. ₂ SiO excluding the film 25 ₂ An Al wiring 27 is formed on the film 25. The Al wiring 27 is electrically connected to the drain region 22b and the source region 22c, respectively.
[0087]
Next, SiO covering the gate electrode 24 ₂ Over the film 25 and the Al wiring 27, SiH ₄ Gas and NH ₃ Gas or N ₂ SiO 2 by plasma CVD using gas ₂ Film 28 is formed and SiO ₂ A part of the film 28 is made CF ₄ Gas and CHF ₃ SiO formed on the source region 22c side by etching by RIE using gas ₂ A through hole 29 is formed so that the Al wiring 27 is exposed in a predetermined region of the film 28.
[0088]
Next, a pixel electrode 30 made of an ITO film is formed by sputtering, and HCl and FeCl. ₃ Is used to pattern the pixel electrode 30 into a predetermined shape. The pixel electrode 30 is patterned so as to cover the TFT portion having the gate electrode 24, the source region 22c, and the drain region 22b. Thereafter, the pixel electrode 30 and SiO ₂ On the film 28, SiH ₄ Gas and NH ₃ Gas or N ₂ A SiN protective film 31 is formed by a plasma CVD method using a gas, a polyimide film 32 as an alignment film is formed on the SiN protective film 31 by an offset printing method, and a rubbing process is performed on the polyimide film 32. .
[0089]
Next, a film with each photosensitive resin thin film of red, green, and blue is transferred to an insulating substrate 41 such as a glass substrate different from the insulating substrate 21 on which the TFT portion is formed by thermocompression bonding, and then by photolithography. The film is patterned, and a black matrix portion is similarly formed in a space between red, green, and blue to form a color filter 42. Thereafter, a counter electrode 43 made of an ITO film is formed on the color filter 42 by a sputtering method, and a polyimide film 44 as an alignment film is formed on the counter electrode 43 by an offset printing method. The surface is rubbed.
Next, the insulating substrate 41 on which the color filter 42 and the counter electrode 43 are formed and the insulating substrate 21 on which the semiconductor device including the TFT portion, the pixel electrode 30 and the like are disposed are disposed so as to face each other, and are attached with a seal resin Match. In this case, in order to make the interval between the two insulating substrates 1 and the insulating substrate 25 constant, spherical silica is dispersed. Then, after injecting liquid crystal between the insulating substrate 1 and the insulating substrate 25, a polarizing plate is attached, and a driver IC or the like is mounted around the liquid crystal display device.
[0090]
Next, the scope of application of the present invention will be described.
[0091]
Embodiment of the present invention 1 In this case, a glass substrate or a quartz substrate is used as a substrate for forming a crystalline semiconductor film. ₂ Film, SiN film is formed, SiO ₂ A crystalline semiconductor film may be formed over the film or the SiN film.
[0093]
Also, the embodiment of the present invention described above 1 Then, as a method of forming an amorphous silicon film, SiH ₄ The plasma CVD method using gas is used, but Si ₂ H ₆ Other methods such as a low pressure CVD method using a gas and a sputtering method may be used.
[0094]
Also, the embodiment of the present invention described above 1 Then, although the film thickness of the semiconductor thin film formed is 50 nm, if it is the range of 50-150 nm of film thickness, the formation method of the semiconductor thin film of this invention is applicable.
[0095]
Also, the embodiment of the present invention described above 1 Then, nickel (Ni), which is a catalyst substance, is introduced by a vapor deposition method using a sputtering method, but other methods such as a vacuum vapor deposition method, a plating method, an ion doping method, a CVD method, and a spin coating method are used. May be used. When the catalyst material is introduced using the spin coating method, it is preferable that the solution containing the catalyst material contains at least one solvent selected from the group consisting of water, methanol, ethanol, n-propanol, and acetone. . When nickel is used as the catalyst substance, nickel can be applied to the insulating substrate or the amorphous silicon film by dissolving nickel acetate in the solvent.
[0097]
Lasers for irradiating a semiconductor thin film include an excimer laser having a wavelength region of ultraviolet light and a YAG laser having a wavelength region of visible / ultraviolet light, which are selectively used depending on the type and film thickness of the semiconductor thin film. For example, since the absorption coefficient of ultraviolet light is higher than that of silicon, an excimer laser having an ultraviolet light wavelength region is suitable for melting a thin silicon film. Further, since the absorption coefficient of visible / ultraviolet light is low, a YAG laser having a visible / ultraviolet light wavelength range is suitable for melting a thick silicon film. In Embodiments 1 to 3 of the present invention, an excimer laser is suitable because a thin silicon film with a thickness of 50 nm is used.
[0098]
【The invention's effect】
According to the method for forming a semiconductor thin film of the present invention, an amorphous semiconductor film is formed on an insulating substrate or an insulating film, and a catalytic substance for promoting crystallization is added to the amorphous semiconductor film. By applying a first energy to the added amorphous semiconductor film, the amorphous semiconductor film is crystal-grown on the crystalline semiconductor thin film, and further, by applying a second energy to the crystalline semiconductor thin film, By forming a polycrystalline semiconductor film in which the crystallinity of the crystalline semiconductor thin film is further improved, the crystallinity can be improved by having the orientation of a specific crystal orientation in the direction perpendicular to the surface of the substrate on which the crystal is grown.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating a method for forming a crystalline silicon film according to a first embodiment of the present invention.
FIG. 2 (a) and (b) show the present invention respectively. Reference form 1 It is sectional drawing explaining the formation method of this crystalline silicon film.
FIG. 3 of the present invention Reference form 2 It is sectional drawing explaining the formation method of this crystalline semiconductor film.
FIG. 4 Embodiment 1 Using a polycrystalline silicon film formed by 2 It is sectional drawing of the principal part of this semiconductor device.
FIG. 5 shows the embodiment shown in FIG. 2 It is sectional drawing of the principal part of the liquid crystal display device using the semiconductor device of.
FIGS. 6A to 6C are examples of inverse pole figures obtained by the EBSP method. FIG.
FIG. 7 is an inverted pole figure obtained by measuring and plotting the crystal orientation in the vertical direction on the substrate surface on which the crystalline silicon film and the polycrystalline silicon film are formed at a pitch of 0.5 μm.
FIG. 8 is an explanatory view of a [111] crystal zone plane.
FIG. 9 is a diagram showing a predetermined lattice plane for determining the orientation ratio of the [111] crystal zone plane.
[Explanation of symbols]
11 Glass substrate
12 Amorphous silicon film
13 Nickel thin film
14 SiO ₂ film
15 Catalyst material introduction area
16 Quartz substrate
21 Glass substrate
22 Polycrystalline silicon film
23 Gate SiO ₂ film
24 WSi ₂ Gate electrode
25 SiO ₂ film
26 Contact hole
27 Al wiring
28 SiN protective film
29 Through hole
30 pixel electrode
31 SiN film
32 Polyimide film
41 glass substrate
42 Color filter
43 Counter electrode
44 Polyimide film
50 liquid crystal

Claims

Forming an amorphous silicon film over the entire surface of the insulating substrate or insulating film;
A step of adding Ni as a catalyst material for promoting crystallization over the entire surface of the amorphous silicon film at a surface concentration in the range of 1 × 10 ¹³ atoms / cm ² or more and 5 × 10 ¹³ atoms / cm ² or less. When,
Crystal growth of the amorphous silicon film to a crystalline silicon thin film by applying thermal energy to the amorphous silicon film to which the catalytic material is added;
Irradiating the crystalline silicon thin film with an excimer laser beam having an energy density in the range of 300 to 320 mj / cm ² to form a polycrystalline silicon film in which the crystallinity of the crystalline silicon thin film is further improved; Including
The crystal orientation of the polycrystalline silicon film in the direction perpendicular to the surface of the insulating substrate or insulating film was obtained by crystal orientation analysis for each of a plurality of measurement points of the polycrystalline silicon film by a backscattered electron diffraction pattern method [111. ] Oriented preferentially to the crystal plane, and the [111] crystal plane orientation ratio holds 52% within a range of ± 5 ° with respect to the vertical direction,
As a result of crystal orientation analysis by the backscattered electron diffraction pattern method, the [111] crystal zone orientation ratio shows a crystal orientation in which the angle between the surface of the polycrystalline silicon film and the <111> axis is within ± 5 ° A method for forming a semiconductor thin film, characterized in that it is determined by a ratio between the number of measurement points of a silicon film and the total number of measurement points of the polycrystalline silicon film subjected to crystal orientation analysis by a backscattered electron diffraction pattern method.

The method for forming a semiconductor thin film according to claim 1, wherein the amorphous silicon film is formed with a film thickness of 50 nm on the substrate.

The method for forming a semiconductor thin film according to claim 1, wherein thermal energy is applied to the amorphous silicon film by a heat treatment at a temperature of 550 ° C. for 4 hours.

A semiconductor thin film formed by the method for forming a semiconductor thin film according to claim 1.

A semiconductor device using the semiconductor thin film according to claim 4.

A display device using the semiconductor device according to claim 5.