JP4744059B2 - 半導体薄膜、半導体薄膜の形成方法、半導体装置およびディスプレイ装置。 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、絶縁膜上または絶縁性基板上に形成された非晶質半導体膜に、熱エネルギーおよび光エネルギーを加えることによって、非晶質半導体膜を結晶化させた半導体薄膜、その半導体薄膜の形成方法、その半導体薄膜を用いた半導体装置およびディスプレイ装置に関する。
【０００２】
【従来の技術】
従来より、絶縁膜上または絶縁性基板上にシリコン等の非晶質半導体膜を形成し、その非晶質半導体膜に結晶化を助長するニッケル（Ｎｉ）等の金属元素を導入し、低温での加熱処理、例えば、温度５５０℃、４時間の熱処理を施すことによって結晶性シリコン膜を結晶成長させる方法が開示されている（例えば、特許文献１および特許文献２）。
【０００３】
上記方法で作成された多結晶半導体膜の配向性については、横成長させた結晶の結晶成長面が概略（１１１）面であることが確認されている（例えば、特許文献３）。多結晶半導体膜の結晶成長面が概略（１１１）面であることは、（１１１）面、（２２０）面、（３１１）面の各面のＸ線回折ピークの積分強度を測定し、（１１１）配向比率を下記の式のように定義し、この式に基づいて求められたものである。
【０００４】
【数１】

【０００５】
【特許文献１】
特開平７−１３０６５２号公報
【特許文献２】
特開平８−７８３２９号公報
【特許文献３】
特開平１０−６４８１９号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、測定精度の高いＸ線ｉｎ−ｐｌａｎｅ回折測定によって、多結晶半導体膜の基板表面に対する垂直方向の配向は、（１１１）面、（２２０）面、（３１１）面以外に（４００）面、（３３１）面および（４２２）面も存在することが確認された。したがって、上記の式による（１１１）配向比率の定義では、多結晶半導体膜の基板表面に対する垂直方向の配向を正確に規定することがむずかしい。
【０００７】
また、多結晶半導体膜の（１１１）面は、結晶方位の分布を求める反射電子回折パターン（Ｅｌｅｃｔｒｏｎ Ｂａｃｋ Ｓｃａｔｔｅｒ ｄｉｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎ：ＥＢＳＰ）測定によると、完全な基板表面に対する垂直方向から±数度（°）の範囲に広く分布した状態を示している（図示せず）。
【０００８】
これにより、多結晶半導体膜の基板表面に対する垂直方向の配向性は、基板表面に対する垂直方向の（１１１）配向比率のみでは正確に規定することができないため、基板表面に対する垂直方向の［１１１］晶帯面配向比率を用いて規定する必要がある。
【０００９】
ところが、基板表面に対する垂直方向の［１１１］晶帯面配向比率によって、多結晶半導体膜の基板表面に対する垂直方向の配向性を規定することは、これまで行われていない。このため、結晶性シリコン膜を用いたＴＦＴの電気的特性等を向上させる場合、結晶性シリコン膜を結晶成長させるプロセス条件の最適化を図るための目標となる多結晶半導体膜の基板表面に対する垂直方向の配向性が明確になっていない。
【００１０】
絶縁膜上または絶縁性基板上に結晶性シリコン膜を結晶成長させ、この結晶性シリコン膜を用いてＴＦＴを形成する場合、結晶性シリコン膜を結晶成長させるプロセス条件が最適化されていないと、結晶成長後の結晶性シリコン膜の結晶方位がランダムとなり、特定の結晶方位に対する配向率が低くなる。特定の結晶方位に対する配向率が低くなると、異なる結晶方位の結晶粒の境界である結晶粒界において結晶格子の連続性を保持することがほとんど不可能になり、不対結合手が多く形成されることが推定できる。結晶粒界にできる不対結合手は、結晶性シリコン膜内を移動するキャリア（電子またはホール）の捕獲中心となり、キャリアの散乱およびキャリアのトラップに起因し、キャリアの輸送特性を低下させている。
【００１１】
このような結晶性シリコン膜を用いてＴＦＴを形成しても、高い電界効果移動度を有するＴＦＴは得られない。また、結晶粒界は、結晶性シリコン膜内でランダムに存在するため、ＴＦＴのチャネル形成領域を特定の結晶方位を持つ結晶粒で形成することが不可能となり、ＴＦＴの電気的特性のバラツキの要因となる。
【００１２】
本発明は、このような課題を解決するものであり、その目的は、結晶成長を行う基板表面の垂直方向に特定の結晶方位の配向性を有し、結晶性が改善された半導体薄膜、その半導体薄膜の形成方法、その半導体薄膜を用いた半導体装置およびディスプレイ装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の半導体薄膜の形成方法は、絶縁性基板または絶縁膜上に全面にわたって非晶質シリコン膜を形成する工程と、該非晶質シリコン膜上の全面にわたって、結晶化を促進する触媒物質としてのＮｉを、１×１０^１３ａｔｏｍｓ／ｃｍ^２以上、５×１０^１３ａｔｏｍｓ／ｃｍ^２以下の範囲の表面濃度で添加する工程と、該触媒物質が添加された該非晶質シリコン膜に熱エネルギーを加えることによって、該非晶質シリコン膜を結晶性シリコン薄膜に結晶成長させる工程と、該結晶性シリコン薄膜に、３００〜３２０ｍｊ／ｃｍ^２の範囲のエネルギー密度のエキシマレーザー光を照射することによって、該結晶性シリコン薄膜の結晶性をさらに向上させた多結晶シリコン膜を形成する工程とを包含し、前記絶縁性基板または絶縁膜の表面に対する垂直方向の前記多結晶シリコン膜の結晶方位が、反射電子回折パターン法による、多結晶シリコン膜の複数の測定点それぞれについての結晶方位解析により求めた［１１１］晶帯面に優先的に配向し、［１１１］晶帯面配向比率が、垂直方向を基準にして±５°の範囲内で５２％を保持しており、該［１１１］晶帯面配向比率が、反射電子回折パターン法による結晶方位解析の結果、上記多結晶シリコン膜表面と＜１１１＞軸がなす角度が±５°以内の結晶方位を示す上記多結晶シリコン膜の測定点の数と、反射電子回折パターン法による結晶方位解析が行われた上記多結晶シリコン膜の測定点の全数との割合で求められることを特徴とし、そのことにより上記目的が達成される。
【００１４】
好ましくは、前記非晶質シリコン膜は、前記基板上に５０ｎｍの膜厚で形成される。
【００１５】
好ましくは、前記非晶質シリコン膜には、５５０℃の温度で４時間にわたる熱処理によって熱エネルギーが加えられる。
【００２０】
本発明の半導体薄膜は、前記の半導体薄膜の形成方法によって形成されており、そのことにより上記目的が達成される。
【００２３】
本発明の半導体装置は、前記半導体薄膜を用いたものであり、そのことにより上記目的が達成される。
【００２４】
本発明のディスプレイ装置は、前記半導体装置を用いたものであり、そのことにより上記目的が達成される。
【００２５】
【発明の実施の形態】
本発明は、絶縁性基板上に非晶質シリコン膜を形成し、形成された非晶質シリコン膜に結晶化を促進する触媒物質を導入（添加）して加熱処理を行うことによって結晶化させ、さらにその結晶性を向上させるために、エキシマレーザーのレーザー光を照射し、レーザー光を照射された多結晶シリコン膜の基板表面に垂直な方向の結晶方位が概略（１１１）面に優先的に配向されることに着目したものである。 そして、本願発明者は、上記レーザー光を照射し、基板表面に垂直な方向の結晶方位が概略（１１１）面に優先的に配向された多結晶シリコン膜を結晶成長させ、その結晶成長した多結晶シリコン膜において、結晶欠陥が少なく、良好な結晶性が得られることを実験によって明確にした。
【００２６】
以下、このような結果が得られた実験について詳細に説明する。
【００２７】
まず、ＳｉＨ_４ガスを用いたプラズマＣＶＤ（化学気相成長）法によって、成膜温度３００℃にて、ガラス基板上に膜厚５０ｎｍの非晶質シリコン膜を形成する。
【００２８】
次に、スパッタリング法を用いて、非晶質シリコン膜上にニッケル（Ｎｉ）薄膜を形成する。ニッケル薄膜表面のニッケル原子濃度は、１×１０^１３〜５×１０^１３個／ｃｍ^２に設定する。
【００２９】
次に、電気炉を用いて温度５５０℃、４時間の加熱処理を行う。この加熱処理により、ニッケル薄膜から非晶質シリコン膜に導入されたニッケルが、非晶質シリコン膜内のシリコンと反応して、非晶質シリコン膜の表面の全面にランダムにニッケルシリサイドを形成する。さらに、このニッケルシリサイドが結晶核となって、非晶質シリコン膜の結晶化が促進される。ニッケルシリサイドは、非晶質シリコンを結晶化しながら横方向に移動し、ニッケルシリサイドが通過した後には、結晶性シリコン膜が形成される。
【００３０】
次に、ニッケルシリサイドによって結晶化された結晶性シリコン膜の結晶性をさらに向上させるために、ＸｅＣｌエキシマレーザーを結晶性シリコン膜に照射し、多結晶シリコン膜を結晶成長させる。
【００３１】
そして、反射電子回折パターン法によって、測定ピッチ０．５μｍ毎に電子線を、電気炉の加熱処理によって得られる結晶性シリコン膜およびエキシマレーザーのレーザー光の照射によって得られる多結晶シリコン膜にそれぞれ照射して、結晶性シリコン膜および多結晶シリコン膜のそれぞれ隣接する各測定点間の結晶方位を測定する。
【００３２】
結晶性シリコン膜および多結晶シリコン膜における結晶方位の分布を求める反射電子回折パターン法（以下、ＥＢＳＰ法と記述する）について説明する。
ＥＢＳＰ法は、ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：走査型電子顕微鏡）に専用の検出器を設け、試料の結晶性シリコン膜および多結晶シリコン膜に電子線をそれぞれ照射することによって生じる一次電子の後方散乱から結晶方位を分析する手法である。
【００３３】
所定の結晶構造を有する結晶性シリコン膜および多結晶シリコン膜の結晶内に電子線が入射すると、電子線の後方にも非弾性散乱が生じ、その非弾性散乱から球面波電子線が発生する。球面波電子線の一部は、ブラッグの回折条件を満たす結晶面で弾性散乱されて、所定の結晶方位に特有の線状パターン（一般に菊池パターンと呼ばれる）が形成される。菊地パターンは、結晶構造および結晶方位を鋭敏に反映するために、後者の性質を利用して結晶方位解析を行うことができる。
ＥＢＳＰ法は、試料である結晶性シリコン膜および多結晶シリコン膜上の、電子線が照射される位置を移動させながら、結晶方位解析を繰り返す（マッピング測定）ことで、試料表面の結晶方位または配向の情報を得ることができる。マッピング測定により各結晶粒の結晶方位がすべて求まると、結晶性シリコン膜および多結晶シリコン膜に対するそれぞれの結晶方向の状態を統計的に表示できる。
【００３４】
図６（ａ）〜（ｃ）は、それぞれＥＢＳＰ法により求められる逆極点図の一例である。図６（ａ）〜（ｃ）に示す逆極点図は、試料の特定の面（ここでは膜表面）を、指定された方向から見たときに、その方向を向く結晶粒の結晶方位をプロットし、結晶方位の分布を示すものである。図６（ａ）〜（ｃ）の各逆極点図の左上のそれぞれの数値は、試料の［００１］、［０１０］、［１００］の方位を示し、図６（ａ）〜（ｃ）は、それぞれ［００１］、［０１０］、［１００］の方位から見た逆極点図である。例えば、図６（ａ）では、｛１０１｝付近でプロットされた点の密度が高くなっており、｛１０１｝付近の結晶方位が（１０１）面に優先的に配向していることを示す。ここで、｛１０１｝は、（１０１）面に等価な面の全てを含んだものを示す記号である。
【００３５】
図７は、上記の実験にて成膜した結晶性シリコン膜および多結晶シリコン膜をＥＢＳＰ法によって測定した逆極点図の一例である。
【００３６】
図７に示す逆極点図は、結晶性シリコン膜および多結晶シリコン膜が成膜された基板表面の垂直方向の結晶の方位を０．５μｍピッチで測定しプロットしたものである。図７に示すように、｛１１２｝、｛７ ３ １０｝（図示せず）、｛１０１｝の各面を結ぶ領域でプロットされた点の密度が高くなっている。これらの面方位は、［１１１］晶帯面と言われており、図８に示すように、［１１１］晶帯面は、基板表面に平行な方向の結晶軸が〈１１１〉軸となる面である。
【００３７】
図９は、［１１１］晶帯面の配向比率を求めるための所定の格子面を示す図である。図９に示すように、［１１１］晶帯における所定の面方位｛１１２｝、｛３２５｝、｛７ ３ １０｝、｛７２９｝、｛８１９｝、｛１０１｝を選択し、それぞれの面方位を中心に±５°の範囲内の結晶方位を示す測定点を数えた。その結果を表１に示す。
【００３８】
【表１】

【００３９】
表１より、［１１１］晶帯面の配向比率は５２％である。この配向比率の値は、次式から求める［１１１］晶帯面配向比率と略同じである。
【００４０】
【数２】

【００４１】
また、ニッケルシリサイドを結晶核として結晶化した多結晶シリコン膜は、［１１１］晶帯面配向比率が高くなり、ニッケルシリサイドを結晶核とする結晶成長は、非晶質シリコン膜内おいて、針状あるいは柱状に結晶粒が伸びるようにして成長し、その結晶成長の途中で、結晶粒の結晶方位が徐々に変化すると考えられる。このような結晶方位の変化は、多結晶シリコン膜内のストレスを緩和するように変化し、ストレスの緩和により多結晶シリコン膜内の欠陥が少なくなる。
【００４５】
以下、本発明の多結晶シリコン膜の形成方法の具体的な形態について、図面に基づいて説明する。尚、本発明の多結晶シリコン膜の形成方法は、以下の実施形態１〜４に限定されるものではない。
【００４６】
（実施形態１）
図１は、本発明の実施形態１の結晶性シリコン膜の形成方法を説明する断面図である。
【００４７】
まず、ＰＥ−ＣＶＤ法によって、ガラス基板１１上の全面にわたって、膜厚５０ｎｍの非晶質シリコン膜１２を形成する。成膜用の材料ガスは、ＳｉＨ_４ガスを用い、基板温度は、３００℃とする。
【００４８】
次に、スパッタリング法を用いて、非晶質シリコン膜１２上に全面にわたってニッケル（Ｎｉ）を蒸着してニッケル薄膜１３を形成する。ここでは、ニッケル薄膜１３におけるニッケルの表面原子濃度は、１×１０^１３個／ｃｍ^２とする。
【００４９】
次に、電気炉を用いて加熱処理を実施する。この加熱処理の条件は、例えば、温度５５０℃、４時間とする。この加熱処理により、最初に、ニッケル薄膜１３内のニッケルと非晶質シリコン膜１２内のシリコンとが反応してニッケルシリサイドが形成され、このニッケルシリサイドを結晶核として結晶化が進行する。
【００５０】
次に、ＸｅＣｌエキシマレーザーのレーザー光を照射して、上記加熱処理により結晶化されたシリコン膜の結晶性をさらに向上させる。このエキシマレーザーの照射におけるエキシマレーザー光のエネルギー密度は、３００〜３２０ｍＪ／ｃｍ^２の範囲内に設定する。
【００５１】
以上の工程により、ガラス基板１１の表面に対して垂直方向の結晶方位が、［１１１］晶帯面に優先的に配向し、［１１１］晶帯面配向比率が、垂直方向を基準として±５°の範囲内で４０％以上に制御された多結晶シリコン膜が形成される。
【００５２】
（参考形態１）
図２（ａ）および（ｂ）は、それぞれ本発明の参考形態１の結晶性シリコン膜の形成方法を説明する断面図である。
【００５３】
まず、図２（ａ）に示すように、ＳｉＨ_４ガスを用いたプラズマＣＶＤ法によって、ガラス基板１１上の全面にわたって、非晶質シリコン膜１２を５０ｎｍの膜厚に形成する。
【００５４】
次に、図２（ｂ）に示すように、非晶質シリコン膜１２上の全面にわたって膜厚１００ｎｍのＳｉＯ_２膜１４を形成した後、ＲＩＥ（反応性イオンエッチング）法によって、ＳｉＯ_２膜１４の所定部分をエッチングにより除去し、触媒元素導入領域１５とする。この触媒元素導入領域１５は、例えば、幅１０μｍの線状に形成する。
【００５５】
次に、スパッタリング法を用いて、ＳｉＯ_２膜１４および触媒元素導入領域１５上にニッケル薄膜１３を形成する。ここでは、ニッケル薄膜１３におけるニッケルの表面原子濃度は、５×１０^１３個／ｃｍ^２とする。
【００５６】
次に、電気炉を用いて加熱処理を実施する。この加熱処理の条件は、温度５５０℃、４時間とする。この加熱処理により、触媒元素導入領域１５のニッケルとシリコンとが反応してニッケルシリサイドが形成され、このニッケルシリサイドを結晶核として結晶化が進行する。ニッケルシリサイドは、非晶質シリコン膜１２のシリコンを結晶化させながら、基板面に対して横方向に移動し、移動方向の後ろ側に、結晶性シリコン膜を形成する。
【００５７】
次に、加熱処理により結晶性シリコン膜になった非晶質シリコン膜１２上に形成されたＳｉＯ_２膜１４をエッチングにより除去する。
【００５８】
次に、ＸｅＣｌエキシマレーザーのレーザー光を照射して、加熱処理により結晶化された結晶性シリコン膜１２の結晶性をさらに向上させる。このエキシマレーザーの照射におけるエキシマレーザー光のエネルギー密度は、３００〜３２０ｍＪ／ｃｍ^２の範囲内に設定する。
【００５９】
以上の工程により、ガラス基板１１の表面に対して垂直方向の結晶方位が、［１１１］晶帯面に優先的に配向し、［１１１］晶帯面配向比率が、垂直方向を基準として±５°の範囲内で４０％以上に制御された多結晶シリコン膜が形成される。
【００６０】
（参考形態２）
図３は、本発明の参考形態２の結晶性半導体膜の形成方法を説明する断面図である。
【００６１】
まず、プラズマＣＶＤ法によって、石英基板１６上の全面にわたって、膜厚５０ｎｍの非晶質シリコン膜１２を形成する。成膜用の材料ガスは、ＳｉＨ_４ガスを用い、基板温度は、３００℃とする。
【００６２】
次に、スパッタリング法を用いて、非晶質シリコン膜１２上の全面にわたってニッケル（Ｎｉ）を蒸着してニッケル薄膜１３を形成する。ここでは、ニッケル薄膜１３におけるニッケルの表面原子濃度は、１×１０^１３個／ｃｍ^２とする。
【００６３】
次に、電気炉を用いて加熱処理を実施する。この加熱処理の条件は、例えば、温度５５０℃、４時間とする。この加熱処理により、最初に、ニッケル薄膜１３内のニッケルと非晶質シリコン膜１２内のシリコンとが反応してニッケルシリサイドが形成され、このニッケルシリサイドを結晶核として結晶化が進行する。
【００６４】
続いて、温度９００〜１０００℃の高温加熱処理を実施して、結晶性シリコン膜１２の結晶性をさらに向上させる。
【００６５】
次に、ＸｅＣｌエキシマレーザーのレーザー光を照射して、上記高温加熱処理により結晶化されたシリコン膜の結晶性をさらに向上させる。このエキシマレーザーの照射におけるエキシマレーザー光のエネルギー密度は、３００〜３２０ｍＪ／ｃｍ^２の範囲内に設定する。
【００６６】
以上の工程により、石英基板１６の表面に対して垂直方向の結晶方位が、［１１１］晶帯面に優先的に配向し、［１１１］晶帯面配向比率が、垂直方向を基準として±５°の範囲内で４０％以上に制御された多結晶シリコン膜が形成される。
【００６７】
（実施形態２）
図４は、実施形態１によって形成された多結晶シリコン膜を用いた実施形態２の半導体装置の要部の断面図である。
【００６８】
本実施形態２では、上述した実施形態１において説明した結晶性シリコン膜によって形成された薄膜トランジスタ等の半導体装置およびその製造方法について説明する。本実施形態４の半導体装置は、液晶ドライバー、半導体メモリー、半導体論理回路等に用いることが可能である。
図４に示す半導体装置は、図１に示す結晶性半導体薄膜の形成方法によって形成された多結晶シリコン膜に薄膜トランジスタ等が形成され、その薄膜トランジスタを用いた液晶ドライバー、半導体メモリーおよび半導体論理回路の要部を表している。
【００６９】
図４に示す半導体装置は、ガラス基板等の絶縁性基板２１上の所定の領域に、図１〜３に示す結晶性半導体薄膜の形成方法によって、多結晶シリコン膜２２が形成されている。多結晶シリコン膜２２の中央部は、チャネル領域２２ａが形成されており、このチャネル領域２２ａ上には、ゲートＳｉＯ_２膜２３を介してＷＳｉ_２から成るゲート電極２４が形成されている。チャネル領域２２ａの両側には、それぞれドレイン領域２２ｂおよびソース領域２２ｃが形成されている。多結晶シリコン膜２２の端部および絶縁性基板２１上には、ゲートＳｉＯ_２膜２３および層間絶縁膜であるＳｉＯ_２膜２５が順番に形成されており、チャンネル領域２２ａ上のゲートＳｉＯ_２膜２３およびゲート電極２４の周囲もＳｉＯ_２膜２５によって被覆されている。ドレイン領域２２ｂおよびソース領域２２ｃ上には、ゲートＳｉＯ_２膜２３およびＳｉＯ_２膜２５に設けられたコンタクトホール２６が形成されており、それらのコンタクトホール２６、および、チャンネル領域上のＳｉＯ_２膜２５を除いたＳｉＯ_２膜２５上にＡｌ配線２７が形成されている。Ａｌ配線２７は、ドレイン領域２２ｂおよびソース領域２２ｃに接続されている。Ａｌ配線２７およびチャンネル領域２２ｃ上のＳｉＯ_２膜２５を被覆するようにＳｉＮ保護膜２８が形成され、ＳｉＮ保護膜２８の所定の領域には、Ａｌ配線２７が露出するようにスルーホール２９が形成されている。
【００７０】
続いて、図４に示す半導体装置の製造方法を説明する。
【００７１】
ガラス基板等の絶縁性基板２１上に、図１〜３に示す結晶性半導体薄膜の形成方法によって多結晶シリコン膜２２を形成し、ＣＦ_４ガスおよびＯ_２ガスを用いたＲＩＥ法によって、多結晶シリコン膜２２を所定の形状にパターニングし、島状の多結晶シリコン膜２２を形成する。その後、絶縁性基板２１および多結晶シリコン膜２２上には、ＴＥＯＳガスおよびＯ_３ガスを用いたプラズマＣＶＤ法によってゲートＳｉＯ_２膜２３を成膜する。
【００７２】
次に、ゲートＳｉＯ_２膜２３上に、スパッタリング法によってＷＳｉ_２層を形成する。その後、ＣＦ_４ガスおよびＯ_２ガスを用いたＲＩＥ法によって、多結晶シリコン膜２２上の略中央部分にＷＳｉ_２層が残るようにパターニングして、多結晶シリコン膜２２上にゲートＳｉＯ_２膜２３を介してＷＳｉ_２から成るゲート電極２４を形成する。
【００７３】
次に、ゲート電極２４をマスクとして、イオンドーピング法によって、多結晶シリコン膜２２にＰ（リン）またはＢ（ボロン）を注入し、ソース領域２２ｃおよびドレイン領域２２ｂを形成する。Ｐ（リン）が注入されるとＮ型ＭＯＳＦＥＴが形成され、Ｂ（ボロン）が注入されるとＰ型ＭＯＳＦＥＴが形成される。ゲート電極２４によってマスクされたソース領域２２ｃおよびドレイン領域２２ｂ間には、チャネル領域２２ａが形成される。
【００７４】
次に、絶縁性基板２１上の全面に、ＴＥＯＳガスおよびＯ_３ガスを用いたプラズマＣＶＤ法によって、層間絶縁膜であるＳｉＯ_２膜２５を形成し、ドレイン領域２２ｂおよびソース領域２２ｃ上のそれぞれ所定の領域にドレイン領域２２ｂおよびソース領域２２ｃの表面が露出するように、ＣＦ_４ガスおよびＣＨＦ_３ガスを用いたＲＩＥ法によって、エッチングを行いコンタクトホール２６を形成する。この場合、チャンネル領域２２ａ上のゲートＳｉＯ_２膜２３およびゲート電極２４の周囲は、ＳｉＯ_２膜２５によって被覆されている。
【００７５】
次に、ドレイン領域２２ｂおよびソース領域２２ｃ上のコンタクトホール２６が形成された各開口部およびＳｉＯ_２膜２５上には、スパッタリング法によって、Ａｌ層を成膜し、ＢＣｌ_３ガスおよびＣｌ_２ガスを用いたＲＩＥ法によって、Ａｌ層を所定の形状にパターニングし、ドレイン領域２２ｂおよびソース領域２２ｃ上のコンタクトホール２６が形成されたそれぞれの開口部、および、ゲート電極２４を被覆するＳｉＯ_２膜２５を除いたＳｉＯ_２膜２５上にＡｌ配線２７を形成する。Ａｌ配線２７は、ドレイン領域２２ｂおよびソース領域２２ｃとそれぞれ電気的に接続されている。
【００７６】
次に、ゲート電極２４を被覆するＳｉＯ_２膜２５およびＡｌ配線２７上全体に、ＳｉＨ_４ガスとＮＨ_３ガスまたはＮ_２ガスとを用いたプラズマＣＶＤ法によって、ＳｉＮ保護膜２８を形成する。最後に、ＳｉＮ保護膜２８の一部を、ＣＦ_４ガスおよびＣＨＦ_３ガスを用いたＲＩＥ法によってエッチングし、ＳｉＮ保護膜２８の所定の領域にＡｌ配線２７が露出するようにスルーホール２９を形成する。
これにより、薄膜トランジスタ、抵抗、キャパシタ等の半導体素子から成る液晶ドライバー、半導体メモリーおよび半導体論理回路の半導体装置が作製できる。
（実施形態３）
図５は、図４に示す実施形態２の半導体装置を用いた液晶ディスプレイ装置の要部の断面図である。
【００７７】
図５に示す液晶ディスプレイ装置は、ガラス基板等の絶縁性基板２１上の所定の領域には、図１に示す結晶性半導体薄膜の形成方法によって多結晶性シリコン膜２２が形成されている。多結晶シリコン膜２２の中央部は、チャネル領域２２ａが形成されており、このチャネル領域２２ａ上には、ゲートＳｉＯ_２膜２３を介してＷＳｉ_２から成るゲート電極２４が形成されている。チャネル領域２２ａの両側には、それぞれドレイン領域２２ｂおよびソース領域２２ｃが形成されている。多結晶シリコン膜２２の端部および絶縁性基板２１上には、ゲートＳｉＯ_２膜２３および層間絶縁膜であるＳｉＯ_２膜２５が順番に形成されており、チャンネル領域２２ａ上のゲートＳｉＯ_２膜２３およびゲート電極２４の周囲もＳｉＯ_２膜２５によって被覆されている。ドレイン領域２２ｂおよびソース領域２２ｃ上には、ゲートＳｉＯ_２膜２３およびＳｉＯ_２膜２５に設けられたコンタクトホール２６が形成されており、それらのコンタクトホール２６、および、チャンネル領域上のＳｉＯ_２膜２５を除いたＳｉＯ_２膜２５上にＡｌ配線２７が形成されている。Ａｌ配線２７は、ドレイン領域２２ｂおよびソース領域２２ｃに接続されている。Ａｌ配線２７およびチャンネル領域２２ｃ上のＳｉＯ_２膜２５を被覆するようにＳｉＯ_２膜２８が形成され、ソース領域２２ｃ側に形成されているＳｉＯ_２膜２８の所定の領域には、Ａｌ配線２７が露出するようにスルーホール２９が設けられている。
【００７８】
スルーホール２９およびＳｉＯ_２膜２８上には、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜から成る画素電極３０が形成され、スルーホール２９にてＡｌ配線２７に接続されている。ＩＴＯ膜から成る画素電極３０は、スパッタリング法によって形成され所定の形状にパターニングされることによって、ゲート電極２４、ソース領域２２ｃおよびドレイン領域２２ｂを有する薄膜トランジスタ（ＴＦＴ）部を覆うように配置されている。画素電極３０およびＳｉＯ_２膜２８上には、ＳｉＮ保護膜３１および配向膜であるポリイミド膜３２が順番に形成されている。ＳｉＮ保護膜３１は、ＳｉＨ_４ガスとＮＨ_３ガスまたはＮ_２ガスとを用いたプラズマＣＶＤ法によって形成されており、配向膜であるポリイミド膜３２は、オフセット印刷法によって形成され、表面が平坦化されている。また、配向膜であるポリイミド膜３２には、液晶分子を所定の方向に配向させるためのラビング処理が施されている。
【００７９】
一方、ＴＦＴ部が形成された絶縁性基板２１に対向するように配置されたガラス基板等の絶縁性基板４１上には、所定の光を透過させるカラーフィルタ４２が形成されている。カラーフィルタ４２は、絶縁性基板４１上に赤色、緑色、青色の各感光性樹脂薄膜の付いたフィルムを熱圧着によって転写し、さらにフォトリソグラフィによってパターニングを行い、赤色、緑色および青色のフィルムの間のスペースに、ブラックマトリックス部を同様に設けることにより形成される。カラーフィルタ４２上には、スパッタリング法によってＩＴＯ膜から成る対向電極４３が形成されており、対向電極４３上には、オフセット印刷法によって配向膜であるポリイミド膜４４が形成されている。ポリイミド膜４４には、ポリイミド膜４４と同様に、液晶分子を所定の方向に配向させるためのラビング処理が施されている。
【００８０】
そして、図５に示す液晶ディスプレイ装置は、ＴＦＴ部、画素電極３０等から成る半導体装置が形成された絶縁性基板２１と、カラーフィルタ４２、対向電極４３等が形成された絶縁性基板４１とをシール樹脂で貼り合わせ、絶縁性基板２１および４１間に液晶５０が注入されている。
【００８１】
続いて、図５に示す液晶ディスプレイ装置の製造方法を説明する。
【００８２】
ガラス基板等の絶縁性基板２１上に、図１に示す結晶性半導体薄膜の形成方法によって多結晶シリコン膜２２を形成し、ＣＦ_４ガスおよびＯ_２ガスを用いたＲＩＥ法によって、多結晶シリコン膜２２を所定の形状にパターニングし、島状の多結晶シリコン膜２２を形成する。その後、絶縁性基板２１および多結晶性シリコン膜２２上には、ＴＥＯＳガスおよびＯ_３ガスを用いたプラズマＣＶＤ法によってゲートＳｉＯ_２膜２４を成膜する。
【００８３】
次に、ゲートＳｉＯ_２膜２３上に、スパッタリング法によってＷＳｉ_２層を形成する。その後、ＣＦ_４ガスおよびＯ_２ガスを用いたＲＩＥ法によって、多結晶シリコン膜２２上の略中央部分にＷＳｉ_２層が残るようにパターニングして、多結晶シリコン膜２２上にゲートＳｉＯ_２膜２３を介してＷＳｉ_２から成るゲート電極２４を形成する。
【００８４】
次に、ゲート電極２４をマスクとして、イオンドーピング法によって、多結晶シリコン膜２２にＰ（リン）またはＢ（ボロン）を注入し、ソース領域２２ｃおよびドレイン領域２２ｂを形成する。Ｐ（リン）が注入されるとＮ型ＭＯＳＦＥＴが形成され、Ｂ（ボロン）が注入されるとＰ型ＭＯＳＦＥＴが形成される。ゲート電極２４によってマスクされたソース領域２２ｃおよびドレイン領域２２ｂ間には、チャネル領域２２ａが形成される。
【００８５】
次に、絶縁性基板２１上の全面に、ＴＥＯＳガスおよびＯ_３ガスを用いたプラズマＣＶＤ法によって、層間絶縁膜であるＳｉＯ_２膜２５を形成し、ドレイン領域２２ｂおよびソース領域２２ｃ上のそれぞれ所定の領域にドレイン領域２２ｂおよびソース領域２２ｃの表面が露出するように、ＣＦ_４ガスおよびＣＨＦ_３ガスを用いたＲＩＥ法によって、エッチングを行いコンタクトホール２６を形成する。この場合、チャンネル領域２２ａ上のゲートＳｉＯ_２膜２３およびゲート電極２４の周囲は、ＳｉＯ_２膜２５によって被覆されている。
【００８６】
次に、ドレイン領域２２ｂおよびソース領域２２ｃ上のコンタクトホール２６が形成された各開口部およびＳｉＯ_２膜２５上には、スパッタリング法によって、Ａｌ層を成膜し、ＢＣｌ_３ガスおよびＣｌ_２ガスを用いたＲＩＥ法によって、Ａｌ層を所定の形状にパターニングし、ドレイン領域２２ｂおよびソース領域２２ｃ上のコンタクトホール２６が形成されたそれぞれの開口部、および、ゲート電極２４を被覆するＳｉＯ_２膜２５を除いたＳｉＯ_２膜２５上にＡｌ配線２７を形成する。Ａｌ配線２７は、ドレイン領域２２ｂおよびソース領域２２ｃとそれぞれ電気的に接続されている。
【００８７】
次に、ゲート電極２４を被覆するＳｉＯ_２膜２５およびＡｌ配線２７上全体に、ＳｉＨ_４ガスとＮＨ_３ガスまたはＮ_２ガスとを用いたプラズマＣＶＤ法によって、ＳｉＯ_２膜２８を形成し、ＳｉＯ_２膜２８の一部を、ＣＦ_４ガスおよびＣＨＦ_３ガスを用いたＲＩＥ法によってエッチングし、ソース領域２２ｃ側に形成されているＳｉＯ_２膜２８の所定の領域にＡｌ配線２７が露出するようにスルーホール２９を形成する。
【００８８】
次に、スパッタリング法によって、ＩＴＯ膜から成る画素電極３０を形成し、ＨＣｌとＦｅＣｌ_３を用いて、画素電極３０を所定の形状にパターニングする。画素電極３０は、ゲート電極２４、ソース領域２２ｃおよびドレイン領域２２ｂを有するＴＦＴ部を覆うようにパターニングされる。その後、画素電極３０およびＳｉＯ_２膜２８上に、ＳｉＨ_４ガスとＮＨ_３ガスまたはＮ_２ガスとを用いたプラズマＣＶＤ法によってＳｉＮ保護膜３１を形成し、さらに、ＳｉＮ保護膜３１上にオフセット印刷法によって、配向膜であるポリイミド膜３２を形成し、ポリイミド膜３２上にラビング処理を行う。
【００８９】
次に、ＴＦＴ部が形成された絶縁性基板２１と異なるガラス基板等の絶縁性基板４１に、赤色、緑色、青色の各感光性樹脂薄膜の付いたフィルムを熱圧着によって転写し、フォトリソグラフィによってそのフィルムをパターニングし、さらに赤色、緑色、青色の間のスペースにブラックマトリクス部を同様に形成し、カラーフィルタ４２を形成する。その後、カラーフィルタ４２上に、スパッタリング法によってＩＴＯ膜から成る対向電極４３を形成し、さらに、対向電極４３上にオフセット印刷法によって、配向膜であるポリイミド膜４４を形成し、ポリイミド膜４４上の表面にラビング処理を行う。
次に、カラーフィルタ４２および対向電極４３を形成した絶縁性基板４１と、ＴＦＴ部、画素電極３０等から成る半導体装置が形成された絶縁性基板２１とを対向するように配置しシール樹脂で貼り合わせる。この場合、２枚の絶縁性基板１および絶縁性基板２５間の間隔を一定にするため、真球状のシリカを散布する。そして、絶縁性基板１および絶縁性基板２５間に液晶を注入した後、偏光板を張り付け、周辺にドライバーＩＣ等を実装して液晶ディスプレイ装置を作製する。
【００９０】
次に、本発明の適用範囲について説明する。
【００９１】
上記本発明の実施形態１では、結晶性半導体膜を形成する基板として、ガラス基板または石英基板を用いているが、シリコン（Ｓｉ）ウエハにＳｉＯ_２膜、ＳｉＮ膜を形成し、ＳｉＯ_２膜、ＳｉＮ膜上に結晶性半導体膜を形成しも良い。
【００９３】
また、上記本発明の実施形態１では、非晶質シリコン膜を形成する方法として、ＳｉＨ_４ガスを用いたプラズマＣＶＤ法を用いているが、Ｓｉ_２Ｈ_６ガスを用いた減圧ＣＶＤ法、スパッタ法等の他の方法を用いてもよい。
【００９４】
また、上記本発明の実施形態１では、形成される半導体薄膜の膜厚を５０ｎｍとしているが、膜厚５０〜１５０ｎｍの範囲であれば、本発明の半導体薄膜の形成方法を適用することができる。
【００９５】
また、上記本発明の実施形態１では、触媒物質であるニッケル（Ｎｉ）の導入は、スパッタリング法を用いた蒸着法により導入しているが、真空蒸着法、メッキ法、イオンドーピング法、ＣＶＤ法、スピンコート法等の他の方法を用いてもよい。スピンコート法を用いて触媒物質を導入する場合、触媒物質を含む溶液として、水、メタノール、エタノール、ｎ−プロパノ−ル、アセトンからなる群から選ばれた少なくとも一種類の溶媒を含むことが望ましい。また、触媒物質として、ニッケルを用いる場合、酢酸ニッケルを上記溶媒に溶解することによって、ニッケルを絶縁基板上または非晶質シリコン膜上に塗布することができる。
【００９７】
また、半導体薄膜に照射するレーザとしては、紫外光の波長域を有するエキシマレーザ、可視・紫外光の波長域を有するＹＡＧレーザーがあるが、これらは、半導体薄膜の種類及び膜厚によって使い分けられる。例えば、紫外光の吸収係数は、シリコンに対して高いので、薄いシリコン膜を溶融させるには、紫外光の波長域を有するエキシマレーザが適している。また、可視・紫外光の吸収係数は低いので、厚いシリコン膜を溶融させるためには、可視・紫外光の波長域を有するＹＡＧレーザが適している。上記本発明の実施形態１〜３では、膜厚５０ｎｍの薄いのシリコン膜を用いているので、エキシマレーザーが適している。
【００９８】
【発明の効果】
本発明の半導体薄膜の形成方法は、絶縁性基板または絶縁膜上に非晶質半導体膜を形成し、その非晶質半導体膜上に、結晶化を促進する触媒物質を添加し、触媒物質が添加された非晶質半導体膜に第１のエネルギーを加えることによって、非晶質半導体膜を結晶性半導体薄膜に結晶成長させ、さらに、結晶性半導体薄膜に、第２のエネルギーを加えることによって、結晶性半導体薄膜の結晶性をさらに向上させた多結晶半導体膜を形成することによって、結晶成長を行う基板表面の垂直方向に特定の結晶方位の配向性を有し、結晶性が改善できる。
【図面の簡単な説明】
【図１】 本発明の実施形態１の結晶性シリコン膜の形成方法を説明する断面図である。
【図２】 （ａ）および（ｂ）は、それぞれ本発明の参考形態１の結晶性シリコン膜の形成方法を説明する断面図である。
【図３】 本発明の参考形態２の結晶性半導体膜の形成方法を説明する断面図である。
【図４】 実施形態１によって形成された多結晶シリコン膜を用いた実施形態２の半導体装置の要部の断面図である。
【図５】 図４に示す実施形態２の半導体装置を用いた液晶ディスプレイ装置の要部の断面図である。
【図６】 （ａ）〜（ｃ）は、それぞれＥＢＳＰ法により求められる逆極点図の一例である。
【図７】 結晶性シリコン膜および多結晶シリコン膜が成膜された基板表面の垂直方向の結晶の方位を０．５μｍピッチで測定しプロットした逆極点図である。
【図８】 ［１１１］晶帯面の説明図である。
【図９】 ［１１１］晶帯面の配向比率を求めるための所定の格子面を示す図である。
【符号の説明】
１１ ガラス基板
１２ 非晶質シリコン膜
１３ ニッケル薄膜
１４ ＳｉＯ_２膜
１５ 触媒物質導入領域
１６ 石英基板
２１ ガラス基板
２２ 多結晶シリコン膜
２３ ゲートＳｉＯ_２膜
２４ ＷＳｉ_２ゲート電極
２５ ＳｉＯ_２膜
２６ コンタクトホール
２７ Ａｌ配線
２８ ＳｉＮ保護膜
２９ スルーホール
３０ 画素電極
３１ ＳｉＮ膜
３２ ポリイミド膜
４１ ガラス基板
４２ カラーフィルター
４３ 対向電極
４４ ポリイミド膜
５０ 液晶

Claims (6)

1. 絶縁性基板または絶縁膜上に全面にわたって非晶質シリコン膜を形成する工程と、
   該非晶質シリコン膜上の全面にわたって、結晶化を促進する触媒物質としてのＮｉを、１×１０^１３ａｔｏｍｓ／ｃｍ^２以上、５×１０^１３ａｔｏｍｓ／ｃｍ^２以下の範囲の表面濃度で添加する工程と、
   該触媒物質が添加された該非晶質シリコン膜に熱エネルギーを加えることによって、該非晶質シリコン膜を結晶性シリコン薄膜に結晶成長させる工程と、
   該結晶性シリコン薄膜に、３００〜３２０ｍｊ／ｃｍ^２の範囲のエネルギー密度のエキシマレーザー光を照射することによって、該結晶性シリコン薄膜の結晶性をさらに向上させた多結晶シリコン膜を形成する工程とを包含し、
   前記絶縁性基板または絶縁膜の表面に対する垂直方向の前記多結晶シリコン膜の結晶方位が、反射電子回折パターン法による、多結晶シリコン膜の複数の測定点それぞれについての結晶方位解析により求めた［１１１］晶帯面に優先的に配向し、［１１１］晶帯面配向比率が、垂直方向を基準にして±５°の範囲内で５２％を保持しており、
   該［１１１］晶帯面配向比率が、反射電子回折パターン法による結晶方位解析の結果、上記多結晶シリコン膜表面と＜１１１＞軸がなす角度が±５°以内の結晶方位を示す上記多結晶シリコン膜の測定点の数と、反射電子回折パターン法による結晶方位解析が行われた上記多結晶シリコン膜の測定点の全数との割合で求められることを特徴とする半導体薄膜の形成方法。
2. 前記非晶質シリコン膜は、前記基板上に５０ｎｍの膜厚で形成される、請求項１に記載の半導体薄膜の形成方法。
3. 前記非晶質シリコン膜には、５５０℃の温度で４時間にわたる熱処理によって熱エネルギーが加えられる、請求項１に記載の半導体薄膜の形成方法。
4. 請求項１〜３のいずれかに記載の半導体薄膜の形成方法によって形成された半導体薄膜。
5. 請求項４に記載の半導体薄膜を用いた半導体装置。
6. 請求項５に記載の半導体装置を用いたディスプレイ装置。

Images