JP4742706B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4742706B2 JP4742706B2 JP2005197440A JP2005197440A JP4742706B2 JP 4742706 B2 JP4742706 B2 JP 4742706B2 JP 2005197440 A JP2005197440 A JP 2005197440A JP 2005197440 A JP2005197440 A JP 2005197440A JP 4742706 B2 JP4742706 B2 JP 4742706B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- stage
- semiconductor chip
- lead
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Measuring Fluid Pressure (AREA)
Description
この発明は、音圧センサチップや圧力センサチップ等の半導体チップを備える半導体装置及びその製造方法に関する。
従来、シリコンマイクや圧力センサ等の半導体装置では、音圧センサチップや圧力センサチップ等のように、可動部分を有する半導体チップを回路基板の表面に実装している（例えば、特許文献１参照。）。このため、この種の半導体装置では、半導体チップを中空空間に配すると共に外部空間と連通させる必要がある。この従来の半導体装置では、半導体チップを搭載した回路基板の表面にカバーを被せて前記中空空間を形成している。このカバーには、外部空間と連通する開口部が形成されている。
ところで、音圧センサチップや圧力センサチップ等の半導体チップは、可動部分として音響等の圧力変動を検出するダイヤフラムを備えている。この種の半導体チップを回路基板の表面に配した状態においては、ダイヤフラムと回路基板の表面との間に空間が形成されることになる。ここで、ダイヤフラムを振動させて前記圧力変動を正しく検出するためには、前記空間として十分な大きさを確保する必要があり、また、前記空間の大きさは、半導体チップの特性に応じて変更する必要がある。従来の半導体装置では、回路基板の表面から窪んだ凹部を形成することで、前記空間を確保している。
特表２００４―５３７１８２号公報
しかしながら、上記従来の半導体装置においては、半導体チップの特性に応じて回路基板に形成される凹部のサイズを変更する必要があるため、回路基板の製造が面倒となり、半導体装置の製造効率が低下すると共に、半導体装置の製造コストが増加する虞がある。
この発明は、上述した事情に鑑みてなされたものであって、製造効率の向上及び製造コストの削減を図ることができる半導体装置及びその製造方法を提供することを目的としている。
この発明は、上述した事情に鑑みてなされたものであって、製造効率の向上及び製造コストの削減を図ることができる半導体装置及びその製造方法を提供することを目的としている。
上記課題を解決するために、この発明は以下の手段を提案している。
請求項１に係る発明は、厚さ方向に貫通するチップ用貫通孔を形成した略板状のステージ部と、ダイヤフラムを有すると共に、当該ダイヤフラムを前記チップ用貫通孔に対向させた状態で、当該チップ用貫通孔を覆うように前記ステージ部の一方の表面に固定された半導体チップと、前記ステージ部の周囲に配されると共に前記半導体チップに電気接続されたリードと、前記半導体チップを覆うように、前記ステージ部の一方の表面に配されたチップ被覆蓋体と、前記リードを外方に露出させた状態で、前記チップ被覆蓋体を介して前記半導体チップとの間に中空の第１の空洞部を設けるように、前記ステージ部、前記リード及び前記チップ被覆蓋体を一体的に固定した樹脂モールド部とを備え、前記チップ用貫通孔が前記ステージ部の他方の表面側から前記樹脂モールド部の外方に連通するように、前記樹脂モールド部に中空の第２の空洞部が形成されていることを特徴とする半導体装置を提案している。
請求項１に係る発明は、厚さ方向に貫通するチップ用貫通孔を形成した略板状のステージ部と、ダイヤフラムを有すると共に、当該ダイヤフラムを前記チップ用貫通孔に対向させた状態で、当該チップ用貫通孔を覆うように前記ステージ部の一方の表面に固定された半導体チップと、前記ステージ部の周囲に配されると共に前記半導体チップに電気接続されたリードと、前記半導体チップを覆うように、前記ステージ部の一方の表面に配されたチップ被覆蓋体と、前記リードを外方に露出させた状態で、前記チップ被覆蓋体を介して前記半導体チップとの間に中空の第１の空洞部を設けるように、前記ステージ部、前記リード及び前記チップ被覆蓋体を一体的に固定した樹脂モールド部とを備え、前記チップ用貫通孔が前記ステージ部の他方の表面側から前記樹脂モールド部の外方に連通するように、前記樹脂モールド部に中空の第２の空洞部が形成されていることを特徴とする半導体装置を提案している。
本発明に係る半導体装置によれば、上述した半導体チップが、ダイヤフラムを備える音圧センサチップや圧力センサチップ等からなる場合には、音響等の圧力変動が外方から開口部、第２の空洞部及びステージ部のチップ用貫通孔を介してダイヤフラムに到達した際に、この圧力変動に基づいて半導体チップのダイヤフラムが振動することで、前記圧力変動を検出することができる。
そして、チップ被覆蓋体及びステージ部により画定される第１の空洞部の容積は、ステージ部の設計を変更することなく、チップ被覆蓋体のみの形状や大きさに応じて容易に変更することができる。したがって、第１の空洞部の容積を十分に確保することができ、ダイヤフラムの振動に基づく第１の空洞部の圧力変化を小さく抑えることができる。このため、半導体チップのダイヤフラムは、第１の空洞部の圧力変化の影響を受けることなく、外方からの音響等の圧力振動に対して正しく振動することができる。
そして、チップ被覆蓋体及びステージ部により画定される第１の空洞部の容積は、ステージ部の設計を変更することなく、チップ被覆蓋体のみの形状や大きさに応じて容易に変更することができる。したがって、第１の空洞部の容積を十分に確保することができ、ダイヤフラムの振動に基づく第１の空洞部の圧力変化を小さく抑えることができる。このため、半導体チップのダイヤフラムは、第１の空洞部の圧力変化の影響を受けることなく、外方からの音響等の圧力振動に対して正しく振動することができる。
請求項２に係る発明は、請求項１に記載の半導体装置において、前記第２の空洞部が、前記ステージ部の他方の表面を覆うステージ被覆蓋体により形成され、該ステージ被覆蓋体が、前記第２の空洞部を前記樹脂モールド部の外方に露出させる開口部を備えることを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、ステージ被覆蓋体の形状を変えるだけで、半導体装置の製造コストを増加させることなく、ステージ部や半導体チップに対する開口部の位置を容易に変更することができる。そして、半導体チップ及びチップ用貫通孔が開口部を介して外方に直接露出しないように、チップ用貫通孔及び開口部をステージ部の厚さ方向に重ねないように相互にズラして配することで、外方から塵埃や水滴が開口部を介して第２の空洞部に侵入しても、これら塵埃や水滴が直接半導体チップに到達することを容易に防止できる。
請求項３に係る発明は、厚さ方向に貫通するチップ用貫通孔を形成した略板状のステージ部と、ダイヤフラムを有すると共に、当該ダイヤフラムを前記チップ用貫通孔に対向させた状態で、当該チップ用貫通孔を覆うように前記ステージ部の一方の表面に固定された半導体チップと、前記ステージ部の周囲に配されると共に前記半導体チップに電気接続されたリードと、前記半導体チップを覆うように、前記ステージ部の一方の表面に配されたチップ被覆蓋体と、前記チップ用貫通孔を含んで前記ステージ部の他方の表面を覆うように、前記ステージ部の他方の表面に配されたステージ被覆蓋体と、前記リードを外方に露出させた状態で、前記チップ被覆蓋体を介して前記半導体チップとの間に中空の第１の空洞部を設けるように、かつ、前記ステージ被覆蓋体を介して前記他方の表面との間に中空の第２の空洞部を設けるように、前記ステージ部、前記リード、前記チップ被覆蓋体及び前記ステージ被覆蓋体を一体的に固定した樹脂モールド部とを備え、前記チップ被覆蓋体が、前記第１の空洞部を前記樹脂モールド部の外方に露出させる開口部を備えることを特徴とする半導体装置を提案している。
本発明に係る半導体装置によれば、ステージ被覆蓋体及びステージ部により画定される第２の空洞部の容積は、ステージ部の設計を変更することなく、ステージ被覆蓋体のみの形状や大きさに応じて容易に変更することができる。したがって、第２の空洞部の容積を十分に確保することができ、半導体チップのダイヤフラムの振動に基づく第２の空洞部の圧力変化を小さく抑えることができる。このため、ダイヤフラムは、第２の空洞部の圧力変化の影響を受けることなく、外方からの音響等の圧力振動に対して正しく振動することができる。
また、チップ被覆蓋体の形状を変えるだけで、半導体装置の製造コストを増加させることなく、ステージ部や半導体チップに対する開口部の位置を容易に変更することができる。このため、半導体チップが開口部を介して外方に直接露出しないように、半導体チップ及び開口部をステージ部の厚さ方向に重ねないように相互にズラして配することで、外方から塵埃や水滴が開口部を介して第１の空洞部に侵入しても、これら塵埃や水滴が直接半導体チップに到達することを容易に防止できる。
請求項４に係る発明は、請求項１から請求項３のいずれか１項に記載の半導体装置において、前記ステージ部及び前記チップ被覆蓋体が導電性を有し、前記半導体チップが、前記ステージ部と電気的に絶縁された状態で前記ステージ部の一方の表面に固定され、前記チップ被覆蓋体が、前記ステージ部と電気的に接続されていることを特徴とする半導体装置を提案している。
本発明に係る半導体装置によれば、導電性を有するステージ部及びチップ被覆蓋体が、半導体チップを取り囲むため、半導体装置の外方側において発生した電気的なノイズが、樹脂モールド部に侵入しても、ステージ部及びチップ被覆蓋体においてノイズが第１の空洞部内に侵入することを防いで、半導体チップに到達することを確実に防止できる。
本発明に係る半導体装置によれば、導電性を有するステージ部及びチップ被覆蓋体が、半導体チップを取り囲むため、半導体装置の外方側において発生した電気的なノイズが、樹脂モールド部に侵入しても、ステージ部及びチップ被覆蓋体においてノイズが第１の空洞部内に侵入することを防いで、半導体チップに到達することを確実に防止できる。
請求項５に係る発明は、請求項４に記載の半導体装置において、前記半導体チップに対向する前記チップ被覆蓋体の内面に、電気的な絶縁材料からなるチップ絶縁部が設けられていることを特徴とする半導体装置を提案している。
本発明に係る半導体装置によれば、チップ被覆蓋体と半導体チップとの間にチップ絶縁部を設けることにより、導電性を有するチップ被覆蓋体が、半導体チップや半導体チップから延びるワイヤー等の電気配線と直接触れるなどして電気的に導通することを防ぐことができるため、半導体装置の電気回路がショートすることを防止できる。
本発明に係る半導体装置によれば、チップ被覆蓋体と半導体チップとの間にチップ絶縁部を設けることにより、導電性を有するチップ被覆蓋体が、半導体チップや半導体チップから延びるワイヤー等の電気配線と直接触れるなどして電気的に導通することを防ぐことができるため、半導体装置の電気回路がショートすることを防止できる。
請求項６に係る発明は、請求項２又は請求項３に記載の半導体装置において、前記ステージ部及び前記ステージ被覆蓋体が導電性を有し、前記半導体チップが前記ステージ部と電気的に絶縁された状態で、前記ステージ部の一方の表面に固定され、該ステージ被覆蓋体が、前記ステージ部と電気的に接続されていることを特徴とする半導体装置を提案している。
本発明に係る半導体装置によれば、導電性を有するステージ部及びステージ被覆蓋体が、ステージ部の厚さ方向に重ねて配されることになるため、半導体装置の外方側において発生した電気的なノイズが、ステージ部の他方の表面側から樹脂モールド部に侵入しても、ステージ部及びステージ被覆蓋体においてノイズが第１の空洞部内に侵入することを防いで、半導体チップに到達することを確実に防止できる。
本発明に係る半導体装置によれば、導電性を有するステージ部及びステージ被覆蓋体が、ステージ部の厚さ方向に重ねて配されることになるため、半導体装置の外方側において発生した電気的なノイズが、ステージ部の他方の表面側から樹脂モールド部に侵入しても、ステージ部及びステージ被覆蓋体においてノイズが第１の空洞部内に侵入することを防いで、半導体チップに到達することを確実に防止できる。
請求項７に係る発明は、請求項１から請求項６のいずれか１項に記載の半導体装置において、前記半導体チップと前記リードとの電気接続が、前記半導体チップから、前記厚さ方向に前記ステージ部を貫通し、前記樹脂モールド部を介して前記リードまで到達する電気配線手段により構成されていることを特徴とする半導体装置を提案している。
また、請求項８に係る発明は、請求項７に記載の半導体装置において、前記ステージ部に、その厚さ方向に貫通する配線用貫通孔が形成され、前記電気配線手段が、前記ステージ部に対して電気的に絶縁した状態で前記配線用貫通孔を介して前記ステージ部の一方の表面及び他方の表面に露出するように、前記ステージ部に固定された挿通端子部と、前記半導体チップ及び前記挿通端子部を相互に電気接続する第１のワイヤーと、前記リード及び前記挿通端子部を相互に電気接続する第２のワイヤーとを備えることを特徴とする半導体装置を提案している。
これらの発明に係る半導体装置によれば、リードが、半導体チップを配した第１の空洞部の外方側に配されていても、半導体チップとリードとをワイヤーや挿通端子部からなる電気配線手段により相互に電気的に接続することができる。なお、この半導体装置を製造する際には、予め電気配線手段により半導体チップとリードとを相互に電気接続した状態で、チップ被覆蓋体をステージ部の一方の表面に配置し、その後に樹脂モールド部を形成すればよい。
請求項９に係る発明は、請求項１から請求項６のいずれか１項に記載の半導体装置において、前記リードが、前記第１の空洞部に露出して配されていることを特徴とする半導体装置を提案している。
本発明に係る半導体装置によれば、半導体チップとリードとの電気接続をワイヤーにより行っても、ワイヤーは第１の空洞部に配されることになるため、ワイヤーが樹脂モールド部に触れることはない。このため、半導体装置の製造において、溶融した樹脂を用いて樹脂モールド部を形成する際に、ワイヤーが溶融樹脂の流れに押されて変形することを確実に防止することができる。
本発明に係る半導体装置によれば、半導体チップとリードとの電気接続をワイヤーにより行っても、ワイヤーは第１の空洞部に配されることになるため、ワイヤーが樹脂モールド部に触れることはない。このため、半導体装置の製造において、溶融した樹脂を用いて樹脂モールド部を形成する際に、ワイヤーが溶融樹脂の流れに押されて変形することを確実に防止することができる。
請求項１０に係る発明は、ダイヤフラムを有する半導体チップを一方の表面に載置する略板状のステージ部と、その周囲に配されるリードとを一体的につなぎ合わせた金属製薄板からなり、前記ステージ部にその厚さ方向に貫通するチップ用貫通孔を形成したリードフレームを用意するフレーム準備工程と、前記ダイヤフラムが前記チップ用貫通孔と前記厚さ方向に重なるように、前記半導体チップを前記ステージ部の一方の表面に接着するチップ接着工程と、前記半導体チップと前記リードを相互に電気接続する配線工程と、前記半導体チップを覆うように、前記ステージ部の一方の表面にチップ被覆蓋体を配し、該チップ被覆蓋体及び前記ステージ部により前記半導体チップを内包した中空の第１の空洞部を形成するチップ蓋体配置工程と、前記リードを外方に露出させると共に前記チップ用貫通孔を前記他方の表面から外方に連通させるように、前記ステージ部、前記リード及び前記チップ被覆蓋体を一体的に固定する樹脂モールド部を形成するモールド工程とを備えることを特徴とする半導体装置の製造方法を提案している。
本発明に係る半導体装置の製造方法によれば、第１の空洞部の容積は、チップ蓋体配置工程において載置するチップ被覆蓋体の形状や大きさに応じて容易に変更することができる。したがって、この第１の空洞部の容積を十分に確保することができ、半導体チップのダイヤフラムの振動に基づく第１の空洞部の圧力変化を小さく抑えることができる。このため、半導体チップのダイヤフラムは、第１の空洞部の圧力変化の影響を受けることなく、外方からの音響等の圧力振動に対して正しく振動することができる。
また、半導体チップを配するステージ部、これに形成されるチップ用貫通孔、リードや配線用貫通孔は、フレーム準備工程において、金属製薄板にプレス加工等を施すだけで形成することができるため、従来のように回路基板を使用する場合と比較して、半導体装置を安価に製造することができる。
また、半導体チップを配するステージ部、これに形成されるチップ用貫通孔、リードや配線用貫通孔は、フレーム準備工程において、金属製薄板にプレス加工等を施すだけで形成することができるため、従来のように回路基板を使用する場合と比較して、半導体装置を安価に製造することができる。
請求項１１に係る発明は、ダイヤフラムを有する半導体チップを一方の表面に載置する略板状のステージ部と、その周囲に配されるリードとを一体的につなぎ合わせた金属製薄板からなり、前記ステージ部にその厚さ方向に貫通するチップ用貫通孔を形成したリードフレームを用意するフレーム準備工程と、前記ダイヤフラムが前記チップ用貫通孔と前記厚さ方向に重なるように、前記半導体チップを前記ステージ部の一方の表面に接着するチップ接着工程と、前記半導体チップと前記リードを相互に電気接続する配線工程と、前記半導体チップを覆うように、前記ステージ部の一方の表面にチップ被覆蓋体を配し、該チップ被覆蓋体及び前記ステージ部により前記半導体チップを内包した中空の第１の空洞部を形成するチップ蓋体配置工程と、前記チップ用貫通孔を含んで前記ステージ部の他方の表面を覆うように、該他方の表面にステージ被覆蓋体を配し、該ステージ被覆蓋体及び前記ステージ部により中空の第２の空洞部を形成するステージ蓋体配置工程と、前記リードを外方に露出させると共に前記チップ被覆蓋体に形成された開口部を介して前記第１の空洞部を外方に露出させるように、前記ステージ部、前記リード、前記チップ被覆蓋体及び前記ステージ被覆蓋体を一体的に固定する樹脂モールド部を形成するモールド工程とを備えることを特徴とする半導体装置の製造方法を提案している。
本発明に係る半導体装置の製造方法によれば、第２の空洞部の容積は、ステージ蓋体配置工程において載置するステージ被覆蓋体の形状や大きさに応じて容易に変更することができる。したがって、この第２の空洞部の容積を十分に確保することができ、半導体チップのダイヤフラムの振動に基づく第２の空洞部の圧力変化を小さく抑えることができる。このため、半導体チップのダイヤフラムは、第２の空洞部の圧力変化の影響を受けることなく、外方からの音響等の圧力振動に対して正しく振動することができる。
また、チップ被覆蓋体の形状を変えるだけで、半導体装置の製造コストを増加させることなく、ステージ部や半導体チップに対する開口部の位置を容易に変更することができる。このため、半導体チップが開口部を介して外方に直接露出しないように、半導体チップ及び開口部をステージ部の厚さ方向に重ねないように相互にズラして配することで、外方から塵埃や水滴が開口部を介して第１の空洞部に侵入しても、これら塵埃や水滴が直接半導体チップに到達することを容易に防止できる。
また、半導体チップを配するステージ部、これに形成されるチップ用貫通孔、リードや配線用貫通孔は、フレーム準備工程において、金属製薄板にプレス加工等を施すだけで形成することができるため、従来のように回路基板を使用する場合と比較して、半導体装置を安価に製造することができる。
また、半導体チップを配するステージ部、これに形成されるチップ用貫通孔、リードや配線用貫通孔は、フレーム準備工程において、金属製薄板にプレス加工等を施すだけで形成することができるため、従来のように回路基板を使用する場合と比較して、半導体装置を安価に製造することができる。
請求項１２に係る発明は、請求項１０又は請求項１１に記載の半導体装置の製造方法において、前記チップ蓋体配置工程において、前記リードが前記第１の空洞部に露出するように、前記チップ被覆蓋体を配することを特徴とする半導体装置の製造方法を提案している。
本発明の半導体装置の製造方法によれば、配線工程において、半導体チップとリードとをワイヤー等により直接電気接続しても、ワイヤーも半導体チップと共に第１の空洞部内に配することができる。すなわち、配線工程を容易に行うことができるため、半導体装置の製造効率の向上を図ることができる。
本発明の半導体装置の製造方法によれば、配線工程において、半導体チップとリードとをワイヤー等により直接電気接続しても、ワイヤーも半導体チップと共に第１の空洞部内に配することができる。すなわち、配線工程を容易に行うことができるため、半導体装置の製造効率の向上を図ることができる。
請求項１３に係る発明は、ダイヤフラムを有する半導体チップを一方の表面に載置する略板状のステージ部と、その周囲に配されるリードとを一体的につなぎ合わせた金属製薄板からなり、前記ステージ部にその厚さ方向に貫通するチップ用貫通孔及び配線用貫通孔を形成したリードフレームを用意するフレーム準備工程と、前記ダイヤフラムが前記チップ用貫通孔と前記厚さ方向に重なるように、前記半導体チップを前記ステージ部の一方の表面に接着するチップ接着工程と、前記配線用貫通孔を介して前記ステージ部の両面から露出するように、導電性を有する挿通端子部を前記ステージ部に取り付ける端子部取付工程と、前記半導体チップ及び前記挿通端子部を相互に電気接続する第１の配線工程と、前記半導体チップを覆うように、前記ステージ部の一方の表面にチップ被覆蓋体を配し、該チップ被覆蓋体及び前記ステージ部により前記半導体チップを内包した中空の第１の空洞部を形成するチップ蓋体配置工程と、前記リード及び前記挿通端子部を相互に電気接続する第２の配線工程と、前記リードを外方に露出させると共に前記チップ用貫通孔を前記他方の表面から外方に連通させるように、前記ステージ部、前記リード及び前記チップ被覆蓋体を一体的に固定する樹脂モールド部を形成するモールド工程とを備えることを特徴とする半導体装置の製造方法を提案している。
本発明に係る半導体装置の製造方法によれば、第１の空洞部の容積は、チップ蓋体配置工程において載置するチップ被覆蓋体の形状や大きさに応じて容易に変更することができる。したがって、この第１の空洞部の容積を十分に確保することができ、半導体チップのダイヤフラムの振動に基づく第１の空洞部の圧力変化を小さく抑えることができる。このため、半導体チップのダイヤフラムは、第１の空洞部の圧力変化の影響を受けることなく、外方からの音響等の圧力振動に対して正しく振動することができる。
また、半導体チップを配するステージ部やリード、チップ用貫通孔、配線用貫通孔は、フレーム準備工程において、金属製薄板にプレス加工等を施すだけで形成することができるため、従来のように回路基板を使用する場合と比較して、半導体装置を安価に製造することができる。
さらに、チップ接着工程からチップ蓋体配置工程までは、ステージ部の一の表面を上に向けた状態で実施し、その後、ステージ部の他方の表面を上に向けた状態で第２の配線工程を実施すればよいため、半導体装置を簡便に製造することができる。
さらに、チップ接着工程からチップ蓋体配置工程までは、ステージ部の一の表面を上に向けた状態で実施し、その後、ステージ部の他方の表面を上に向けた状態で第２の配線工程を実施すればよいため、半導体装置を簡便に製造することができる。
請求項１４に係る発明は、ダイヤフラムを有する半導体チップを一方の表面に載置する略板状のステージ部と、その周囲に配されるリードとを一体的につなぎ合わせた金属製薄板からなり、前記ステージ部にその厚さ方向に貫通するチップ用貫通孔及び配線用貫通孔を形成したリードフレームを用意するフレーム準備工程と、前記ダイヤフラムが前記チップ用貫通孔と前記厚さ方向に重なるように、前記半導体チップを前記ステージ部の一方の表面に接着するチップ接着工程と、前記配線用貫通孔を介して前記ステージ部の両面から露出するように、導電性を有する挿通端子部を前記ステージ部に取り付ける端子部取付工程と、前記半導体チップ及び前記挿通端子部を相互に電気接続する第１の配線工程と、前記半導体チップを覆うように、前記ステージ部の一方の表面にチップ被覆蓋体を配し、該チップ被覆蓋体及び前記ステージ部により前記半導体チップを内包した中空の第１の空洞部を形成するチップ蓋体配置工程と、前記リード及び前記挿通端子部を相互に電気接続する第２の配線工程と、前記チップ用貫通孔を含んで前記ステージ部の他方の表面を覆うように、該他方の表面にステージ被覆蓋体を配し、該ステージ被覆蓋体及び前記ステージ部により中空の第２の空洞部を形成するステージ蓋体配置工程と、前記リードを外方に露出させると共に前記チップ被覆蓋体に形成された開口部を介して前記第１の空洞部を外方に露出させるように、前記ステージ部、前記リード、前記チップ被覆蓋体及びステージ被覆蓋体を一体的に固定する樹脂モールド部を形成するモールド工程とを備えることを特徴とする半導体装置の製造方法を提案している。
本発明に係る半導体装置の製造方法によれば、第２の空洞部の容積は、ステージ蓋体配置工程において載置するステージ被覆蓋体の形状や大きさに応じて容易に変更することができる。したがって、この第２の空洞部の容積を十分に確保することができ、半導体チップのダイヤフラムの振動に基づく第２の空洞部の圧力変化を小さく抑えることができる。このため、半導体チップのダイヤフラムは、第２の空洞部の圧力変化の影響を受けることなく、外方からの音響等の圧力振動に対して正しく振動することができる。
また、チップ被覆蓋体の形状を変えるだけで、半導体装置の製造コストを増加させることなく、ステージ部や半導体チップに対する開口部の位置を容易に変更することができる。このため、半導体チップが開口部を介して外方に直接露出しないように、半導体チップ及び開口部をステージ部の厚さ方向に重ねないように相互にズラして配することで、外方から塵埃や水滴が開口部を介して第１の空洞部に侵入しても、これら塵埃や水滴が直接半導体チップに到達することを容易に防止できる。
また、チップ被覆蓋体の形状を変えるだけで、半導体装置の製造コストを増加させることなく、ステージ部や半導体チップに対する開口部の位置を容易に変更することができる。このため、半導体チップが開口部を介して外方に直接露出しないように、半導体チップ及び開口部をステージ部の厚さ方向に重ねないように相互にズラして配することで、外方から塵埃や水滴が開口部を介して第１の空洞部に侵入しても、これら塵埃や水滴が直接半導体チップに到達することを容易に防止できる。
また、半導体チップを配するステージ部、これに形成されるチップ用貫通孔、リードや配線用貫通孔は、フレーム準備工程において、金属製薄板にプレス加工等を施すだけで形成することができるため、従来のように回路基板を使用する場合と比較して、半導体装置を安価に製造することができる。
また、チップ接着工程からチップ蓋体配置工程までは、ステージ部の一の表面を上に向けた状態で実施し、その後、ステージ部の他方の表面を上に向けた状態で第２の配線工程を実施すればよいため、半導体装置を簡便に製造することができる。
また、チップ接着工程からチップ蓋体配置工程までは、ステージ部の一の表面を上に向けた状態で実施し、その後、ステージ部の他方の表面を上に向けた状態で第２の配線工程を実施すればよいため、半導体装置を簡便に製造することができる。
請求項１，請求項３，請求項１０，請求項１１，請求項１３及び請求項１４に係る発明によれば、チップ被覆蓋体やステージ被覆蓋体のみの形状や大きさに応じて、第１の空洞部や第２の空洞部の大きさを容易に変更することができる、すなわち、半導体チップの特性に応じた半導体装置の設計変更を容易に行うことができるため、半導体装置の製造効率の向上及び半導体装置の製造コストの削減を容易に図ることができる。
また、請求項２，請求項３，請求項１１及び請求項１４に係る発明によれば、開口部を備えるステージ被覆蓋体により第２の空洞部を形成したり、開口部を備えるチップ被覆蓋体により第１の空洞部を形成することにより、半導体装置の製造コストを増加させることなく、半導体チップ及びチップ用貫通孔が開口部を介して外方に直接露出しないように、チップ用貫通孔及び開口部をステージ部の厚さ方向に重ねないように相互にズラして配することができる。したがって、外方から塵埃や水滴が開口部を介して第２の空洞部や第１の空洞部に侵入しても、これら塵埃や水滴が直接半導体チップに到達することを容易に防止できる。
また、請求項４に係る発明によれば、導電性を有するステージ部及び前記チップ被覆蓋体により、半導体装置の外方側において発生した電気的なノイズが半導体チップに到達することを確実に防ぐため、ノイズに基づく半導体チップの誤作動を確実に防止することができる。
また、請求項５に係る発明によれば、チップ被覆蓋体と半導体チップとの間にチップ絶縁部を設けることにより、導電性を有するチップ被覆蓋体が、半導体チップや半導体チップから延びるワイヤー等の電気配線と電気的に導通することを防ぐことができるため、半導体装置の電気回路がショートすることを防止できる。
また、請求項６に係る発明によれば、導電性を有するステージ部及びステージ被覆蓋体により、半導体装置の外方側において発生した電気的なノイズが、ステージ部の他方の表面側から半導体チップに到達することを確実に防ぐため、ノイズに基づく半導体チップの誤作動を確実に防止することができる。
また、請求項７及び請求項８に係る発明によれば、電気配線手段により半導体チップから延びるワイヤー等の配線をステージ部の厚さ方向に貫通させると共に、樹脂モールド部を介してリードに到達させることで、リードが、半導体チップを配した第１の空洞部の外方側に配されていても、半導体チップとリードとをワイヤーにより相互に電気的に接続することができる。
また、請求項９に係る発明によれば、半導体チップとリードとの間に配されたワイヤーが溶融樹脂に触れることを防いで、ワイヤーの変形を防止することができるため、半導体チップとリードとをワイヤーにより接続しても、半導体チップとリードとの電気的な接続を容易に確保することができる。
また、請求項１０，請求項１１，請求項１３及び請求項１４に係る発明によれば、半導体チップを配するステージ部、これに形成されるチップ用貫通孔、リードや配線用貫通孔は、フレーム準備工程において、金属製薄板に例えばプレス加工等を施すだけで形成することができるため、半導体装置を安価に製造することができる。
また、請求項１２に係る発明によれば、チップ蓋体配置工程において、リードを第１の空洞部に露出させておくことにより、配線工程において、半導体チップとリードとをワイヤー等により直接電気接続できるため、半導体装置の製造効率の向上を図ることができる。
また、請求項１３及び請求項１４に係る発明によれば、チップ接着工程からチップ蓋体配置工程までは、ステージ部の一の表面を上に向けた状態で実施し、その後、ステージ部の他方の表面を上に向けた状態で第２の配線工程を実施すればよいため、半導体装置を簡便に製造することができる。
図１から図５は、本発明の一実施形態を示している。図１〜３に示すように、半導体装置１は、略板状に形成された金属製のステージ部３と、ステージ部３の周囲に配された複数の金属製のリード５，６と、ステージ部３の裏面（一の表面）３ａに配された半導体チップ７、ＩＣ９及び貫通電極１１と、ステージ部３の裏面３ａに配されたチップ被覆蓋体１３と、ステージ部３の表面（他方の表面）３ｂに配されたステージ被覆蓋体１５と、ステージ部３、リード５，６、チップ被覆蓋体１３及びステージ被覆蓋体１５を一体的に固定する樹脂モールド部１７とを備えている。
ステージ部３は、平面視略矩形状に形成されており、ステージ部３の厚さ方向に貫通して形成された複数のチップ用貫通孔３ｃ及び配線用貫通孔３ｄを備えている。
複数のリード５，６は、ステージ部３の表面３ｂ及び裏面３ａに沿う方向に並べて配置されており、その先端部は樹脂モールド部１７の側部から突出している。なお、特に図示はしていないが、各リード５，６の先端部をステージ部３の厚さ方向に延ばすように形成し、半導体装置１が所謂ＱＦＰ（Quad Flat Package）として構成されるようにしてもよい。また、一部のリード６は、ステージ部３に連結されており、他のリード５は、ステージ部３との間に隙間を介して配されている。そして、これら他のリード５の一部は、貫通電極１１及びＩＣ９を介して後述する半導体チップ７に電気的に接続されている。
複数のリード５，６は、ステージ部３の表面３ｂ及び裏面３ａに沿う方向に並べて配置されており、その先端部は樹脂モールド部１７の側部から突出している。なお、特に図示はしていないが、各リード５，６の先端部をステージ部３の厚さ方向に延ばすように形成し、半導体装置１が所謂ＱＦＰ（Quad Flat Package）として構成されるようにしてもよい。また、一部のリード６は、ステージ部３に連結されており、他のリード５は、ステージ部３との間に隙間を介して配されている。そして、これら他のリード５の一部は、貫通電極１１及びＩＣ９を介して後述する半導体チップ７に電気的に接続されている。
半導体チップ７は、ステージ部３のチップ用貫通孔３ｃを覆うように、電気的な絶縁性を有する絶縁性接着剤１８ａを介してステージ部３の裏面３ａに接着固定されている。すなわち、半導体チップ７はステージ部３に対して電気的に絶縁されている。この半導体チップ７は、音響を電気信号に変換する所謂音圧センサチップであり、半導体チップ７に到達する音響に応じて振動するダイヤフラム７ａを備えている。このダイヤフラム７ａは、チップ用貫通孔３ｃに対向するようにステージ部３の裏面３ａに沿って配されている。
貫通電極１１は、導電性材料から形成された複数の挿通端子部１９、及び、電気的な絶縁材料から形成され、各挿通端子部１９を周囲から支持する絶縁支持ブロック２１を備えている。この貫通電極１１は、配線用貫通孔３ｄを塞ぐように、半導体チップ７と同様に、絶縁性接着剤１８ｂを介してステージ部３の裏面３ａに接着固定されている。複数の挿通端子部１９は、ステージ部３の裏面３ａ側だけでなく、配線用貫通孔３ｄを介してステージ部３の表面３ｂ側にも露出しており、配線用貫通孔３ｄを介してワイヤー（第２のワイヤー）２３により複数のリード５と電気的に接続されている。
ＩＣ９は、半導体チップ７を駆動制御するためのものであり、半導体チップ７と貫通電極１１との間に位置するように、半導体チップ７と同様に、絶縁性接着剤１８ｃを介してステージ部３の裏面３ａに接着固定されている。このＩＣ９は、複数のワイヤー（第１のワイヤー）２５により半導体チップ７及び貫通電極１１の各挿通端子部１９と電気的に接続されている。
これらＩＣ９、貫通電極１１及びワイヤー２３，２５により、半導体チップ７とリード５とを電気接続する電気配線手段２７が構成されている。
これらＩＣ９、貫通電極１１及びワイヤー２３，２５により、半導体チップ７とリード５とを電気接続する電気配線手段２７が構成されている。
チップ被覆蓋体１３は、半導体チップ７、ＩＣ９及び貫通電極１１を覆うように、ステージ部３の裏面３ａに配されている。このチップ被覆蓋体１３は、ステージ部３の裏面３ａから厚さ方向に離間した位置に配される略板状の上端壁部２９と、上端壁部２９の周縁からステージ部３の裏面３ａに向けて突出する側壁部３１とを備えている。すなわち、チップ被覆蓋体１３は、これら上端壁部２９及び側壁部３１により側壁部３１の先端部側に開口する略凹状に形成されている。
したがって、側壁部３１の先端部をステージ部３の裏面３ａに配した状態においては、ステージ部３の裏面３ａと、上端壁部２９及び側壁部３１の内面とにより中空の第１の空洞部３３が画定される。なお、この状態において、上端壁部２９及び側壁部３１の内面は、第１の空洞部３３に配された半導体チップ７やワイヤー２５等に触れないように位置している。
したがって、側壁部３１の先端部をステージ部３の裏面３ａに配した状態においては、ステージ部３の裏面３ａと、上端壁部２９及び側壁部３１の内面とにより中空の第１の空洞部３３が画定される。なお、この状態において、上端壁部２９及び側壁部３１の内面は、第１の空洞部３３に配された半導体チップ７やワイヤー２５等に触れないように位置している。
このチップ被覆蓋体１３は、導電性材料から形成されると共に、第１の空洞部３３に面する上端壁部２９及び側壁部３１の内面に電気的な絶縁材料からなる絶縁性ペースト（チップ絶縁部）３５を塗布して構成されている。また、チップ被覆蓋体１３は、ステージ部３と電気的に接続されている。したがって、半導体チップ７及びＩＣ９は、導電性を有するチップ被覆蓋体１３及びステージ部３によって電気的にも囲繞されることになる。また、絶縁性ペースト３５により第１の空洞部３３に配された半導体チップ７、ＩＣ９、貫通電極１１及びワイヤー２５がチップ被覆蓋体１３と電気的に導通することを防止することができる。
ステージ被覆蓋体１５は、チップ用貫通孔３ｃを覆うようにステージ部３の表面３ｂに配されている。このステージ被覆蓋体１５は、ステージ部３の表面３ｂから厚さ方向に離間した位置に配される略板状の上端壁部３７と、上端壁部３７の周縁からステージ部３の表面３ｂに向けて突出する側壁部３９と、上端壁部３７からステージ部３の表面３ｂから離間する方向に突出する略筒状の開口部４１とを備えている。すなわち、このステージ被覆蓋体１５は、これら上端壁部３７及び側壁部３９により側壁部３９の先端部側に開口する略凹状に形成されている。
したがって、側壁部３９の先端部をステージ部３の表面３ｂに配した状態においては、ステージ部３の表面３ｂと、上端壁部３７及び側壁部３９の内面とにより中空の第２の空洞部４３が画定されることになる。
したがって、側壁部３９の先端部をステージ部３の表面３ｂに配した状態においては、ステージ部３の表面３ｂと、上端壁部３７及び側壁部３９の内面とにより中空の第２の空洞部４３が画定されることになる。
略筒状の開口部４１は、第２の空洞部４３を樹脂モールド部１７の外方に露出させる役割を果たしており、半導体チップ７が、チップ用貫通孔３ｃ、第２の空洞部４３及び開口部４１を介して外方に連通する位置に配されることになる。すなわち、チップ用貫通孔３ｃや半導体チップ７は、ステージ被覆蓋体１５の開口部４１から直接外方に露出しないように、開口部４１とステージ部３の厚さ方向に重ならないようにズラして配されている。
また、ステージ被覆蓋体１５は、チップ被覆蓋体１３と同様に、導電性材料から形成されると共に、ステージ部３と電気的に接続されている。したがって、第２の空洞部４３は、導電性を有するステージ被覆蓋体１５及びステージ部３によって電気的にも囲繞されることになる。
また、ステージ被覆蓋体１５は、チップ被覆蓋体１３と同様に、導電性材料から形成されると共に、ステージ部３と電気的に接続されている。したがって、第２の空洞部４３は、導電性を有するステージ被覆蓋体１５及びステージ部３によって電気的にも囲繞されることになる。
次に、以上のように構成された半導体装置１の製造方法について説明する。
はじめに、薄板状の金属板にプレス加工もしくはエッチング加工、あるいはこの両方の加工を施すことにより、図４に示すように、ステージ部３及び複数のリード５，６が一体的につなぎ合わされたリードフレーム５１を形成する（フレーム準備工程）。すなわち、複数のリード５，６は、ステージ部３を囲繞して形成された矩形枠部５３によってつなぎ合わされており、電気接続用のリード５及びステージ部３は、この矩形枠部５３及び連結用のリード６を介して相互につながっている。
また、このフレーム準備工程においては、ステージ部３の厚さ方向に貫通するチップ用貫通孔３ｃ及び配線用貫通孔３ｄが、前述のプレス加工やエッチング加工によってステージ部３やリード５，６、矩形枠部５３と同時に形成される。
はじめに、薄板状の金属板にプレス加工もしくはエッチング加工、あるいはこの両方の加工を施すことにより、図４に示すように、ステージ部３及び複数のリード５，６が一体的につなぎ合わされたリードフレーム５１を形成する（フレーム準備工程）。すなわち、複数のリード５，６は、ステージ部３を囲繞して形成された矩形枠部５３によってつなぎ合わされており、電気接続用のリード５及びステージ部３は、この矩形枠部５３及び連結用のリード６を介して相互につながっている。
また、このフレーム準備工程においては、ステージ部３の厚さ方向に貫通するチップ用貫通孔３ｃ及び配線用貫通孔３ｄが、前述のプレス加工やエッチング加工によってステージ部３やリード５，６、矩形枠部５３と同時に形成される。
次いで、図５に示すように、半導体チップ７がチップ用貫通孔３ｃとステージ部３の厚さ方向に重なるように、絶縁性接着剤１８ａを介して半導体チップ７をステージ部３の裏面３ａに接着固定する（チップ接着工程）。
また、半導体チップ７と同様に、絶縁性接着剤１８ｂを介して貫通電極１１をステージ部３の裏面３ａに接着固定する（端子部取付工程）。この際、貫通電極１１は、その挿通端子部１９がステージ部３の配線用貫通孔３ｄを介してステージ部３の両面３ａ，３ｂから露出している。また、配線用貫通孔３ｄは貫通電極１１により完全に塞がれている。この端子部取付工程は、チップ接着工程の前後に行ってもよいし、同時に行うとしても構わない。
さらに、上述の半導体チップ７や貫通電極１１と同様に、ＩＣ９も絶縁性接着剤１８ｃを介してステージ部３の裏面３ａに接着する。このＩＣ９の接着は、チップ接着工程や端子部取付工程の前後に行ってもよいし、同時に行うとしても構わない。
また、半導体チップ７と同様に、絶縁性接着剤１８ｂを介して貫通電極１１をステージ部３の裏面３ａに接着固定する（端子部取付工程）。この際、貫通電極１１は、その挿通端子部１９がステージ部３の配線用貫通孔３ｄを介してステージ部３の両面３ａ，３ｂから露出している。また、配線用貫通孔３ｄは貫通電極１１により完全に塞がれている。この端子部取付工程は、チップ接着工程の前後に行ってもよいし、同時に行うとしても構わない。
さらに、上述の半導体チップ７や貫通電極１１と同様に、ＩＣ９も絶縁性接着剤１８ｃを介してステージ部３の裏面３ａに接着する。このＩＣ９の接着は、チップ接着工程や端子部取付工程の前後に行ってもよいし、同時に行うとしても構わない。
そして、半導体チップ７とＩＣ９との間、及び、ＩＣ９と貫通電極１１との間にそれぞれワイヤー２５を配して、ＩＣ９を介して半導体チップ７と貫通電極１１の挿通端子部１９とを電気的に接続する（第１の配線工程）。さらに、半導体チップ７、ＩＣ９及び貫通電極１１を覆うように、チップ被覆蓋体１３をステージ部３の裏面３ａにチップ被覆蓋体１３を配し、チップ被覆蓋体１３及びステージ部３により半導体チップ７を内包した中空の第１の空洞部３３を形成する（チップ蓋体配置工程）。
これらチップ接着工程、端子部取付工程、第１の配線工程及びチップ蓋体配置工程は、ステージ部３の裏面３ａを上に向けた状態で行われる。
これらチップ接着工程、端子部取付工程、第１の配線工程及びチップ蓋体配置工程は、ステージ部３の裏面３ａを上に向けた状態で行われる。
その後、図６に示すように、ステージ部３の表面３ｂを上に向けた状態で、ワイヤボンディングにより配線用貫通孔３ｄを介して複数のリード５と挿通端子部１９との間にワイヤー２３を配して、リード５と貫通電極１１とを電気的に接続する（第２の配線工程）。
また、チップ用貫通孔３ｃを含んでステージ部３の表面３ｂを覆うように、ステージ部３の表面３ｂにステージ被覆蓋体１５を配し、ステージ被覆蓋体１５及びステージ部３により中空の第２の空洞部４３を形成する（ステージ蓋体配置工程）。このステージ蓋体配置工程は、第２の配線工程の前に行ってもよいし、第２の配線工程の後に行うとしても構わない。
また、チップ用貫通孔３ｃを含んでステージ部３の表面３ｂを覆うように、ステージ部３の表面３ｂにステージ被覆蓋体１５を配し、ステージ被覆蓋体１５及びステージ部３により中空の第２の空洞部４３を形成する（ステージ蓋体配置工程）。このステージ蓋体配置工程は、第２の配線工程の前に行ってもよいし、第２の配線工程の後に行うとしても構わない。
その後、ステージ部３の表面３ｂ側及び裏面３ａ側に樹脂モールド部形成用の一対の金型Ｅ，Ｆを配し、これら一対の金型Ｅ、Ｆの表面Ｅ１，Ｆ１によりリード５，６の先端部及び矩形枠部５３を挟み込む。ステージ部３の裏面３ａ側に配される一方の金型Ｅは、表面Ｅ１から窪んだ凹部Ｅ２を有しており、ステージ部３の表面３ｂ側に配される他方の金型Ｆは、表面Ｆ１から窪んだ凹部Ｆ２を有している。
この一対の金型Ｅ，Ｆによる挟み込み状態においては、チップ被覆蓋体１３が一方の金型Ｅの凹部Ｅ２に収容されると共に、その上端壁部２９の一部が凹部Ｅ２の底面Ｅ３から突出して形成された突起部Ｅ４に当接する。この際、チップ被覆蓋体１３は一方の金型Ｅの突起部Ｅ４によりステージ部３の裏面３ａに押し付けられる。
この一対の金型Ｅ，Ｆによる挟み込み状態においては、チップ被覆蓋体１３が一方の金型Ｅの凹部Ｅ２に収容されると共に、その上端壁部２９の一部が凹部Ｅ２の底面Ｅ３から突出して形成された突起部Ｅ４に当接する。この際、チップ被覆蓋体１３は一方の金型Ｅの突起部Ｅ４によりステージ部３の裏面３ａに押し付けられる。
また、この状態においては、ステージ被覆蓋体１５が他方の金型Ｆの凹部Ｆ２に収容されると共に、その開口部４１の先端が凹部Ｆ２の底面Ｆ３に当接して、この凹部Ｆ２の底面Ｆ３により開口部４１が塞がれる。この際には、ステージ被覆蓋体１５が他方の金型Ｆによってステージ部３の表面３ｂに押し付けられる。
なお、これら一対の金型Ｅ，Ｆによりリード５，６及び矩形枠部５３を挟み込む際には、チップ被覆蓋体１３と一方の金型Ｅとの隙間、及び、ステージ被覆蓋体１５と他方の金型Ｆとの隙間に、樹脂モールド部を形成する樹脂と各金型Ｅ，Ｆとの離型性を良好とする薄膜状の樹脂製シート（不図示）を配しておくことが好ましい。この樹脂製シートは、例えばフッ素樹脂から形成される。
なお、これら一対の金型Ｅ，Ｆによりリード５，６及び矩形枠部５３を挟み込む際には、チップ被覆蓋体１３と一方の金型Ｅとの隙間、及び、ステージ被覆蓋体１５と他方の金型Ｆとの隙間に、樹脂モールド部を形成する樹脂と各金型Ｅ，Ｆとの離型性を良好とする薄膜状の樹脂製シート（不図示）を配しておくことが好ましい。この樹脂製シートは、例えばフッ素樹脂から形成される。
その後、一対の金型Ｅ，Ｆにより形成される樹脂形成空間に、エポキシ樹脂等の熱硬化樹脂を溶融した状態で注入し、ステージ部３、チップ被覆蓋体１３、ステージ被覆蓋体１５及びリード５，６を一体的に固定する樹脂モールド部１７を形成する（モールド工程）。
このモールド工程においては、一方の金型Ｅの突起部Ｅ４がチップ被覆蓋体１３をステージ部３の裏面３ａに押し付けるため、チップ被覆蓋体１３とステージ部３の裏面３ａとの隙間を確実に塞ぐことができる。また、他方の金型Ｆの底面Ｆ３がステージ被覆蓋体１５の開口部４１をステージ部３の表面３ｂに押し付けるため、ステージ被覆蓋体１５とステージ部３の表面３ｂとの隙間、及び、ステージ被覆蓋体１５の開口部４１と他方の金型Ｆの底面Ｆ３との隙間を確実に塞ぐことができる。
このモールド工程においては、一方の金型Ｅの突起部Ｅ４がチップ被覆蓋体１３をステージ部３の裏面３ａに押し付けるため、チップ被覆蓋体１３とステージ部３の裏面３ａとの隙間を確実に塞ぐことができる。また、他方の金型Ｆの底面Ｆ３がステージ被覆蓋体１５の開口部４１をステージ部３の表面３ｂに押し付けるため、ステージ被覆蓋体１５とステージ部３の表面３ｂとの隙間、及び、ステージ被覆蓋体１５の開口部４１と他方の金型Ｆの底面Ｆ３との隙間を確実に塞ぐことができる。
以上のことから、樹脂形成空間に注入された溶融樹脂が第１の空洞部３３及び第２の空洞部４３に流入することを防止できる。また、配線用貫通孔３ｄも貫通電極１１により完全に塞がれているため、溶融樹脂が配線用貫通孔３ｄを介して第１の空洞部３３に流れ込むこともない。
なお、このモールド工程では、溶融樹脂を樹脂形成空間に充填した後に、樹脂を加熱して硬化させることで、図１〜３に示すように、樹脂モールド部１７が形成されることになる。最後に、矩形枠部５３を切り落として樹脂モールド部１７の外方に突出するリード５，６を個々に切り分けることで、半導体装置１の製造が終了する。
なお、このモールド工程では、溶融樹脂を樹脂形成空間に充填した後に、樹脂を加熱して硬化させることで、図１〜３に示すように、樹脂モールド部１７が形成されることになる。最後に、矩形枠部５３を切り落として樹脂モールド部１７の外方に突出するリード５，６を個々に切り分けることで、半導体装置１の製造が終了する。
以上のように製造された半導体装置１を携帯電話機等の各種電子機器に搭載する場合には、例えば、樹脂モールド部１７から外方に突出するリード５，６と電子機器の他の電子部品や電気部品とを相互に電気接続する。
この半導体装置１において、音響等の圧力変動が開口部４１、第２の空洞部４３及びステージ部３のチップ用貫通孔３ｃを介して半導体チップ７のダイヤフラム７ａに到達した際には、この圧力変動に基づいてダイヤフラム７ａが振動することで、前記圧力変動を検出することができる。
この半導体装置１において、音響等の圧力変動が開口部４１、第２の空洞部４３及びステージ部３のチップ用貫通孔３ｃを介して半導体チップ７のダイヤフラム７ａに到達した際には、この圧力変動に基づいてダイヤフラム７ａが振動することで、前記圧力変動を検出することができる。
上記の半導体装置１及びその製造方法によれば、第１の空洞部３３の容積は、ステージ部３の形状や大きさを変更させることなく、チップ蓋体配置工程において載置するチップ被覆蓋体１３のみの形状や大きさに応じて容易に変更することができる。したがって、この第１の空洞部３３の容積を十分に確保することができ、半導体チップ７のダイヤフラム７ａの振動に基づく第１の空洞部３３の圧力変化を小さく抑えることができる。このため、半導体チップ７のダイヤフラム７ａは、第１の空洞部３３の圧力変化の影響を受けることなく、外方からの音響等の圧力振動に対して正しく振動することができる。
また、半導体チップ７の特性に応じた半導体装置１の設計変更も容易に行うことができるため、半導体装置１の製造効率の向上及び半導体装置１の製造コスト削減を容易に図ることができる。
また、半導体チップ７の特性に応じた半導体装置１の設計変更も容易に行うことができるため、半導体装置１の製造効率の向上及び半導体装置１の製造コスト削減を容易に図ることができる。
また、上記の半導体装置１によれば、開口部４１を備えるステージ被覆蓋体１５により第２の空洞部４３を形成することにより、チップ用貫通孔３ｃや半導体チップ７に対する開口部４１の位置を容易に変えることができる。すなわち、半導体装置１の製造コストを増加させることなく、チップ用貫通孔３ｃ及び開口部４１をステージ部３の厚さ方向に重ねないように相互にズラして配することができる。したがって、外方から塵埃や水滴が開口部４１を介して第２の空洞部４３に侵入しても、これら塵埃や水滴が直接半導体チップ７に到達することを容易に防止できる。
さらに、導電性を有するステージ部３及びチップ被覆蓋体１３が、半導体チップ７を取り囲むため、半導体装置１の外方側において発生した電気的なノイズが、樹脂モールド部１７に侵入しても、ステージ部３及びチップ被覆蓋体１３においてノイズが第１の空洞部３３内に侵入することを防いで、半導体チップ７に到達することを確実に防止できる。
また、導電性を有するステージ部３及びステージ被覆蓋体１５が、ステージ部３の厚さ方向に重ねて配されるため、半導体装置１の外方側において発生した電気的なノイズが、ステージ部３の表面３ｂ側から樹脂モールド部１７に侵入しても、ステージ部３及びステージ被覆蓋体１５においてノイズが第１の空洞部３３内に侵入することを防いで、半導体チップ７に到達することを確実に防止できる。
以上のことから、このノイズに基づく半導体チップ７の誤作動を確実に防止することができる
また、導電性を有するステージ部３及びステージ被覆蓋体１５が、ステージ部３の厚さ方向に重ねて配されるため、半導体装置１の外方側において発生した電気的なノイズが、ステージ部３の表面３ｂ側から樹脂モールド部１７に侵入しても、ステージ部３及びステージ被覆蓋体１５においてノイズが第１の空洞部３３内に侵入することを防いで、半導体チップ７に到達することを確実に防止できる。
以上のことから、このノイズに基づく半導体チップ７の誤作動を確実に防止することができる
さらに、チップ被覆蓋体１３の内面に絶縁性ペースト３５を塗布することにより、導電性を有するチップ被覆蓋体１３が、半導体チップ７や半導体チップ７から延びるワイヤー２５等の電気配線と電気的に導通することを防ぐことができるため、半導体装置１の電気回路がショートすることを防止できる。
また、配線用貫通孔３ｄ及び貫通電極１１を介して、半導体チップ７及びリード５から各々延びるワイヤー２５，２３を相互に電気的に接続することにより、リード５が半導体チップ７を配した第１の空洞部３３の外方側に配されていても、半導体チップ７とリード５とを相互に電気的に接続することができる。
また、配線用貫通孔３ｄ及び貫通電極１１を介して、半導体チップ７及びリード５から各々延びるワイヤー２５，２３を相互に電気的に接続することにより、リード５が半導体チップ７を配した第１の空洞部３３の外方側に配されていても、半導体チップ７とリード５とを相互に電気的に接続することができる。
さらに、半導体装置１の製造方法によれば、半導体チップ７を配するステージ部３やリード５、チップ用貫通孔３ｃ、配線用貫通孔３ｄは、フレーム準備工程において、金属製薄板にプレス加工やエッチング加工を施すだけで形成することができるため、従来のように回路基板を使用する場合と比較して、半導体装置１を安価に製造することができる。
また、チップ接着工程からチップ蓋体配置工程までは、ステージ部３の裏面３ａを上に向けた状態で実施し、その後、ステージ部３の表面３ｂを上に向けた状態で第２の配線工程を実施すればよいため、半導体装置１を簡便に製造することができる。
また、チップ接着工程からチップ蓋体配置工程までは、ステージ部３の裏面３ａを上に向けた状態で実施し、その後、ステージ部３の表面３ｂを上に向けた状態で第２の配線工程を実施すればよいため、半導体装置１を簡便に製造することができる。
なお、上記の実施の形態において、貫通電極１１は、絶縁性接着剤１８ｂを介してステージ部３の裏面３ａに接着固定としたが、これに限ることはなく、少なくとも配線用貫通孔３ｄを塞ぐように、ステージ部３に対して電気的に絶縁された状態で固定されていればよい。すなわち、例えば、貫通電極１１はステージ部３の表面３ｂに接着されるとしても構わない。
また、例えば、図７に示すように、貫通電極６１は配線用貫通孔３ｄに隙間無く挿通して固定されるとしても構わない。なお、この構成の場合でも、各挿通端子部６２は周囲から絶縁支持ブロック６３により支持されているため、ステージ部３に接触することがない、すなわち、ステージ部３に対して電気的に絶縁されることになる。この構成の場合には、配線用貫通孔３ｄを容易かつ確実に塞ぐことができると共に、ステージ部３に対する貫通電極６１の位置決めを容易に行うことができる。
また、図７に示すように、各ワイヤー２３，２５の端部をボンディングする各挿通端子部６２の接続面６２ａ，６２ｂがステージ部３の表面３ｂや裏面３ａから突出した位置に配されている場合には、挿通端子部６２の接続面６２ａ，６２ｂからこれと同一平面をなす絶縁支持ブロック６３の端面６３ａ，６３ｂに渡って導電性メッキ６５を施してもよい。この場合には、導電性メッキ６５により各ワイヤー２３，２５の接着面積を拡大させることができる。したがって、ワイヤー２３，２５を接着するためのワイヤーボンダーの位置決めを高精度に行うことなく、各ワイヤー２３，２５を容易に接着することができる。
さらに、複数のリード５，６は、樹脂モールド部１７の側部から外方に突出して構成されるとしたが、これに限ることはない。例えば、図８に示すように、複数のリード６７は、樹脂モールド部１７の下面１７ａから直接露出して構成されるとしても構わない、すなわち、半導体装置６９を所謂ＱＦＮ（Quad Flat Non-lead）として構成するとしてもよい。
また、ステージ部３の表面３ｂにはステージ被覆蓋体１５が配されるとしたが、これに限ることはなく、少なくともチップ用貫通孔３ｃがステージ部３の表面３ｂから樹脂モールド部１７の外方に連通するように、第２の空洞部が形成されていればよい。すなわち、例えば、図９に示すように、チップ用貫通孔３ｃを外方に露出させる孔７１を樹脂モールド部１７に形成し、この孔７１により第２の空洞部７３が構成されるとしても構わない。
ここで、第２の空洞部７３は、例えば、ステージ部３の表面３ｂに当接する突起を樹脂モールド部形成用の金型に設けておくことにより、形成することができる。この構成の場合には、上記実施形態のように、ステージ被覆蓋体１５やステージ蓋体配置工程が不要となるため、半導体装置７４の製造効率向上を図ることができる。
なお、この第２の空洞部７３を構成する孔７１の内面に導電性材料を形成する場合には、外方において発生したノイズが樹脂モールド部１７を介して半導体チップ７に到達することを防止できる。
なお、この第２の空洞部７３を構成する孔７１の内面に導電性材料を形成する場合には、外方において発生したノイズが樹脂モールド部１７を介して半導体チップ７に到達することを防止できる。
さらに、チップ被覆蓋体１３は、ステージ部３の裏面３ａ側に開口する略凹状に形成されているとしたが、例えばこれに加えて、図１０に示すように、上端壁部２９よりもステージ部３の裏面３ａからさらに離間する方向に延びる突起部７５を一体的に形成して、チップ被覆蓋体７７を構成するとしてもよい。なお、この突起部７５の先端部は、ステージ部３の裏面３ａと同方向を向く樹脂モールド部１７の下面１７ａから外方に露出する。
この構成の場合には、上記実施形態と同様にモールド工程において、一対の金型Ｅ、Ｆによりステージ部３の厚さ方向から挟み込む際に、突起部７５を一方の金型Ｅの底面Ｅ３に当接させることができる（図６参照）。このため、一方の金型Ｅによりチップ被覆蓋体７７をステージ部３の裏面３ａに押さえつけることができる。すなわち、上記実施形態のように、一方の金型Ｅに上端壁部２９を押さえるための突起部Ｅ４を形成する必要が無くなり、一方の金型Ｅを安価に製造することができる。
また、この状態においては、突起部７５により上端壁部２９と一方の金型Ｅの底面Ｅ３との間に隙間が形成されるため、上端壁部２９全体を樹脂モールド部１７の内部に埋設することができる。
さらに、上記構成において、各突起部７５をチップ被覆蓋体７７の上端壁部２９に対して弾性変形可能としておくことにより、一方の金型Ｅによるチップ被覆蓋体７７の押さえつけ力を適度な大きさに制御することができる。
さらに、上記構成において、各突起部７５をチップ被覆蓋体７７の上端壁部２９に対して弾性変形可能としておくことにより、一方の金型Ｅによるチップ被覆蓋体７７の押さえつけ力を適度な大きさに制御することができる。
また、電気配線手段２７は、ＩＣ９、貫通電極１１及びワイヤー２３，２５とから構成されるとしたが、これに限ることはなく、少なくとも半導体チップ７とリード５とを電気接続する構成であればよい。すなわち、例えば、図１１〜１３に示すように、リード８１が第１の空洞部８３に露出するように配されるとしても構わない。
ただし、上記構成の場合には、各リード８１とステージ部８７との隙間、及び、相互に隣り合うリード８１，８１間の隙間から、第１の空洞部８３に樹脂が入り込まないようにする必要がある。具体的には、例えば、ステージ被覆蓋体８９に各リード８１とステージ部８７との隙間を覆う被覆部９１を一体的に形成すると共に、被覆部９１及びチップ被覆蓋体９３の側壁部９５の先端部を相互に当接させて相互に隣り合うリード８１，８１間の隙間を埋めればよい。
ただし、上記構成の場合には、各リード８１とステージ部８７との隙間、及び、相互に隣り合うリード８１，８１間の隙間から、第１の空洞部８３に樹脂が入り込まないようにする必要がある。具体的には、例えば、ステージ被覆蓋体８９に各リード８１とステージ部８７との隙間を覆う被覆部９１を一体的に形成すると共に、被覆部９１及びチップ被覆蓋体９３の側壁部９５の先端部を相互に当接させて相互に隣り合うリード８１，８１間の隙間を埋めればよい。
特に、ポリイミドテープを介して被覆部９１及びチップ被覆蓋体９３の側壁部９５の先端部を相互に当接させる場合には、ポリイミドテープを変形させることによって各リード８１間の隙間を確実に埋めることができ、第１の空洞部８３への樹脂の流入を確実に防ぐことができる。また、ポリイミドテープは絶縁性を有するため、チップ被覆蓋体９３及びステージ被覆蓋体８９とリード８１とを電気的に絶縁することも可能となる。
そして、この構成の場合には、上記実施形態のように貫通電極１１を使用することなく、ＩＣ９とリード８１とをワイヤー８５により直接電気接続することができる。
また、この構成の場合には、前述のワイヤー８５が第１の空洞部８３に配されるため、ワイヤー８５が樹脂モールド部１７に触れることがない。このため、モールド工程において溶融樹脂により樹脂モールド部１７を形成する際に、ワイヤー８５が溶融樹脂の流れに押されて変形することを確実に防止できる。したがって、半導体チップ７とリード８１との電気的な接続を容易に確保することができる。
また、この構成の場合には、前述のワイヤー８５が第１の空洞部８３に配されるため、ワイヤー８５が樹脂モールド部１７に触れることがない。このため、モールド工程において溶融樹脂により樹脂モールド部１７を形成する際に、ワイヤー８５が溶融樹脂の流れに押されて変形することを確実に防止できる。したがって、半導体チップ７とリード８１との電気的な接続を容易に確保することができる。
さらに、第１の配線工程において、半導体チップ７とＩＣ９とをワイヤー２５により電気接続すると共に、ＩＣ９とリード８１とをワイヤー８５により直接電気接続することができるため、上記実施形態のように、第２の配線工程を行う必要が無くなり、半導体装置９７の製造効率の向上を図ることができる。
なお、この構成の半導体装置９７を製造する際には、上記実施形態の製造方法のチップ蓋体載置工程において、リード８１が第１の空洞部８３に露出するようにチップ被覆蓋体９３を配すると共に、ステージ蓋体配置工程において、リード８１が被覆部９１に覆われるようにステージ被覆蓋体８９を配すればよい。
なお、この構成の半導体装置９７を製造する際には、上記実施形態の製造方法のチップ蓋体載置工程において、リード８１が第１の空洞部８３に露出するようにチップ被覆蓋体９３を配すると共に、ステージ蓋体配置工程において、リード８１が被覆部９１に覆われるようにステージ被覆蓋体８９を配すればよい。
なお、図１１〜１３に示す上記構成においては、ステージ被覆蓋体８９に被覆部９１が形成されるとしたが、これに限ることはなく、少なくとも第１の空洞部８３に溶融樹脂が入り込まないように半導体装置９７が構成されていればよい。すなわち、例えば、リード８１及びステージ部８７の表面（他方の表面）８７ｂに各リード８１とステージ部８７との隙間を塞ぐ絶縁性の目隠しシールを貼り付けるとしても構わない。この構成の場合には、図９に示す半導体装置の構成に適用することで、ステージ被覆蓋体８９やステージ蓋体配置工程を不要とすることもできる。
また、上記実施形態においては、半導体チップ７を内包する第１の空洞部３３が外方に対して密閉されるとしたが、例えば、図１４に示すように、第１の空洞部１０１を外方に露出するとしても構わない。
すなわち、ステージ部３の裏面３ａに配するチップ被覆蓋体１０３は、その上端壁部１０５からステージ部３の裏面３ａから離間する方向に突出する略筒状の開口部１０７を備えるとしてもよい。この開口部１０７は、第１の空洞部１０１を樹脂モールド部１７の外方に露出させる役割を果たしている。また、この開口部１０７は、半導体チップ７が直接外方に露出しないように、半導体チップ７とステージ部３の厚さ方向に重ならない位置に形成されている。
すなわち、ステージ部３の裏面３ａに配するチップ被覆蓋体１０３は、その上端壁部１０５からステージ部３の裏面３ａから離間する方向に突出する略筒状の開口部１０７を備えるとしてもよい。この開口部１０７は、第１の空洞部１０１を樹脂モールド部１７の外方に露出させる役割を果たしている。また、この開口部１０７は、半導体チップ７が直接外方に露出しないように、半導体チップ７とステージ部３の厚さ方向に重ならない位置に形成されている。
この構成においては、音響等の圧力変動が開口部１０７及び第１の空洞部１０１を介して半導体チップ７のダイヤフラム７ａに到達した際に、この圧力変動に基づいてダイヤフラム７ａが振動することで、前記圧力変動を検出することができる。したがって、ステージ部３の表面３ｂに配されるステージ被覆蓋体１０９は、第２の空洞部１１１を外方に対して密閉させるように構成しても構わない。すなわち、このステージ被覆蓋体１０９に上記実施形態と同様の開口部を形成する必要が無くなる。
なお、この半導体装置１１５を製造する際には、モールド工程において開口部１０７から第１の空洞部１０１に溶融樹脂が流入しないように、樹脂モールド部形成用の金型により開口部１０７を塞げばよい。
なお、この半導体装置１１５を製造する際には、モールド工程において開口部１０７から第１の空洞部１０１に溶融樹脂が流入しないように、樹脂モールド部形成用の金型により開口部１０７を塞げばよい。
この構成の場合でも、上記実施形態の場合と同様に、ステージ被覆蓋体１０９のみの形状や大きさに応じて、密閉された第２の空洞部１１１の大きさを容易に変更することができるため、半導体装置１１５の製造効率の向上や半導体装置１１５の製造コスト削減を容易に図ることができる。
また、開口部１０７を備えるチップ被覆蓋体１０３によって第１の空洞部１０１を形成することにより、半導体装置１１５の製造コストを増加させることなく、半導体チップ７が開口部１０７を介して外方に直接露出しないように、半導体チップ７及び開口部１０７をステージ部３の厚さ方向に重ねないように相互にズラして配することができる。したがって、外方から塵埃や水滴が開口部１０７を介して第１の空洞部１０１に侵入しても、これら塵埃や水滴が直接半導体チップ７に到達することを容易に防止できる。
また、開口部１０７を備えるチップ被覆蓋体１０３によって第１の空洞部１０１を形成することにより、半導体装置１１５の製造コストを増加させることなく、半導体チップ７が開口部１０７を介して外方に直接露出しないように、半導体チップ７及び開口部１０７をステージ部３の厚さ方向に重ねないように相互にズラして配することができる。したがって、外方から塵埃や水滴が開口部１０７を介して第１の空洞部１０１に侵入しても、これら塵埃や水滴が直接半導体チップ７に到達することを容易に防止できる。
なお、この半導体装置１１５の場合でも、図１３に示す半導体装置と同様に、リード５を第１の空洞部１０１に露出させたり、ステージ被覆蓋体１０９に被覆部を形成することで、配線用貫通孔３ｄを形成したり貫通電極１１を使用することなく、半導体チップ７とリード５とを電気的に接続することができる。また、この場合には、上記実施形態のように第２の配線工程を行う必要も無くなるため、半導体装置１１５の製造効率の向上を図ることもできる。
さらに、上記実施形態において、チップ被覆蓋体１３やステージ被覆蓋体１５は、導電性材料から形成され、その内面に絶縁性ペースト３５を塗布して構成されるとしたが、これに限ることはなく、少なくともステージ部３と電気的に接続されるように導電性を有していればよい。
したがって、チップ被覆蓋体１３やステージ被覆蓋体１５は、例えば、導電性材料から形成されると共に、その外面に絶縁性ペーストを塗布して構成されるとしてもよい。また、チップ被覆蓋体１３やステージ被覆蓋体１５は、例えば、電気的な絶縁材料から形成されると共に、その外面若しくは内面に導電性を有するペーストを塗布したり、その内面側や外面側に絶縁性を有する別体の蓋体（チップ絶縁部）を配して構成されるとしても構わない。
なお、半導体チップ７やＩＣ９、貫通電極１１、ワイヤー２５とチップ被覆蓋体１３との電気的な絶縁性を確保する場合には、少なくともチップ被覆蓋体１３の内面側が絶縁性を有していることが望ましい。
したがって、チップ被覆蓋体１３やステージ被覆蓋体１５は、例えば、導電性材料から形成されると共に、その外面に絶縁性ペーストを塗布して構成されるとしてもよい。また、チップ被覆蓋体１３やステージ被覆蓋体１５は、例えば、電気的な絶縁材料から形成されると共に、その外面若しくは内面に導電性を有するペーストを塗布したり、その内面側や外面側に絶縁性を有する別体の蓋体（チップ絶縁部）を配して構成されるとしても構わない。
なお、半導体チップ７やＩＣ９、貫通電極１１、ワイヤー２５とチップ被覆蓋体１３との電気的な絶縁性を確保する場合には、少なくともチップ被覆蓋体１３の内面側が絶縁性を有していることが望ましい。
また、上記実施形態において、ステージ部３やリード５，６、リードフレーム５１は金属製であるとしたが、これに限ることはなく、少なくとも導電性を有していればよい。また、第１の空洞部３３へのノイズの侵入防止を考慮しない場合には、ステージ部３は電気的な絶縁材料から形成されるとしても構わない。そして、ステージ部３が絶縁材料からなる場合には、半導体チップ７やＩＣ９、貫通電極１１をステージ部３に接着する際に導電性を有する接着剤を使用するとしてもよい。
さらに、半導体チップ７は、ダイヤフラム７ａを備えた音圧センサチップからなるとしたが、これに限ることはなく、少なくとも半導体チップ７を構成するダイヤフラム７ａのような可動部分を有していればよい。したがって、半導体チップは、例えば、半導体装置１の外部空間の圧力や圧力変化を計測する圧力センサチップであってもよいし、加速度を検知する加速度センサチップであっても構わない。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
１，６９，７４，９７，１１５・・・半導体装置、３，８７・・・ステージ部、３ａ・・・裏面（一方の表面）、３ｂ，８７ｂ・・・表面（他方の表面）、３ｃ・・・チップ用貫通孔、３ｄ・・・配線用貫通孔、５，６７，８１・・・リード、７・・・半導体チップ、１３，７７，９３，１０３・・・チップ被覆蓋体、１５，８９，１０９・・・ステージ被覆蓋体、１７・・・樹脂モールド部、１９，６２・・・挿通端子部、２３・・・ワイヤー（第２のワイヤー）、２５・・・ワイヤー（第１のワイヤー）、２７・・・電気配線手段、３３，８３，１０１・・・第１の空洞部、３５・・・絶縁性ペースト（チップ絶縁部）、４１・・・開口部、４３，７３，１１１・・・第２の空洞部、５１・・・リードフレーム、１０７・・・開口部
Claims (14)
- 厚さ方向に貫通するチップ用貫通孔を形成した略板状のステージ部と、
ダイヤフラムを有すると共に、当該ダイヤフラムを前記チップ用貫通孔に対向させた状態で、当該チップ用貫通孔を覆うように前記ステージ部の一方の表面に固定された半導体チップと、
前記ステージ部の周囲に配されると共に前記半導体チップに電気接続されたリードと、
前記半導体チップを覆うように、前記ステージ部の一方の表面に配されたチップ被覆蓋体と、
前記リードを外方に露出させた状態で、前記チップ被覆蓋体を介して前記半導体チップとの間に中空の第１の空洞部を設けるように、前記ステージ部、前記リード及び前記チップ被覆蓋体を一体的に固定した樹脂モールド部とを備え、
前記チップ用貫通孔が前記ステージ部の他方の表面側から前記樹脂モールド部の外方に連通するように、前記樹脂モールド部に中空の第２の空洞部が形成されていることを特徴とする半導体装置。
- 前記第２の空洞部が、前記ステージ部の他方の表面を覆うステージ被覆蓋体により形成され、
該ステージ被覆蓋体が、前記第２の空洞部を前記樹脂モールド部の外方に露出させる開口部を備えることを特徴とする請求項１に記載の半導体装置。 - 厚さ方向に貫通するチップ用貫通孔を形成した略板状のステージ部と、
ダイヤフラムを有すると共に、当該ダイヤフラムを前記チップ用貫通孔に対向させた状態で、当該チップ用貫通孔を覆うように前記ステージ部の一方の表面に固定された半導体チップと、
前記ステージ部の周囲に配されると共に前記半導体チップに電気接続されたリードと、
前記半導体チップを覆うように、前記ステージ部の一方の表面に配されたチップ被覆蓋体と、
前記チップ用貫通孔を含んで前記ステージ部の他方の表面を覆うように、前記ステージ部の他方の表面に配されたステージ被覆蓋体と、
前記リードを外方に露出させた状態で、前記チップ被覆蓋体を介して前記半導体チップとの間に中空の第１の空洞部を設けるように、かつ、前記ステージ被覆蓋体を介して前記他方の表面との間に中空の第２の空洞部を設けるように、前記ステージ部、前記リード、前記チップ被覆蓋体及び前記ステージ被覆蓋体を一体的に固定した樹脂モールド部とを備え、
前記チップ被覆蓋体が、前記第１の空洞部を前記樹脂モールド部の外方に露出させる開口部を備えることを特徴とする半導体装置。
- 前記ステージ部及び前記チップ被覆蓋体が導電性を有し、
前記半導体チップが、前記ステージ部と電気的に絶縁された状態で前記ステージ部の一方の表面に固定され、
前記チップ被覆蓋体が、前記ステージ部と電気的に接続されていることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置。 - 前記半導体チップに対向する前記チップ被覆蓋体の内面に、電気的な絶縁材料からなるチップ絶縁部が設けられていることを特徴とする請求項４に記載の半導体装置。
- 前記ステージ部及び前記ステージ被覆蓋体が導電性を有し、
前記半導体チップが前記ステージ部と電気的に絶縁された状態で、前記ステージ部の一方の表面に固定され、
該ステージ被覆蓋体が、前記ステージ部と電気的に接続されていることを特徴とする請求項２又は請求項３に記載の半導体装置。 - 前記半導体チップと前記リードとの電気接続が、前記半導体チップから、前記厚さ方向に前記ステージ部を貫通し、前記樹脂モールド部を介して前記リードまで到達する電気配線手段により構成されていることを特徴とする請求項１から請求項６のいずれか１項に記載の半導体装置。
- 前記ステージ部に、その厚さ方向に貫通する配線用貫通孔が形成され、
前記電気配線手段が、前記ステージ部に対して電気的に絶縁した状態で前記配線用貫通孔を介して前記ステージ部の一方の表面及び他方の表面に露出するように、前記ステージ部に固定された挿通端子部と、前記半導体チップ及び前記挿通端子部を相互に電気接続する第１のワイヤーと、前記リード及び前記挿通端子部を相互に電気接続する第２のワイヤーとを備えることを特徴とする請求項７に記載の半導体装置。 - 前記リードが、前記第１の空洞部に露出して配されていることを特徴とする請求項１から請求項６のいずれか１項に記載の半導体装置。
- ダイヤフラムを有する半導体チップを一方の表面に載置する略板状のステージ部と、その周囲に配されるリードとを一体的につなぎ合わせた金属製薄板からなり、前記ステージ部にその厚さ方向に貫通するチップ用貫通孔を形成したリードフレームを用意するフレーム準備工程と、
前記ダイヤフラムが前記チップ用貫通孔と前記厚さ方向に重なるように、前記半導体チップを前記ステージ部の一方の表面に接着するチップ接着工程と、
前記半導体チップと前記リードを相互に電気接続する配線工程と、
前記半導体チップを覆うように、前記ステージ部の一方の表面にチップ被覆蓋体を配し、該チップ被覆蓋体及び前記ステージ部により前記半導体チップを内包した中空の第１の空洞部を形成するチップ蓋体配置工程と、
前記リードを外方に露出させると共に前記チップ用貫通孔を前記他方の表面から外方に連通させるように、前記ステージ部、前記リード及び前記チップ被覆蓋体を一体的に固定する樹脂モールド部を形成するモールド工程とを備えることを特徴とする半導体装置の製造方法。
- ダイヤフラムを有する半導体チップを一方の表面に載置する略板状のステージ部と、その周囲に配されるリードとを一体的につなぎ合わせた金属製薄板からなり、前記ステージ部にその厚さ方向に貫通するチップ用貫通孔を形成したリードフレームを用意するフレーム準備工程と、
前記ダイヤフラムが前記チップ用貫通孔と前記厚さ方向に重なるように、前記半導体チップを前記ステージ部の一方の表面に接着するチップ接着工程と、
前記半導体チップと前記リードを相互に電気接続する配線工程と、
前記半導体チップを覆うように、前記ステージ部の一方の表面にチップ被覆蓋体を配し、該チップ被覆蓋体及び前記ステージ部により前記半導体チップを内包した中空の第１の空洞部を形成するチップ蓋体配置工程と、
前記チップ用貫通孔を含んで前記ステージ部の他方の表面を覆うように、該他方の表面にステージ被覆蓋体を配し、該ステージ被覆蓋体及び前記ステージ部により中空の第２の空洞部を形成するステージ蓋体配置工程と、
前記リードを外方に露出させると共に前記チップ被覆蓋体に形成された開口部を介して前記第１の空洞部を外方に露出させるように、前記ステージ部、前記リード、前記チップ被覆蓋体及び前記ステージ被覆蓋体を一体的に固定する樹脂モールド部を形成するモールド工程とを備えることを特徴とする半導体装置の製造方法。
- 前記チップ蓋体配置工程において、前記リードが前記第１の空洞部に露出するように、前記チップ被覆蓋体を配することを特徴とする請求項１０又は請求項１１に記載の半導体装置の製造方法。
- ダイヤフラムを有する半導体チップを一方の表面に載置する略板状のステージ部と、その周囲に配されるリードとを一体的につなぎ合わせた金属製薄板からなり、前記ステージ部にその厚さ方向に貫通するチップ用貫通孔及び配線用貫通孔を形成したリードフレームを用意するフレーム準備工程と、
前記ダイヤフラムが前記チップ用貫通孔と前記厚さ方向に重なるように、前記半導体チップを前記ステージ部の一方の表面に接着するチップ接着工程と、
前記配線用貫通孔を介して前記ステージ部の両面から露出するように、導電性を有する挿通端子部を前記ステージ部に取り付ける端子部取付工程と、
前記半導体チップ及び前記挿通端子部を相互に電気接続する第１の配線工程と、
前記半導体チップを覆うように、前記ステージ部の一方の表面にチップ被覆蓋体を配し、該チップ被覆蓋体及び前記ステージ部により前記半導体チップを内包した中空の第１の空洞部を形成するチップ蓋体配置工程と、
前記リード及び前記挿通端子部を相互に電気接続する第２の配線工程と、
前記リードを外方に露出させると共に前記チップ用貫通孔を前記他方の表面から外方に連通させるように、前記ステージ部、前記リード及び前記チップ被覆蓋体を一体的に固定する樹脂モールド部を形成するモールド工程とを備えることを特徴とする半導体装置の製造方法。
- ダイヤフラムを有する半導体チップを一方の表面に載置する略板状のステージ部と、その周囲に配されるリードとを一体的につなぎ合わせた金属製薄板からなり、前記ステージ部にその厚さ方向に貫通するチップ用貫通孔及び配線用貫通孔を形成したリードフレームを用意するフレーム準備工程と、
前記ダイヤフラムが前記チップ用貫通孔と前記厚さ方向に重なるように、前記半導体チップを前記ステージ部の一方の表面に接着するチップ接着工程と、
前記配線用貫通孔を介して前記ステージ部の両面から露出するように、導電性を有する挿通端子部を前記ステージ部に取り付ける端子部取付工程と、
前記半導体チップ及び前記挿通端子部を相互に電気接続する第１の配線工程と、
前記半導体チップを覆うように、前記ステージ部の一方の表面にチップ被覆蓋体を配し、該チップ被覆蓋体及び前記ステージ部により前記半導体チップを内包した中空の第１の空洞部を形成するチップ蓋体配置工程と、
前記リード及び前記挿通端子部を相互に電気接続する第２の配線工程と、
前記チップ用貫通孔を含んで前記ステージ部の他方の表面を覆うように、該他方の表面にステージ被覆蓋体を配し、該ステージ被覆蓋体及び前記ステージ部により中空の第２の空洞部を形成するステージ蓋体配置工程と、
前記リードを外方に露出させると共に前記チップ被覆蓋体に形成された開口部を介して前記第１の空洞部を外方に露出させるように、前記ステージ部、前記リード、前記チップ被覆蓋体及びステージ被覆蓋体を一体的に固定する樹脂モールド部を形成するモールド工程とを備えることを特徴とする半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005197440A JP4742706B2 (ja) | 2005-07-06 | 2005-07-06 | 半導体装置及びその製造方法 |
| KR1020077023360A KR20070116097A (ko) | 2005-03-16 | 2006-03-14 | 반도체 장치, 반도체 장치의 제조 방법, 및 덮개 프레임 |
| TW095108588A TWI303094B (en) | 2005-03-16 | 2006-03-14 | Semiconductor device, method for manufacturing semiconductor device, and cover frame |
| EP06729094A EP1860694A1 (en) | 2005-03-16 | 2006-03-14 | Semiconductor device, semiconductor device manufacturing method and cover frame |
| US11/908,590 US20090230487A1 (en) | 2005-03-16 | 2006-03-14 | Semiconductor device, semiconductor device manufacturing method and lid frame |
| PCT/JP2006/305060 WO2006098339A1 (ja) | 2005-03-16 | 2006-03-14 | 半導体装置、半導体装置の製造方法、および蓋体フレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005197440A JP4742706B2 (ja) | 2005-07-06 | 2005-07-06 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007019154A JP2007019154A (ja) | 2007-01-25 |
| JP4742706B2 true JP4742706B2 (ja) | 2011-08-10 |
Family
ID=37756073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005197440A Expired - Fee Related JP4742706B2 (ja) | 2005-03-16 | 2005-07-06 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4742706B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010039599A1 (de) | 2010-08-20 | 2012-02-23 | Robert Bosch Gmbh | Sensormodul zur Aufnahme eines Drucksensorchips und zur Montage in einem Sensorgehäuse |
| JP5494403B2 (ja) * | 2010-10-07 | 2014-05-14 | 株式会社デンソー | センサ装置およびその製造方法 |
| JP5732286B2 (ja) | 2011-03-16 | 2015-06-10 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5879866B2 (ja) * | 2011-09-26 | 2016-03-08 | 日本電気株式会社 | 中空封止構造の製造方法 |
| JP5964858B2 (ja) | 2011-11-30 | 2016-08-03 | 京セラ株式会社 | 撮像素子収納用パッケージおよび撮像装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09304211A (ja) * | 1996-05-15 | 1997-11-28 | Omron Corp | 静電容量型圧力センサのパッケージング構造およびパッケージング方法 |
| JP2000031349A (ja) * | 1998-03-17 | 2000-01-28 | Denso Corp | 半導体装置およびその製造方法 |
| JP2002077346A (ja) * | 2000-09-01 | 2002-03-15 | Taiyo Yuden Co Ltd | 携帯通信端末器 |
| JP2003125495A (ja) * | 2001-10-09 | 2003-04-25 | Citizen Electronics Co Ltd | エレクトレットコンデンサマイクロフォン |
-
2005
- 2005-07-06 JP JP2005197440A patent/JP4742706B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09304211A (ja) * | 1996-05-15 | 1997-11-28 | Omron Corp | 静電容量型圧力センサのパッケージング構造およびパッケージング方法 |
| JP2000031349A (ja) * | 1998-03-17 | 2000-01-28 | Denso Corp | 半導体装置およびその製造方法 |
| JP2002077346A (ja) * | 2000-09-01 | 2002-03-15 | Taiyo Yuden Co Ltd | 携帯通信端末器 |
| JP2003125495A (ja) * | 2001-10-09 | 2003-04-25 | Citizen Electronics Co Ltd | エレクトレットコンデンサマイクロフォン |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007019154A (ja) | 2007-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100966681B1 (ko) | 반도체 장치, 리드 프레임 및 그 마이크로폰 패키지 | |
| US8902604B2 (en) | Component support and assembly having a MEMS component on such a component support | |
| US20090230487A1 (en) | Semiconductor device, semiconductor device manufacturing method and lid frame | |
| CN104254045A (zh) | 用于麦克风组件的预制模及其制造方法 | |
| US20090072334A1 (en) | Semiconductor device, pre-mold package, and manufacturing method therefor | |
| JP2009164475A (ja) | マイクロフォンパッケージ、リードフレーム、モールド基板及びマイクロフォンパッケージの実装構造 | |
| JP4049160B2 (ja) | 蓋体フレーム、半導体装置、及びその製造方法 | |
| JP2009038053A (ja) | 半導体センサ装置 | |
| JP2007258670A (ja) | 半導体装置 | |
| WO2010001505A1 (ja) | 電子部品 | |
| JP4779614B2 (ja) | 半導体装置 | |
| JP4742706B2 (ja) | 半導体装置及びその製造方法 | |
| CN109495831B (zh) | 一种mems麦克风的封装结构及其制造方法 | |
| US8174834B2 (en) | Molded housing used in force fit method | |
| JP2008066983A (ja) | マイクロフォンパッケージ | |
| JP2009005077A (ja) | 半導体装置及びその製造方法 | |
| JP2008014875A (ja) | 半導体装置及びその製造方法 | |
| JP2007199049A (ja) | 半導体装置 | |
| KR20060044222A (ko) | 가스센서용 초소형 패키지 및 그 제조방법 | |
| JP4049167B2 (ja) | 蓋体フレーム、半導体装置、及びその製造方法 | |
| JP6032171B2 (ja) | モールドパッケージの製造方法 | |
| JP4609477B2 (ja) | 半導体装置 | |
| JP4609478B2 (ja) | 蓋体フレーム及びその製造方法 | |
| JP2010040656A (ja) | 半導体パッケージ、半導体装置及びその製造方法、並びにマイクロフォンパッケージ | |
| JP4049176B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110323 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110425 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |