JP2007199049A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007199049A JP2007199049A JP2006303837A JP2006303837A JP2007199049A JP 2007199049 A JP2007199049 A JP 2007199049A JP 2006303837 A JP2006303837 A JP 2006303837A JP 2006303837 A JP2006303837 A JP 2006303837A JP 2007199049 A JP2007199049 A JP 2007199049A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- sensor chip
- lead
- semiconductor sensor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Pressure Sensors (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Measuring Fluid Pressure (AREA)
Abstract
【課題】ダイヤフラムを有する半導体センサチップを基板に固定した半導体装置において、半導体センサチップの大きさを変えずに小型化を図りながら、安定して回路基板に搭載することができるようにする。
【解決手段】半導体センサチップ5を上面3aに固定した略板状の基板3が、複数の外部接続用リード13及び実装用リード17を外側に露出させつつ樹脂層21で封止するように構成され、前記複数の外部接続用リード13が、前記半導体センサチップ5と電気的に接続されると共に、前記半導体センサチップ5に隣り合う側に一列に並べて配され、前記実装用リード17が、前記半導体センサチップ5を介して前記複数の外部接続用リード13と反対側の位置に配されていることを特徴とする半導体装置を提供する。
【選択図】図2
【解決手段】半導体センサチップ5を上面3aに固定した略板状の基板3が、複数の外部接続用リード13及び実装用リード17を外側に露出させつつ樹脂層21で封止するように構成され、前記複数の外部接続用リード13が、前記半導体センサチップ5と電気的に接続されると共に、前記半導体センサチップ5に隣り合う側に一列に並べて配され、前記実装用リード17が、前記半導体センサチップ5を介して前記複数の外部接続用リード13と反対側の位置に配されていることを特徴とする半導体装置を提供する。
【選択図】図2
Description
本発明は、音圧センサチップや圧力センサチップ等の半導体センサチップを備える半導体装置に関する。
従来、シリコンマイクや圧力センサ等の半導体装置としては、音響等の圧力変動を検出するための薄膜状のダイヤフラムを備えた半導体センサチップをプリント基板の表面に実装したものがある(例えば、特許文献1参照。)。この種の半導体センサチップにおいては、ダイヤフラムが振動することによって音響等の圧力変動を検出することができる。この検出感度は、ダイヤフラムが大きい程高くなるため、検出感度を考慮した場合、半導体センサチップのチップサイズは大きい方が好ましい。
ところで、この種の半導体装置は、携帯電話機等の携行可能な電子機器に搭載される場合があるため、その小型化が強く望まれている。小型化を図る手法としては、例えば、特許文献2のように、パッケージの一方の長辺にのみ半導体センサチップと電気的に接続する外部リードを設けることが考えられる。
特表2004−537182号公報
特開2000−349305号公報
ところで、この種の半導体装置は、携帯電話機等の携行可能な電子機器に搭載される場合があるため、その小型化が強く望まれている。小型化を図る手法としては、例えば、特許文献2のように、パッケージの一方の長辺にのみ半導体センサチップと電気的に接続する外部リードを設けることが考えられる。
しかしながら、特許文献2に記載された構成の半導体装置を電子機器の回路基板に搭載する際には、パッケージの片側のみに配された外部リードと上記回路基板の接続端子とを半田付け等により固定するため、半導体装置の搭載状態が不安定となる問題がある。
なお、特許文献1に記載された半導体装置に特許文献2の手法を取り入れた場合、回路基板に搭載された半導体装置が振動すると、この振動によってダイヤフラムが上述した圧力変動を正しく検出できなくなる虞がある。
なお、特許文献1に記載された半導体装置に特許文献2の手法を取り入れた場合、回路基板に搭載された半導体装置が振動すると、この振動によってダイヤフラムが上述した圧力変動を正しく検出できなくなる虞がある。
本発明は、上記事情を鑑み、半導体センサチップの大きさを変えずに小型化を図りながら、安定して回路基板に搭載することができる半導体装置を提供することを目的とする。
上記課題を解決するために、この発明は以下の手段を提案している。
請求項1に係る発明は、加えられた圧力によって変形し、該変形量に応じた前記圧力を検出するダイヤフラムを備えた半導体センサチップを略板状に形成された基板の上面に固定すると共に、蓋体により前記基板の上方を覆って前記半導体センサチップを含む中空空間を形成した半導体装置であって、前記基板が、複数の外部接続用リード及び実装用リードを外側に露出させつつ樹脂層で封止するように構成され、前記複数の外部接続用リードが、前記半導体センサチップと電気的に接続されると共に、前記半導体センサチップに隣り合う側に一列に並べて配され、前記実装用リードが、前記半導体センサチップを介して前記複数の外部接続用リードと反対側の位置に配されていることを特徴とする半導体装置を提案している。
請求項1に係る発明は、加えられた圧力によって変形し、該変形量に応じた前記圧力を検出するダイヤフラムを備えた半導体センサチップを略板状に形成された基板の上面に固定すると共に、蓋体により前記基板の上方を覆って前記半導体センサチップを含む中空空間を形成した半導体装置であって、前記基板が、複数の外部接続用リード及び実装用リードを外側に露出させつつ樹脂層で封止するように構成され、前記複数の外部接続用リードが、前記半導体センサチップと電気的に接続されると共に、前記半導体センサチップに隣り合う側に一列に並べて配され、前記実装用リードが、前記半導体センサチップを介して前記複数の外部接続用リードと反対側の位置に配されていることを特徴とする半導体装置を提案している。
この発明に係る半導体装置を回路基板に実装する際には、例えば、半田を介して外部接続用リード及び実装用リードを回路基板の接続端子に接合すればよい。ここで、外部接続用リード及び実装用リードは、半導体センサチップを挟んで互いに反対側に配されている、すなわち、基板の両側に配置されるため、半導体装置を安定した状態で回路基板に実装することができる。
また、複数の外部接続用リードは、半導体センサチップに隣り合うように一列に配されているため、半導体センサチップの大きさを変えることなく、半導体装置の小型化を容易に図ることができる。
また、複数の外部接続用リードは、半導体センサチップに隣り合うように一列に配されているため、半導体センサチップの大きさを変えることなく、半導体装置の小型化を容易に図ることができる。
請求項2に係る発明は、請求項1に記載の半導体装置において、前記基板が、前記樹脂層に封止されて前記半導体センサチップの下方側に配される略板状のステージ部を備え、該ステージ部が、前記複数の外部接続用リード及び前記実装用リードと共に導電性を有するリードフレームにより構成され、各外部接続用リードの一端部が、前記ステージ部と共に前記基板の下面から外方に露出して配され、各外部接続用リードの他端部が、前記基板の上面に露出するように、各外部接続用リードに折り曲げ加工が施されていることを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、半導体センサチップの下方側に配されるステージ部は導電性を有しているため、基板の下面側から上記中空空間内に侵入しようとする電磁気的なノイズを上記ステージ部で遮断することができる。
また、この半導体装置においては、外部接続用リードに折り曲げ加工を施すことで、その他端部が同じリードフレームにより構成されるステージ部に対して基板の厚さ方向にずらして配置されるため、外部接続用リードの他端部とステージ部との間の隙間が折り曲げ加工を施す分だけ大きくなる。
また、この半導体装置においては、外部接続用リードに折り曲げ加工を施すことで、その他端部が同じリードフレームにより構成されるステージ部に対して基板の厚さ方向にずらして配置されるため、外部接続用リードの他端部とステージ部との間の隙間が折り曲げ加工を施す分だけ大きくなる。
しかしながら、上記半導体装置は、外部接続用リードが半導体センサチップやステージ部の片側のみに並べて配されているため、上述した隙間も半導体センサチップやステージ部の片側のみに形成されることになる。
したがって、ステージ部の大きさを十分に確保して、このステージ部により半導体センサチップの下方全てを容易に覆うことができる。また、実装用リードをステージ部に近づけて配置することができるため、半導体装置のさらなる小型化を図ることもできる。
したがって、ステージ部の大きさを十分に確保して、このステージ部により半導体センサチップの下方全てを容易に覆うことができる。また、実装用リードをステージ部に近づけて配置することができるため、半導体装置のさらなる小型化を図ることもできる。
請求項3に係る発明は、請求項2に記載の半導体装置において、前記実装用リードと前記ステージ部とが、連結リードを介して一体的に形成され、該連結リードが、前記樹脂層の内部に埋められていることを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、実装用リード及びステージ部を一体的に形成しながら、樹脂層の下面に露出する部分については、これら実装用リード及びステージ部が相互に離間して配されることになる。したがって、樹脂層の下面から露出した外部接続用リードの一端部及び実装用リードを回路基板の接続端子に半田付けする場合に、半田が実装用リードからステージ部の方に移動することを容易に防止することができる。
また、実装用リードとステージ部との間に一体的に形成される連結リードが、樹脂層内部に埋められているため、ステージ部や実装用リードが樹脂層から剥がれ墜ちることを容易に防止することができる。
また、実装用リードとステージ部との間に一体的に形成される連結リードが、樹脂層内部に埋められているため、ステージ部や実装用リードが樹脂層から剥がれ墜ちることを容易に防止することができる。
請求項4に係る発明は、加えられた圧力によって変形し、該変形量に応じた前記圧力を検出するダイヤフラムを備えた半導体センサチップを略板状に形成された基板の上面に固定すると共に、蓋体により前記基板の上方を覆って前記半導体センサチップを含む中空空間を形成した半導体装置であって、前記基板が、前記中空空間に露出すると共に前記半導体センサチップに隣り合う側に一列に並べて配されて前記半導体チップと電気的に接続される複数の内部端子、前記基板の下面に露出すると共に前記基板の両側に並べて配された複数の外部端子、及び、前記基板の内部に設けられて複数の前記内部端子と少なくとも一部の前記外部端子とを個々に電気接続する導電配線部とを備えることを特徴とする半導体装置を提案している。
この発明に係る半導体装置を回路基板に実装する際には、例えば、半田を介して複数の外部端子を回路基板の接続端子に接合すればよい。ここで、複数の外部端子は、基板の両側に並べて配されているため、半導体装置を安定した状態で回路基板に実装することができる。
また、複数の内部端子は、半導体センサチップに隣り合うように一列に並べて配されているため、半導体センサチップの大きさを変えることなく、半導体装置の小型化を容易に図ることができる。
また、複数の内部端子は、半導体センサチップに隣り合うように一列に並べて配されているため、半導体センサチップの大きさを変えることなく、半導体装置の小型化を容易に図ることができる。
請求項5に係る発明は、請求項4に記載の半導体装置において、前記基板が、前記半導体チップの下方側に配される導電性の下部シールド層を備え、該下部シールド層が一部の前記外部端子に電気接続されていることを特徴とする半導体装置を提案している。
請求項1に係る発明によれば、外部接続用リード及び実装用リードが半導体センサチップを挟んで互いに反対側に配置されるため、半導体装置の小型化を図りながら半導体装置を安定した状態で回路基板に実装することができる。
また、請求項2に係る発明によれば、外部接続用リードの他端部が、同一のリードフレームにより形成されるステージ部に対して厚さ方向にずらして配置される構成の半導体装置であっても、ステージ部の大きさを十分に確保して、このステージ部により半導体センサチップの下方全てを容易に覆うことができるため、基板の下面から中空空間内に侵入しようとする電磁気的なノイズをステージ部において確実に遮断することが可能となる。
また、実装用リードをステージ部に近づけて配置することができるため、半導体装置のさらなる小型化を図ることも可能となる。
また、実装用リードをステージ部に近づけて配置することができるため、半導体装置のさらなる小型化を図ることも可能となる。
また、請求項3に係る発明によれば、半田を介して外部接続用リード及び実装用リードを回路基板の接続端子に接合する場合に、半田が実装用リードからステージ部の方に移動することを容易に防止することができるため、回路基板の接続端子と実装用リードとを半田により確実に接合することが可能となる。
さらに、実装用リードとステージ部との間に一体的に形成される連結リードを樹脂層内部に埋めることにより、ステージ部や実装用リードが樹脂層から剥がれ墜ちることを防止できる。
さらに、実装用リードとステージ部との間に一体的に形成される連結リードを樹脂層内部に埋めることにより、ステージ部や実装用リードが樹脂層から剥がれ墜ちることを防止できる。
請求項4に係る発明によれば、内部端子が半導体センサチップに隣り合うように一列に配され、外部端子が基板の両側に並べて配されているため、半導体装置の小型化を図りながら半導体装置を安定した状態で回路基板に実装することができる。
また、請求項5に係る発明によれば、基板の下面側から侵入しようとする電磁気的なノイズを下部シールド層において遮断することができる。
以下、図1から図7を参照し、本発明の第1実施形態に係る半導体装置について説明する。本実施形態は、外部に発生した音響などの音圧を検出する半導体装置に関し、特にリードフレームを用いて製造される表面実装タイプの半導体装置に関するものである。なお、本実施形態においては、表面実装タイプのひとつであるSON(Small Outline Non-leaded package)タイプの半導体装置を一例として説明する。
本実施形態の半導体装置1は、図1,2,6に示すように、平面視略矩形の板状に形成された基板3と、基板3の上面3aに配された半導体センサチップ5及び増幅器7と、半導体センサチップ5及び増幅器7のさらに上方から基板3に重ねて配された蓋体9とを備えている。
本実施形態の半導体装置1は、図1,2,6に示すように、平面視略矩形の板状に形成された基板3と、基板3の上面3aに配された半導体センサチップ5及び増幅器7と、半導体センサチップ5及び増幅器7のさらに上方から基板3に重ねて配された蓋体9とを備えている。
基板3は、図2から図6に示すように、平面視略矩形の板状に形成されたステージ部11と、ステージ部11の周囲に配される複数のリード13,15,17,19と、これらステージ部11及びリード13,15,17,19を一体的に固定して封止する樹脂モールド部(樹脂層)21とを備えている。なお、これらステージ部11及び複数のリード13,15,17,19は、導電性を有するリードフレーム(不図示)により構成されるものである。
ステージ部11は、樹脂モールド部21と共に平坦な基板3の下面3bを形成するように、樹脂モールド部21から外方に露出して配されている。また、ステージ部11は、基板3の上面3a側からの平面視で、基板3の上面3aに配された半導体センサチップ5及び増幅器7が、ステージ部11上に位置するような大きさをもって形成されている。
ステージ部11は、樹脂モールド部21と共に平坦な基板3の下面3bを形成するように、樹脂モールド部21から外方に露出して配されている。また、ステージ部11は、基板3の上面3a側からの平面視で、基板3の上面3aに配された半導体センサチップ5及び増幅器7が、ステージ部11上に位置するような大きさをもって形成されている。
複数のリード13,15,17,19は、上述したステージ部11と同様に、少なくともその一部が樹脂モールド部21と共に平坦な基板3の下面3bを形成するように、樹脂モールド部21から外方に露出して配されている。これら複数のリード13,15,17,19は、それぞれ略平板状の帯状に形成され、ステージ部11から切り離されたチップ接続用リード13と、ステージ部11と一体的に形成される第1のグランド接続用リード15、第2のグランド接続用リード(実装用リード)17及び蓋体接続用リード19とに分けられており、それぞれ複数形成されている。
チップ接続用リード13は、図2から図4に示すように、半導体センサチップ5と電気的に接続するためのものであり、本実施形態においては、半導体センサチップ5及び増幅器7の配列方向に沿う樹脂モールド部21の1つの側面21cに5つ等間隔で一列に並べて配されている。
各チップ接続用リード13は、樹脂モールド部21の側面21cからステージ部11に向けて延びるように形成されており、その一端部13aが樹脂モールド部21の外側に若干突出し、基板3の下面3bから外方に露出している。また、各チップ接続用リード13には、これに折り曲げ加工を施すことで、その一端部13aから他端部13bに向かう途中に折曲部13cが形成されており、この折曲部13cによって他端部13bが一端部13aよりも上方に配されることになる。なお、各チップ接続用リード13の他端部13bは、後述する樹脂モールド部21により形成される基板3の上面3aと略同一平面上に配置されて露出している。これら5つのチップ接続用リード13の他端部13bは、半導体センサチップ5及び増幅器7の配置領域に隣り合う側に一列に並べて配されている。
各チップ接続用リード13は、樹脂モールド部21の側面21cからステージ部11に向けて延びるように形成されており、その一端部13aが樹脂モールド部21の外側に若干突出し、基板3の下面3bから外方に露出している。また、各チップ接続用リード13には、これに折り曲げ加工を施すことで、その一端部13aから他端部13bに向かう途中に折曲部13cが形成されており、この折曲部13cによって他端部13bが一端部13aよりも上方に配されることになる。なお、各チップ接続用リード13の他端部13bは、後述する樹脂モールド部21により形成される基板3の上面3aと略同一平面上に配置されて露出している。これら5つのチップ接続用リード13の他端部13bは、半導体センサチップ5及び増幅器7の配置領域に隣り合う側に一列に並べて配されている。
第1のグランド接続用リード15は、図2,3,5に示すように、上述した複数のチップ接続用リード13に隣り合うように、樹脂モールド部21の側面21cに2つ形成されており、複数のチップ接続用リード13と共に等間隔をおいて配列されている。各第1のグランド接続用リード15は、チップ接続用リード13と同様に、その一端部15aが樹脂モールド部21の外側に若干突出しており、その他端部15bがステージ部11の側端に繋げられている。これら一端部15a及び他端部15bは、基板3の下面3bから外方に露出している。
また、第1のグランド接続用リード15には、その一端部15aと他端部15bとの間に、これらよりも上方に突設する屈曲部15cが設けられている。この屈曲部15cは、樹脂モールド部21の内部に埋められており、その頂部15dが、チップ接続用リード13の他端部13bと同様に、基板3の上面3aと略同一平面上に配されて露出している。
また、第1のグランド接続用リード15には、その一端部15aと他端部15bとの間に、これらよりも上方に突設する屈曲部15cが設けられている。この屈曲部15cは、樹脂モールド部21の内部に埋められており、その頂部15dが、チップ接続用リード13の他端部13bと同様に、基板3の上面3aと略同一平面上に配されて露出している。
この第1のグランド接続用リード15の頂部15dは、チップ接続用リード13の他端部13bと共に半導体センサチップ5及び増幅器7の配置領域に隣り合う側に一列に並べて配されている。すなわち、第1のグランド接続用リード15の頂部15d及びチップ接続用リード13の他端部13bを並べた長さは、半導体センサチップ5及び増幅器7の配置領域の長手方向の一辺よりも短い長さとなっている。
なお、チップ接続用リード13側に位置する1つの第1のグランド接続用リード15は、その一端部15aにおいて隣接するチップ接続用リード13と一体に形成されており、これと電気的に接続されている。すなわち、1つのチップ接続用リード13は、ステージ部11や第1のグランド接続用リード15と同電位となるようになっている。
なお、チップ接続用リード13側に位置する1つの第1のグランド接続用リード15は、その一端部15aにおいて隣接するチップ接続用リード13と一体に形成されており、これと電気的に接続されている。すなわち、1つのチップ接続用リード13は、ステージ部11や第1のグランド接続用リード15と同電位となるようになっている。
第2のグランド接続用リード17は、図2から図5に示すように、半導体センサチップ5、増幅器7やステージ部11を介してチップ接続用リード13及び第1のグランド接続用リード15と反対側の位置に配されている。すなわち、第2のグランド接続用リード17は、チップ接続用リード13及び第1のグランド接続用リード15を配した樹脂モールド部21の側面21cとは反対側に位置する側面21dに2つ形成されている。なお、これら2つの第2のグランド接続用リード17は、チップ接続用リード13及び第1のグランド接続用リード15を配列した長さの内側に配されている。
各第2のグランド接続用リード17は、連結リード23を介してステージ部11と一体的に形成されている。この連結リード23は、第2のグランド接続用リード17及びステージ部11よりも上方に突設するように、連結リード23に折り曲げ加工を施して形成されるものであり、樹脂モールド部21の内部に埋められている。すなわち、各第2のグランド接続用リード17及びステージ部11を一体的に形成しながら、樹脂モールド部21の下面3bに露出する部分については、これら第2のグランド接続用リード17及びステージ部11が相互に離間して配されることになる。
蓋体接続用リード19は、図2,3,6に示すように、基板3を平面視で前述した樹脂モールド部21の一対の側面21c,21dに直交する一対の側面21eに1つずつ設けられており、その一端部19aが樹脂モールド部21の外側に突出している。また、これら2つの蓋体接続用リード19は、ステージ部11の長手方向の両端部にそれぞれ繋げられており、その全体が基板3の下面3bから外方に露出している。
樹脂モールド部21は、図2〜6に示すように、基板3の上面3a及び下面3bをなすように、平面視略矩形の板状に形成されている。また、樹脂モールド部21には、上面3aの周縁から上方に突出する略環状の突部21fが形成されており、この突部21fによって樹脂モールド部21の上面3a側に、凹部21gが画成されることになる。
なお、蓋体接続用リード19を突出させて配した樹脂モールド部21の各側面21eの両側には、側面21eから突出する一対の突起部21hが形成されており、この一対の突起部21hにより各蓋体接続用リード19を収容する凹部21iが形成されている。
なお、蓋体接続用リード19を突出させて配した樹脂モールド部21の各側面21eの両側には、側面21eから突出する一対の突起部21hが形成されており、この一対の突起部21hにより各蓋体接続用リード19を収容する凹部21iが形成されている。
半導体センサチップ5は、音響を電気信号に変換する所謂音圧センサチップである。すなわち、この半導体センサチップ5は、半導体装置1の外側に位置する外方空間からの音響等の圧力変動に応じて振動するダイヤフラム5aを備えている。ダイヤフラム5aは、半導体センサチップ5の厚さ方向に振動するように構成されている。また、ダイヤフラム5aの上面側には、ブリッジ抵抗回路(不図示)が形成されており、ダイヤフラム5aの変形を電気抵抗の変化として捉え、これを圧力に変換することで音圧を検出し、この音圧の大きさに応じた電気信号を出力することができる。
この半導体センサチップ5は、接着ペーストB1を介して樹脂モールド部21の上面3aに接着固定されている。これにより、半導体センサチップ5のダイヤフラム5aと樹脂モールド部21の上面3aとの間に、空洞部S1が形成される。なお、上記のように半導体センサチップ5を固定した状態において、空洞部S1は外方に対して密閉されている。
この半導体センサチップ5は、後述する増幅器7と複数(図示例では4つ)のワイヤー25により電気的に接続されている。
この半導体センサチップ5は、後述する増幅器7と複数(図示例では4つ)のワイヤー25により電気的に接続されている。
増幅器7は、半導体センサチップ5から出力された電気信号を増幅する等の役割を果たすものであり、半導体センサチップ5と同様に接着ペーストB2を介して樹脂モールド部21の上面3aに固定されている。また、この増幅器7は、チップ接続用リード13の一端部13aと複数(図示例では4つ)のワイヤー27により電気的に接続されている。すなわち、半導体センサチップ5が増幅器7を介してチップ接続用リード13と電気的に接続されることになる。
蓋体9は、図1及び図4から図6に示すように、例えば銅などの導電性材料で形成されており、基板3の上面3aに対向して配置される略矩形平板状の天板部9aと、天板部9aの側端と繋がりつつ垂下した側壁部9bとを備えており、開口側を下方に向けた略皿状に形成されている。
天板部9aは、樹脂モールド部21に形成された略環状の突部21fの上端面に当接するように形成されており、樹脂モールド部21の凹部21gの開口を覆って半導体センサチップ5及び増幅器7を含む中空空間S2を形成するようになっている。この天板部9aには、その厚さ方向に貫通する開口部9cが形成されており、この開口部9cを介して上記中空空間S2が半導体装置1の外側に位置する外方空間に連通することになる。
天板部9aは、樹脂モールド部21に形成された略環状の突部21fの上端面に当接するように形成されており、樹脂モールド部21の凹部21gの開口を覆って半導体センサチップ5及び増幅器7を含む中空空間S2を形成するようになっている。この天板部9aには、その厚さ方向に貫通する開口部9cが形成されており、この開口部9cを介して上記中空空間S2が半導体装置1の外側に位置する外方空間に連通することになる。
側壁部9bは、天板部9aの周縁全体にわたって形成されており、樹脂モールド部21の側面21c,21d,21e側から突部21fを覆うように構成されている。半導体センサチップ5及び増幅器7の配列方向の両端部に位置する側壁部9bには、その先端からさらに延設された電磁シールド用端子29が一体的に形成されている。
この電磁シールド用端子29は、側壁部9bに対して蓋体の外側に向けて屈曲されており、蓋体9を基板3の上方に配した状態において、蓋体接続用リード19に重ねて配されるようになっている。そして、この電磁シールド用端子29は、蓋体接続用リード19に接触させた状態で、溶接や半田付け等により蓋体接続用リード19に固着されている。
この電磁シールド用端子29は、側壁部9bに対して蓋体の外側に向けて屈曲されており、蓋体9を基板3の上方に配した状態において、蓋体接続用リード19に重ねて配されるようになっている。そして、この電磁シールド用端子29は、蓋体接続用リード19に接触させた状態で、溶接や半田付け等により蓋体接続用リード19に固着されている。
すなわち、蓋体9は、蓋体接続用リード19と電磁シールド用端子29との固着によって、基板3に固定されると共に電磁シールド用端子29を介してステージ部11と電気的に接続されることになる。すなわち、蓋体9とステージ部11とが同電位の状態となる。
なお、側壁部9bのうち、上記電磁シールド用端子29を形成した部分は、側壁部9bの他の部分から切り分けて形成されており、樹脂モールド部21の凹部21i内に収容されるようになっている。
なお、側壁部9bのうち、上記電磁シールド用端子29を形成した部分は、側壁部9bの他の部分から切り分けて形成されており、樹脂モールド部21の凹部21i内に収容されるようになっている。
以上のように構成された半導体装置1の製造方法について、以下に説明する。
本実施形態の半導体装置1を製造する際には、はじめに、銅材等からなる金属製薄板にプレス加工やエッチング加工を施して、ステージ部11と、その周囲に配されるチップ接続用リード13、第1のグランド接続用リード15、第2のグランド接続用リード17及び蓋体接続用リード19とを一体的に連結したリードフレームを形成する。チップ接続用リード13の他端部13bとステージ部11とが相互に隣り合う位置に形成されることになる。
そして、このリードフレームの形成と同時若しくは形成の終了後に、チップ接続用リード13に折り曲げ加工を施すことで、チップ接続用リード13の他端部13bがステージ部11に対してリードフレームの厚さ方向にずらして配置されることになる。この際には、図3,4に示すように、チップ接続用リード13の他端部13bとステージ部11との隙間が、上記折り曲げ加工を施す分だけ大きくなる。
本実施形態の半導体装置1を製造する際には、はじめに、銅材等からなる金属製薄板にプレス加工やエッチング加工を施して、ステージ部11と、その周囲に配されるチップ接続用リード13、第1のグランド接続用リード15、第2のグランド接続用リード17及び蓋体接続用リード19とを一体的に連結したリードフレームを形成する。チップ接続用リード13の他端部13bとステージ部11とが相互に隣り合う位置に形成されることになる。
そして、このリードフレームの形成と同時若しくは形成の終了後に、チップ接続用リード13に折り曲げ加工を施すことで、チップ接続用リード13の他端部13bがステージ部11に対してリードフレームの厚さ方向にずらして配置されることになる。この際には、図3,4に示すように、チップ接続用リード13の他端部13bとステージ部11との隙間が、上記折り曲げ加工を施す分だけ大きくなる。
また、リードフレームの形成と同時若しくは形成の終了後には、第1のグランド接続用リード15や連結リード23にも折り曲げ加工を施すことで、その屈曲部15cや連結リード23がステージ部11に対してリードフレームの厚さ方向に突出して配置されることになる。なお、上記突出方向は、チップ接続用リード13の一端部13aの突出方向と同じ方向となっている。この第1のグランド接続用リード15や連結リード23の折り曲げ加工は、上記チップ接続用リード13の折り曲げ加工と同時若しくは前後に行われる。
その後、樹脂モールド部形成用の金型(不図示)を用いてリードフレームを樹脂モールド部21により封止し、チップ接続用リード13、第1のグランド接続用リード15、第2のグランド接続用リード17及び蓋体接続用リード19を個々に切り分けることで基板3が形成されることになる。
その後、樹脂モールド部形成用の金型(不図示)を用いてリードフレームを樹脂モールド部21により封止し、チップ接続用リード13、第1のグランド接続用リード15、第2のグランド接続用リード17及び蓋体接続用リード19を個々に切り分けることで基板3が形成されることになる。
この基板3の形成完了後には、基板3の上面3aに接着ペーストB1,B2を介して半導体センサチップ5及び増幅器7を固定し、ワイヤーボンディングにより半導体センサチップ5と増幅器7をワイヤー25で電気接続すると共に増幅器7とチップ接続用リード13の他端部13bとをワイヤー27で電気接続する。
最後に、図1,7に示すように、蓋体9により樹脂モールド部21の凹部21gの開口を覆うと共に蓋体9の電磁シールド用端子29を溶接や半田付け等により蓋体接続用リード19に固着することで、半導体装置1の製造が完了する。
最後に、図1,7に示すように、蓋体9により樹脂モールド部21の凹部21gの開口を覆うと共に蓋体9の電磁シールド用端子29を溶接や半田付け等により蓋体接続用リード19に固着することで、半導体装置1の製造が完了する。
なお、蓋体9を取り付ける際には、側壁部9bのうち、上記電磁シールド用端子29を形成した部分が、樹脂モールド部21の突起部21hにより案内されて、樹脂モールド部21の凹部21i内に収容されることになる。すなわち、基板3に対する蓋体9の位置決めを容易に行うことができる。
以上のように製造された半導体装置1を回路基板(不図示)に実装する際には、例えば、半田を介してチップ接続用リード13及びグランド接続用リード15,17を回路基板の接続端子に接合すればよい。
以上のように製造された半導体装置1を回路基板(不図示)に実装する際には、例えば、半田を介してチップ接続用リード13及びグランド接続用リード15,17を回路基板の接続端子に接合すればよい。
上記半導体装置1によれば、チップ接続用リード13及び第2のグランド接続用リード17が、半導体センサチップ5を挟んで互いに反対側に配されている、すなわち、基板3の両側に配置されるため、半導体装置1を安定した状態で回路基板に実装することができる。
また、基板3の上面3aに露出するチップ接続用リード13及び第1のグランド接続用リード15は、半導体センサチップ5及び増幅器7を配置した平面視略矩形状の配置領域の長辺に隣り合うように一列に配されているため、半導体センサチップ5や増幅器7の大きさを変えることなく、半導体装置1の小型化を容易に図ることができる。
また、基板3の上面3aに露出するチップ接続用リード13及び第1のグランド接続用リード15は、半導体センサチップ5及び増幅器7を配置した平面視略矩形状の配置領域の長辺に隣り合うように一列に配されているため、半導体センサチップ5や増幅器7の大きさを変えることなく、半導体装置1の小型化を容易に図ることができる。
また、他端部13bをステージ部11に対して厚さ方向にずらして配したチップ接続用リード13が、半導体センサチップ5やステージ部11の片側にのみ一列に並べて配されているため、製造の際にチップ接続用リード13に折り曲げ加工を施すことで生じるチップ接続用リード13の他端部13bとステージ部11との隙間も、半導体センサチップ5やステージ部11の片側のみに形成されることになる。したがって、ステージ部11の大きさを十分に確保して、このステージ部11により半導体センサチップ5及び増幅器7の下方全てを容易に覆うことができる。また、第2のグランド接続用リード17を上述した隙間よりもステージ部11に近づけて配置することもできるため、半導体装置1のさらなる小型化を図ることもできる。
さらに、上記ステージ部11は導電性を有する蓋体9と電気的に接続されているため、半導体装置1を回路基板に実装する際にグランド接続用リード15,17を基準電位となる回路基板のグランド用端子と電気的に接続することで、樹脂モールド部21の上面3a、下面3b及び側面21c〜21e側から中空空間S2内に侵入しようとする電磁気的なノイズを蓋体9及びステージ部11において確実に遮断することができる。
また、第2のグランド接続用リード17とステージ部11とを連結する連結リード23を樹脂モールド部21の内部に埋めることにより、第2のグランド接続用リード17及びステージ部11が相互に離間した状態で樹脂モールド部21の下面3bから外方に露出するため、第2のグランド接続用リード17を回路基板の接続端子に半田付けする際に、半田が第2のグランド接続用リード17からステージ部11の方に移動することを容易に防止できる。したがって、回路基板の接続端子と第2のグランド接続用リード17とを半田により確実に接合することが可能となる。
また、上記連結リード23を樹脂モールド部21の内部に埋めることにより、ステージ部11や第2のグランド接続用リード17が樹脂モールド部21から剥がれ墜ちることを防止できる。
また、上記連結リード23を樹脂モールド部21の内部に埋めることにより、ステージ部11や第2のグランド接続用リード17が樹脂モールド部21から剥がれ墜ちることを防止できる。
なお、上記実施形態において、連結リード23は、これに折り曲げ加工を施されて第2のグランド接続用リード17及びステージ部11よりも上方に突設するとしたが、これに限ることはなく、少なくとも樹脂モールド部21の内部に埋められていればよい。すなわち、連結リード23は、これにハーフエッチング加工を施すことで樹脂モールド部21の内部に埋められるとしても構わない。
また、第2のグランド接続用リード17は、連結リード23を介してステージ部11に一体的に形成されるとしたが、これに限ることはなく、例えば、ステージ部11から切り離して形成される、すなわち、半導体装置1を回路基板に実装するためだけの役割を果たすとしても構わない。なお、この構成においても、樹脂モールド部21の内部に埋められる連結リード23は、ステージ部11や第2のグランド接続用リード17に各々繋げて形成されていることが好ましい。上記のように構成しておくことにより、ステージ部11や第2のグランド接続用リード17が樹脂モールド部21から剥がれ墜ちることを容易に防止できる。
さらに、ステージ部11は、樹脂モールド部21と共に平坦な基板3の下面3bを形成するように樹脂モールド部21から外方に露出して配されるとしたが、これに限ることはなく、少なくとも半導体センサチップ5及び増幅器7の下方側に配されていればよい。すなわち、ステージ部11は、樹脂モールド部21の内部に埋められるとしても構わない。
また、電磁シールド用端子29及び蓋体接続用リード19が相互に固着されるとしたが、これに限ることはなく、少なくとも蓋体9とステージ部11とが電気的に接続されていればよい。
また、電磁シールド用端子29及び蓋体接続用リード19が相互に固着されるとしたが、これに限ることはなく、少なくとも蓋体9とステージ部11とが電気的に接続されていればよい。
さらに、上記実施形態においては、基板3の上面3aに半導体センサチップ5及び増幅器7を配置した構成について述べたが、これに限ることはなく、例えば、半導体センサチップ5のみを配置した構成に適用することもできる。この構成の場合には、チップ接続用リード13や第1のグランド接続用リード15を、略矩形状の半導体センサチップ5の一辺に隣り合うように一列に並べて配すればよい。
次に、本発明による第2実施形態について図8から図11を参照して説明する。なお、この実施形態において、第1実施形態の半導体装置31の構成要素と同一の部分については同一符号を付し、その説明を省略する。
図8〜11に示すように、この実施形態に係る半導体装置31は、略板状に形成された基板33と、基板33の表面33a側に重ねて配された半導体センサチップ5及び増幅器7と、半導体センサチップ5及び増幅器7のさらに上方から重ねて配された蓋体39とを備えている。
図8〜11に示すように、この実施形態に係る半導体装置31は、略板状に形成された基板33と、基板33の表面33a側に重ねて配された半導体センサチップ5及び増幅器7と、半導体センサチップ5及び増幅器7のさらに上方から重ねて配された蓋体39とを備えている。
基板33は、平面視略矩形の板状に形成されており、その側面33bには、基板33の表面33a及び裏面33cに開口する複数の溝41,41,・・・が上記側面33bから窪んで形成されている。また、基板33には、その表面33aから窪む凹部43が形成されている。
凹部43の底面(上面)43aには、半導体センサチップ5及び増幅器7が配置されるようになっており、凹部43のうち半導体センサチップ5及び増幅器7の配列方向の片側には、底面43aから突出する段差部45が上記配列方向にわたって形成されている。この段差部45によって基板33の表面33aと凹部43の底面43aとの間が階段状に形成されている。
凹部43の底面(上面)43aには、半導体センサチップ5及び増幅器7が配置されるようになっており、凹部43のうち半導体センサチップ5及び増幅器7の配列方向の片側には、底面43aから突出する段差部45が上記配列方向にわたって形成されている。この段差部45によって基板33の表面33aと凹部43の底面43aとの間が階段状に形成されている。
この基板33は、セラミックによって構成される所謂多層配線基板をなしており、半導体装置31を実装する実装基板に半導体センサチップ5や増幅器7を電気接続するための複数の外部接続配線部47,47,・・・を備えている。
各外部接続配線部47は、段差部45の上面45aに露出して形成されて増幅器7に電気接続される内部端子49、基板33の裏面(下面)33cに露出して形成されて実装基板に電気接続するための外部端子51、及び、基板33内部に形成されてこれら内部端子49と外部端子51とを個々に電気接続する導電配線部53を備えている。
各外部接続配線部47は、段差部45の上面45aに露出して形成されて増幅器7に電気接続される内部端子49、基板33の裏面(下面)33cに露出して形成されて実装基板に電気接続するための外部端子51、及び、基板33内部に形成されてこれら内部端子49と外部端子51とを個々に電気接続する導電配線部53を備えている。
5つの内部端子49,49,・・・は、段差部45の上面45aのうち増幅器7側に寄せた状態で、半導体センサチップ5及び増幅器7の配列方向に一列に並べて配置されている。また、複数の外部端子51は、半導体センサチップ5及び増幅器7の配列方向に沿って基板33の両側に並べて配されている。
なお、この実施形態においては、グランド接続用内部端子49Aが、段差部45の上面45aのうち半導体センサチップ5側に寄せて配置されたグランド接続用導電配線部53Aに電気接続されている。このグランド接続用導電配線部53Aは段差部45の上面45aから基板33の裏面33cまで貫通してグランド接続用外部端子51Aに電気接続されている。
なお、この実施形態においては、グランド接続用内部端子49Aが、段差部45の上面45aのうち半導体センサチップ5側に寄せて配置されたグランド接続用導電配線部53Aに電気接続されている。このグランド接続用導電配線部53Aは段差部45の上面45aから基板33の裏面33cまで貫通してグランド接続用外部端子51Aに電気接続されている。
また、基板33の内部には、半導体センサチップ5及び増幅器7の下方側に配される導電性の下部シールド層54が設けられている。この下部シールド層54は、基板33の略全面にわたって形成されている。ここで、基板33の略全面とは、少なくとも半導体センサチップ5、増幅器7及びこれらを相互に電気接続するワイヤー57を含めた領域であればよいが、図示例のように基板33の底面43aの全体を含む領域であっても良い。また、この下部シールド層54は、図示例のように導電配線部53と基板33の厚さ方向に重ねて配されるとしても良いし、導電配線部53と同一の層に形成されるとしても構わない。なお、導電配線部53及び下部シールド層54を同一の層に形成する場合には、下部シールド層54の周囲に導電配線部53を配置すればよい。
この下部シールド層54は、基板33の厚さ方向に延びる導線部56,56を介して、基板33の表面33aに形成された略環状の接続パッド55、グランド接続用導電配線部53A、及び、前述したグランド接続用外部端子(一部の外部端子)51Aに電気接続されている。すなわち、この実施形態においては、下部シールド層54とグランド接続用外部端子51Aが一体に形成されることになる。
この下部シールド層54は、基板33の厚さ方向に延びる導線部56,56を介して、基板33の表面33aに形成された略環状の接続パッド55、グランド接続用導電配線部53A、及び、前述したグランド接続用外部端子(一部の外部端子)51Aに電気接続されている。すなわち、この実施形態においては、下部シールド層54とグランド接続用外部端子51Aが一体に形成されることになる。
ここで、接続パッド55の一部は基板33の側面33bに形成された複数の溝41,41,・・・の1つ(溝41A)に到達している。この溝41Aの内面には導線部57が形成されており、グランド接続用外部端子51Aに到達するようになっている。したがって、接続パッド55は導線部56に加えて上記導線部57も介してグランド接続用外部端子51Aに電気接続されるようになっている。
これら外部接続配線部47、接続パッド55、下部シールド層54及び溝41Aに形成された導線部57は、銀粉末あるいは銅粉末もしくはタングステン粉末を主成分とするペースト(銀粉末あるいは銅粉末もしくはタングステン粉末にバインダー(例えばアクリル樹脂)を混合したもの)を用いてスクリーン印刷等により形成されている。さらに、段差部45の上面45aや基板33の裏面33cに露出する内部端子49や外部端子51には、上述した材料にニッケル及び金のめっきが施されている。
これら外部接続配線部47、接続パッド55、下部シールド層54及び溝41Aに形成された導線部57は、銀粉末あるいは銅粉末もしくはタングステン粉末を主成分とするペースト(銀粉末あるいは銅粉末もしくはタングステン粉末にバインダー(例えばアクリル樹脂)を混合したもの)を用いてスクリーン印刷等により形成されている。さらに、段差部45の上面45aや基板33の裏面33cに露出する内部端子49や外部端子51には、上述した材料にニッケル及び金のめっきが施されている。
半導体センサチップ5及び増幅器7は、第1実施形態と同様にして、基板33の底面43aに固定されており、複数(図示例では4つ)のワイヤー57によって相互に電気的に接続されている。また、増幅器7は、内部端子49と複数(図示例では5つ)のワイヤー59により電気的に接続されている。これにより、半導体センサチップ5が増幅器7を介して内部端子49と電気的に接続されることになる。
蓋体39は、銅材等の導電性を有する平板状の板材にニッケルのめっきを施したものから形成されており、基板33の表面33aに固定することで、凹部43の開口を覆って基板33と共に半導体センサチップ5や増幅器7を含む中空空間S2を形成するようになっている。また、蓋体39には、その厚さ方向に貫通する開口部39aが形成されており、この開口部39aを介して中空空間S2が外方に連通することになる。
さらに、蓋体39は、導電性を有する接続パッド55に当接して電気接続されるようになっている。すなわち、この蓋体39は接続パッド55、導線部56及び溝41Aの導線部57を介してグランド接続用外部端子51Aに電気接続されることになる。
さらに、蓋体39は、導電性を有する接続パッド55に当接して電気接続されるようになっている。すなわち、この蓋体39は接続パッド55、導線部56及び溝41Aの導線部57を介してグランド接続用外部端子51Aに電気接続されることになる。
以上のように構成された半導体装置31を製造する際には、はじめに、基板33を製造しておく。なお、この基板33は個々に製造されるとしても良いが、例えば、基板33を多数連ねた状態で製造した後に個々に分割するとしても構わない。この場合には、相互に隣り合う基板33同士の間にその厚さ方向に貫通する貫通孔を複数形成しておき、これら貫通孔を分断するように個々の基板33に分割することで、容易に基板33の溝41を形成したり、接続パッド55をグランド接続用外部端子51Aに電気接続させる導線部57も容易に溝41Aの内面に形成することができる。
また、上述した貫通孔を形成しておくことで、連ねて形成された基板33の間の強度を弱めておくことができるため、分割部分において折り曲げるだけで容易に個々の基板に分割することができる。
また、上述した貫通孔を形成しておくことで、連ねて形成された基板33の間の強度を弱めておくことができるため、分割部分において折り曲げるだけで容易に個々の基板に分割することができる。
次に、この基板33の底面43aに不図示の接着ペーストを介して半導体センサチップ5及び増幅器7を固定し、ワイヤーボンディングにより半導体センサチップ5と増幅器7とをワイヤー57で電気接続すると共に増幅器7と内部端子49とをワイヤー59で電気接続する。最後に、蓋体39を基板33の表面33aに固定することで半導体装置31の製造が完了する。なお、蓋体39の固定には、例えば導電性を有する接着剤を使用すればよい。
以上のように製造された半導体装置31を回路基板に実装する際には、例えば第1実施形態と同様に、半田を介して複数の外部端子51を回路基板の接続端子に接合すればよい。
以上のように製造された半導体装置31を回路基板に実装する際には、例えば第1実施形態と同様に、半田を介して複数の外部端子51を回路基板の接続端子に接合すればよい。
上記半導体装置31によれば、第1実施形態と同様に、複数の外部端子51が基板33の両側に並べて配されているため、半導体装置31を安定した状態で回路基板に実装することができる。
また、中空空間S2に露出する複数の内部端子49が半導体センサチップ5及び増幅器7に隣り合うように一列に並べて配されているため、半導体センサチップ5や増幅器7の大きさを変えることなく、半導体装置31の小型化を容易に図ることができる。
また、中空空間S2に露出する複数の内部端子49が半導体センサチップ5及び増幅器7に隣り合うように一列に並べて配されているため、半導体センサチップ5や増幅器7の大きさを変えることなく、半導体装置31の小型化を容易に図ることができる。
さらに、基板33の下部シールド層54は導電性を有する蓋体39と電気的に接続されているため、半導体装置31を回路基板に実装する際にグランド接続用外部端子51Aを基準電位となる回路基板のグランド用端子と電気的に接続することで、基板33の表面33a及び裏面33c側から中空空間S2内に侵入しようとする電磁気的なノイズを蓋体39及び下部シールド層54において確実に遮断することができる。
なお、基板33の厚さ方向に関する蓋体39と下部シールド層54との隙間寸法が、半導体センサチップ5や増幅器7の妨害となる電磁波の波長よりも十分に小さければ、第1実施形態で記載した蓋体9の側壁部9bに相当する構成が無くても、基板33の側面33b側から中空空間S2内に侵入しようとするノイズも確実に遮断することができる。
なお、基板33の厚さ方向に関する蓋体39と下部シールド層54との隙間寸法が、半導体センサチップ5や増幅器7の妨害となる電磁波の波長よりも十分に小さければ、第1実施形態で記載した蓋体9の側壁部9bに相当する構成が無くても、基板33の側面33b側から中空空間S2内に侵入しようとするノイズも確実に遮断することができる。
ただし、上述した隙間が妨害となる電磁波の波長よりも大きい場合には、第1実施形態と同様に、蓋体の構成を、基板33の表面33aに配される平板状の天板部と、この周縁略全体から基板33の厚さ方向に延出すると共に基板33の側面33bに隣り合って配される側壁部とを備えた構成とし、この側壁部により基板33の側面33b側から中空空間S2内に侵入しようとするノイズを遮断することが好ましい。
また、この第2実施形態においては、内部端子49が段差部45の上面45aに形成されるとしたが、これに限ることはなく、例えば段差部45を形成せずに、凹部43の底面43aに直接形成されるとしても構わない。
さらに、基板33の裏面33cには内部端子49や下部シールド層54に電気接続される外部端子51が形成されるとしたが、例えば内部端子49や下部シールド層54に電気接続されない外部端子が別途形成されるとしても構わない。
また、基板33は、セラミックによって構成されるとしたが、これに限ることはなく、例えば、ガラスエポキシ樹脂によって構成されるとしてもよい。
さらに、基板33の裏面33cには内部端子49や下部シールド層54に電気接続される外部端子51が形成されるとしたが、例えば内部端子49や下部シールド層54に電気接続されない外部端子が別途形成されるとしても構わない。
また、基板33は、セラミックによって構成されるとしたが、これに限ることはなく、例えば、ガラスエポキシ樹脂によって構成されるとしてもよい。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
1,31・・・半導体装置、3,33・・・基板、3a・・・上面、3b・・・下面、5・・・半導体センサチップ、5a・・・ダイヤフラム、9・・・蓋体、11・・・ステージ部、13・・・チップ接続用リード(外部接続用リード)、13a・・・一端部、13b・・・他端部、17・・・第2のグランド接続用リード(実装用リード)、21・・・樹脂モールド部(樹脂層)、23・・・連結リード、33c・・・裏面(下面)、43a・・・底面(上面)、49・・・内部端子、51・・・外部端子、51A・・・グランド接続用外部端子(一部の外部端子)、53・・・導電配線部、54・・・下部シールド層、S2・・・中空空間
Claims (5)
- 加えられた圧力によって変形し、該変形量に応じた前記圧力を検出するダイヤフラムを備えた半導体センサチップを略板状に形成された基板の上面に固定すると共に、蓋体により前記基板の上方を覆って前記半導体センサチップを含む中空空間を形成した半導体装置であって、
前記基板が、複数の外部接続用リード及び実装用リードを外側に露出させつつ樹脂層で封止するように構成され、
前記複数の外部接続用リードが、前記半導体センサチップと電気的に接続されると共に、前記半導体センサチップに隣り合う側に一列に並べて配され、
前記実装用リードが、前記半導体センサチップを介して前記複数の外部接続用リードと反対側の位置に配されていることを特徴とする半導体装置。 - 前記基板が、前記樹脂層に封止されて前記半導体センサチップの下方側に配される略板状のステージ部を備え、
該ステージ部が、前記複数の外部接続用リード及び前記実装用リードと共に導電性を有するリードフレームにより構成され、
各外部接続用リードの一端部が、前記ステージ部と共に前記基板の下面から外方に露出して配され、
各外部接続用リードの他端部が、前記基板の上面に露出するように、各外部接続用リードに折り曲げ加工が施されていることを特徴とする請求項1に記載の半導体装置。 - 前記実装用リードと前記ステージ部とが、連結リードを介して一体的に形成され、
該連結リードが、前記樹脂層の内部に埋められていることを特徴とする請求項2に記載の半導体装置。 - 加えられた圧力によって変形し、該変形量に応じた前記圧力を検出するダイヤフラムを備えた半導体センサチップを略板状に形成された基板の上面に固定すると共に、蓋体により前記基板の上方を覆って前記半導体センサチップを含む中空空間を形成した半導体装置であって、
前記基板が、前記中空空間に露出すると共に前記半導体センサチップに隣り合う側に一列に並べて配されて前記半導体チップと電気的に接続される複数の内部端子、前記基板の下面に露出すると共に前記基板の両側に並べて配された複数の外部端子、及び、前記基板の内部に設けられて複数の前記内部端子と少なくとも一部の前記外部端子とを個々に電気接続する導電配線部とを備えることを特徴とする半導体装置。 - 前記基板が、前記半導体チップの下方側に配される導電性の下部シールド層を備え、
該下部シールド層が一部の前記外部端子に電気接続されていることを特徴とする請求項4に記載の半導体装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006303837A JP2007199049A (ja) | 2005-12-27 | 2006-11-09 | 半導体装置 |
EP06025135A EP1795496A2 (en) | 2005-12-08 | 2006-12-05 | Semiconductor device for detecting pressure variations |
CN200610164038.8A CN1983582B (zh) | 2005-12-08 | 2006-12-06 | 半导体器件 |
US11/634,384 US7560811B2 (en) | 2005-12-08 | 2006-12-06 | Semiconductor device |
TW095145406A TW200739829A (en) | 2005-12-08 | 2006-12-06 | Semiconductor device |
KR1020060123109A KR100939402B1 (ko) | 2005-12-08 | 2006-12-06 | 반도체 장치 |
US12/333,092 US20090096041A1 (en) | 2005-12-08 | 2008-12-11 | Semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005376396 | 2005-12-27 | ||
JP2006303837A JP2007199049A (ja) | 2005-12-27 | 2006-11-09 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007199049A true JP2007199049A (ja) | 2007-08-09 |
Family
ID=38453778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006303837A Pending JP2007199049A (ja) | 2005-12-08 | 2006-11-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007199049A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105590926A (zh) * | 2014-11-06 | 2016-05-18 | 佳能株式会社 | 电子组件、电子模块、其制造方法以及电子装置 |
WO2019181410A1 (ja) * | 2018-03-20 | 2019-09-26 | アルプスアルパイン株式会社 | 圧力センサ |
CN112913023A (zh) * | 2018-10-29 | 2021-06-04 | 索尼半导体解决方案公司 | 摄像元件和摄像装置 |
CN113483941A (zh) * | 2021-06-29 | 2021-10-08 | 苏州源森特科技有限公司 | 一种集成asic芯片的无引线封装动态压力传感器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01138739A (ja) * | 1987-11-25 | 1989-05-31 | Nec Corp | 集積回路パッケージ |
JPH06186104A (ja) * | 1992-12-22 | 1994-07-08 | Fuji Electric Co Ltd | 半導体圧力センサ |
JPH0894468A (ja) * | 1994-09-21 | 1996-04-12 | Tokin Corp | 静電容量型圧力センサ |
JP2000513446A (ja) * | 1996-06-28 | 2000-10-10 | シーメンス アクチエンゲゼルシヤフト | プリント配線板の実装表面に組み付け可能な圧力センサ構成素子 |
JP2003133512A (ja) * | 2002-08-12 | 2003-05-09 | Rohm Co Ltd | 樹脂パッケージ型半導体装置 |
-
2006
- 2006-11-09 JP JP2006303837A patent/JP2007199049A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01138739A (ja) * | 1987-11-25 | 1989-05-31 | Nec Corp | 集積回路パッケージ |
JPH06186104A (ja) * | 1992-12-22 | 1994-07-08 | Fuji Electric Co Ltd | 半導体圧力センサ |
JPH0894468A (ja) * | 1994-09-21 | 1996-04-12 | Tokin Corp | 静電容量型圧力センサ |
JP2000513446A (ja) * | 1996-06-28 | 2000-10-10 | シーメンス アクチエンゲゼルシヤフト | プリント配線板の実装表面に組み付け可能な圧力センサ構成素子 |
JP2003133512A (ja) * | 2002-08-12 | 2003-05-09 | Rohm Co Ltd | 樹脂パッケージ型半導体装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105590926A (zh) * | 2014-11-06 | 2016-05-18 | 佳能株式会社 | 电子组件、电子模块、其制造方法以及电子装置 |
US10236243B2 (en) | 2014-11-06 | 2019-03-19 | Canon Kabushiki Kaisha | Electronic component, electronic module, manufacturing method therefor, and electronic apparatus |
WO2019181410A1 (ja) * | 2018-03-20 | 2019-09-26 | アルプスアルパイン株式会社 | 圧力センサ |
US11346738B2 (en) | 2018-03-20 | 2022-05-31 | Alps Alpine Co., Ltd. | Pressure sensor having a cap being attached to the substrate surface with an adhesive |
CN112913023A (zh) * | 2018-10-29 | 2021-06-04 | 索尼半导体解决方案公司 | 摄像元件和摄像装置 |
CN113483941A (zh) * | 2021-06-29 | 2021-10-08 | 苏州源森特科技有限公司 | 一种集成asic芯片的无引线封装动态压力传感器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4380748B2 (ja) | 半導体装置、及び、マイクロフォンパッケージ | |
US7560811B2 (en) | Semiconductor device | |
JP2007180201A (ja) | 半導体装置 | |
JP2008187607A (ja) | 半導体装置 | |
JP2009164475A (ja) | マイクロフォンパッケージ、リードフレーム、モールド基板及びマイクロフォンパッケージの実装構造 | |
US20100067732A1 (en) | Acoustic transducer unit | |
JP2007258670A (ja) | 半導体装置 | |
JP5458517B2 (ja) | 電子部品 | |
JP2009038053A (ja) | 半導体センサ装置 | |
JP2007199049A (ja) | 半導体装置 | |
CN109495831B (zh) | 一种mems麦克风的封装结构及其制造方法 | |
JP2007158216A (ja) | 半導体装置 | |
JP2008066983A (ja) | マイクロフォンパッケージ | |
KR20140143588A (ko) | 음향 센서 패키지 및 그 제조 방법 | |
JP4859016B2 (ja) | 半導体パッケージ | |
JP2008282971A (ja) | 半導体装置及び半導体装置の実装構造 | |
JP4609477B2 (ja) | 半導体装置 | |
JP2010040656A (ja) | 半導体パッケージ、半導体装置及びその製造方法、並びにマイクロフォンパッケージ | |
JP2007071821A (ja) | 半導体装置 | |
JP2007019154A (ja) | 半導体装置及びその製造方法 | |
JP2010192670A (ja) | 半導体パッケージ及びその製造方法 | |
JP2005268404A (ja) | 回路モジュール | |
US9177879B2 (en) | Sensor module | |
JP4609476B2 (ja) | 半導体装置の封止樹脂層及び半導体装置の封止樹脂層の形成方法 | |
JP2007263677A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090918 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120403 |