[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4619645B2 - 薄膜素子の転写方法 - Google Patents

薄膜素子の転写方法 Download PDF

Info

Publication number
JP4619645B2
JP4619645B2 JP2003382676A JP2003382676A JP4619645B2 JP 4619645 B2 JP4619645 B2 JP 4619645B2 JP 2003382676 A JP2003382676 A JP 2003382676A JP 2003382676 A JP2003382676 A JP 2003382676A JP 4619645 B2 JP4619645 B2 JP 4619645B2
Authority
JP
Japan
Prior art keywords
thin film
layer
substrate
transfer
film element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003382676A
Other languages
English (en)
Other versions
JP2004140383A (ja
Inventor
達也 下田
聡 井上
和加雄 宮沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003382676A priority Critical patent/JP4619645B2/ja
Publication of JP2004140383A publication Critical patent/JP2004140383A/ja
Application granted granted Critical
Publication of JP4619645B2 publication Critical patent/JP4619645B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、薄膜素子の転写方法に関する。
例えば、薄膜トランジスタ(TFT)を用いた液晶ディスプレイを製造するに際しては、基板上に薄膜トランジスタをCVD等により形成する工程を経る。薄膜トランジスタを基板上に形成する工程は高温処理を伴うため、基板は耐熱性に優れる材質のもの、すなわち、軟化点および融点が高いものを使用する必要がある。そのため、現在では、1000℃程度の温度に耐える基板としては石英ガラスが使用され、500℃前後の温度に耐える基板としては耐熱ガラスが使用されている。
上述のように、薄膜素子を搭載する基板は、それらの薄膜素子を製造するための条件を満足するものでなければならない。つまり、使用する基板は、搭載されるデバイスの製造条件を必ず満たすように決定される。
しかし、TFT等の薄膜素子を搭載した基板が完成した後の段階のみに着目すると、上述の「基板」が必ずしも好ましくないこともある。
例えば、上述のように、高温処理を伴う製造プロセスを経る場合には、石英基板や耐熱ガラス基板等が用いられるが、これらは非常に高価であり、したがって製品価格の上昇を招く。
また、ガラス基板は重く、割れやすいという性質をもつ。パームトップコンピュータや携帯電話機等の携帯用電子機器に使用される液晶ディスプレイでは、可能な限り安価で、軽くて、多少の変形にも耐え、かつ落としても壊れにくいのが望ましいが、現実には、ガラス基板は重く、変形に弱く、かつ落下による破壊の恐れがあるのが普通である。
つまり、製造条件からくる制約と製品に要求される好ましい特性との間に溝があり、これら双方の条件や特性を満足させることは極めて困難であった。
本発明はこのような問題点に着目してなされたものであり、その目的の一つは、薄膜素子の製造時に使用する基板と、例えば製品の実使用時に使用する基板(製品の用途からみて好ましい性質をもった基板)とを、独立に自由に選択することを可能とする新規な技術を提供することにある。
上述した課題を解決する本発明は、以下のような構成をしている。
(1)本発明の一態様は、透光性の基板上の薄膜素子を転写体に転写する方法であって、
前記透光性の基板上に分離層を形成する工程と、
前記分離層上に薄膜素子である薄膜トランジスタを含む被転写層を形成する工程と、
前記薄膜素子を含む被転写層を接着層を介して前記転写体に接合する工程と、
前記透光性の基板側より前記分離層に光を照射して、前記分離層の層内および/または界面において剥離を生じせしめて、前記透光性の基板を前記被転写層から離脱させ前記薄膜素子を前記転写体に転写する工程と、を具備し、
前記転写体上に、薄膜素子の設計ルールのレベルが異なる複数の被転写層を転写することを特徴とする。
つまり、デバイス製造における信頼性が高くかつ透光性の基板上に、例えば、光を吸収する特性をもつ分離層を設けておき、その基板上にTFTである薄膜素子を形成する。次に、特に限定されないが、例えば接着層を介して薄膜素子を所望の転写体に接合し、その後に透光性の基板側から分離層に光を照射し、これによって、その分離層において剥離現象を生じせしめて、その分離層と前記基板との間の密着性を低下させる。そして、基板に力を加えてその基板を薄膜素子から離脱させる。これにより、どのような転写体にでも、所望の、信頼性の高いデバイスを転写(形成)できることになる。
ここで、一つの基板上に、例えば、種類の異なる複数の回路(機能ブロック等も含む)を搭載する場合、それぞれの回路に要求される特性に応じて、各回路毎に使用する素子や配線のサイズ(設計ルール、すなわちデザインルールと呼ばれるもの)が異なる場合がある。このような場合にも、本発明の転写方法を用いて、各回路毎に転写を実行していけば、設計ルールレベルの異なる複数の回路を一つの基板上に実現できる。
なお、本発明において、接着層を介して薄膜素子(薄膜素子を含む被転写層)を転写体に接合する工程と、基板を薄膜素子から離脱させる工程とは、その順序を問わず、いずれが先でもかまわない。但し、基板を離脱させた後の薄膜素子(薄膜素子を含む被転写層)のハンドリングに問題がある場合には、まず、薄膜素子を転写体に接合し、その後に基板を離脱させるのが望ましい。
また、薄膜素子の転写体への接合に用いられる接着層として、例えば、平坦化作用をもつ物質(例えば、熱硬化性樹脂)を用いれば、薄膜素子を含む被転写層の表面に多少の段差が生じていたとしても、その段差は平坦化されて無視できるようになり、よって常に良好な転写体への接合が可能となり、便利である。
(2)本発明の一態様では、前記転写体に付着している前記分離層を除去する工程を、さらに有することができる。
不要な分離層を完全に除去するものである。
(3)本発明の一態様では、前記転写体は、透明基板とすることができる。
例えば、ソーダガラス基板等の安価な基板や、可撓性を有する透明なプラスチックフィルム等を転写体として使用できる。
(4)本発明の一態様では、前記転写体は、被転写層の形成の際の最高温度をTmaxとしたとき、ガラス転移点(Tg)または軟化点が前記Tmax以下の材料で構成することができる。
デバイス製造時の最高温度に耐えられず、従来は使用できなかった安価なガラス基板等を、自由に使用できるようになる。
(5)本発明の一態様では、前記転写体は、ガラス転移点(Tg)または軟化点が、前記薄膜素子の形成プロセスの最高温度以下とすることができる。
ガラス転移点(Tg)または軟化点の上限を規定したものである。
(6)本発明の一態様では、前記転写体は、合成樹脂またはガラス材で構成することができる。
例えば、プラスチックフィルム等の撓み性(可撓性)を有する合成樹脂板に薄膜素子を転写すれば、剛性の高いガラス基板では得られないような優れた特性が実現可能である。本発明を液晶表示装置に適用すれば、しなやかで、軽くかつ落下にも強いディスプレイ装置が実現する。
また、例えば、ソーダガラス基板等の安価な基板も転写体として使用できる。ソーダガラス基板は低価格であり、経済的に有利な基板である。ソーダガラス基板は、TFT製造時の熱処理によりアルカリ成分が溶出するといった問題があり、従来は、アクティブマトリクス型の液晶表示装置への適用が困難であった。しかし、本発明によれば、すでに完成した薄膜デバイスを転写するため、上述の熱処理に伴う問題は解消される。よってアクティブマトリクス型の液晶表示装置の分野において、ソーダガラス基板等の従来問題があった基板も使用可能となる。
(7)本発明の一態様では、前記基板は、耐熱性を有することができる。
薄膜デバイスの製造時に所望の高温処理が可能となり、信頼性が高く高性能の薄膜デバイスを製造することができる。
(8)本発明の一態様では、前記基板は、被転写層の形成の際の最高温度をTmaxとしたとき、歪み点が前記Tmax以上の材料で構成することができる。
薄膜デバイスの製造時に所望の高温処理が可能となり、信頼性が高く高性能の薄膜デバイスを製造することができる。
(9)本発明の一態様では、前記分離層は、アモルファスシリコンで構成することができる。
アモルファスシリコンは光を吸収し、また、その製造も容易であり、実用性が高い。
(10)本発明の一態様では、前記アモルファスシリコンは、水素(H)を2原子%以上含有することができる。
水素を含むアモルファスシリコンを用いた場合、光の照射に伴い水素が放出され、これによって分離層内に内圧が生じて、分離層における剥離を促す作用がある。
(11)本発明の一態様では、前記アモルファスシリコンは、水素(H)を10原子%以上含有することができる。
水素の含有率が増えることにより、分離層における剥離を促す作用がより顕著になる。
(12)本発明の一態様では、前記分離層を窒化シリコンにて形成することができる。
分離層として窒化シリコンを用いると、光の照射に伴い窒素が放出され、これによって分離層における剥離が促進される。
(13)本発明の一態様では、前記分離層を水素含有合金にて形成することができる。
分離層として水素含有合金を用いると、光の照射に伴い水素が放出され、これによって分離層における剥離が促進される。
(14)本発明の一態様では、前記分離層を窒素含有合金にて形成することができる。
分離層として窒素含有合金を用いると、光の照射に伴い窒素が放出され、これによって分離層における剥離が促進される。
15)本発明の他の態様は、上記のいずれかの転写方法を用いて前記転写体に転写されてなる薄膜素子である。
本発明の薄膜素子の転写技術(薄膜構造の転写技術)を用いて、任意の基板上に形成される薄膜素子である。
16)本発明のさらに他の態様は、上記のいずれかの転写方法を用いて前記転写体に転写された薄膜素子を含んで構成される薄膜集積回路装置である。
例えば、合成樹脂基板上に、薄膜トランジスタ(TFT)を用いて構成されたシングルチップマイクロコンピュータ等を搭載することも可能である。
17)本発明のさらに他の態様は、マトリクス状に配置された薄膜トランジスタ(TFT)と、その薄膜トランジスタの一端に接続された画素電極とを含んで画素部が構成されるアクティブマトリクス基板であって、
上記のいずれかの方法を用いて前記画素部の薄膜トランジスタを転写することにより製造されたアクティブマトリクス基板である。
本発明の薄膜素子の転写技術(薄膜構造の転写技術)を用いて、所望の基板上に画素部を形成してなるアクティブマトリクス基板である。製造条件からくる制約を排して自由に基板を選択できるため、従来にない新規なアクティブマトリクス基板を実現することも可能である。
18)本発明のさらに他の態様は、上記のアクティブマトリクス基板を用いて製造された液晶表示装置である。
例えば、プラスチック基板を用いた、しなやかに曲がる性質をもった液晶表示装置も実現可能である。
次に、本発明の実施の形態について図面を参照して説明する。
(第1の実施の形態)
図1〜図6は本発明の第1の実施の形態(薄膜素子の転写方法)を説明するための図である。
(工程1)
図1に示すように、基板100上に分離層(光吸収層)120を形成する。
以下、基板100および分離層120について説明する。
(1)基板100についての説明
基板100は、光が透過し得る透光性を有するものであるのが好ましい。
この場合、光の透過率は10%以上であるのが好ましく、50%以上であるのがより好ましい。この透過率が低過ぎると、光の減衰(ロス)が大きくなり、分離層120を剥離するのにより大きな光量を必要とする。
また、基板100は、信頼性の高い材料で構成されているのが好ましく、特に、耐熱性に優れた材料で構成されているのが好ましい。その理由は、例えば後述する被転写層140や中間層142を形成する際に、その種類や形成方法によってはプロセス温度が高くなる(例えば350〜1000℃程度)ことがあるが、その場合でも、基板100が耐熱性に優れていれば、基板100上への被転写層140等の形成に際し、その温度条件等の成膜条件の設定の幅が広がるからである。
従って、基板100は、被転写層140の形成の際の最高温度をTmaxとしたとき、歪点がTmax以上の材料で構成されているのものが好ましい。具体的には、基板100の構成材料は、歪点が350℃以上のものが好ましく、500℃以上のものがより好ましい。このようなものとしては、例えば、石英ガラス、コーニング7059、日本電気ガラスOA−2等の耐熱性ガラスが挙げられる。
また、基板100の厚さは、特に限定されないが、通常は、0.1〜5.0mm程度であるのが好ましく、0.5〜1.5mm程度であるのがより好ましい。基板100の厚さが薄すぎると強度の低下を招き、厚すぎると、基板100の透過率が低い場合に、光の減衰を生じ易くなる。なお、基板100の光の透過率が高い場合には、その厚さは、前記上限値を超えるものであってもよい。なお、光を均一に照射できるように、基板100の厚さは、均一であるのが好ましい。
(2)分離層120の説明
分離層120は、照射される光を吸収し、その層内および/または界面において剥離(以下、「層内剥離」、「界面剥離」と言う)を生じるような性質を有するものであり、好ましくは、光の照射により、分離層120を構成する物質の原子間または分子間の結合力が消失または減少すること、すなわち、アブレーションが生じて層内剥離および/または界面剥離に至るものがよい。
さらに、光の照射により、分離層120から気体が放出され、分離効果が発現される場合もある。すなわち、分離層120に含有されていた成分が気体となって放出される場合と、分離層120が光を吸収して一瞬気体になり、その蒸気が放出され、分離に寄与する場合とがある。このような分離層120の組成としては、例えば、次のA〜Eに記載されるものが挙げられる。
A.アモルファスシリコン(a−Si)
このアモルファスシリコン中には、水素(H)が含有されていてもよい。この場合、Hの含有量は、2原子%以上程度であるのが好ましく、2〜20原子%程度であるのがより好ましい。このように、水素(H)が所定量含有されていると、光の照射によって水素が放出され、分離層120に内圧が発生し、それが上下の薄膜を剥離する力となる。アモルファスシリコン中の水素(H)の含有量は、成膜条件、例えばCVDにおけるガス組成、ガス圧、ガス雰囲気、ガス流量、温度、基板温度、投入パワー等の条件を適宜設定することにより調整することができる。
B.酸化ケイ素又はケイ酸化合物、酸化チタンまたはチタン酸化合物、酸化ジルコニウムまたはジルコン酸化合物、酸化ランタンまたはランタン酸化化合物等の各種酸化物セラミックス、透電体(強誘電体)あるいは半導体
酸化ケイ素としては、SiO、SiO、Siが挙げられ、ケイ酸化合物としては、例えばKSiO、LiSiO、CaSiO、ZrSiO、NaSiOが挙げられる。
酸化チタンとしては、TiO、Ti、Ti0が挙げられ、チタン酸化合物としては、例えば、BaTi0、BaTiO、BaTi20、BaTi11、CaTiO、SrTiO、PbTiO、MgTiO、ZrTiO、SnTiO、AlTiO、FeTiOが挙げられる。
酸化ジルコニウムとしては、ZrOが挙げられ、ジルコン酸化合物としては、例えばBaZrO、ZrSiO、PbZrO、MgZrO、KZrOが挙げられる。
C.PZT、PLZT、PLLZT、PBZT等のセラミックスあるいは誘電体(強誘電体)
D.窒化珪素、窒化アルミ、窒化チタン等の窒化物セラミックス
E.有機高分子材料
有機高分子材料としては、−CH−、−CO−(ケトン)、−CONH−(アミド)、−NH−(イミド)、−COO−(エステル)、−N=N−(アゾ)、−CH=N−(シフ)等の結合(光の照射によりこれらの結合が切断される)を有するもの、特に、これらの結合を多く有するものであればいかなるものでもよい。また、有機高分子材料は、構成式中に芳香族炭化水素(1または2以上のベンゼン環またはその縮合環)を有するものであってもよい。
このような有機高分子材料の具体例としては、ポリエチレン,ポリプロピレンのようなポリオレフィン,ポリイミド,ポリアミド,ポリエステル,ポリメチルメタクリレート(PMMA),ポリフェニレンサルファイド(PPS),ポリエーテルスルホン(PES),エポキシ樹脂等があげられる。
F.金属
金属としては、例えば、Al,Li,Ti,Mn,In,Sn,Y,La,Ce,Nd,Pr,Gd,Smまたはこれらのうちの少なくとも1種を含む合金が挙げられる。
また、分離層120の厚さは、剥離目的や分離層120の組成、層構成、形成方法等の諸条件により異なるが、通常は、1nm〜20μm程度であるのが好ましく、10nm〜2μm程度であるのがより好ましく、40nm〜1μm程度であるのがさらに好ましい。分離層120の膜厚が小さすぎると、成膜の均一性が損なわれ、剥離にムラが生じることがあり、また、膜厚が厚すぎると、分離層120の良好な剥離性を確保するために、光のパワー(光量)を大きくする必要があるとともに、後に分離層120を除去する際に、その作業に時間がかかる。なお、分離層120の膜厚は、できるだけ均一であるのが好ましい。
分離層120の形成方法は、特に限定されず、膜組成や膜厚等の諸条件に応じて適宜選択される。たとえば、CVD(MOCVD、低圧CVD、ECR−CVDを含む)、蒸着、分子線蒸着(MB)、スパッタリング、イオンプレーティング、PVD等の各種気相成膜法、電気メッキ、浸漬メッキ(ディッピング)、無電解メッキ等の各種メッキ法、ラングミュア・プロジェット(LB)法、スピンコート、スプレーコート、ロールコート等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等が挙げられ、これらのうちの2以上を組み合わせて形成することもできる。
例えば、分離層120の組成がアモルファスシリコン(a−Si)の場合には、CVD、特に低圧CVDやプラズマCVDにより成膜するのが好ましい。
また、分離層120をゾルーゲル法によるセラミックスで構成する場合や、有機高分子材料で構成する場合には、塗布法、特に、スピンコートにより成膜するのが好ましい。
(工程2)
次に、図2に示すように、分離層120上に、被転写層(薄膜デバイス層)140を形成する。
この薄膜デバイス層140のK部分(図2において1点線鎖線で囲んで示される部分)の拡大断面図を、図2の右側に示す。図示されるように、薄膜デバイス層140は、例えば、SiO膜(中間層)142上に形成されたTFT(薄膜トランジスタ)を含んで構成され、このTFTは、ポリシリコン層にn型不純物を導入して形成されたソース,ドレイン層146と、チャネル層144と、ゲート絶縁膜148と、ゲート電極150と、層間絶縁膜154と、例えばアルミニュウムからなる電極152とを具備する。
本実施の形態では、分離層120に接して設けられる中間層としてSi0膜を使用しているが、Siなどのその他の絶縁膜を使用することもできる。Si0膜(中間層)の厚みは、その形成目的や発揮し得る機能の程度に応じて適宜決定されるが、通常は、10nm〜5μm程度であるのが好ましく、40nm〜1μm程度であるのがより好ましい。中間層は、種々の目的で形成され、例えば、被転写層140を物理的または化学的に保護する保護層,絶縁層,導電層,レーザー光の遮光層,マイグレーション防止用のバリア層,反射層としての機能の内の少なくとも1つを発揮するものが挙げられる。
なお、場合によっては、Si0膜等の中間層を形成せず、分離層120上に直接被転写層(薄膜デバイス層)140を形成してもよい。
被転写層140(薄膜デバイス層)は、図2の右側に示されるようなTFT等の薄膜素子を含む層である。
薄膜素子としては、TFTの他に、例えば、薄膜ダイオードや、シリコンのPIN接合からなる光電変換素子(光センサ、太陽電池)やシリコン抵抗素子、その他の薄膜半導体デバイス、電極(例:ITO、メサ膜のような透明電極)、スイッチング素子、メモリー、圧電素子等のアクチュエータ、マイクロミラー(ピエゾ薄膜セラミックス)、磁気記録薄膜ヘッド、コイル、インダクター、薄膜高透磁材料およびそれらを組み合わせたマイクロ磁気デバイス、フィルター、反射膜、ダイクロイックミラー等がある。
このような薄膜素子(薄膜デバイス)は、その形成方法との関係で、通常、比較的高いプロセス温度を経て形成される。したがって、この場合、前述したように、基板100としては、そのプロセス温度に耐え得る信頼性の高いものが必要となる。
(工程3)
次に、図3に示すように、薄膜デバイス層140を、接着層160を介して転写体180に接合(接着)する。
接着層160を構成する接着剤の好適な例としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気硬化型接着剤等の各種硬化型接着剤が挙げられる。接着剤の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等、いかなるものでもよい。このような接着層160の形成は、例えば、塗布法によりなされる。
前記硬化型接着剤を用いる場合、例えば被転写層(薄膜デバイス層)140上に硬化型接着剤を塗布し、その上に転写体180を接合した後、硬化型接着剤の特性に応じた硬化方法により前記硬化型接着剤を硬化させて、被転写層(薄膜デバイス層)140と転写体180とを接着し、固定する。
接着剤が光硬化型の場合、光透過性の基板100または光透過性の転写体180の一方の外側から(あるいは光透過性の基板及び転写体の両外側から)光を照射する。接着剤としては、薄膜デバイス層に影響を与えにくい紫外線硬化型などの光硬化型接着剤が好ましい。
なお、図示と異なり、転写体180側に接着層160を形成し、その上に被転写層(薄膜デバイス層)140を接着してもよい。なお、例えば転写体180自体が接着機能を有する場合等には、接着層160の形成を省略してもよい。
転写体180としては、特に限定されないが、基板(板材)、特に透明基板が挙げられる。なお、このような基板は平板であっても、湾曲板であってもよい。
また、転写体180は、前記基板100に比べ、耐熱性、耐食性等の特性が劣るものであってもよい。その理由は、本発明では、基板100側に被転写層(薄膜デバイス層)140を形成し、その後、被転写層(薄膜デバイス層)140を転写体180に転写するため、転写体180に要求される特性、特に耐熱性は、被転写層(薄膜デバイス層)140の形成の際の温度条件等に依存しないからである。
したがって、被転写層140の形成の際の最高温度をTmaxとしたとき、転写体0の構成材料として、ガラス転移点(Tg)または軟化点がTmax以下のものを用いることができる。例えば、転写体180は、ガラス転移点(Tg)または軟化点が好ましくは800℃以下、より好ましくは500℃以下、さらに好ましくは320℃以下の材料で構成することができる。
また、転写体180の機械的特性としては、ある程度の剛性(強度)を有するものが好ましいが、可撓性、弾性を有するものであってもよい。
このような転写体180の構成材料としては、各種合成樹脂または各種ガラス材が挙げられ、特に、各種合成樹脂や通常の(低融点の)安価なガラス材が好ましい。
合成樹脂としては、熱可塑性樹脂、熱硬化性樹脂のいずれでもよく、例えば、ポリエチレン、ポロプロピレン、エチレン−プレピレン共重合体、エチレン−酢酸ビニル共重合体(EVA)等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート、ポリ−(4−メチルベンテン−1)、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体(AS樹脂)、ブタジエン−スチレン共重合体、ポリオ共重合体(EVOH)、ポリエチレンテレフタレート(PET)、ポリプチレンテレフタレート(PBT)、プリシクロヘキサンテレフタレート(PCT)等のポリエステル、ポリエーテル、ポリエーテルケトン(PEK)、ポリエーテルエーテルケトン(PEEK)、ポリエーテルイミド、ポリアセタール(POM)、ポリフェニレンオキシド、変性ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル(液晶ポリマー)、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エボキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうちの1種または2種以上を組み合わせて(例えば2層以上の積層体として)用いることができる。
ガラス材としては、例えば、ケイ酸ガラス(石英ガラス)、ケイ酸アルカリガラス、ソーダ石灰ガラス、カリ石灰ガラス、鉛(アルカリ)ガラス、バリウムガラス、ホウケイ酸ガラス等が挙げられる。このうち、ケイ酸ガラス以外のものは、ケイ酸ガラスに比べて融点が低く、また、成形、加工も比較的容易であり、しかも安価であり、好ましい。
転写体180として合成樹脂で構成されたものを用いる場合には、大型の転写体180を一体的に成形することができるとともに、湾曲面や凹凸を有するもの等の複雑な形状であっても容易に製造することができ、また、材料コスト、製造コストも安価であるという種々の利点が享受できる。したがって、合成樹脂の使用は、大型で安価なデバイス(例えば、液晶ディスプレイ)を製造する上で有利である。
なお、転写体180は、例えば、液晶セルのように、それ自体独立したデバイスを構成するものや、例えばカラーフィルター、電極層、誘電体層、絶縁層、半導体素子のように、デバイスの一部を構成するものであってもよい。
さらに、転写体180は、金属、セラミックス、石材、木材紙等の物質であってもよいし、ある品物を構成する任意の面上(時計の面上、エアコンの表面上、プリント基板の上等)、さらには壁、柱、天井、窓ガラス等の構造物の表面上であってもよい。
(工程4)
次に、図4に示すように、基板100の裏面側から光を照射する。
この光は、基板100を透過した後に分離層120に照射される。これにより、分離層120に層内剥離および/または界面剥離が生じ、結合力が減少または消滅する。
分離層120の層内剥離および/または界面剥離が生じる原理は、分離層120の構成材料にアブレーションが生じること、また、分離層120に含まれているガスの放出、さらには照射直後に生じる溶融、蒸散等の相変化によるものであることが推定される。
ここで、アブレーションとは、照射光を吸収した固定材料(分離層120の構成材料)が光化学的または熱的に励起され、その表面や内部の原子または分子の結合が切断されて放出することをいい、主に、分離層120の構成材料の全部または一部が溶融、蒸散(気化)等の相変化を生じる現象として現れる。また、前記相変化によって微小な発砲状態となり、結合力が低下することもある。
分離層120が層内剥離を生じるか、界面剥離を生じるか、またはその両方であるかは、分離層120の組成や、その他種々の要因に左右され、その要因の1つとして、照射される光の種類、波長、強度、到達深さ等の条件が挙げられる。
照射する光としては、分離層120に層内剥離および/または界面剥離を起こさせるものであればいかなるものでもよく、例えば、X線、紫外線、可視光、赤外線(熱線)、レーザ光、ミリ波、マイクロ波、電子線、放射線(α線、β線、γ線)等が挙げられる。そのなかでも、分離層120の剥離(アブレーション)を生じさせ易いという点で、レーザ光が好ましい。
このレーザ光を発生させるレーザ装置としては、各種気体レーザ、固体レーザ(半導体レーザ)等が挙げられるが、エキシマレーザ、Nd−YAGレーザ、Arレーザ、COレーザ、COレーザ、He−Neレーザ等が好適に用いられ、その中でもエキシマレーザが特に好ましい。
エキシマレーザは、短波長域で高エネルギーを出力するため、極めて短時間で分離層2にアブレーションを生じさせることができ、よって隣接する転写体180や基板100等に温度上昇をほとんど生じさせることなく、すなわち劣化、損傷を生じさせることなく、分離層120を剥離することができる。
また、分離層120にアブレーションを生じさせるに際して、光の波長依存性がある場合、照射されるレーザ光の波長は、100nm〜350nm程度であるのが好ましい。
図7に、基板100の、光の波長に対する透過率の一例を示す。図示されるように、300nmの波長に対して透過率が急峻に増大する特性をもつ。このような場合には、300nm以上の波長の光(例えば、波長308nmのXe−Clエキシマレーザー光)を照射する。
また、分離層120に、例えばガス放出、気化、昇華等の相変化を起こさせて分離特性を与える場合、照射されるレーザ光の波長は、350から1200nm程度であるのが好ましい。
また、照射されるレーザ光のエネルギー密度、特に、エキシマレーザの場合のエネルギー密度は、10〜5000mJ/cm程度とするのが好ましく、100〜500mJ/cm程度とするのがより好ましい。また、照射時間は、1〜1000nsec程度とするのが好ましく、10〜100nsec程度とするのがより好ましい。エネルギー密度が低いかまたは照射時間が短いと、十分なアブレーション等が生じず、また、エネルギー密度が高いかまたは照射時間が長いと、分離層120を透過した照射光により被転写層140に悪影響を及ぼすおそれがある。
なお、分離層120を透過した照射光が被転写層140にまで達して悪影響を及ぼす場合の対策としては、例えば、図30に示すように、分離層(レーザー吸収層)120上にタンタル(Ta)等の金属膜124を形成する方法がある。これにより、分離層120を透過したレーザー光は、金属膜124の界面で完全に反射され、それよりの上の薄膜素子に悪影響を与えない。
レーザ光に代表される照射光は、その強度が均一となるように照射されるのが好ましい。照射光の照射方向は、分離層120に対し垂直な方向に限らず、分離層120に対し所定角度傾斜した方向であってもよい。
また、分離層120の面積が照射光の1回の照射面積より大きい場合には、分離層120の全領域に対し、複数回に分けて照射光を照射することもできる。また、同一箇所に2回以上照射してもよい。また、異なる種類、異なる波長(波長域)の照射光(レーザ光)を同一領域または異なる領域に2回以上照射してもよい。
次に、図5に示すように、基板100に力を加えて、この基板100を分離層120から離脱させる。図5では図示されないが、この離脱後、基板100上に分離層が付着することもある。
次に、図6に示すように、残存している分離層120を、例えば洗浄、エッチング、アッシング、研磨等の方法またはこれらを組み合わせた方法により除去する。これにより、被転写層(薄膜デバイス層)140が、転写体180に転写されたことになる。
なお、離脱した基板100にも分離層の一部が付着している場合には同様に除去する。なお、基板100が石英ガラスのような高価な材料、希少な材料で構成されている場合等には、基板100は、好ましくは再利用(リサイクル)に供される。すなわち、再利用したい基板100に対し、本発明を適用することができ、有用性が高い。
以上のような各工程を経て、被転写層(薄膜デバイス層)140の転写体180への転写が完了する。その後、被転写層(薄膜デバイス層)140に隣接するSiO膜の除去や、被転写層140上への配線等の導電層や所望の保護膜の形成等を行うこともできる。
本発明では、被剥離物である被転写層(薄膜デバイス層)140自体を直接に剥離するのではなく、被転写層(薄膜デバイス層)140に接合された分離層において剥離するため、被剥離物(被転写層140)の特性、条件等にかかわらず、容易かつ確実に、しかも均一に剥離(転写)することができ、剥離操作に伴う被剥離物(被転写層140)へのダメージもなく、被転写層140の高い信頼性を維持することができる。
(第2の実施の形態)
基板上にCMOS構造のTFTを形成し、これを転写体に転写する場合の具体的な製造プロセスの例を図8〜図18を用いて説明する。
(工程1)
図8に示すように、基板(例えば石英基板)100上に、分離層(例えば、LPCVD法により形成されたアモルファスシリコン層))120と、中間層(例えば、SiO膜)142と、アモルファスシリコン層(例えばLPCVD法により形成される)143とを順次に積層形成し、続いて、アモルファスシリコン層143の全面に上方からレーザー光を照射し、アニールを施す。これにより、アモルファスシリコン層143は再結晶化してポリシリコン層となる。
(工程2)
続いて、図9に示すように、レーザーアニールにより得られたポリシリコン層をパターニングして、アイランド144a,144bを形成する。
(工程3)
図10に示されるように、アイランド144a,144bを覆うゲート絶縁膜148a,148bを、例えば、CVD法により形成する。
(工程4)
図11に示されるように、ポリシリコンあるいはメタル等からなるゲート電極150a,150bを形成する。
(工程5)
図12に示すように、ポリイミド等からなるマスク層170を形成し、ゲート電極150bおよびマスク層170をマスクとして用い、セルフアラインで、例えばボロン(B)のイオン注入を行う。これによって、p層172a,172bが形成される。
(工程6) 図13に示すように、ポリイミド等からなるマスク層174を形成し、ゲート電極150aおよびマスク層174をマスクとして用い、セルフアラインで、例えばリン(P)のイオン注入を行う。これによって、n層146a,146bが形成される。
(工程7) 図14に示すように、層間絶縁膜154を形成し、選択的にコンタクトホール形成後、電極152a〜152dを形成する。
このようにして形成されたCMOS構造のTFTが、図2〜図6における被転写層(薄膜デバイス層)140に該当する。なお、層間絶縁膜154上に保護膜を形成してもよい。
(工程8)
図15に示すように、CMOS構成のTFT上に接着層としてのエポキシ樹脂層160を形成し、次に、そのエポキシ樹脂層160を介して、TFTを転写体(例えば、ソーダガラス基板)180に貼り付ける。続いて、熱を加えてエポキシ樹脂を硬化させ、転写体180とTFTとを接着(接合)する。なお、接着層160は紫外線硬化型接着剤であるフォトポリマー樹脂でもよい。この場合は、熱ではなく転写体180側から紫外線を照射してポリマーを硬化させる。
(工程9)
図16に示すように、基板100の裏面から、例えば、Xe−Clエキシマレーザー光を照射する。これにより、分離層120の層内および/または界面において剥離を生じせしめる。
(工程10)
図17に示すように、基板100を引き剥がす。
(工程11)
最後に、分離層120をエッチングにより除去する。これにより、図18に示すように、CMOS構成のTFTが、転写体180に転写されたことになる。
(第3の実施の形態)
上述の第1の実施の形態および第2の実施の形態で説明した技術を用いると、例えば、図19(a)に示すような、薄膜素子を用いて構成されたマイクロコンピュータを所望の基板上に形成できるようになる。
図19(a)では、プラスチック等からなるフレキシブル基板182上に、薄膜素子を用いて回路が構成されたCPU300,RAM320,入出力回路360ならびに、これらの回路の電源電圧を供給するための、アモルファスシリコンのPIN接合を具備する太陽電池340が搭載されている。
図19(a)のマイクロコンピュータはフレキシブル基板上に形成されているため、図19(b)に示すように曲げに強く、また、軽量であるために落下にも強いという特徴がある。
(第4の実施の形態)
本実施の形態では、上述の薄膜デバイスの転写技術を用いて、図20,図21に示されるような、アクティブマトリクス基板を用いたアクティブマトリクス型の液晶表示装置を作成する場合の製造プロセスの例について説明する。
(液晶表示装置の構成)
図20に示すように、アクティブマトリクス型の液晶表示装置は、バックライト等の照明光源400,偏光板420,アクティブマトリクス基板440,液晶460,対向基板480,偏光板500を具備する。
なお、本発明のアクティブマトリクス基板440と対向基板480にプラスチックフィルムのようなフレキシブル基板を用いる場合は、照明光源400に代えて反射板を採用した反射型液晶パネルとして構成すると、可撓性があって衝撃に強くかつ軽量なアクティブマトリクス型液晶パネルを実現できる。なお、画素電極を金属で形成した場合、反射板および偏光板420は不要となる。
本実施の形態で使用するアクティブマトリクス基板440は、画素部442にTFTを配置し、さらに、ドライバ回路(走査線ドライバおよびデータ線ドライバ)444を搭載したドライバ内蔵型のアクティブマトリクス基板である。
このアクティブマトリクス型液晶表示装置の要部の断面図が図21に示され、また、液晶表示装置の要部の回路構成が図22に示される。
図22に示されるように、画素部442は、ゲートがゲート線G1に接続され、ソース・ドレインの一方がデータ線D1に接続され、ソース・ドレインの他方が液晶460に接続されたTFT(M1)と、液晶460とを含む。
また、ドライバー部444は、画素部のTFT(M1)と同じプロセスにより形成されるTFT(M2)を含んで構成される。
図21の左側に示されるように、画素部442におけるTFT(M1)は、ソース・ドレイン層1100a,1100bと、チャンネル1100eと、ゲート絶縁膜1200aと、ゲート電極1300aと、絶縁膜1500と、ソース・ドレイン電極1400a,1400bとを含んで構成される。
なお、参照番号1700は画素電極であり、参照番号1702は画素電極1700が液晶460に電圧を印加する領域(液晶への電圧印加領域)を示す。図中、配向膜は省略してある。画素電極1700はITO(光透過型の液晶パネルの場合)あるいはアルミニュウム等の金属(反射型の液晶パネルの場合)により構成される。また、図21では、液晶への電圧印加領域1702において、画素電極1700の下の下地絶縁膜(中間層)1000は完全に除去されているが、必ずしもこれに限定されるものではなく、下地絶縁膜(中間層)1000が薄いために液晶への電圧印加の妨げにならない場合には残しておいてもよい。
また、図21の右側に示されるように、ドライバー部444を構成するTFT(M2)は、ソース,ドレイン層1100c,1100dと、チャンネル1100fと、ゲート絶縁膜1200bと、ゲート電極1300bと、絶縁膜1500と、ソース・ドレイン電極1400c,1400dとを含んで構成される。
なお、図21において、参照番号480は、例えば、対向基板(例えば、ソーダガラス基板)であり、参照番号482は共通電極である。また、参照番号1000はSiO膜であり、参照番号1600は層間絶縁膜(例えば、SiO膜)であり、参照番号1800は接着層である。また、参照番号1900は、例えばソーダガラス基板からなる基板(転写体)である。
(液晶表示装置の製造プロセス)
以下、図21の液晶表示装置の製造プロセスについて、図23〜図27を参照して説明する。
まず、図8〜図18と同様の製造プロセスを経て、図23のようなTFT(M1,M2)を、信頼性が高くかつレーザー光を透過する基板(例えば、石英基板)3000上に形成し、保護膜1600を構成する。なお、図23において、参照番号3100は分離層(レーザー吸収層)である。また、図23では、TFT(M1,M2)は共にn型のMOSFETとしている。但し、これに限定されるものではなく、p型のMOSFETや、CMOS構造としてもよい。
次に、図24に示すように、保護膜1600および下地絶縁膜1000を選択的にエッチングし、選択的に開口部4000,4200を形成する。これらの2つの開口部は共通のエッチング工程を用いて同時に形成する。なお、図24では開口部4200において、下地絶縁膜(中間層)1000を完全に除去しているが、必ずしもこれに限定されるものではなく、下地絶縁膜(中間層)1000が薄いために液晶への電圧印加の妨げにならない場合には残しておいてもよい。
次に、図25に示すように、ITO膜あるいはアルミニュウム等の金属からなる画素電極1700を形成する。ITO膜を用いる場合には透過型の液晶パネルとなり、アルミニュウム等の金属を用いる場合には反射型の液晶パネルとなる。
次に、図26に示すように、接着層1800を介して基板1900を接合(接着)する。
次に、図26に示すように、基板3000の裏面からエキシマレーザー光を照射し、この後、基板3000を引き剥がす。
次に、分離層(レーザー吸収層)3100を除去する。これにより、図27に示すようなアクティブマトリクス基板440が完成する。画素電極1700の底面(参照番号1702の領域)は露出しており、液晶との電気的な接続が可能となっている。この後、アクティブマトリクス基板440の絶縁膜(SiOなどの中間層)1000の表面および画素電極1702表面に配向膜を形成して配向処理が施される。図27では、配向膜は省略してある。
そして、さらにその表面に画素電極1709と対向する共通電極が形成され、その表面が配向処理された対向基板480と図21のアクティブマトリク基板440とを封止材(シール材)で封止し、両基板の間に液晶を封入して、図21に示すような液晶表示装置が完成する。
(第5の実施の形態)
図28に本発明の第5の実施の形態を示す。
本実施の形態では、上述の薄膜デバイスの転写方法を複数回実行して、転写元の基板よりも大きい基板(転写体)上に薄膜素子を含む複数のパターンを転写し、最終的に大規模なアクティブマトリクス基板を形成する。
つまり、大きな基板7000上に、複数回の転写を実行し、画素部7100a〜7100Pを形成する。図28の上側に一点鎖線で囲んで示されるように、画素部には、TFTや配線が形成されている。図28において、参照番号7210は走査線であり、参照番号7200は信号線であり、参照番号7220はゲート電極であり、参照番号7230は画素電極である。
信頼性の高い基板を繰り返し使用し、あるいは複数の第1の基板を使用して薄膜パターンの転写を複数回実行することにより、信頼性の高い薄膜素子を搭載した大規模なアクティブマトリクス基板を作成できる。
(第6の実施の形態)
本発明の第6の実施の形態を図29に示す。
本実施の形態の特徴は、上述の薄膜デバイスの転写方法を複数回実行して、転写元の基板上よりも大きな基板上に、設計ルール(つまりパターン設計する上でのデザインルール)が異なる薄膜素子(つまり、最小線幅が異なる薄膜素子)を含む複数のパターンを転写することである。
図29では、ドライバー搭載のアクティブマトリクス基板において、画素部(7100a〜7100p)よりも、より微細な製造プロセスで作成されたドライバ回路(8000〜8032)を、複数回の転写によって基板6000の周囲に作成してある。
ドライバ回路を構成するシフトレジスタは、低電圧下においてロジックレベルの動作をするので画素TFTよりも耐圧が低くてよく、よって、画素TFTより微細なTFTとなるようにして高集積化を図ることができる。
本実施の形態によれば、設計ルールレベルの異なる(つまり製造プロセスが異なる)複数の回路を、一つの基板上に実現できる。なお、シフトレジスタの制御によりデータ信号をサンプリングするサンプリング手段(図22の薄膜トランジスタM2)は、画素TFT同様に高耐圧が必要なので、画素TFTと同一プロセス/同一設計ルールで形成するとよい。
〔実施例〕
次に、本発明の具体的実施例について説明する。
(実施例1)
縦50mm×横50mm×厚さ1.1mmの石英基板(軟化点:1630℃、歪点:1070℃、エキシマレーザの透過率:ほぼ100%)を用意し、この石英基板の片面に、分離層(レーザ光吸収層)として非晶質シリコン(a−Si)膜を低圧CVD法(Si ガス、425℃)により形成した。分離層の膜厚は、100nmであった。
次に、分離層上に、中間層としてSiO 膜をECR−CVD法(SiH +O ガス、100℃)により形成した。中間層の膜厚は、200nmであった。
次に、中間層上に、被転写層として膜厚50nmの非晶質シリコン膜を低圧CVD法(Si ガス、425℃)により形成し、この非晶質シリコン膜にレーザ光(波長308nm)を照射して、結晶化させ、ポリシリコン膜とした。その後、このポリシリコン膜に対し、所定のパターンニングを施し、薄膜トランジスタのソース・ドレイン・チャネルとなる領域を形成した。この後、1000°C以上の高温によりポリシリコン膜表面を熱酸化してゲート絶縁膜SiOを形成した後、ゲート絶縁膜上にゲート電極(ポリシリコンにMo等の高融点金属が積層形成された構造)を形成し、ゲート電極をマスクとしてイオン注入することによって、自己整合的(セルファライン)にソース・ドレイン領域を形成し、薄膜トランジスタを形成した。この後、必要に応じて、ソース・ドレイン領域に接続される電極及び配線、ゲート電極につながる配線が形成される。これらの電極や配線にはAlが使用されるが、これに限定されるものではない。また、後工程のレーザー照射によりAlの溶融が心配される場合は、Alよりも高融点の金属(後工程のレーザー照射により溶融しないもの)を使用してもよい。
次に、前記薄膜トランジスタの上に、紫外線硬化型接着剤を塗布し(膜厚:100μm )、さらにその塗膜に、転写体として縦200mm×横300mm×厚さ1.1mmの大型の透明なガラス基板(ソーダガラス、軟化点:740℃、歪点:511℃)を接合した後、ガラス基板側から紫外線を照射して接着剤を硬化させ、これらを接着固定した。
次に、Xe−Clエキシマレーザ(波長:308nm)を石英基板側から照射し、分離層に剥離(層内剥離および界面剥離)を生じさせた。照射したXe−Clエキシマレーザのエネルギー密度は、250mJ/cm、照射時間は、20nsecであった。なお、エキシマレーザの照射は、スポットビーム照射とラインビーム照射とがあり、スポットビーム照射の場合は、所定の単位領域(例えば8mm×8mm)にスポット照射し、このスポット照射を単位領域の1/10程度ずつずらしながら照射していく。また、ラインビーム照射の場合は、所定の単位領域(例えば378mm×0.1mmや378mm×0.3mm(これらはエネルギーの90%以上が得られる領域))を同じく1/10程度ずつずらしながら照射していく。これにより、分離層の各点は少なくとも10回の照射を受ける。このレーザ照射は、石英基板全面に対して、照射領域をずらしながら実施される。
この後、石英基板とガラス基板(転写体)とを分離層において引き剥がし、石英基板上に形成された薄膜トランジスタおよび中間層を、ガラス基板側に転写した。
その後、ガラス基板側の中間層の表面に付着した分離層を、エッチングや洗浄またはそれらの組み合わせにより除去した。また、石英基板についても同様の処理を行い、再使用に供した。
なお、転写体となるガラス基板が石英基板より大きな基板であれば、本実施例のような石英基板からガラス基板への転写を、平面的に異なる領域に繰り返して実施し、ガラス基板上に、石英基板に形成可能な薄膜トランジスタの数より多くの薄膜トランジスタを形成することができる。さらに、ガラス基板上に繰り返し積層し、同様により多くの薄膜トランジスタを形成することができる。
(実施例2)
分離層を、H(水素)を20at%含有する非晶質シリコン膜とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
なお、非晶質シリコン膜中のH量の調整は、低圧CVD法による成膜時の条件を適宜設定することにより行った。
(実施例3)
分離層を、スピンコートによりゾル−ゲル法で形成したセラミックス薄膜(組成:PbTiO 、膜厚:200nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
(実施例4)
分離層を、スパッタリングにより形成したセラミックス薄膜(組成:BaTiO 、膜厚:400n m)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
(実施例5)
分離層を、レーザ−アブレーション法により形成したセラミックス薄膜(組成:Pb(Zr,Ti)O (PZT)、膜厚:50nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
(実施例6)
分離層を、スピンコートにより形成したポリイミド膜(膜厚:200nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
(実施例7)
分離層を、スピンコートにより形成したポリフェニレンサルファイド膜(膜厚:200nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
(実施例8)
分離層を、スパッタリングにより形成したAl層(膜厚:300nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
(実施例9)
照射光として、Kr−Fエキシマレーザ(波長:248nm)を用いた以外は実施例2と同様にして、薄膜トランジスタの転写を行った。なお、照射したレーザのエネルギー密度は、250mJ/cm、照射時間は、20nsecであった。
(実施例10)
照射光として、Nd−YAIGレーザ(波長:1068nm)を用いた以外は実施例2と同様にして薄膜トランジスタの転写を行った。なお、照射したレーザのエネルギー密度は、400mJ/cm、照射時間は、20nsecであった。
(実施例11)
被転写層として、高温プロセス1000℃によるポリシリコン膜(膜厚80nm)の薄膜トランジスタとした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
(実施例12)
転写体として、ポリカーボネート(ガラス転移点:130℃)製の透明基板を用いた以外は実施例1と同様にして、薄膜トランジスタの転写を行った。
(実施例13)
転写体として、AS樹脂(ガラス転移点:70〜90℃)製の透明基板を用いた以外は実施例2と同様にして、薄膜トランジスタの転写を行った。
(実施例14)
転写体として、ポリメチルメタクリレート(ガラス転移点:70〜90℃)製の透明基板を用いた以外は実施例3と同様にして、薄膜トランジスタの転写を行った。
(実施例15)
転写体として、ポリエチレンテレフタレート(ガラス転移点:67℃)製の透明基板を用いた以外は、実施例5と同様にして、薄膜トランジスタの転写を行った。
(実施例16)
転写体として、高密度ポリエチレン(ガラス転移点:77〜90℃)製の透明基板を用いた以外は実施例6と同様にして、薄膜トランジスタの転写を行った。
(実施例17)
転写体として、ポリアミド(ガラス転移点:145℃)製の透明基板を用いた以外は実施例9と同様にして、薄膜トランジスタの転写を行った。
(実施例18)
転写体として、エポキシ樹脂(ガラス転移点:120℃)製の透明基板を用いた以外は実施例10と同様にして、薄膜トランジスタの転写を行った。
(実施例19)
転写体として、ポリメチルメタクリレート(ガラス転移点:70〜90℃)製の透明基板を用いた以外は実施例11と同様にして、薄膜トランジスタの転写を行った。
実施例1〜19について、それぞれ、転写された薄膜トランジスタの状態を肉眼と顕微鏡とで視観察したところ、いずれも、欠陥やムラがなく、均一に転写がなされていた。
以上述べたように、本発明の転写技術を用いれば、薄膜素子(被転写層)を種々の転写体へ転写することが可能となる。例えば、薄膜を直接形成することができないかまたは形成するのに適さない材料、成形が容易な材料、安価な材料等で構成されたものや、移動しにくい大型の物体等に対しても、転写によりそれを形成することができる。
特に、転写体は、各種合成樹脂や融点の低いガラス材のような、基板材料に比べ耐熱性、耐食性等の特性が劣るものを用いることができる。そのため、例えば、透明基板上に薄膜トランジスタ(特にポリシリコンTFT)を形成した液晶ディスプレイを製造するに際しては、基板として、耐熱性に優れる石英ガラス基板を用い、転写体として、各種合成樹脂や融点の低いガラス材のような安価でかつ加工のし易い材料の透明基板を用いることにより、大型で安価な液晶ディスプレイを容易に製造することができるようになる。このような利点は、液晶ディスプレイに限らず、他のデバイスの製造についても同様である。
また、以上のような利点を享受しつつも、信頼性の高い基板、特に石英ガラス基板のような耐熱性の高い基板に対し機能性薄膜のような被転写層を形成し、さらにはパターニングすることができるので、転写体の材料特性にかかわらず、転写体上に信頼性の高い機能性薄膜を形成することができる。
また、このような信頼性の高い基板は、高価であるが、それを再利用することも可能であり、よって、製造コストも低減される。
本発明の薄膜素子の転写方法の第1の実施の形態における第1の工程を示す断面図である。 本発明の薄膜素子の転写方法の第1の実施の形態における第2の工程を示す断面図である。 本発明の薄膜素子の転写方法の第1の実施の形態における第3の工程を示す断面図である。 本発明の薄膜素子の転写方法の第1の実施の形態における第4の工程を示す断面図である。 本発明の薄膜素子の転写方法の第1の実施の形態における第5の工程を示す断面図である。 本発明の薄膜素子の転写方法の第1の実施の形態における第6の工程を示す断面図である。 第1の基板(図1の基板100)のレーザー光の波長に対する透過率の変化を示す図である。 本発明の薄膜素子の転写方法の第2の実施の形態における第1の工程を示す断面図である。 本発明の薄膜素子の転写方法の第2の実施の形態における第2の工程を示す断面図である。 本発明の薄膜素子の転写方法の第2の実施の形態における第3の工程を示す断面図である。 本発明の薄膜素子の転写方法の第2の実施の形態における第4の工程を示す断面図である。 本発明の薄膜素子の転写方法の第2の実施の形態における第5の工程を示す断面図である。 本発明の薄膜素子の転写方法の第2の実施の形態における第6の工程を示す断面図である。 本発明の薄膜素子の転写方法の第2の実施の形態における第7の工程を示す断面図である。 本発明の薄膜素子の転写方法の第2の実施の形態における第8の工程を示す断面図である。 本発明の薄膜素子の転写方法の第2の実施の形態における第9の工程を示す断面図である。 本発明の薄膜素子の転写方法の第2の実施の形態における第10の工程を示す断面図である。 本発明の薄膜素子の転写方法の第2の実施の形態における第11の工程を示す断面図である。 (a),(b)は共に、本発明を用いて製造されたマイクロコンピュータの斜視図である。 液晶表示装置の構成を説明するための図である。 液晶表示装置の要部の断面構造を示す図である。 液晶表示装置の要部の構成を説明するための図である。 本発明を用いたアクティブマトリクス基板の製造方法の第1の工程を示すデバイスの断面図である。 本発明を用いたアクティブマトリクス基板の製造方法の第2の工程を示すデバイスの断面図である。 本発明を用いたアクティブマトリクス基板の製造方法の第3の工程を示すデバイスの断面図である。 本発明を用いたアクティブマトリクス基板の製造方法の第4の工程を示すデバイスの断面図である。 本発明を用いたアクティブマトリクス基板の製造方法の第5の工程を示すデバイスの断面図である。 本発明の薄膜素子の転写方法の他の例を説明すための図である。 本発明の薄膜素子の転写方法のさらに他の例を説明すための図である。 本発明の薄膜素子の転写方法の変形例を説明すための図である。
符号の説明
100 基板、 120 アモルファスシリコン層(レーザー吸収層)、
140 薄膜デバイス層、 160 接着層、 180 転写体

Claims (8)

  1. 透光性の基板上の薄膜素子を転写体に転写して、前記転写体に被転写層が形成されたアクティブマトリクス基板を製造する方法であって、
    前記透光性の基板上に、アモルファスシリコンにより分離層を形成する工程と、
    前記分離層上に薄膜素子である薄膜トランジスタを含む前記被転写層を形成する工程と、
    前記薄膜素子を含む被転写層を接着層を介して前記転写体に接合する工程と、
    前記透光性の基板側より前記分離層に光を照射して、前記分離層の層内および/または界面において剥離を生じせしめて、前記透光性の基板を前記被転写層から離脱させ前記薄膜素子を前記転写体に転写する工程と、を具備し、
    前記アクティブマトリクス基板は、画素部と、前記画素部を駆動するためのシフトレジスタを含むドライバ回路とを有し、前記画素部及び前記シフトレジスタがそれぞれ前記薄膜トランジスタを含み、
    前記転写体は、被転写層の形成の際の最高温度をT max としたとき、ガラス転移点(Tg)または軟化点が前記T max 以下の材料で構成され、
    前記基板は、被転写層の形成の際の最高温度をT max としたとき、歪み点が前記T max 以上の材料で構成され、
    前記転写体上に、薄膜素子のデザインルールのレベルが異なる複数の被転写層が複数の透光性の基板からそれぞれ転写され、前記ドライバ回路の前記シフトレジスタに設けられた前記薄膜トランジスタは、前記画素部の前記薄膜トランジスタよりも微細なデザインルールにより作成されていることを特徴とする薄膜素子の転写方法。
  2. 請求項1において、
    前記アクティブマトリクス基板に付着している前記分離層を除去する工程を、さらに有することを特徴とする薄膜素子の転写方法。
  3. 請求項1または2において、
    前記転写体は、透明基板であることを特徴とする薄膜素子の転写方法。
  4. 請求項1〜請求項のいずれかにおいて、
    前記転写体は、合成樹脂またはガラス材で構成されていることを特徴とする薄膜素子の転写方法。
  5. 請求項1〜請求項のいずれかにおいて、
    前記アモルファスシリコンは、水素(H)を2原子%以上含有することを特徴とする薄膜素子の転写方法。
  6. 請求項において、
    前記アモルファスシリコンは、水素(H)を10原子%以上含有することを特徴とする薄膜素子の転写方法。
  7. 請求項1〜請求項6のいずれかにおいて、
    前記分離層は、CVD(Chemical Vapor Deposition)によって形成することを特徴と
    する薄膜素子の転写方法。
  8. 請求項1〜請求項のいずれかにおいて、
    前記分離層の形成後であって、前記被転写層の形成前に、前記分離層上に中間層を形成する工程をさらに有することを特徴とする薄膜素子の転写方法。
JP2003382676A 1996-08-27 2003-11-12 薄膜素子の転写方法 Expired - Fee Related JP4619645B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003382676A JP4619645B2 (ja) 1996-08-27 2003-11-12 薄膜素子の転写方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP22564396 1996-08-27
JP2003382676A JP4619645B2 (ja) 1996-08-27 2003-11-12 薄膜素子の転写方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP31559096A Division JP4619462B2 (ja) 1996-08-27 1996-11-12 薄膜素子の転写方法

Publications (2)

Publication Number Publication Date
JP2004140383A JP2004140383A (ja) 2004-05-13
JP4619645B2 true JP4619645B2 (ja) 2011-01-26

Family

ID=32472327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003382676A Expired - Fee Related JP4619645B2 (ja) 1996-08-27 2003-11-12 薄膜素子の転写方法

Country Status (1)

Country Link
JP (1) JP4619645B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4380709B2 (ja) * 2007-01-31 2009-12-09 セイコーエプソン株式会社 半導体装置の製造方法
JP5321022B2 (ja) * 2008-12-04 2013-10-23 ソニー株式会社 半導体装置の製造方法および半導体装置
JP2011238812A (ja) * 2010-05-12 2011-11-24 Japan Steel Works Ltd:The 結晶化半導体薄膜の製造方法および結晶化半導体薄膜
WO2012147672A1 (ja) 2011-04-28 2012-11-01 シャープ株式会社 表示モジュール及び表示装置
JP6083191B2 (ja) * 2012-10-25 2017-02-22 株式会社Ihi 半導体デバイスの製造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752455A (en) * 1986-05-27 1988-06-21 Kms Fusion, Inc. Pulsed laser microfabrication
JPH01289917A (ja) * 1988-05-17 1989-11-21 Seiko Epson Corp アクティブマトリクスパネル,投写型表示装置及びビューファインダー
JPH04170520A (ja) * 1990-11-01 1992-06-18 Matsushita Electric Ind Co Ltd 液晶表示用基板の製造方法
JPH04178633A (ja) * 1990-11-14 1992-06-25 Nippon Telegr & Teleph Corp <Ntt> 半導体回路の形成方法
JPH04311929A (ja) * 1991-04-11 1992-11-04 Seiko Instr Inc 光弁装置および半導体装置
JPH05211128A (ja) * 1991-09-18 1993-08-20 Commiss Energ Atom 薄い半導体材料フィルムの製造方法
JPH06504139A (ja) * 1990-12-31 1994-05-12 コピン・コーポレーシヨン 表示パネル用の単結晶シリコン配列素子
JPH07504782A (ja) * 1992-02-13 1995-05-25 コピン・コーポレーシヨン 高密度電子回路モジュール
JPH07170072A (ja) * 1993-12-16 1995-07-04 Nec Corp ポリイミド多層配線基板の製造方法
JPH07202424A (ja) * 1993-12-28 1995-08-04 Nec Corp 多層配線基板の製造方法
JPH07294961A (ja) * 1994-04-22 1995-11-10 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置の駆動回路および設計方法
JPH08213645A (ja) * 1995-02-02 1996-08-20 Sony Corp 基体から素子形成層を分離する方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752455A (en) * 1986-05-27 1988-06-21 Kms Fusion, Inc. Pulsed laser microfabrication
JPH01289917A (ja) * 1988-05-17 1989-11-21 Seiko Epson Corp アクティブマトリクスパネル,投写型表示装置及びビューファインダー
JPH04170520A (ja) * 1990-11-01 1992-06-18 Matsushita Electric Ind Co Ltd 液晶表示用基板の製造方法
JPH04178633A (ja) * 1990-11-14 1992-06-25 Nippon Telegr & Teleph Corp <Ntt> 半導体回路の形成方法
JPH06504139A (ja) * 1990-12-31 1994-05-12 コピン・コーポレーシヨン 表示パネル用の単結晶シリコン配列素子
JPH04311929A (ja) * 1991-04-11 1992-11-04 Seiko Instr Inc 光弁装置および半導体装置
JPH05211128A (ja) * 1991-09-18 1993-08-20 Commiss Energ Atom 薄い半導体材料フィルムの製造方法
JPH07504782A (ja) * 1992-02-13 1995-05-25 コピン・コーポレーシヨン 高密度電子回路モジュール
JPH07170072A (ja) * 1993-12-16 1995-07-04 Nec Corp ポリイミド多層配線基板の製造方法
JPH07202424A (ja) * 1993-12-28 1995-08-04 Nec Corp 多層配線基板の製造方法
JPH07294961A (ja) * 1994-04-22 1995-11-10 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置の駆動回路および設計方法
JPH08213645A (ja) * 1995-02-02 1996-08-20 Sony Corp 基体から素子形成層を分離する方法

Also Published As

Publication number Publication date
JP2004140383A (ja) 2004-05-13

Similar Documents

Publication Publication Date Title
JP4619462B2 (ja) 薄膜素子の転写方法
JP3809712B2 (ja) 薄膜デバイスの転写方法
JP3809733B2 (ja) 薄膜トランジスタの剥離方法
KR100494479B1 (ko) 액티브 매트릭스 기판의 제조 방법
KR100481994B1 (ko) 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
JP4478268B2 (ja) 薄膜デバイスの製造方法
JP4619461B2 (ja) 薄膜デバイスの転写方法、及びデバイスの製造方法
JP3738799B2 (ja) アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置
JP3809710B2 (ja) 薄膜素子の転写方法
JP2002217391A (ja) 積層体の製造方法及び半導体装置
JP4061846B2 (ja) 積層体の製造方法及び半導体装置の製造方法
JP4619644B2 (ja) 薄膜素子の転写方法
JP3849683B2 (ja) 薄膜トランジスタの剥離方法
JP4525603B2 (ja) 薄膜トランジスタの転写方法
JP3837807B2 (ja) 転写された薄膜構造ブロック間の電気的導通をとる方法,アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶装置
JP4619645B2 (ja) 薄膜素子の転写方法
JP4229107B2 (ja) アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置
JP3809833B2 (ja) 薄膜素子の転写方法
JP3738850B2 (ja) アクティブマトリクス基板および液晶表示装置
JP2006072372A (ja) 液晶パネル用基板及び液晶パネル

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060130

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061010

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070514

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070524

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20071102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101027

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees