JP4661913B2 - 液晶表示装置 - Google Patents

Description

本発明は液晶表示装置に関し、より詳細には高開口率化及び高精細化を図った液晶表示装置に関する。

従来の液晶表示装置は、例えば特許文献１に開示されており、複数の走査線及び信号線と、画素電極と、走査線と信号線との各交点近傍にて走査線に接続されて設けられたゲート電極、信号線に接続して設けられたドレイン電極及び画素電極に接続して設けられたソース電極を有する薄膜トランジスタと、画素電極と重ね合わされた部分により補助容量部を形成する補助容量線と、対向電極と、各画素電極と該対向電極との間に設けられた液晶と、を備えて構成されている。

この液晶表示装置では、薄膜トランジスタにおける画素電極に接続されたソース電極と信号線に接続されたドレイン電極との対が走査線の配列方向に沿って設けられている。

さらに、ソース電極は走査線に沿って平行に延びた台座部と一体的に形成されており、この台座部上の絶縁層に設けられているコンタクトホールを介して、台座部と画素電極とが接続され、結果として、画素電極がソース電極と接続されている。

このような液晶表示装置では、走査線及び信号線上に第１の絶縁膜を介して補助容量部を設け、この補助容量部により走査線及び信号線を覆っている。この補助容量部の上に第２の絶縁膜を介して画素電極を形成している。これにより、走査線、信号線及び薄膜トランジスタと画素電極とを重ねて配置することが可能になり、画素電極の間隔をその加工限界まで狭くし、高開口率化を実現している。

一方、特許文献２には、所謂デルタ配列の画素電極を備えた液晶表示装置が開示されている。この液晶表示装置では、交互にずれて配置された同色の画素電極を信号線に接続するにあたり、薄膜トランジスタのゲート電極、ドレイン電極及びソース電極の配置方向を列方向とし、ドレイン電極を信号線から行方向へ突出させているので、ソース電極近傍に例えばＬ字状の溝が形成される。このＬ字状の溝が、ドレイン電極を含む信号線及びソース電極を形成する際に、フォトレジスト膜の存在によってある程度深くなり、このフォトレジスト膜をマスクとして金属膜をエッチングするとき、エッチング液が上述したＬ字状の溝内に滞留し易い。これにより加工不良の発生のおそれがあり、場合によってはドレイン電極を含む信号線とソース電極との間にショートが発生してしまうことがある。
このため、特許文献２の液晶表示装置では、信号線の側縁をそのままドレイン電極として利用すると共に、ドレイン電極に対して走査線の方向にソース電極を配置して、前述したＬ字状の溝を排除している。
これにより、ドレイン電極、該ドレイン電極に接続された信号線及びソース電極の形成の際に、フォトレジスト膜をマスクとして金属膜をエッチングするときエッチング液が滞留することはなく、加工不良、ドレイン電極とソース電極との間のショートを可及的に回避することができる。

特開２００４−３４１１８５号公報 特開２００２−０９８９９３号公報

ところで、特許文献１に示された液晶表示装置において、さらに高精細化を進めると、画素を画成する走査線及び信号線のピッチが狭小化し、例えば２０μｍを下回る程度になると、隣接する信号線の間で、薄膜トランジスタにおけるソース電極とドレイン電極とを走査線の方向に直線状に配置することが困難となる。

そこで、図７に示すような液晶表示装置１の構成が考えられる。即ち、液晶表示装置１は、行方向に沿って配設される複数の走査線２と、列方向に沿って配設される複数の信号線３と、走査線２及び信号線３で画成される領域毎に配置される複数の薄膜トランジスタ４と、各薄膜トランジスタ４のソース電極４ａにコンタクトホールを介して接続される画素電極５と、画素電極５と走査線２及び信号線３との間に絶縁膜（図示せず）を介して設けられる補助容量電極６と、を備えている。

この場合、隣接する信号線３間の狭小ピッチに対応するため、薄膜トランジスタ４におけるソース電極４ａ及びドレイン電極４ｂが信号線３の方向に沿って配置され、かつ、薄膜トランジスタ４におけるゲート電極４ｃが走査線２の一部で構成される。また、信号線３のうち走査線２と交差する部位は、信号線３の線幅が広くなり、ゲート電極４ｃ上まで延設され平面視でＬ字状の接続部３ａを構成している。この接続部３ａのうち信号線３から走査線２の長手方向と平行に突出した部分の先端部として上記ドレイン電極４ｂが信号線３と一体に形成されている。
このＬ字状の接続部３ａによって三方が囲われた領域４ｇが形成されるため、前述した特許文献２の場合と同様に、信号線３，ドレイン電極４ｂを形成する際、接続部３ａおよびドレイン電極４ｂを含む領域４ｇを形成する際のエッチング液やエッチング後の洗浄液がこの領域４ｇに滞留し、場合によっては洗浄後も残留して、加工不良，乾燥不良等が発生するおそれがある。
しかしながら、この液晶表示装置１においては、ゲート電極４ｃが走査線２の一部で構成され、信号線間のピッチが狭いことから、このような領域４ｇを回避するために、特許文献２のような構成を適用することは困難である。

また、各信号線３は狭小ピッチに対応して、線幅が例えば３μｍ程度と狭くしているものの、走査線２との交差付近では走査線２が行方向に配設されているため盛り上がっており、走査線２を乗り越えて信号線３が形成されるため信号線３の長手方向に沿った接続部３ａの部分を幅広にして所謂段切れを防止している。このため、信号線３の狭小化が制限されてしまう。

なお、ドレイン電極とソース電極が逆に配置され、ソース電極が信号線に接続されると共に、ドレイン電極が画素電極に接続された構成の液晶表示装置も知られているが、このような構成の液晶表示装置においても同様の問題がある。

上記課題に鑑み、本発明は、高開口率化及び高精細化に対応した液晶表示装置を提供することを目的とする。

上記目的を達成するため、本発明の液晶表示装置は、複数の走査線と、該複数の走査線を覆って形成された絶縁膜と、各走査線に交差する交差部を有する複数の信号線と、走査線と信号線とに隣接して配設された複数の画素電極と、半導体層、ゲート絶縁膜、走査線に接続されたゲート電極とドレイン電極及びソース電極の何れかで信号線に接続された一方の電極と画素電極に接続されたドレイン電極及びソース電極の他方の電極とを有しドレイン電極及びソース電極が信号線に沿う方向に直線状に配置された複数の薄膜トランジスタと、交差部上に重なる第１の重ね合わせ部と一方の電極上に重なる第２の重ね合わせ部とを有していて一方の電極と信号線とを接続する複数の中継電極と、を具備し、中継電極の第１の重ね合せ部は走査線の幅方向の両側端部に対応する絶縁膜の段差部を覆う長さを有するように構成したことを特徴としている。

中継電極は、信号線の走査線と交差する交差部上に重なる第１の重ね合わせ部が交差部の領域よりも信号線の長手方向に沿った広い領域において信号線に重なっていることを特徴とする。中継電極は、一方の電極上に重なる第２の重ね合わせ部が一方の電極の幅方向における両側端面を覆う部分を有する。

本発明の液晶表示装置によれば、高開口率化及び高精細化に対応できる。

以下、図面を参照してこの発明の実施の形態を詳細に説明する。各図において同一又は対応する部材には同一符号を用いる。
図１（Ａ）は本発明の一実施形態に係る液晶表示装置の内、ＴＦＴ基板の構成を示す概略平面図であり、（Ｂ）は（Ａ）におけるＡ−Ａ線断面図である。

図１に示すように、実施形態に係る液晶表示装置１０は、ガラス等の透明材料から成る透明基板１１と、透明基板１１上に行方向に延びて形成され互いに平行に並んで配設された走査線１２と、走査線１２を覆って形成された絶縁膜２１と、透明基板１１上で列方向に延びる互いに平行に並んで配設された信号線１３と、それぞれが各走査線１２と各信号線１３とで画成される領域毎に各走査線１２と各信号線１３との各交点近傍に配設された薄膜トランジスタ１４と、走査線１２と信号線１３とにそれぞれ隣接して、即ち、各走査線１２と信号線１３とで画される領域毎に配設されていて薄膜トランジスタ１４に接続された各画素電極１５と、走査線１２及び信号線１３と画素電極１５との間に配置された補助容量電極１６と、を備えている。ここで、絶縁膜２１は、後述のゲート絶縁膜を含む。
図示を省略するが、液晶表示装置１０は、対向電極（所謂共通電極）と、各画素電極と対向電極との間に配設される液晶セルと、を備えている。
図１に示すように、液晶表示装置１０では、一対の走査線１２及び一対の信号線１３によって、信号線１３の長手方向に沿って細長い領域が画成され、この領域が一画素分に対応しており、液晶表示装置１０にはこのような構成がマトリックス状に配置される。なお、カラー表示の場合には、例えばこの構成がＲＧＢに対応して設けられて一画素分となる。

走査線１２は、透明基板１１上に積層したＡｌ，Ｃｒ等の第一の導電膜で形成されている。
信号線１３は、ＳｉＮ等の第一の絶縁膜２１の上に積層したアモルファスシリコン膜１３Ａと、このアモルファスシリコン膜１３Ａの上に形成したｎ^＋アモルファスシリコンなどからなるオーミックコンタクト層１３Ｂと、このオーミックコンタクト層１３Ｂ上に形成したＡｌ，Ｃｒ等の第二の導電膜１３Ｃとから成る。本実施形態において、信号線１３は、各走査線１２に交差する交差部１３Ｄを有し、この交差部１３Ｄの幅は信号線１３の他の部分と実質的に同じに形成されている。信号線１３の交差部１３Ｄにおける幅に関しては、後述の製造方法の説明において詳述する。
各薄膜トランジスタ１４は、それぞれが半導体層２２ａ、ゲート絶縁膜２１、走査線１２に接続されたゲート電極１４ｃと、信号線１３に接続されたドレイン電極１４ｂと、画素電極１５に接続されたソース電極１４ａとを有する。本実施形態において、ドレイン電極１４ｂとソース電極１４ａとは信号線１３に沿う方向に直線状に配置されている。ドレイン電極１４ｂは中継電極１７を介して信号線１３に接続されている。中継電極１７は、ドレイン電極１４ｂ及び信号線１３上に重なり合うように設けられ、ドレイン電極１４ｂと信号線１３との間では第一の絶縁膜としてのゲート絶縁膜２１上に設けられている。なお、各薄膜トランジスタ１４のゲート電極１４ｃは、走査線１２の一部で形成されている。

画素電極１５はＩＴＯで成り、薄膜トランジスタ１４のソース電極１４ａに接続された台座部１８にコンタクトホール１９を介して接続されている。
画素電極１５は、図１（Ａ）に示されているように、平面図において一つの画素の周縁に位置する上下の走査線１２と左右の信号線１３の間の領域全体に亘って設けられている。

補助容量電極１６はＡｌ，Ｃｒ等で成り、一つの画素の周縁に沿って位置するように形成されている。具体的には、補助容量電極１６は平面視で枠状に形成されて、上下の走査線１２と左右の信号線１３及び薄膜トランジスタ１４を上方から覆い、さらに一部が画素電極１５の周縁部に重なるようにその内周縁１６ａが画素電極１５の外側縁１５ａの内側に形成されている。

中継電極１７は、信号線１３の走査線１２を乗り越える領域即ち交差部１３Ｄに重なる第１の重ね合わせ部１７ａと、この第１の重ね合わせ部１７ａの一端から走査線１２の長手方向に沿って延びた延出部１７ｂと、延出部１７ｂの先端から第１の重ね合わせ部１７ａと平行に延びて薄膜トランジスタ１４のドレイン電極１４ｂに重なる第２の重ね合わせ部１７ｃと、で一体的に形成されている。
これにより、中継電極１７は、第１の重ね合わせ部１７ａと延出部１７ｂと第２の重ね合わせ部１７ｃとで三方を囲われた領域１７ｄを画成している。

第１の重ね合わせ部１７ａは、上述した交差部１３Ｄにおいて、信号線１３の長手方向に沿って広がっている。具体的には、第１の重ね合せ部１７ａは、図１（Ｃ）に示すように、走査線１２の幅方向の両側端部１２ｂ、１２ｃに対応する絶縁膜２１の段差部１３Ｅ，１３Ｆを覆う長さを有し、第１の重ね合わせ部１７ａは、交差部１３Ｄを跨いで信号線１３が走査線１２を乗り越える領域全体を覆っている。この第１の重ね合わせ部１７ａは、好ましくは、交差部１３Ｄの領域よりも信号線１３の長手方向に沿った広い領域において信号線１３に重なっており、走査線１２の線幅よりも長く形成されている。第１の重ね合わせ部１７ａの幅については、後述の製造方法の説明において詳述する。
第２の重ね合わせ部１７ｃは、ドレイン電極１４ｂの幅方向、即ち図１（Ａ）における走査線１２の長手方向における両側端面を覆うように形成されている。なお、図１（Ｂ）では、ドレイン電極１４ｂの幅方向における一方の端面１４ｄが、第２の重ね合わせ部１７ｃによって覆われている状態が表されている。

また、これらの第１の重ね合わせ部１７ａ，延出部１７ｂ及び第２の重ね合わせ部１７ｃは、互いに一体の一つの導電層で成り、信号線１３とは別体の導電層として、好ましくは透明電極膜によって信号線１３及び薄膜トランジスタ１４のドレイン電極１４ｂの上に重ねて形成されている。
なお、図示の場合、第２の重ね合わせ部１７ｃは薄膜トランジスタ１４のドレイン電極１４ｂ全体を覆うように形成されているが、これに限らず、ドレイン電極１４ｂを部分的に覆うように形成されていてもよい。

台座部１８は、薄膜トランジスタ１４のソース電極１４ａに重なる第３の重ね合わせ部１８ａと、この第３の重ね合わせ部１８ａから第２の重ね合わせ部とは反対側に突出した幅の狭い連結部１８ｂと、この連結部１８ｂと連成していて左右の信号線１３の間の領域でゲート絶縁膜２１上に配置され信号線１３に沿う方向に沿って延出された本体部１８ｃと、で一体構成されている。
台座部１８は、信号線１３とは別体の導電層で成る。具体的には、台座部１８は中継電極１７と同じ導電性材料で形成され、好ましくは透明電極膜によって形成される。
第３の重ね合わせ部１８ａは、ソース電極１４ａの幅方向、即ち図１（Ａ）における走査線１２の長手方向における両側端面を覆うように形成されている。なお、図１（Ｂ）では、ソース電極１４ａの奥行方向、即ち幅方向に直交する方向における一方の端面１４ｅが、第３の重ね合わせ部１８ａによって覆われている状態が表されている。台座部１８のうち第３の重ね合わせ部１８ａは薄膜トランジスタ１４のソース電極１４ａの上に重ねて形成されている。
台座部１８は、図１に示すように本体部１８ｃの幅Ｗ１が第３の重ね合わせ部１８ａの幅Ｗ２よりも広く設定されている。
なお、図示の場合、第３の重ね合わせ部１８ａは、薄膜トランジスタ１４のソース電極１４ａ全体を覆うように形成されているが、これに限らず、ソース電極１４ａを部分的に覆うように形成されていてもよい。

コンタクトホール１９は、台座部１８と画素電極１５を接続するために、台座部１８の中央の上方においてそれぞれＳｉＮ等で成る第二の絶縁膜２５及び第三の絶縁膜２６を貫通して形成され、画素電極１５が形成される際に、画素電極１５の一部がコンタクトホール１９の内壁、コンタクトホール１９によって露出した台座部１８の一部表面に形成される。これにより、画素電極１５が台座部１８と電気的に接続される。

次に、液晶表示装置１０の製造方法の各工程を図２から図６に示す。
まず、図２に示す第一ステップでは、透明基板１１上に第一の導電膜を形成し、この第一の導電膜をパターニングマスクによって加工して、ゲート電極１４ｃを含む走査線１２を形成する。なお、ゲート電極１４ｃは、走査線１２の一部により構成されている。図１（Ａ）、図２（Ａ）において、二点鎖線で示す領域１２ａがゲート電極１４ｃの領域を示す。
そして、これらの走査線１２及びゲート電極１４ｃの上から、ＳｉＮ等で成るゲート絶縁膜２１、アモルファスシリコン膜等で成る半導体層２２、ＳｉＮ等で成るチャネル保護膜（絶縁膜）を順次形成した後、チャネル保護膜をパターニングマスクにより加工して、エッチングストッパー層２３を形成する。

続いて、図３に示す第二ステップでは、エッチングストッパー層２３及び半導体層２２の上面に、オーミックコンタクト用のｎ⁺アモルファスシリコン層２４、第二の導電膜を順次に形成し、この第二の導電膜上にパターニングマスクにより加工して、エッチングにより信号線１３、ソース電極１４ａ及びドレイン電極１４ｂを形成する。また、同様に、ｎ⁺アモルファスシリコン層２４および半導体層２２をエッチングしてオーミックコンタクト層１４ａ、１４ｂおよび活性層としてのアモルファスシリコン膜からなる半導体層２２ａを形成する。ここで、信号線１３は、アモルファスシリコン膜、ｎ⁺アモルファスシリコン層および第二の導電膜の積層構造に形成され、また、走査線１２との交差部１３Ｄを含む全長に亘って同じ線幅で形成される。

薄膜トランジスタ１４のドレイン電極１４ｂは、信号線１３から分離されており、ドレイン電極１４ｂとして必要な最小寸法に形成されている。同様に、薄膜トランジスタ１４のソース電極１４ａは、ソース電極として必要な最小寸法に形成されている。
これにより、この時点ではドレイン電極１４ｂが信号線１３に対して中継電極１７により連結されていないので、領域１７ｄ（図１）も存在しない。従って、パターンニングのためのエッチング工程において、ドレイン電極１４ｂおよび信号線１３を形成するためのエッチング液の滞留やエッチング後の洗浄液の滞留や乾燥不良が発生しないので、加工不良が発生するようなことはない。

その後、図４に示す第三のステップでは、信号線１３、ソース電極１４ａ、ドレイン電極１４ｂの上から表面全体に亘って第三の導電膜を形成し、この第三の導電膜をパターニングマスクにより加工して、中継電極１７及び台座部１８を形成する。
これにより、ドレイン電極１４ｂは中継電極１７を介して信号線１３に接続されると共に、ソース電極１４ａは台座部１８と接続される。
その際、中継電極１７及び台座部１８は、ドレイン電極１４ｂ及びソース電極１４ａと良好なオーミックコンタクトを取ることができる。
さらに、中継電極１７の第１の重ね合わせ部１７ａが信号線１３の交差部１３ａ上に重ね合わさることによって、信号線１３の裏打ちとして機能する。これにより、走査線１２との交差部１３ａを跨ぐ領域で信号線１３の線幅を広くすることなく、信号線１３の所謂段切れの影響を排除することができる。
ここで、信号線１３の交差部１３Ｄにおける幅および中継電極１７の第１の重ね合わせ部１７ｃにおける幅に関して述べる。交差部１３Ｄにおける幅及び第１の重ね合わせ部１７ｃにおける幅とは行方向に沿った幅である。基本的には、信号線１３の交差部における幅も中継電極１７が第１の重ね合わせ部１７ｃにおける幅も全て同一でよい。しかしながら、段差を有する層上に配線を形成する場合には、フォトレジストを露光する際の高さずれによって、形成される配線は、段差の上面側における幅が段差の下面に形成される幅よりも小さくなる。例えば、ゲート電極１４ｃの厚さが１８００Åの場合に、段差の上面側の方が１μｍ程度小さくなる。このため、信号線１３の幅を３μｍとするとき、段差の上面においては信号線の幅を４μｍ程度に設計する。つまり、信号線１３の交差部における幅は、パターン形成時に段差に対応して縮小される分を加えて設計される。このことは、中継電極１７の第１の重ね合わせ部１７ｃについても同様であるが、中継電極１７の第１の重ね合わせ部１７ｃは、前段および後段に信号を伝送する機能を有するものではないので、信号線１３の交差部以外の部分の幅、上述の場合には３μｍとしても差し支えない。

ここで、中継電極１７及び台座部１８を構成する第三の導電膜は、そのエッチングの際に、信号線１３，薄膜トランジスタ１４のソース電極１４ａ及びドレイン電極１４ｂに影響を与えない必要がある。
このような条件を満たす第二の導電膜及び第三の導電膜の組合せは、種々考えられるが、第三の導電膜としては、好ましくはＩＴＯ等の透明導電膜が使用される。これは、ＩＴＯ等の透明導電膜は、比較的薄い膜厚で良好な段差被覆性能を示すので、特に中継電極１７の第１の重ね合わせ部１７ａが信号線１３の裏打ちとして好適であると共に、薄膜トランジスタ１４の立体形状を大きく変化させることがなく、その上に配置される液晶セルの液晶配向を乱すおそれが少ないためである。

また、台座部１８は、信号線１３とは別工程で形成されるので、信号線１３に対して、パターンニングの際のマスクの位置合わせ精度に基づいて配置される。従って、台座部１８の両側縁と信号線１３との間の間隔ｄ（図４参照）は、同工程におけるマスク製造の際の解像度による許容限度（例えば３μｍ）に対して、位置合わせ精度による許容限度（例えば１μｍ以下）まで低減することができる。これにより、信号線１３間のピッチをより一層狭小化することが可能になる。

続いて、図５に示す第四のステップでは、中継電極１７，台座部１８の上から表面全体に亘って第二の絶縁膜２５及び第四の導電膜を形成し、この第四の導電膜をパターニングマスクにより加工して、補助容量電極１６を形成する。
この補助容量電極１６は、走査線１２及び信号線１３を上方から覆うように、且つ台座部１８上に形成されるべきコンタクトホール１９の領域を覆わないように形成されている。なお、図示の場合、補助容量電極１６は、薄膜トランジスタ１４の上方も覆っているが、薄膜トランジスタ１４の上方領域をくり抜いてもよい。

その後、図６に示す第五のステップでは、補助容量電極１６の上から表面全体に亘って第三の絶縁膜２６を形成し、この第三の絶縁膜２６及び第二の絶縁膜２５をパターニングマスクにより加工して、第三の絶縁膜２６及び第二の絶縁膜２５を貫通するコンタクトホール１９を形成する。

最後に、図１に示す第六のステップでは、第三の絶縁膜２６の上から表面全体に亘って画素電極材料を成膜し、パターニングマスクにより加工して、画素電極１５を形成する。
このとき、画素電極材料がコンタクトホール１９の内壁及びコンタクトホール１９の底部に露出した台座部１８の本体部１８ｃの表面に成膜されるので、画素電極１５はコンタクトホール１９を介して台座部１８と接続され、さらに薄膜トランジスタ１４のソース電極１４ａと接続される。

本発明は、上記実施形態に限定されることなく、特許請求の範囲に記載した発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれることはいうまでもない。
例えば、上述した実施形態においては、薄膜トランジスタ１４のソース電極１４ａが台座部１８からコンタクトホール１９を介して画素電極１５に接続され、ドレイン電極１４ｂが信号線１３に接続されているが、これとは逆に、ソース電極１４ａが信号線１３と接続され、ドレイン電極１４ｂが画素電極１５と接続されていてもよい。
本発明の液晶表示装置は、画素電極と走査線及び信号線との間に、それぞれ絶縁膜を介して枠状の補助容量電極１６を備えずに構成されてもよい。

（Ａ）は本発明の液晶表示装置の一実施形態における１画素分のＴＦＴ基板の構成例を示す概略平面図、（Ｂ）はＡ1−Ａ1線断面図、（Ｃ）はＡ２−Ａ２線断面図である。 （Ａ）は図１のＴＦＴ基板の製造工程の第一ステップを示す概略平面図、（Ｂ）はＢ−Ｂ線断面図である。 （Ａ）は図１のＴＦＴ基板の製造工程の第二ステップを示す概略平面図、（Ｂ）はＣ−Ｃ線断面図である。 （Ａ）は図１のＴＦＴ基板の製造工程の第三ステップを示す概略平面図、（Ｂ）はＤ−Ｄ線断面図である。 （Ａ）は図１のＴＦＴ基板の製造工程の第四ステップを示す概略平面図、（Ｂ）はＥ−Ｅ線断面図である。 （Ａ）は図１のＴＦＴ基板の製造工程の第五ステップを示す概略平面図、（Ｂ）はＦ−Ｆ線断面図である。 従来の液晶表示装置の１画素分の構造を模式的に示す図である。

符号の説明

１０ 液晶表示装置
１１ 透明基板
１２ 走査線
１２ａ ゲート電極
１３ 信号線
１３Ａ アモルファスシリコン膜
１３Ｂ オーミックコンタクト層
１３Ｃ 第二の導電膜
１３Ｄ 交差部
１４ 薄膜トランジスタ
１４ａ ソース電極
１４ｂ ドレイン電極
１４ｃ ゲート電極
１４ｄ，１４ｅ 端面
１５ 画素電極
１５ａ 外側縁
１６ 補助容量電極
１６ａ 内周縁
１７ 中継電極
１７ａ 第１の重ね合わせ部
１７ｂ 延出部
１７ｃ 第２の重ね合わせ部
１７ｄ 領域
１８ 台座部
１８ａ 第３の重ね合わせ部
１８ｂ 連結部
１８ｃ 本体部
１９ コンタクトホール
２１ 第一の絶縁膜
２２ アモルファスシリコン膜
２２ａ 半導体層
２３ エッチングストッパー層
２４ オーミックコンタクト層
２５ 第二の絶縁膜
２６ 第三の絶縁膜

Claims (3)

1. 複数の走査線と、
   前記走査線を覆って形成された絶縁膜と、
   前記各走査線に交差する交差部を有する複数の信号線と、
   前記走査線と前記信号線とに隣接して配設された複数の画素電極と、
   半導体層、ゲート絶縁膜、前記走査線に接続されたゲート電極とドレイン電極及びソース電極の何れかで前記信号線に接続された一方の電極と前記画素電極に接続された前記ドレイン電極及びソース電極の他方の電極とを有し前記ドレイン電極及び前記ソース電極が前記信号線に沿う方向に直線状に配置された複数の薄膜トランジスタと、
   前記交差部上に重なる第１の重ね合わせ部と前記一方の電極上に重なる第２の重ね合わせ部とを有していて前記一方の電極と前記信号線とを接続する複数の中継電極と、
   を具備し、前記中継電極の前記第１の重ね合せ部は前記走査線の幅方向の両側端部に対応する絶縁膜の段差部を覆う長さを有する、液晶表示装置。
2. 前記第１の重ね合わせ部が前記信号線の長手方向に沿って前記走査線の線幅よりも長く形成されている、請求項１に記載の液晶表示装置。
3. 前記第２の重ね合わせ部が前記一方の電極の幅方向における両側端面を覆う部分を有する、請求項１に記載の液晶表示装置。