[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4651643B2 - 多層プリント配線板 - Google Patents

多層プリント配線板 Download PDF

Info

Publication number
JP4651643B2
JP4651643B2 JP2007140148A JP2007140148A JP4651643B2 JP 4651643 B2 JP4651643 B2 JP 4651643B2 JP 2007140148 A JP2007140148 A JP 2007140148A JP 2007140148 A JP2007140148 A JP 2007140148A JP 4651643 B2 JP4651643 B2 JP 4651643B2
Authority
JP
Japan
Prior art keywords
layer
resin
printed wiring
chip
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2007140148A
Other languages
English (en)
Other versions
JP2007227971A (ja
Inventor
芳紀 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2007140148A priority Critical patent/JP4651643B2/ja
Publication of JP2007227971A publication Critical patent/JP2007227971A/ja
Application granted granted Critical
Publication of JP4651643B2 publication Critical patent/JP4651643B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、ビルドアップ多層プリント配線板に関し、特にＩＣチップなどの電子部品を内蔵する多層プリント配線板に関するのもである。
ＩＣチップは、ワイヤーボンディング、ＴＡＢ、フリップチップなどの実装方法によって、プリント配線板との電気的接続を取っていた。
ワイヤーボンディングは、プリント配線板にＩＣチップを接着剤によりダイボンディングさせて、該プリント配線板のパッドとＩＣチップのパッドとを金線などのワイヤーで接続させた後、ＩＣチップ並びにワイヤーを守るために熱硬化性樹脂あるいは熱可塑性樹脂などの封止樹脂を施していた。
ＴＡＢは、ＩＣチップのバンプとプリント配線板のパッドとをリードと呼ばれる線を半田などによって一括して接続させた後、樹脂による封止を行っていた。
フリップチップは、ＩＣチップとプリント配線板のパッド部とをバンプを介して接続させて、バンプとの隙間に樹脂を充填させることによって行っていた。
特開２００１−１５６４５７号公報 特開平０９−２６０３８９号公報 特開平１１−３５４５６３号公報 特開２００１−１４４２２３号公報
しかしながら、それぞれの実装方法は、ＩＣチップとプリント配線板の間に接続用のリード部品（ワイヤー、リード、バンプ）を介して電気的接続を行っている。それらの各リード部品は、切断、腐食し易く、これにより、ＩＣチップとの接続が途絶えたり、誤作動の原因となることがあった。
また、それぞれの実装方法は、ＩＣチップを保護するためにエポキシ樹脂等の熱可塑性樹脂によって封止を行っているが、その樹脂を充填する際に気泡を含有すると、気泡が起点となって、リード部品の破壊やＩＣパッドの腐食、信頼性の低下を招いてしまう。熱可塑性樹脂による封止は、それぞれの部品に合わせて樹脂装填用プランジャー、金型を作成する必要が有り、また、熱硬化性樹脂であってもリード部品、ソルダーレジストなどの材質などを考慮した樹脂を選定しなくては成らないために、それぞれにおいてコスト的にも高くなる原因にもなった。
本発明は上述した課題を解決するためになされたものであり、その目的とするところは、リード部品を介さないで、ＩＣチップと直接電気的接続し得る多層プリント配線板を提案することを目的とする。
本発明者は鋭意研究した結果、樹脂絶縁性基板に開口部、通孔やザグリ部を設けてＩＣチップなどの電子部品を予め内蔵させて、層間絶縁層を積層し、該ＩＣチップのパッド上に、フォトエッチングあるいはレーザにより、ビアを設けて、導電層である導体回路を形成させた後、更に、層間絶縁層と導電層を繰り返して、多層プリント配線板を設けることによって、封止樹脂を用いず、リードレス、バンプレスによってＩＣチップとの電気的接続を取ることができる構造を案出した。
更に、本発明者は、樹脂絶縁性基板に開口部、通孔やザグリ部を設けてＩＣチップなどの電子部品を予め内蔵させて、層間絶縁層を積層し、該ＩＣチップのパッド上に、フォトエッチングあるいはレーザにより、ビアを設けて、導電層である導体回路を形成させた後、更に、層間絶縁層と導電層を繰り返して、多層プリント配線板の表層にもＩＣチップ、コンデンサなどの電子部品を実装させた構造を提案した。それによって、封止樹脂を用いず、リードレス、バンプレスによってＩＣチップとの電気的接続を取ることができる。また、それぞれの機能が異なるＩＣチップ、コンデンサなどの電子部品を実装させることができ、より高機能な多層プリント配線板を得ることができる。具体例として、内蔵ＩＣチップとして演算機能を有するＩＣチップを埋め込み、表層には、キャシュメモリ、コンデンサを実装させることによって、ＩＣチップとキャシュメモリ、コンデンサとを近接して配置することが可能になる。
また更に、本発明者は、鋭意研究した結果、樹脂絶縁性基板に開口部、通孔やザグリ部を設けてＩＣチップなどの電子部品を予め収容させて、該ＩＣチップのパッドには導電層からなるトランジション層（仲介層）を形成させることを案出した。トランジション層の上層には層間絶縁層を積層し、該トランジション層上に、フォトエッチングあるいはレーザにより、ビアを設けて、導電層である導体回路を形成させた後、更に、層間絶縁層と導電層を繰り返して、多層プリント配線板を設けることによって、封止樹脂を用いず、リードレス、バンプレスによってＩＣチップとの電気的接続を取ることができる。また、ＩＣチップ部分にトランジション層が形成されていることから、ＩＣチップ部分には平坦化されるので、上層の層間絶縁層も平坦化されて、膜厚みも均一になる。更に、前述のトランジション層によって、上層のビアを形成する際も、形状の安定性を保つことができる。
銅製のパッドを用いることで、従来のアルミニウムなどのパッドと比べて電気特性が向上する。しかしながら、表面が酸化や窒化などされ易く、酸化銅、窒化銅が形成されている。そのために、銅単体では電気特性が向上したのであるが、表面に形成された金属がその特性を劣化させていた。また、銅であるパッド上に直接金属を形成させても、金属の種類や形成方法によっては拡散してしまうために、形成不良や未形成を引き起こしてしまうこともある。パッド上に形成されるには酸化被膜の影響もある。そのために、パッド上にトランジション層を設けることにより、電気特性と密着性が確保される。
本発明で定義されるトランジション層について説明する。
トランジション層は、従来のＩＣチップ実装技術を用いることなく、半導体素子であるＩＣチップとプリント配線板と直接接続を取るために設けられた中間の仲介層を意味する。特徴としては、２層以上の金属層で形成され、半導体素子であるＩＣチップのパッドよりも大きくさせることにある。それによって、電気的接続や位置合わせ性を向上させるものであり、かつ、パッドにダメージを与えることなくレーザやフォトエッチングによるバイアホール加工を可能にするものである。そのため、プリント配線板へのＩＣチップの埋め込み、収容、収納や接続を確実にすることができる。また、トランジション層上には、直接、プリント配線板の導体層である金属を形成することを可能にする。その導体層の一例としては、層間樹脂絶縁層のバイアホールや基板上のスルーホールなどがある。
ＩＣチップのパッドにトランジション層を設ける理由は、次の通りである。第１にパッドがファインかつ小サイズになると、ビアを形成する際のアライメントが困難になるので、トランジション層を設けてアライメントをし易くする。トランジション層を設ければ、パッドピッチ１５０μｍ以下、パッドサイズ２０μｍ以下でもビルドアップ層が安定して形成できる。トランジション層を形成させていないパッドのままで、フォトエッチングにより層間絶縁層のビアを形成させると、ビア径がパッド径よりも大きいと、ビア底残査除去、層間樹脂絶縁層表面粗化処理として行うデスミア処理時に、パッド表面の保護層であるポリイミド層を溶解、損傷する。一方、レーザの場合、ビア径がパッド径より大きいときには、パッド及びパシベーション、ポリミド層（ＩＣの保護膜）がレーザによって破壊される。更に、ＩＣチップのパッドが非常に小さく、ビア径がパッドサイズより大きくなると、フォトエッチング法でも、レーザ法でも位置合わせが非常に困難であり、パッドとビアとの接続不良が多発する。
これに対して、パッド上にトランジション層を設けることで、パッドピッチ１５０μｍ以下、パッドサイズ２０μｍ以下になってもパッド上にビアを確実に接続させることができ、パッドとビアとの接続性や信頼性を向上させる。更に、ＩＣチップのパッド上により大きな径のトランジション層を介在させることで、デスミヤ、めっき工程などの後工程の際に、酸やエッチング液に浸漬させたり、種々のアニール工程を経ても、パッド周囲のＩＣの保護膜（パシベーション、ポリミド層）を溶解、損傷する危険がなくなる。
それぞれに多層プリント配線板だけで機能を果たしてもいるが、場合によっては半導体装置としてのパッケージ基板としての機能させるために外部基板であるマザーボードやドーターボードとの接続のため、ＢＧＡ、半田バンプやＰＧＡ（導電性接続ピン）を配設させてもよい。また、この構成は、従来の実装方法で接続した場合よりも配線長を短くできて、ループインダクタンスも低減できる。
本願発明に用いられるＩＣチップなどの電子部品を内蔵させる樹脂製基板としては、エポキシ樹脂、ＢＴ樹脂、フェノール樹脂などにガラスエポキシ樹脂などの補強材や心材を含浸させた樹脂、エポキシ樹脂を含浸させたプリプレグを積層させたものなどが用いられるが、一般的にプリント配線板で使用されるものを用いることができる。それ以外にも両面銅張積層板、片面板、金属膜を有しない樹脂板、樹脂フィルムを用いることができる。ただし、３５０℃以上の温度を加えると樹脂は、溶解、炭化をしてしまう。また、セラミックでは、外形加工性に劣るので使用することができない。
コア基板等の予め樹脂製絶縁基板にＩＣチップなどの電子部品を収容するキャビティをザグリ、通孔、開口を形成したものに該ＩＣチップを接着剤などで接合させる。
ＩＣチップを内蔵させたコア基板の全面に蒸着、スパッタリング、無電解めっきなどを行い、全面に導電性の金属膜（第１薄膜層）を形成させる。その金属としては、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅などがよい。厚みとしては、０．００１〜２．０μｍの間で形成させるのがよい。０．００１μｍ未満では、全面に均一に積層できない。２．０μｍを越えるものを形成させることは困難であり、効果が高まるのもでもなかった。クロムの場合には０．１μｍの厚みが望ましい。
第１薄膜層により、パッドの被覆を行い、トランジション層とＩＣチップにパッドとの界面の密着性を高めることができる。また、これら金属でパッドを被覆することで、界面への湿分の侵入を防ぎ、パッドの溶解、腐食を防止し、信頼性を高めることができる。また、この第１薄膜層によって、リードのない実装方法によりＩＣチップとの接続を取ることができる。ここで、銅、クロム、ニッケル、チタンを用いることが、金属との密着性がよく、また、界面への湿分の侵入を防ぐために望ましい。パッドが銅から成るため、銅が最適である。
第１薄膜層上に、スパッタ、蒸着、又は、無電解めっきにより第２薄膜層を形成させる。その金属としてはニッケル、銅、金、銀などがある。電気特性、経済性、また、パッドが銅からなり、後程で形成される厚付け層は主に銅であることから、銅を用いるとよい。
ここで第２薄膜層を設ける理由は、第１薄膜層では、後述する厚付け層を形成するための電解めっき用のリードを取ることができ難いためである。第２薄膜層３６は、厚付けのリードとして用いられる。その厚みは０．０１〜５．０μｍの範囲で行うのがよい。０．０１μｍ未満では、リードとしての役割を果たし得ず、５．０μｍを越えると、エッチングの際、下層の第１薄膜層がより多く削れて隙間ができてしまい、湿分が侵入し易くなり、信頼性が低下するからである。電気特性、経済性、また、パッドが銅からなり、後程で形成される厚付け層は主に銅であることから、銅を用いるとよい。
第２薄膜層上に、無電解あるいは電解めっきにより厚付けさせる。形成される金属の種類としてはニッケル、銅、金、銀、亜鉛、鉄などがある。電気特性、経済性、トランジション層としての強度や構造上の耐性、また、後程で形成されるビルドアップである導体層は主に銅であることから、銅を用い電解めっきで形成するのが望ましい。その厚みは１〜２０μｍの範囲で行うのがよい。１μｍより薄いと、上層のバイアホールとの接続信頼性が低下し、２０μｍよりも厚くなると、エッチングの際にアンダーカットが起こってしまい、形成されるトランジション層とバイアホールと界面に隙間が発生するからである。また、場合によっては、第１薄膜層上に直接厚付けめっきしても、さらに、多層に積層してもよい。
その後、エッチングレジストを形成して、露光、現像してトランジション層以外の部分の金属を露出させてエッチングを行い、ＩＣチップのパッド上に第１薄膜層、第２薄膜層、厚付け層からなるトランジション層を形成させる。
また、上記トランジション層の製造方法以外にも、ＩＣチップ及びコア基板の上に形成した金属膜上にドライフィルムレジストを形成してトランジション層に該当する部分を除去させて、電解めっきによって厚付けした後、レジストを剥離してエッチング液によって、同様にＩＣチップのパッド上にトランジション層を形成させることもできる。
以下、本発明の実施形態について図を参照して説明する。
先ず、本発明の第１実施形態に係る多層プリント配線板の構成について、多層プリント配線板１０の断面を示す図６を参照して説明する。
図６に示すように多層プリント配線板１０は、ＩＣチップ２０を収容するコア基板３０と、層間樹脂絶縁層５０、層間樹脂絶縁層１５０とからなる。層間樹脂絶縁層５０には、バイアホール６０および導体回路５８が形成され、層間樹脂絶縁層１５０には、バイアホール１６０および導体回路１５８が形成されている。
ＩＣチップ２０には、パッシベーション膜２２が被覆され、該パッシベーション膜２２の開口内に入出力端子を構成するパッド２４が配設されている。主として銅から成るパッド２４の上には、トランジション層３８が形成されている。該トランジション層３８は、第１薄膜層３３、第２薄膜層３６、厚付け膜３７の３層構造からなる。
層間樹脂絶縁層１５０の上には、ソルダーレジスト層７０が配設されている。ソルダーレジスト層７０の開口部７１下の導体回路１５８には、図示しないドータボード、マザーボード等の外部基板と接続するための半田バンプ７６が設けられている。
本実施形態の多層プリント配線板１０では、コア基板３０にＩＣチップ２０を予め内蔵させて、該ＩＣチップ２０のパッド２４にはトランジション層を３８を配設させている。このため、リード部品や封止樹脂を用いず、ＩＣチップと多層プリント配線板（パッケージ基板）との電気的接続を取ることができる。また、ＩＣチップ部分にトランジション層３８が形成されていることから、ＩＣチップ部分には平坦化されるので、上層の層間絶縁層５０も平坦化されて、膜厚みも均一になる。更に、トランジション層によって、上層のバイアホール６０を形成する際も形状の安定性を保つことができる。
更に、４０μｍ前後の径のパッド２４上に６０μｍ径以上のトランジション層３８を介在させることで、６０μｍ径のバイアホールを確実に接続させることができる。また、コア基板上の位置決めマーク（図示せず）に対して位置合わせしてトランジション層３８を形成し、更に、該位置決めマークに対して位置合わせをしてバイアホール６０を形成するため、トランジション層３８を介してパッド２４をバイアホール６０へ確実に接続させることができる。
引き続き、図６を参照して上述した多層プリント配線板の製造方法について、図１〜図５を参照して説明する。
（１）先ず、ガラスクロス等の心材にエポキシ等の樹脂を含浸させたプリプレグを積層した絶縁樹脂基板（コア基板）３０を出発材料とする（図１（Ａ）参照）。次に、コア基板３０の片面に、ザグリ加工でＩＣチップ収容用の凹部３２を形成する（図１（Ｂ）参照）。ここでは、ザグリ加工により凹部を設けているが、開口を設けた絶縁樹脂基板と開口を設けない樹脂絶縁基板とを張り合わせることで、収容部を備えるコア基板を形成できる。
（２）その後、凹部３２に、印刷機を用いて接着材料３４を塗布する。このとき、塗布以外にも、ポッティングなどをしてもよい。次に、ＩＣチップ２０を接着材料３４上に載置する（図１（Ｃ）参照）。
（３）そして、ＩＣチップ２０の上面を押す、もしくは叩いて凹部３２内に完全に収容させる（図１（Ｄ）参照）。これにより、コア基板３０を平滑にすることができる。
（４）その後、ＩＣチップ２０を収容させたコア基板３０の全面に蒸着、スパッタリング、無電解めっきなどを行い、全面に導電性の第１薄膜層３３を形成させる（図２（Ａ））。その金属としては、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅などがよい。特に、銅、ニッケル、クロム、チタンを用いることが、金属との密着性がよく、また、界面への湿分の侵入を防ぐために望ましい。パッドが銅からなるため、銅を用いるのが最適である。厚みとしては、０．００１〜２．０μｍの間で形成させるのがよい。特に、０．１〜１．０μｍが望ましい。クロムの場合には０．１μｍの厚みが望ましい。
第１薄膜層３３により、主として銅から成るパッド２４の被覆を行い、トランジション層とＩＣチップにパッド２４との界面の密着性を高めることができる。また、これら金属でパッド２４を被覆することで、界面への湿分の侵入を防ぎ、パッドの信頼性を高めることができる。また、この第１薄膜層３３によって、リードのない実装方法によりＩＣチップとの接続を取ることができる。
（５）第１薄膜層３３上に、スパッタ、蒸着、又は、無電解めっきにより、第２薄膜層３６を形成させる（図２（Ｂ））。その金属としてはニッケル、銅、金、銀などがある。電気特性、経済性、また、後程で形成されるビルドアップである導体層は主に銅であることから、銅を用いるとよい。なお、第１薄膜層３３上に、第２薄膜層３６を設けることなく厚付け層を直接形成することもできる。
第２薄膜層を設ける理由は、第１薄膜層では、後述する厚付け層を形成するための電解めっき用のリードを取ることができ難いためである。第２薄膜層３６は、厚付けのリードとして用いられる。その厚みは０．０１〜５．０μｍの範囲で行うのがよい。０．０１μｍ未満では、リードとしての役割を果たし得ず、５．０μｍを越えると、エッチングの際、下層の第１薄膜層がより多く削れて隙間ができてしまい、湿分が侵入し易くなり、信頼性が低下するからである。なお、望ましい第１薄膜層と第２薄膜層との組み合わせは、銅−銅、クロム−銅、クロム−ニッケル、チタン−銅、チタン−ニッケルである。金属との接合性や電気伝達性という点で他の組み合わせよりも優れる。
（６）その後、レジストを塗布し、コア基板上の図示しない位置決めマークを基準として露光、現像してＩＣチップのパッドの上部に開口を設けるようにメッキレジスト３５を設け、以下の条件で電解めっきを施し、電解めっき膜（厚付け膜）３７を設ける（図２（Ｃ））。
〔電解めっき水溶液〕
硫酸 ２．２４ ｍｏｌ／ｌ
硫酸銅 ０．２６ ｍｏｌ／ｌ
添加剤（アトテックジャパン製、カパラシドＨＬ）
１９．５ ｍｌ／ｌ
〔電解めっき条件〕
電流密度 １Ａ／dm２
時間 ６５分
温度 ２２±２℃
メッキレジスト３５を除去した後、メッキレジスト３５下の無電解第２薄膜層３６、第１薄膜層３３をエッチングで除去することで、ＩＣチップのパッド２４上にトランジション層３８を形成する（図２（Ｄ））。ここでは、メッキレジストによりトランジション層を形成したが、無電解第２薄膜層３６の上に電解めっき膜を均一に形成した後、エッチングレジストを形成して、露光、現像してトランジション層以外の部分の金属を露出させてエッチングを行い、ＩＣチップのパッド上にトランジション層を形成させることも可能である。電解めっき膜は、ニッケル、銅、金、銀、亜鉛、鉄により形成するのが望ましく、厚みは１〜２０μｍの範囲がよい。それより厚くなると、エッチングの際にアンダーカットが起こってしまい、形成されるトランジション層とバイアホールと界面に隙間が発生することがあるからである。
（７）次に、基板にエッチング液をスプレイで吹きつけ、トランジション層３８の表面をエッチングすることにより粗化面３８αを形成する（図３（Ａ）参照）。なお、粗化面は、無電解めっき、酸化還元処理により形成することもできる。図３（Ａ）中のトランジション層３８を拡大して図７（Ａ）に示し、図７（Ａ）のＢ矢視を図７（Ｂ）に示す。トランジション層３８は、第１薄膜層３３、第２薄膜層３６、厚付け膜３７の３層構造からなる。図７（Ａ）に示すように、トランジションは円形に形成されているが、この代わりに、図７（Ｃ）に示すように楕円形に、図７（Ｄ）に示すように矩形に、図７（Ｅ）に示すように小判型に形成することも可能である。
（８）上記工程を経た基板に、厚さ５０μｍの熱硬化型樹脂シートを温度５０〜１５０℃まで昇温しながら圧力５kg／cm２で真空圧着ラミネートし、層間樹脂絶縁層５０を設ける（図３（Ｂ）参照）。真空圧着時の真空度は、１０ｍｍＨｇである。
（９）次に、コア基板上の図示しない位置決めマークを基準として位置合わせを行い、波長１０．４μｍのＣＯ２ガスレーザにて、ビーム径５ｍｍ、トップハットモード、パルス幅５．０μ秒、マスクの穴径０．５ｍｍ、１ショットの条件で、層間樹脂絶縁層５０に直径８０μｍのバイアホール用開口４８を設ける（図３（Ｃ）参照）。クロム酸を用いて、開口４８内の樹脂残りを除去する。パッド２４上に銅製のトランジション層３８を設けることで、パッド２４上の樹脂残りを防ぐことができ、これにより、パッド２４と後述するバイアホール６０との接続性や信頼性を向上させる。更に、４０μｍ径前後のパッド２４上に６０μｍ以上の径のトランジション層３８を介在させることで、６０μｍ径のバイアホール用開口４８を確実に接続させることができる。なお、ここでは、過マンガン酸を用いて樹脂残さを除去したが、酸素プラズマを用いてデスミア処理を行うことも可能である。
（１０）次に、クロム酸、過マンガン酸塩などの酸化剤等に浸漬させることによって、層間樹脂絶縁層５０の粗化面５０αを設ける（図３（Ｄ）参照）。該粗化面５０αは、０．１〜５μｍの範囲で形成されることがよい。その一例として、過マンガン酸ナトリウム溶液５０ｇ／ｌ、温度６０℃中に５〜２５分間浸漬させることによって、２〜３μｍの粗化面５０αを設ける。上記以外には、日本真空技術株式会社製のＳＶ−４５４０を用いてプラズマ処理を行い、層間樹脂絶縁層５０の表面に粗化面５０αを形成することもできる。この際、不活性ガスとしてはアルゴンガスを使用し、電力２００Ｗ、ガス圧０．６Ｐａ、温度７０℃の条件で、２分間プラズマ処理を実施する。
（１１）粗化面５０αが形成された層間樹脂絶縁層５０上に、金属層５２を設ける（図４（Ａ）参照）。金属層５２は、無電解めっきによって形成させる。予め層間樹脂絶縁層５０の表層にパラジウムなどの触媒を付与させて、無電解めっき液に５〜６０分間浸漬させることにより、０．１〜５μｍの範囲でめっき膜である金属層５２を設ける。その一例として、
〔無電解めっき水溶液〕
ＮｉＳＯ４ ０．００３ ｍｏｌ／ｌ
酒石酸 ０．２００ ｍｏｌ／ｌ
硫酸銅 ０．０３０ ｍｏｌ／ｌ
ＨＣＨＯ ０．０５０ ｍｏｌ／ｌ
ＮａＯＨ ０．１００ ｍｏｌ／ｌ
α、α′−ビピルジル １００ ｍｇ／ｌ
ポリエチレングリコール（ＰＥＧ） ０．１０ ｇ／ｌ
３４℃の液温度で４０分間浸漬させた。
上記以外でも上述したプラズマ処理と同じ装置を用い、内部のアルゴンガスを交換した後、Ｎｉ及びＣｕをターゲットにしたスパッタリングを、気圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、Ｎｉ／Ｃｕ金属層５２を層間樹脂絶縁層５０の表面に形成することもできる。このとき、形成されるＮｉ／Ｃｕ金属層５２の厚さは０．２μｍである。
（１２）上記処理を終えた基板３０に、市販の感光性ドライフィルムを貼り付け、クロムガラスマスクを載置して、４０ｍＪ／cm２で露光した後、０．８％炭酸ナトリウムで現像処理し、厚さ２５μｍのめっきレジスト５４を設ける。次に、以下の条件で電解めっきを施して、厚さ１８μｍの電解めっき膜５６を形成する（図４（Ｂ）参照）。なお、電解めっき水溶液中の添加剤は、アトテックジャパン社製のカパラシドＨＬである。
〔電解めっき水溶液〕
硫酸 ２．２４ ｍｏｌ／ｌ
硫酸銅 ０．２６ ｍｏｌ／ｌ
添加剤（アトテックジャパン製、カパラシドＨＬ）
１９．５ ｍｌ／ｌ
〔電解めっき条件〕
電流密度 １Ａ／dm２
時間 ６５分
温度 ２２±２℃
（１３）めっきレジスト５４を５％ＮａＯＨで剥離除去した後、そのめっきレジスト下のＮｉ−Ｃｕ合金層５２を硝酸および硫酸と過酸化水素の混合液を用いるエッチングにて溶解除去し、Ｎｉ−Ｃｕ合金層５２と電解めっき膜５６からなる厚さ１６μｍの導体回路５８及びバイアホール６０を形成し、第二銅錯体と有機酸とを含有するエッチング液によって、粗化面５８α、６０αを形成する（図４（Ｃ）参照）。
（１４）次いで、上記（９）〜（１３）の工程を、繰り返すことにより、さらに上層の層間樹脂絶縁層１５０及び導体回路１５８（バイアホール１６０を含む）を形成する（図５（Ａ）参照）。
（１５）次に、ジエチレングリコールジメチルエーテル（ＤＭＤＧ）に６０重量％の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂（日本化薬社製）のエポキシ基５０％をアクリル化した感光性付与のオリゴマー（分子量４０００）４６．６７重量部、メチルエチルケトンに溶解させた８０重量％のビスフェノールＡ型エポキシ樹脂（油化シェル社製、商品名：エピコート１００１）１５重量部、イミダゾール硬化剤（四国化成社製、商品名：２Ｅ４ＭＺ−ＣＮ）１．６重量部、感光性モノマーである多官能アクリルモノマー（共栄化学社製、商品名：Ｒ６０４）３重量部、同じく多価アクリルモノマー（共栄化学社製、商品名：ＤＰＥ６Ａ）１．５重量部、分散系消泡剤（サンノプコ社製、商品名：Ｓ−６５）０．７１重量部を容器にとり、攪拌、混合して混合組成物を調整し、この混合組成物に対して光重量開始剤としてベンゾフェノン（関東化学社製）２．０重量部、光増感剤としてのミヒラーケトン（関東化学社製）０．２重量部を加えて、粘度を２５℃で２．０Ｐａ・ｓに調整したソルダーレジスト組成物（有機樹脂絶縁材料）を得る。
なお、粘度測定は、Ｂ型粘度計（東京計器社製、ＤＶＬ−Ｂ型）で６０ｒｐｍの場合はローターNo.４、６ｒｐｍの場合はローターNo.３によった。
（１６）次に、基板３０に、上記ソルダーレジスト組成物を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジストレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／cm２の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、ランド径６２０μｍ、開口径４６０μｍの開口７１を形成する（図５（Ｂ）参照）。
（１７）次に、ソルダーレジスト層（有機樹脂絶縁層）７０を形成した基板を、塩化ニッケル（２．３×１０−１ｍｏｌ／ｌ）、次亞リン酸ナトリウム（２．８×１０−１ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０−１ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口部７１に厚さ５μｍのニッケルめっき層７２を形成する。さらに、その基板を、シアン化金カリウム（７．６×１０−３ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０−１ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０−１ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０−１ｍｏｌ／ｌ）を含む無電解めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に厚さ０．０３μｍの金めっき層７４を形成することで、導体回路１５８に半田パッド７５を形成する（図５（Ｃ）参照）。
（１８）この後、ソルダーレジスト層７０の開口部７１に、はんだペーストを印刷して、２００℃でリフローすることにより、半田バンプ７６を形成する。これにより、ＩＣチップ２０を内蔵し、半田バンプ７６を有する多層プリント配線板１０を得ることができる（図６参照）。
図１３（Ａ）は、第１実施形態に係る多層プリント配線板１０の平面図を示している。第１実施形態の多層プリント配線板１０の表面には、格子状に半田バンプ（ボールグリットアレー）７６が基板全面に配設されている。第１実施形態では、ＩＣチップ２０上の領域Ｒ１にも半田バンプ７６を形成することで、ＩＣチップ２０からの配線長さを短縮することができる。なお、半田バンプ７６は、図１３（Ｂ）に示すように基板全面に千鳥状に形成されてもよい。
上述した実施形態では、層間樹脂絶縁層５０、１５０に熱硬化型シクロオレフィン系樹脂シート、エポキシ系樹脂シートを用いることができる。この熱硬化型樹脂シートには、難溶性樹脂、可溶性粒子、硬化剤、その他の成分が含有されている。それぞれについて以下に説明する。
本発明の製造方法において使用し得る熱硬化型樹脂シートは、酸または酸化剤に可溶性の粒子（以下、可溶性粒子という）が酸または酸化剤に難溶性の樹脂（以下、難溶性樹脂という）中に分散したものである。
なお、本発明で使用する「難溶性」「可溶性」という語は、同一の酸または酸化剤からなる溶液に同一時間浸漬した場合に、相対的に溶解速度の早いものを便宜上「可溶性」と呼び、相対的に溶解速度の遅いものを便宜上「難溶性」と呼ぶ。
上記可溶性粒子としては、例えば、酸または酸化剤に可溶性の樹脂粒子（以下、可溶性樹脂粒子）、酸または酸化剤に可溶性の無機粒子（以下、可溶性無機粒子）、酸または酸化剤に可溶性の金属粒子（以下、可溶性金属粒子）等が挙げられる。これらの可溶性粒子は、単独で用いても良いし、２種以上併用してもよい。
上記可溶性粒子の形状は特に限定されず、球状、破砕状等が挙げられる。また、上記可溶性粒子の形状は、一様な形状であることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができるからである。
上記可溶性粒子の平均粒径としては、０．１〜１０μｍが望ましい。この粒径の範囲であれば、２種類以上の異なる粒径のものを含有してもよい。すなわち、平均粒径が０．１〜０．５μｍの可溶性粒子と平均粒径が１〜３μｍの可溶性粒子とを含有する等である。これにより、より複雑な粗化面を形成することができ、導体回路との密着性にも優れる。なお、本発明において、可溶性粒子の粒径とは、可溶性粒子の一番長い部分の長さである。
上記可溶性樹脂粒子としては、熱硬化性樹脂、熱可塑性樹脂等からなるものが挙げられ、酸あるいは酸化剤からなる溶液に浸漬した場合に、上記難溶性樹脂よりも溶解速度が速いものであれば特に限定されない。
上記可溶性樹脂粒子の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等からなるものが挙げられ、これらの樹脂の一種からなるものであってもよいし、２種以上の樹脂の混合物からなるものであってもよい。
また、上記可溶性樹脂粒子としては、ゴムからなる樹脂粒子を用いることもできる。上記ゴムとしては、例えば、ポリブタジエンゴム、エポキシ変性、ウレタン変性、（メタ）アクリロニトリル変性等の各種変性ポリブタジエンゴム、カルボキシル基を含有した（メタ）アクリロニトリル・ブタジエンゴム等が挙げられる。これらのゴムを使用することにより、可溶性樹脂粒子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸を用いて可溶性樹脂粒子を溶解する際には、強酸以外の酸でも溶解することができ、酸化剤を用いて可溶性樹脂粒子を溶解する際には、比較的酸化力の弱い過マンガン酸塩でも溶解することができる。また、クロム酸を用いた場合でも、低濃度で溶解することができる。そのため、酸や酸化剤が樹脂表面に残留することがなく、後述するように、粗化面形成後、塩化パラジウム等の触媒を付与する際に、触媒が付与されなたかったり、触媒が酸化されたりすることがない。
上記可溶性無機粒子としては、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物およびケイ素化合物からなる群より選択される少なくとも一種からなる粒子等が挙げられる。
上記アルミニウム化合物としては、例えば、アルミナ、水酸化アルミニウム等が挙げられ、上記カルシウム化合物としては、例えば、炭酸カルシウム、水酸化カルシウム等が挙げられ、上記カリウム化合物としては、炭酸カリウム等が挙げられ、上記マグネシウム化合物としては、マグネシア、ドロマイト、塩基性炭酸マグネシウム等が挙げられ、上記ケイ素化合物としては、シリカ、ゼオライト等が挙げられる。これらは単独で用いても良いし、２種以上併用してもよい。
上記可溶性金属粒子としては、例えば、銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、マグネシウム、カルシウムおよびケイ素からなる群より選択される少なくとも一種からなる粒子等が挙げられる。また、これらの可溶性金属粒子は、絶縁性を確保するために、表層が樹脂等により被覆されていてもよい。
上記可溶性粒子を、２種以上混合して用いる場合、混合する２種の可溶性粒子の組み合わせとしては、樹脂粒子と無機粒子との組み合わせが望ましい。両者とも導電性が低くいため樹脂フィルムの絶縁性を確保することができるとともに、難溶性樹脂との間で熱膨張の調整が図りやすく、樹脂フィルムからなる層間樹脂絶縁層にクラックが発生せず、層間樹脂絶縁層と導体回路との間で剥離が発生しないからである。
上記難溶性樹脂としては、層間樹脂絶縁層に酸または酸化剤を用いて粗化面を形成する際に、粗化面の形状を保持できるものであれば特に限定されず、例えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が挙げられる。また、これらの樹脂に感光性を付与した感光性樹脂であってもよい。感光性樹脂を用いることにより、層間樹脂絶縁層に露光、現像処理を用いてバイアホール用開口を形成することできる。
これらのなかでは、熱硬化性樹脂を含有しているものが望ましい。それにより、めっき液あるいは種々の加熱処理によっても粗化面の形状を保持することができるからである。
上記難溶性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等が挙げられる。これらの樹脂は単独で用いてもよいし、２種以上を併用してもよい。熱硬化性樹脂、熱可塑性樹脂、それらの複合体であってもよい。
さらには、１分子中に、２個以上のエポキシ基を有するエポキシ樹脂がより望ましい。前述の粗化面を形成することができるばかりでなく、耐熱性等にも優れてるため、ヒートサイクル条件下においても、金属層に応力の集中が発生せず、金属層の剥離などが起きにくいからである。
上記エポキシ樹脂としては、例えば、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、ビフェノールＦ型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、トリグリシジルイソシアヌレート、脂環式エポキシ樹脂等が挙げられる。これらは、単独で用いてもよく、２種以上を併用してもよい。それにより、耐熱性等に優れるものとなる。
本発明で用いる樹脂フィルムにおいて、上記可溶性粒子は、上記難溶性樹脂中にほぼ均一に分散されていることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができ、樹脂フィルムにバイアホールやスルーホールを形成しても、その上に形成する導体回路の金属層の密着性を確保することができるからである。また、粗化面を形成する表層部だけに可溶性粒子を含有する樹脂フィルムを用いてもよい。それによって、樹脂フィルムの表層部以外は酸または酸化剤にさらされることがないため、層間樹脂絶縁層を介した導体回路間の絶縁性が確実に保たれる。
上記樹脂フィルムにおいて、難溶性樹脂中に分散している可溶性粒子の配合量は、樹脂フィルムに対して、３〜４０重量％が望ましい。可溶性粒子の配合量が３重量％未満では、所望の凹凸を有する粗化面を形成することができない場合があり、４０重量％を超えると、酸または酸化剤を用いて可溶性粒子を溶解した際に、樹脂フィルムの深部まで溶解してしまい、樹脂フィルムからなる層間樹脂絶縁層を介した導体回路間の絶縁性を維持できず、短絡の原因となる場合がある。
上記樹脂フィルムは、上記可溶性粒子、上記難溶性樹脂以外に、硬化剤、その他の成分等を含有していることが望ましい。
上記硬化剤としては、例えば、イミダゾール系硬化剤、アミン系硬化剤、グアニジン系硬化剤、これらの硬化剤のエポキシアダクトやこれらの硬化剤をマイクロカプセル化したもの、トリフェニルホスフィン、テトラフェニルホスフォニウム・テトラフェニルボレート等の有機ホスフィン系化合物等が挙げられる。
上記硬化剤の含有量は、樹脂フィルムに対して０．０５〜１０重量％であることが望ましい。０．０５重量％未満では、樹脂フィルムの硬化が不十分であるため、酸や酸化剤が樹脂フィルムに侵入する度合いが大きくなり、樹脂フィルムの絶縁性が損なわれることがある。一方、１０重量％を超えると、過剰な硬化剤成分が樹脂の組成を変性させることがあり、信頼性の低下を招いたりしてしまうことがある。
上記その他の成分としては、例えば、粗化面の形成に影響しない無機化合物あるいは樹脂等のフィラーが挙げられる。上記無機化合物としては、例えば、シリカ、アルミナ、ドロマイト等が挙げられ、上記樹脂としては、例えば、ポリイミド樹脂、ポリアクリル樹脂、ポリアミドイミド樹脂、ポリフェニレン樹脂、メラニン樹脂、オレフィン系樹脂等が挙げられる。これらのフィラーを含有させることによって、熱膨脹係数の整合や耐熱性、耐薬品性の向上などを図り多層プリント配線板の性能を向上させることができる。
また、上記樹脂フィルムは、溶剤を含有していてもよい。上記溶剤としては、例えば、アセトン、メチルエチルケトン、シクロヘキサノン等のケトン類、酢酸エチル、酢酸ブチル、セロソルブアセテートやトルエン、キシレン等の芳香族炭化水素等が挙げられる。これらは単独で用いてもよいし、２種類以上併用してもよい。ただし、これらの層間樹脂絶縁層は、３５０℃以上の温度を加えると溶解、炭化をしてしまう。
上記樹脂フィルムを張り付けた後、レーザで開口させて、層間樹脂絶縁層にバイアホールを開口させる。その後、酸あるいは酸化剤に浸漬させて、層間樹脂絶縁層に粗化層を形成する。酸としては、硫酸、リン酸、塩酸、蟻酸などの強酸を用いることができ、酸化剤としてはクロム酸、クロム硫酸、過マンガン塩酸などを用いることができる。それにより、可溶性粒子を溶解あるいは脱落させることによって層間樹脂絶縁層の表面に粗化層を形成させる。その粗化層の形成された層間樹脂絶縁層に、Ｐｂなどの触媒を付与させた後、無電解めっきを施す。無電解めっき膜上にレジストを施して露光、現像を経てめっきレジストの非形成部を形成させる。該非形成部に電解めっきを施してレジストを剥離、エッチングによって層間樹脂絶縁層上の無電解めっき膜を除去してバイアホールと導体回路を形成させた。
引き続き、本発明の第１実施形態の改変例に係る多層プリント配線板について、図８を参照して説明する。上述した第１実施形態では、ＢＧＡを配設した場合で説明した。改変例では、第１実施形態とほぼ同様であるが、図８に示すように導電性接続ピン９６を介して接続を取るＰＧＡ方式に構成されている。
次に、本発明の第２実施形態に係る多層プリント配線板について、図９を参照して説明する。
上述した第１実施形態では、コア基板３０にザグリで設けた凹部３２にＩＣチップを収容した。これに対して、第２実施形態では、コア基板３０に形成した通孔３２にＩＣチップ２０を収容してある。この第２実施形態では、ＩＣチップ２０の裏面側にヒートシンクを直接取り付けることができるため、ＩＣチップ２０を効率的に冷却できる利点がある。
次に、本発明の第３実施形態に係る多層プリント配線板について、図１０を参照して説明する。
上述した第１実施形態では、多層プリント配線板内にＩＣチップを収容した。これに対して、第３実施形態では、多層プリント配線板内にＩＣチップ２０を収容すると共に、表面にＩＣチップ１２０を載置してある。内蔵のＩＣチップ２０としては、発熱量の比較的小さいキャシュメモリが用いられ、表面のＩＣチップ１２０としては、演算用のＣＰＵが載置されている。
ＩＣチップ２０のパッド２４と、ＩＣチップ１２０のパッド１２４とは、トランジション層３８−バイアホール６０−導体回路５８−バイアホール１６０−導体回路１５８−半田バンプ７６Ｕを介して接続されている。一方、ＩＣチップ１２０のパッド１２４と、ドータボード９０のパッド９２とは、半田バンプ７６Ｕ−導体回路１５８−バイアホール１６０−導体回路５８−バイアホール６０−スルーホール１３６−バイアホール６０−導体回路５８−バイアホール１６０−導体回路１５８−半田バンプ７６Ｕを介して接続されている。
第３実施形態では、歩留まりの低いキャシュメモリ２０をＣＰＵ用のＩＣチップ１２０と別に製造しながら、ＩＣチップ１２０とキャシュメモリ２０とを近接して配置することが可能になり、ＩＣチップの高速動作が可能となる。この第３実施形態では、ＩＣチップを内蔵すると共に表面に載置することで、それぞれの機能が異なるＩＣチップなどの電子部品を実装させることができ、より高機能な多層プリント配線板を得ることができる。
次に、本発明の第４実施形態に係る多層プリント配線板について、図１１を参照して説明する。
上述した第１実施形態では、基板全面に半田バンプ７６を形成した。これに対して、第４実施形態では、ＩＣチップ２０の領域Ｒ１以外の領域Ｒ２にのみ半田バンプ（外部接続端子）７６を形成してある。
図１１に示す第４実施形態の多層プリント配線板は、ＩＣチップ２０を収容するコア基板３０と、層間樹脂絶縁層５０、層間樹脂絶縁層１５０とからなる。層間樹脂絶縁層５０には、バイアホール６０および導体回路５８が形成され、層間樹脂絶縁層１５０には、バイアホール１６０および導体回路１５８が形成されている。
層間樹脂絶縁層１５０の上には、ソルダーレジスト層７０が配設されている。ソルダーレジスト層７０の開口部７１下の導体回路１５８には、図示しないドータボード、マザーボード等の外部基板と接続するための半田バンプ７６が設けられている。半田バンプ７６は、ＩＣチップ２０の直上の領域Ｒ１以外の領域Ｒ２に配設されている。
図１１中の多層プリント配線板のＥ−Ｅ断面を図１２に示す。図１２の点線で示される内側の領域は、ＩＣチップ２０が内蔵されている領域Ｒ１である。図１２の点線の外側から実線の内側の領域は、ＩＣチップ２０が内蔵されていない領域Ｒ２である。導体回路１５８は、放射線状に領域Ｒ１から領域Ｒ２へ広がるように形成されている。半田バンプ７６と接続するための半田パッド７５は、領域Ｒ２内で格子状に配置されている。
図１３（Ｃ）は、第４実施形態の多層プリント配線板の平面図を示している。半田バンプ７６又は導電性接続ピンは、領域Ｒ２内で格子状に配置されて、図示しないドータボード、マザーボード等の外部基板と接続される。なお、半田バンプ７６は、図１３（Ｄ）に示すように領域Ｒ２内で千鳥状に形成されてもよい。
第４実施形態の多層プリント配線板では、ＩＣチップ２０が内蔵されていない基板上の領域Ｒ２に半田バンプ７６を配設する。これにより、セラミックから成り熱膨張係数の小さなＩＣチップ２０と、樹脂から成り熱膨張係数の大きな層間絶縁層５０、１５０およびソルダーレジスト層７０との熱膨張による影響を小さくできるため、半田バンプ７６の周囲などに発生する剥離、クラックを防止できる。これにより、半田パンプ７６の脱落や位置ずれを防止して、電気的接続性や信頼性を向上させることが可能となる。
引き続き、本発明の第５実施形態に係る多層プリント配線板について、図１４を参照して説明する。
上述した第１実施形態では、ＩＣチップ２０のパッド２４上にトランジション層３８を形成し、該トランジション層３８に層間樹脂絶縁層５０のビア６０を接続した。これに対して、第５実施形態では、トランジション層を設けることなくビア６０をパッド２４へ直接接続してある。即ち、ＩＣチップ２０のパッドが銅から成るため、銅から成るバイアホール６０にて直接接続を取っている。この第４実施形態は、第１〜第３実施形態と比較して工程を削減できるため、廉価に構成できる利点がある。
本発明の構造により、リード部品を介さずに、ＩＣチップとプリント配線板との接続を取ることができる。そのため、樹脂封止も不要となる。更に、リード部品や封止樹脂に起因する不具合が起きないので、接続性や信頼性が向上する。また、ＩＣチップのパッドとプリント配線板の導電層が直接接続されているので、電気特性も向上させることができる。
更に、従来のＩＣチップの実装方法に比べて、ＩＣチップ〜基板〜外部基板までの配線長も短くできて、ループインダクタンスを低減できる効果もある。
（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。 （Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。 （Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。 （Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。 （Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施形態に係る多層プリント配線板の製造工程図である。 本発明の第１実施形態に係る多層プリント配線板の断面図である。 （Ａ）は、図３（Ａ）中のトランジション層を拡大して示す図であり、（Ｂ）は、図７（Ａ）のＢ矢視図であり、（Ｃ）、（Ｄ）、（Ｅ）は、トランジション層の改変例の説明図である。 本発明の第１実施形態の改変例に係る多層プリント配線板の断面図である。 本発明の第２実施形態に係る多層プリント配線板の断面図である。 本発明の第３実施形態に係る多層プリント配線板の断面図である。 本発明の第４実施形態に係る多層プリント配線板の断面図である。 図１１のＥ−Ｅ断面図である。 （Ａ）は、本発明の第１実施形態に係る多層プリント配線板の平面図であり、（Ｂ）は、バンプが千鳥状に配置された第１実施形態に係る多層プリント配線板の平面図であり、（Ｃ）は、第４実施形態に係る多層プリント配線板の平面図であり、（Ｄ）は、バンプが千鳥状に配置された第４実施形態に係る多層プリント配線板の平面図である。 本発明の第５実施形態に係る多層プリント配線板の断面図である。
符号の説明
２０ ＩＣチップ（電子部品）
２４ パッド
３０ コア基板
３２ 凹部
３３ 第１薄膜層
３６ 第２薄膜層
３７ 電解めっき膜（厚付け膜）
３８ トランジション層
５０ 層間樹脂絶縁層
５８ 導体回路
６０ バイアホール
７０ ソルダーレジスト層
７６ 半田バンプ（外部接続端子）
９０ ドータボード
９６ 導電性接続ピン（外部接続端子）
９７ 導電性接着剤
１２０ ＩＣチップ（電子部品）
１５０ 層間樹脂絶縁層
１５８ 導体回路
１６０ バイアホール

Claims (4)

  1. 絶縁基板にキャビティが形成され、該キャビティ内に電子部品が内蔵され、該キャビティ上に絶縁層と導体層とが繰り返し形成され、該絶縁層には、ビアが形成され、該ビアを介して電気的接続される多層プリント配線板において、
    前記絶縁層には、粗面が形成され、
    前記電子部品のパッド上部には、絶縁層のビアと接続させるための仲介層が形成され、
    前記仲介層は、電解めっき用のリードとなる薄膜層と、電解めっきから成る厚付け層とを含む少なくとも２層から成ることを特徴とする多層プリント配線板。
  2. 表面に電子部品が実装されていることを特徴とする請求項１に記載の多層プリント配線板。
  3. 絶縁基板にキャビティが形成され、該キャビティ内に電子部品が内蔵され、該キャビティ上に絶縁層と導体層とが繰り返し形成され、該絶縁層には、ビアが形成され、該ビアを介して電気的接続される多層プリント配線板において、
    前記絶縁層には、粗面が形成され、
    前記電子部品のパッド上部には、絶縁層のビアと接続させるための仲介層が形成され、
    前記電子部品のパッドは銅から成り、
    前記仲介層は、電子部品のパッドとの界面の密着性を高める第１薄膜層と、
    電解めっき用のリードとなる第２薄膜層と、
    厚付け電解めっき層とから成ることを特徴とする多層プリント配線板。
  4. 前記仲介層は、前記パッドよりも大径に形成されていることを特徴とする請求項１〜請求項３のいずれか１の多層プリント配線板。
JP2007140148A 2007-05-28 2007-05-28 多層プリント配線板 Expired - Lifetime JP4651643B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007140148A JP4651643B2 (ja) 2007-05-28 2007-05-28 多層プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007140148A JP4651643B2 (ja) 2007-05-28 2007-05-28 多層プリント配線板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001192925A Division JP4243922B2 (ja) 2001-06-26 2001-06-26 多層プリント配線板

Publications (2)

Publication Number Publication Date
JP2007227971A JP2007227971A (ja) 2007-09-06
JP4651643B2 true JP4651643B2 (ja) 2011-03-16

Family

ID=38549384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007140148A Expired - Lifetime JP4651643B2 (ja) 2007-05-28 2007-05-28 多層プリント配線板

Country Status (1)

Country Link
JP (1) JP4651643B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101651122B (zh) * 2008-08-15 2011-04-20 财团法人工业技术研究院 立体导通结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244124A (ja) * 1999-02-22 2000-09-08 Ibiden Co Ltd 多層ビルドアップ配線板及びその製造方法
JP2001024090A (ja) * 1999-07-08 2001-01-26 Ibiden Co Ltd パッケージ基板
JP2001156457A (ja) * 1999-11-30 2001-06-08 Taiyo Yuden Co Ltd 電子回路装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244124A (ja) * 1999-02-22 2000-09-08 Ibiden Co Ltd 多層ビルドアップ配線板及びその製造方法
JP2001024090A (ja) * 1999-07-08 2001-01-26 Ibiden Co Ltd パッケージ基板
JP2001156457A (ja) * 1999-11-30 2001-06-08 Taiyo Yuden Co Ltd 電子回路装置の製造方法

Also Published As

Publication number Publication date
JP2007227971A (ja) 2007-09-06

Similar Documents

Publication Publication Date Title
JP4854845B2 (ja) 多層プリント配線板
JP4270769B2 (ja) 多層プリント配線板の製造方法
JP4108285B2 (ja) 多層プリント配線板の製造方法
JP4869488B2 (ja) 多層プリント配線板の製造方法
JP4248157B2 (ja) 多層プリント配線板
JP4771608B2 (ja) プリント配線板
JP4957638B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP4243922B2 (ja) 多層プリント配線板
JP4931283B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4854846B2 (ja) 多層プリント配線板の製造方法
JP4475836B2 (ja) 半導体素子の製造方法
JP4934900B2 (ja) 多層プリント配線板の製造方法
JP4618919B2 (ja) 半導体素子を内蔵する多層プリント配線板の製造方法
JP4854847B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4108270B2 (ja) 多層プリント配線板およびその製造方法
JP4549366B2 (ja) 多層プリント配線板
JP4049554B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4033639B2 (ja) 多層プリント配線板
JP4722961B2 (ja) 半導体素子を内蔵する多層プリント配線板の製造方法
JP4458716B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4651643B2 (ja) 多層プリント配線板
JP4749563B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4785268B2 (ja) 半導体素子を内蔵した多層プリント配線板
JP4141115B2 (ja) 多層プリント配線板の製造方法
JP4883843B2 (ja) プリント配線板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101214

R150 Certificate of patent or registration of utility model

Ref document number: 4651643

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term