JP2000209124A - スペクトラム拡散通信用相関回路 - Google Patents

Abstract

(57)【要約】 【課題】 従来のスライディングコリレータは相関を得
るのに時間がかかり、マッチドフィルタは消費電力が増
大するという問題点があったが、本発明は、構成素子を
小規模にしＬＳＩを安価にでき、相関を得ることができ
るスペクトラム拡散通信用相関回路を提供する。 【解決手段】 Ａ／Ｄ変換器１１は受信したスペクトラ
ム拡散された信号をデジタル信号に変換し、制御部１２
の制御により、メモリ回路１４にＣＤＭＡのチップレー
ト或いはオーバーサンプル分高いのクロックで１シンボ
ル分書き込み、多タップＦ／Ｆ１５がメモリ回路１４か
ら多タップで高速に情報を読み出してパラレル／シリア
ル変換（時間変換）を行い、高速コリレータ１６と遅延
Ｆ／Ｆ１７とで高速に拡散符号と積和演算を行うスペク
トラム拡散通信用相関回路である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、移動体通信や無線
ＬＡＮ等におけるスペクトラム拡散通信システムの受信
機側で用いられるスペクトラム拡散通信用相関器に係
り、特に、簡単且つ小規模な構成のスペクトラム拡散通
信用相関器に関する。

【０００２】

【従来の技術】一般に移動体通信又は無線ＬＡＮ等に用
いられるスペクトラム拡散（Spread Spectrum:ＳＳ）通
信システムでは、送信側で送信データに対して狭帯域変
調（１次変調）を行い、更に拡散変調（２次変調）を行
う、２段階の変調を行ってデータを送信し、受信側で
は、受信データに対して逆拡散を行って１次変調に戻し
てから、通常の検波回路でベースバンド信号の再生を行
うようになっている。

【０００３】そして、従来、スぺクトラム拡散された受
信信号の復調を行うための相関を得るスペクトラム拡散
通信用相関器は、逆拡散回路、符号分割多重変調波の復
調回路で構成され、具体的に、スペクトラム拡散通信用
相関器は、同期捕捉を行い、以降検出された同期位相で
相関を取るために、論理回路で構成されたスライディン
グコリレータ（ＳＣ）が用いられている。

【０００４】スライディングコリレータは、１ビットの
相関器を用いて局発符号系列（拡散符号）を１ビットづ
つシフトさせ、毎回受信の符号系列との相関を求めるも
のであり、符号系列長だけのビット数について相関を求
めれば、相関がピークとなる同期位相が求められ、同期
捕捉が行われるものである。

【０００５】ここで、従来の逆拡散回路の１つであるス
ライディングコリレータについて図９を用いて説明す
る。図９は、従来のスライディングコリレータの一部分
の構成ブロック図である。従来のスライディングコリレ
ータにおける相関出力を取得する部分は、Ａ／Ｄ変換器
３１と、乗算器３２と、ＰＮコードレジスタ３３と、加
算器３４と、遅延回路３５とから構成されている。

【０００６】上記従来のスライディングコリレータの各
部を説明する。Ａ／Ｄ変換器３１は、符号分割多重（Co
de Division Multiple Access ：ＣＤＭＡ）変調されて
送信され、アンテナ（図示せず）で受信されたアナログ
信号を、デジタル信号に変換する高精度のアナログ／デ
ジタル変換器である。ＰＮコードレジスタ３３は、送信
側でＣＤＭＡ変調に用いられたのと同じ拡散符号である
ＰＮ（Pseudo Random Noise ）符号コードを出力するレ
ジスタである。

【０００７】乗算器３２は、Ａ／Ｄ変換器３１から出力
されるデジタルの受信データに、ＰＮコードレジスタ３
３から出力されるＰＮコードを乗算する乗算器である。
加算器３４と遅延回路３５は、乗算器３２から出力され
る乗算結果を、１シンボル期間累積加算してその積分値
を相関出力として出力するものである。

【０００８】従来のスライディングコリレータの動作
は、アンテナで受信された受信データのアナログ信号
が、Ａ／Ｄ変換器３１でデジタル信号に変換され、ＰＮ
コードレジスタ３３から出力されるＰＮコードと乗算器
３２で乗算され、加算器３４と遅延回路３５で累積加算
されて、１シンボル分の加算結果が相関出力として出力
されるようになっている。そして、乗算器３２における
乗算のタイミングを１チップずらして位相を変化させな
がら乗算、累積加算が繰り返され、相関出力がピークと
なる同期位相が検出されるようになっている。

【０００９】この逆拡散回路としてスライディングコリ
レータを用いる構成は、比較的簡易でゲート数も少な
く、そのため消費電力も少ないというものであるが、同
期捕捉を行うまでの時間は一般的には、１シンボル分の
時間×１シンボル内のチップ数分だけかかるため、相関
出力を得るまでの時間がかかるという問題がある。

【００１０】相関出力を得るまでに時間がかかるという
問題点を解決するために、スライディングコリレータの
替わりに、マッチドフィルタ（整合フィルタ、若しくは
Matched Filter：ＭＦ）をスペクトラム拡散通信用相
関器に用いることが考えられている。マッチドフィルタ
は、位相をずらした場合の相関を一斉に取ることによ
り、１シンボル時間内に同期捕捉を行うものである。

【００１１】ここで、従来の逆拡散回路の別の例である
マッチドフィルタについて、図１０を用いて説明する。
図１０は、従来のマッチドフィルタの構成例を示すブロ
ック図である。従来のマッチドフィルタは、Ａ／Ｄ変換
器４１と、乗算器４２と、ＰＮコードレジスタ４３と、
加算器４４と、サンプルホールド（Ｓ／Ｈ）回路４５と
から構成されている。

【００１２】上記従来のマッチドフィルタの各部を説明
する。Ａ／Ｄ変換器４１は、ＣＤＭＡ変調されているア
ナログの入力信号をデジタル信号に変換する変換器であ
る。サンプルホールド（Ｓ／Ｈ）回路４５は、複数個設
けられており、Ａ／Ｄ変換器４１からのデジタル信号を
順次取り込んで保持する回路である。

【００１３】ＰＮコードレジスタ４３は、拡散符号であ
るＰＮ符号（コード）を出力するレジスタである。乗算
器４２は、各サンプルホールド回路４５で保持されたデ
ジタル信号に対してＰＮコードレジスタ４３からのＰＮ
符号を乗算する乗算器である。加算器４４は、乗算器４
２からの出力を一斉に加算する加算器である。

【００１４】従来のマッチドフィルタの動作は、Ａ／Ｄ
変換器４１でデジタル変換された入力信号が複数のＳ／
Ｈ回路４５に順次保持され、そのＳ／Ｈ回路４５からの
出力とＰＮコードレジスタ４３から出力されるＰＮ符号
とが乗算器４２で乗算され、更に乗算器４２での乗算結
果を加算器４４で一斉に加算して、加算結果が出力され
る。その加算結果から相関出力を得るようになってい
る。

【００１５】しかしながら、一般的なマッチドフィルタ
では、一斉に位相をずらした場合の相関を取るため、例
えば上記説明したスライディングコリレータに対して、
１シンボル内のチップ数倍のゲート数が必要となり、ゲ
ート規模が増大し、ＬＳＩ価格の増大と消費電力の増大
を招き、移動端末の受信機に用いるには事実上因難とな
っている。

【００１６】

【発明が解決しようとする課題】このように、従来のス
ライディングコリレータでは、相関出力が得られるまで
の時間が掛かるという問題があり、また、従来のマッチ
ドフィルタでは、ゲート数が多くなり、ＬＳＩ価格の増
大と消費電力の増大をもたらすという問題点があった。

【００１７】本発明は上記実情に鑑みて為されたもの
で、構成素子数を小規模にしてＬＳＩの低価格化を図
り、相関出力を得ることができるスペクトラム拡散通信
用相関回路を提供することを目的とする。

【００１８】

【課題を解決するための手段】上記従来例の問題点を解
決するための本発明は、スペクトラム拡散された受信信
号をメモリに書き込み、書き込まれた信号をメモリから
時間変換量に応じて多タップに読み出して時間変換を行
う論理部に格納し、メモリの書き込み速度より高速に論
理部にてパラレル／シリアル変換を行って時間変換を行
い、拡散符号と積和演算を高速に行う処理を複数回繰り
返すスペクトラム拡散通信用相関回路であるので、構成
素子数を小規模にして、相関出力を得ることができる。

【００１９】

【発明の実施の形態】本発明の実施の形態について図面
を参照しながら説明する。本発明の実施の形態に係るス
ペクトラム拡散通信用相関回路は、受信部から送出され
てくるスペクトラム拡散された信号について、通常、い
わゆるチップ時間間隔で拡散符号により処理されている
ところを、スペクトラム拡散された信号を一時的にメモ
リ部に記憶しておき、記憶されたスペクトラム拡散され
た信号をメモリ部から時間変換用論理部が複数タップで
高速に読み出し、読み出した信号と拡散符号との積和演
算を高速に行う処理を複数回繰り返すようにしたもので
あり、構成素子数を小規模にして、相関出力を得ること
ができるものである。

【００２０】具体的には、スペクトラム拡散された信号
を少なくとも１シンボル分メモリに貯え、それを時間変
換用論理部に貯え、更にそれを高速で読み出しつつ、拡
散符号と高速に積和演算することで、受信部から入力さ
れるスペクトラム拡散された信号の時間変換を実現する
ものである。

【００２１】現在、ＩＭＴ２０００でＡＲＩＢ（電波産
業会）より提案されている、いわゆるＷ−ＣＤＭＡ（広
帯域ＣＤＭＡ）は、チップ速度は４Ｍ（メガ）ｃｐｓ
（chipper second ）である。これに対し、Ｗ−ＣＤＭ
Ａが実用化される２００１年のＬＳＩ（大規模集積回
路）の製造プロセスを用いれば、ＣＭＯＳ（相補形ＭＯ
Ｓ）の場合、線幅が０．１８μｍ程度となり、使用する
クロック周波数は、５００ＭＨｚから２Ｇ（ギガ）Ｈｚ
が予想されている。

【００２２】すなわち、入力信号の周波数に比べはるか
に高い処理が回路内において可能となる。チップ速度は
４Ｍｃｐｓであるので、信号処理上からこの４倍程度の
サンプリングで信号を刻み、拡散符号とのマッチングを
より精密に観察する必要があるが、それでも受信信号の
処理に用いられるクロックは１６ＭＨｚで処理すること
になり、他方、回路の内部処理に用いられるクロックの
クロック速度として１．６ＧＨｚが使用可能となれば、
受信信号の処理に対して内部処理が１００倍の処理能力
を備えることとなる。

【００２３】マッチドフィルタと同一の機能を達成させ
る場合は、例えば、通常行われているように１６ＭＨｚ
刻みで受信したスペクトラム拡散された信号をメモリに
蓄積し、それを例えば、１．６ＧＨｚの高速で読み出し
て、高速処理のスライディングコリレータにて高速に積
和演算を行えば１００倍の速度で処理可能である。従っ
て、チップ数（拡散率）が２５の場合であれば４倍オー
バーサンプリングで、１００サンプル存在することにな
るため、１シンボルの相関をマッチドフィルタと同一の
１シンボル時間で取ることが可能となる。

【００２４】この場合、拡散コードは１シンボル分変化
させないで、１００回繰り返し使用するものであるが、
スペクトラム拡散された信号は１サンプル刻みでスライ
ドさせる必要が有り、メモリとしては最低２シンボル分
用意しておく必要がある。

【００２５】先ず、１６ＭＨｚで１シンボル分を第１の
メモリに書き込んだら、次の１シンボル分を１サンプル
毎に第２のメモリに書き込みを行うと共に、第１及び第
２のメモリから１．６ＧＨｚで１シンボル分のデータを
１サンプルづつスライドさせて１００回読み出しを行
う。

【００２６】つまり、１シンボル分のデータが書き込ま
れた第１のメモリと１サンプル毎に書き込みが為される
第２のメモリから１シンボル分のデータを１サンプルづ
つスライドさせて１．６ＧＨｚで１００回読み出しを行
うということは、第２のメモリについては書き込みと読
み出しが同時に行われていることになり、１シンボル分
のデータを読み出す時間にちょうど次の１シンボル分の
スペクトラム拡散された信号が第２のメモリに読み込ま
れることになる。この動作を第１のメモリと第２のメモ
リとで交互に行えば、連続してスペクトラム拡散された
信号のメモリへの書き込みと読み出しの動作を行うこと
ができる。従って、マッチドフィルタと同様、常時、相
関出力を送出することが可能になる。

【００２７】上記拡散率はＷ−ＣＤＭＡの場合、物理チ
ャネルにより異なるが、最低で４チップ、最大で２５６
チップ必要となる。但し、この場合、チップ速度は４．
０９６Ｍｃｐｓで一定と考えて良い。尚、将来、可変レ
ートが想定されている１６．３８４Ｍｃｐｓまで高まる
可能性はある。従って、最大で２５６チップ必要とする
と、現実には一個の高速処理のスライディングコリレー
タ（高速ＳＣ）では処理できないことになる。その場合
には、複数の高速ＳＣを用意し、同様の演算を１サンプ
ルづつずらして行えば良い。

【００２８】具体的には、２５６チップの場合、１０２
４サンプル（２５６チップ×４オーバーサンプリング）
になるので、メモリからのデータ読み出しクロックとし
て、１．６ＧＨｚのクロックが使用可能であれは、１．
６ＧＨｚのクロックで１００倍の処理を行うため、１１
個の高速ＳＣを必要とする。１１個の高速ＳＣで１１０
０サンプル（１００サンプル×１１個）に対応可能とな
る。この場合でも１０２４タップのマッチドフィルタ
（ＭＦ）を構成するハード規模に比べればはるかに少な
いハード規模で実現できることになる。

【００２９】但し、上記の回路では、速度が１００倍に
なっているのに、ハード規模は１／１００より大きいた
めに、消費電力はＭＦに比べ大きくなってしまう。しか
し、ハード規模が１／１０程度にはなるので、Ｗ−ＣＤ
ＭＡの復調部の大半を占めているＭＦ部が１／１０程度
になることは、ＬＳＩコストを低減する効果がある。

【００３０】尚、上記の例では、拡散符号を取り替えな
い場合を説明したが、信号の方を固定し、拡散符号を取
り替えることを行えば、短時間で拡散符号の特定を行っ
て相関出力を得ることが可能になる。

【００３１】また、高速ＳＣの代わりにＭＦ構成の積和
演算器を用意し、メモリからの読み出しをシンボル単位
の多タップで行えば、その相関出力を極めて短時間、例
えば、１ＧＨｚクロックの場合に、１ｎｓ（ナノ秒）で
出力することが可能になる。これは多数のメモリを用意
し、多数のシンボル単位の情報をそれらメモリに蓄積
し、その相関出力を得る場合に効果的である。すなわ
ち、本来であれば複数のＭＦが必要な場合でも１つのＭ
Ｆにて処理可能となる。

【００３２】尚、Ｗ−ＣＤＭＡシステムにおいて移動端
末としてＭＦ動作が必要なのは、初期同期の内、最初の
第１止まり木のロングマスクシンボルを捕まえに行く
時、つまり、シンボル同期及びスロット同期の確立時だ
けであり、それ以外は間欠的な動作が許される形態にな
っている。初期同期は、この第一止まり木のロングマス
クシンボルを捕まえた後、第２止まり木のロングマスク
シンボルにてロングコードグループを特定する。これは
同一時の入力信号を別のショートコードで復調すること
により達成できる。更に第一止まり木のパイロットシン
ボルの場所にてロングコードを特定する。これにより初
期同期は、おおよそ達成できる。

【００３３】これらの動作を完了しなければならない時
間は、これらの動作を複数の基地局に対し行って３秒以
内とされている。この中で初期のロングマスクシンボル
を捕まえに行く時間は極めて少時間（少なくとも１秒以
内）であり、ここで消費電力が大きくなっても全体の通
話時間に対して、上記動作を行うのはスイッチをＯＮし
た時だけであることを考慮すると、電池に対する影響は
ほとんど無いといえる。すなわち、通常はＳＣ動作を間
欠的に実行するだけで良くなり、総合的に消費電力の低
減も達成することができる。

【００３４】上述した回路ではメモリからの読み出し
を、書き込み速度より高速に行う必要があったものであ
る。本発明の実施の形態に係るスペクトラム拡散通信用
相関回路では、メモリからの読み出し速度は、書き込み
速度と同じとし、但し読み出しを多タップ（多サンプ
ル）同時に行うものである。

【００３５】これをＦ／Ｆ構成（フリップフロップ構
成）の時間変換用の論理部に貯え、ここからの読み出し
を高速で行うことにより、高速読み出しメモリと同等の
ことを実施するものである。

【００３６】次に、本発明の実施の形態に係るスペクト
ラム拡散通信用相関回路について図１を用いて説明す
る。図１は、本発明の実施の形態に係るスペクトラム拡
散通信用相関回路の構成ブロック図である。尚、ここで
は、先ず比較的動作が単純な、シンボル同期、無線スロ
ット同期、フレーム同期が確立した後の動作（通常通信
時）について説明する。本実施の形態のスペクトラム拡
散通信用相関回路（本回路）は、図１に示すように、時
系列のＰＮ符号（ＰＮコード）を発生するコード発生器
１３と、ＰＮ符号により変調されたスペクトラム拡散信
号を入力し、そのアナログ信号をデジタル信号に変換す
るＡ／Ｄ変換器１１、そのデジタル信号を保持するメモ
リ部１４と、メモリ部１４からデータを読み込んで保持
する多タップＦ／Ｆ１５と、多タップＦ／Ｆ１５からの
出力とコード発生器１３から出力されるＰＮコードとを
高速に積和演算処理する高速コリレータ１６と、メモリ
部１４及び多タップＦ／Ｆ１５及びコード発生器１３及
び高速コリレータ１６へのデータ等の入出力を制御する
制御部１２とから構成されている。

【００３７】通常通信時における本回路の動作を説明す
る。メモリ部１４は、入力されるデジタル信号を一時的
に保持するメモリの役割を果たし、１シンボル分のデー
タが保持できるようになっている。そして、制御部１２
の指示により、信号の１シンボル分のデータを先頭サン
プルから順次シフトさせながらメモリ部１４に取り込
む。ここでは、シンボル同期、無線スロット同期、フレ
ーム同期が確立していることを前提にしているので、ど
の位相に特定のシンボルの先頭サンプルが存在するかは
分かっているものである。

【００３８】制御部１２は、メモリ部１４に対し、今ま
での取り込み速度、すなわちサンプル速度（通常の４倍
オーバーサンプリングであれば約１６ＭＨｚ、正確には
４．０９６ＭＨｚの４倍）と同じ速度で多タップＦ／Ｆ
１５に多タップ（多サンプル）にて読み出しを行わせ
る。

【００３９】そして、多タップＦ／Ｆ１５は、多タップ
で読み込んだ速度に比べて速い速度でパラレル／シリア
ル変換を行い、高速コリレータ１６に出力する。このパ
ラレル／シリアル変換は、時間変換を意味するものであ
り、変換出力速度は、多タップＦ／Ｆ１５の精度、オー
バーサンプリング数、高速コリレータ１６の数によって
定められる。図１の例では、高速コリレータ１６が１個
の場合を示しており、多タップＦ／Ｆ１５のタップ数Ｎ
は１０２４としている。

【００４０】また、例えば、多タップＦ／Ｆ１５に入力
される信号の速度の１６倍の速度で出力する場合には、
タップ数Ｎは１６であり、入力信号が１６Ｍｃｐｓで入
力されると、出力信号は１６Ｍｃｐｓ×Ｎ（１６）＝２
５６Ｍｃｐｓの速度で出力される。この場合、オーバー
サンプリング数を４とすると、２５６Ｍｃｐｓ÷４＝６
４となり、高速コリレータ１６は６４個必要となる。

【００４１】その出力を受けて高速コリレータ１６は、
多タップＦ／Ｆ１５の読み出し速度と同じ速度のクロッ
クで積和演算を行う。この時、コード発生器１３より拡
散符号（ＰＮコード）を順次上記クロック速度で受け取
る。ここで、コード発生器１３はコードレジスタであっ
ても構わない。この符号の発生及び読み出しも同じ制御
部１２よって制御される。尚、高速コリレータ１６で為
される乗算演算は、拡散符号が「１」であればメモリ部
からのデータ（多ビット）をそのまま出力し、拡散符号
が「０」であれば多ビットの反転を出力するものであ
る。

【００４２】次に、高速コリレータ１６が複数個備えて
いる場合について、図２を用いて説明する。図２は、本
発明の実施の形態に係る複素型のスペクトラム拡散通信
用相関回路の構成ブロック図である。尚、図１で示して
いる制御部１２、コード発生器１３は、簡略化するため
に省略しているが、図１と同様に、制御部１２は、メモ
リ部１４、多タップＦ／Ｆ１５、高速コリレータ１６、
遅延Ｆ／Ｆ１７への入出力タイミングを制御するもので
あり、コード発生器１３は、高速コリレータ１６に拡散
コードを出力するものである。

【００４３】複素型の回路は、図２に示すように、受信
信号のＱ信号をアナログからデジタルに変換するＡ／Ｄ
変換器１１ａと、受信信号のＩ信号をアナログからデジ
タルに変換するＡ／Ｄ変換器１１ｂと、Ａ／Ｄ変換器１
１ａ，１１ｂからのデジタル信号を記憶するメモリ部１
４と、メモリ部１４から入力されるデジタル信号をパラ
レル／シリアル変換する多タップＦ／Ｆ１５ａ，１５ｂ
と、多タップＦ／Ｆ１５からのデジタル信号を順次遅延
させて出力する複数の遅延Ｆ／Ｆ１７と、多タップＦ／
Ｆ１５の出力、遅延Ｆ／Ｆ１７からの出力を受け、相関
演算を行う複数の高速コリレータ１６とから構成されて
いる。尚、遅延Ｆ／Ｆ１７は、遅延部を構成しており、
高速コリレータ１６では、拡散符号（拡散コード）との
乗算が為される乗算部を備えており、更に、複数の高速
コリレータ１６からの出力は全て加算されて、全体の相
関出力が得られるようになっている。但し、図２では、
全体の相関出力を得るための加算部は図示していない。
ここで、多タップＦ／Ｆ１５を２個設けているのは、１
本で書き込みを行っている時は、もう１本は読み出しを
行うためのものであり、この動作を交互に行うようにす
るためである。

【００４４】メモリ部１４における読み出し速度は、書
き込み速度と同じであるが、読み出す場合には、サンプ
ル数を多数読み出すようになっている。多タップＦ／Ｆ
１５は、メモリ部１４から多数のサンプル数をパラレル
に入力し、シリアル変換してから高速コリレータ１６又
は遅延Ｆ／Ｆ１７に出力するものである。この多タップ
Ｆ／Ｆ１５によってパラレル／シリアル変換（時間変
換）を行うことで、高速で動作する部分は、デジタル回
路で構成される部分のみとなる。

【００４５】図２のような構成とすることにより、ＤＲ
ＡＭ又はＳＲＡＭ等の本格的なメモリを使用可能とな
り、チップ面積の低減及びチップ価格の低減が可能とな
るものである。また、図７のように、高速コリレータ
（ＳＣ）をマトリクス状に配列し、複数のユーザの情報
を復調可能とすることができる。図７は、本発明の実施
の形態の係る複数ユーザ復調可能なスペクトラム拡散通
信用相関回路の構成ブロック図である。この場合、ＳＣ
を必要な受信情報のタイミングだけで動作させるように
なっており、また、ＳＣ列にサーチャとしての機能を持
たせることもでき、この場合、演算ビット数を低減でき
るものである。

【００４６】以下に、本発明の実施の形態に係るスペク
トラム拡散通信用相関回路における変換時間（倍数）、
動作クロック周波数（Ｈｚ）、高速コリレータ（ＳＣ）
の数、メモリ部をＦ／Ｆで構成した場合のメモリ数、遅
延Ｆ／Ｆの数、多タップＦ／Ｆ（時間変換用Ｆ／Ｆ）の
数の関係について、［表１］に示す。

【００４７】

【表１】

【００４８】現実的には、Ｗ−ＣＤＭＡシステムの移動
端末として同時刻に処理すべきシンボルは結構多く、受
信信号としてシンボル単位でメモリ部に格納しなければ
ならない信号は、アンテナ数が２本であるとすると、複
素変調信号（Ｉ／Ｑ）、遅延波成分で計６本、更に、制
御、トラフィックの複数チャネルを考慮すると合計２４
〜４８本である。

【００４９】尚、ＤＨＯ（タイバーシテイハンドオフ）
時には他の基地局を同時期に捕らえなければならなくな
るので、その１〜２倍になる。１倍とは、現在通信を実
行中の当該基地局の信号再生の１部を割愛して、例えば
パス数を低減するとか等を実施することによりハードを
増加させないでＤＨＯを実行するものである。

【００５０】また、拡散コードも複素変調化してあり、
さらに拡散コードを変えて同時刻に送信されてくるマル
チコードの場合や、第一止まり木と第２止まり木のロン
グコードマスクシンボルの場合には、入力信号を同じに
してコードのみ変えて相関出力を得る動作を行う必要が
ある。

【００５１】従って、通常のＳＣを使用して相関を得よ
うとすると、ＳＣの本数は少なくとも９６本からその４
〜５倍の５００本程度必要になる。更に、この他に、同
期を得るためのサーチャが必要であるが、通常サーチャ
にはマッチドフィルタ（ＭＦ）方式が使用されており、
ハード規模はＳＣに比べ１００から３００倍程度とな
る。

【００５２】具体的には、ＳＣのゲート数は約２００ゲ
ート程度、同し演算精度のＭＦのゲート数は約６０ｋゲ
ート程度必要である。但し、サーチャの動作ではＷ−Ｃ
ＤＭＡのデータ復調のための演算精度は必要としないの
で、１０ｋゲート程度で足りることになる。また、アン
テナ毎にサーチャは必要であり、ＤＨＯ時に対応するた
めには、もう１つ必要となる場合もある。

【００５３】上記の状況において、本回路を使用すれ
ば、メモリ部及び多タップＦ／Ｆを新設しなければなら
ないが、高速コリレータの本数を少なくすることが可能
になり、大幅なハード規模の低減が可能である。更に後
述するように、同期捕捉のためのサーチャも不要となる
ので更に大幅なハード規模の低減がもたらされる。

【００５４】メモリ部は、２ポートのＤＲＡＭ（Dynami
c Random Access Memory）等が十分使用可能であり、デ
ジタルのＦ／Ｆ（Flip-Flop）で組んだ回路に比べれば
大幅なチップ占有面積の低減や消費電力の低威が可能と
なる。

【００５５】以上では、シンボル同期、無線スロット同
期、フレーム同期が確立した後の動作（通常通信時）に
ついて説明したが、次に、これらの同期が確立していな
い、初期同期時について説明する。初期同期時には、移
動機の電源スイッチをＯＮした状態で、未だシンボル同
期、無線スロット同期、フレーム同期が確立しておら
ず、その状態で同期を特定しなければならないものであ
る。ＡＲＩＢの仕様では、以下の様にして、初期同期の
確立を行う。

【００５６】第１ステップとして、チップ同期、シンボ
ル同期、無線スロット同期の確立を行う。まず、第１止
まり木のロングコードマスクシンボルを検出して、チッ
プ同期、シンボル同期及び無線スロット同期を確立す
る。以下、説明の条件として、第１止まり木のチップレ
ートは４Ｍｃｐｓ、拡散率は２５６、とし、Ａ／Ｄ変換
器１１からの信号入力を４倍オーバーサンプリング（１
６Ｍｃｐｓ）、６ビットとする。

【００５７】そして、初期同期時の構成及び動作を以下
の（Ａ）〜（Ｎ）に説明する。尚、図２の例を基にして
説明するものの、特に、時間変換１６倍の場合について
具体的に説明する。

【００５８】（Ａ）メモリ部１４は、１０２４タップ
（６ビットが１０２４個横に並んているイメージ）＋α
（数タップ）とする。 （Ｂ）このメモリ部１４にＡ／Ｄ変換器１１からの出力
を順次書き込んで行く。書き込み速度は１６ＭＨｚのク
ロックを使用する。

【００５９】（Ｃ）ちょうど１０２４タップ（ちょうど
止まり木チャンネルの１シンボル分）書き込んだら、１
６タップ分一度に多タップＦ／Ｆ（時間変換用Ｆ／Ｆ）
１５にデータを１６ＭＨｚのクロックを使用し転送す
る。その転送と同時に６３個の遅延Ｆ／Ｆ１７にもシン
ボルの最初から６３個分のサンプルデータを転送する。
この時、２５６ＭＨｚのクロック速度で多タップＦ／Ｆ
１５及び遅延Ｆ／Ｆ１７、高速コリレータ１６を動作さ
せる。また、１６ＭＨｚでのメモリ部１４への書き込み
は継続して進める。尚、遅延Ｆ／Ｆ１７にシンボルの最
初からサンプルデータを転送すると記載したが、これ
は、単純想定であって必ずしもシンボルの最初とは限ら
ない。

【００６０】（Ｄ）高速コリレータ１６は、２５６ＭＨ
ｚのクロックで積和演算を遂行する。この時の拡散コー
ドは共通のショートコードである。

【００６１】多タップＦ／Ｆ１５ａの１６タップのデー
タが全部転送されるのに丁度１６ＭＨｚの時間がかか
る。この時間内にメモリ部１４からもう１つの多タップ
Ｆ／Ｆ１５ｂに１６個のデータが転送されている。そこ
で、１７番目のデータを多タップＦ／Ｆ１５ｂより送出
する。

【００６２】この動作を６４回繰り返すと、６４個の高
速コリレータ（ＳＣ）１６から６４個のサンプル点での
相関出力が同時に得られることになる。これを保持し、
時分割でサンプル時間毎に（１６ＭＨｚで）切り替えて
出力すれば、ＭＦと同等の出力を得ることができる。

【００６３】更に、ここでＳＣ１６内の累積加算器をリ
セットして上記（Ｃ）より再度開始する。このとき、最
初の６４個分のサンプルデータは捨てられており、６５
番目のデータから遅延Ｆ／Ｆ１７及び１６タップの多タ
ップＦ／Ｆ１５にメモリ部１４より転送する。

【００６４】この大きな動きを１６回繰り返すことによ
り、６４（個分のサンプルデータ）×１６（回）＝１０
２４となり、１０２４サンプル分の相関出力を１シンボ
ル時間内に取ることができる。メモリ部１４の情報も６
４サンプル分捨てると、６４サンプル分新規に記憶さ
れ、完全に更新されている。

【００６５】高速コリレータ（ＳＣ）１６に入力される
拡散コードは全て共通で、シンボルの最初から入力され
る。４倍オーバーサンプルの場合には、１タップ目が４
サンプル分共通で入力されていることになる。

【００６６】（Ｅ）高速コリレータ１６の速度は、サン
プル速度の１６倍で動作するので、１サンプル分の相関
を６４個取得し終わった時に、丁度６４サンプル時間掛
かることになる。この終了時点で、メモリ部１４には１
６ＭＨｚの速度で書き込みをしているので、６４サンプ
ル分の新たな入力データが取り込まれている。

【００６７】（Ｆ）ショートコードで拡散されているロ
ングコードシンボルは、１０シンボルに１回だけ挿入さ
れているので、１番近い基地局を探し出すには少なくと
も１０シンボル分繰り返さなければならない（０．６２
５ｍｓ／１０シンボル）。尚、この所要時間は通常のＭ
Ｆを使用する場合と変わらない。 （Ｇ）尚、メモリ部１４は、１０２４タップ有れば原理
的に充分であるが、信号処理遅延の関係で消去してはい
けない場合が有るため、余裕を設けている。１０２５タ
ップ書き終えれば最初の１タップ目に帰って更新をして
行けば良い。

【００６８】（Ｈ）このようにして、少なくとも１０シ
ンボル分見れば、隣接基地局も含め在籍基地局のチップ
同期とシンボル同期及びロングコードマスクシンボルの
位置から無線スロット同期を取ることが可能である。こ
の処理はプロファイラにより行われ、一番強い相関出力
を比較して検出する論理と、その時間を特定する。勿
論、通信状況が悪ければ、この１０シンボル分（１無線
スロットに相当）のデータだけで判断できない場合は次
の１０シンボル分を合わせて判断する。プロファイラ内
では１無線スロット内の同位相のサンプル刻みでの結果
を加算等して判断するようにしている。いずれにせよ上
記演算処理を連続して繰り返せば良い。

【００６９】次に、本発明の実施の形態の係るスペクト
ラム拡散通信用相関回路における消費電力について、
［表２］［表３］及び図３を用いて具体的に説明する。
変換時間１倍、４倍、１６倍、６４倍、２５６倍、１０
２４倍をａ〜ｆの例として、各例のクロック周波数（Ｍ
Ｈｚ）、高速コリレータ（ＳＣ）のゲート数、メモリ部
のＦ／Ｆのゲート数、遅延Ｆ／Ｆのゲート数、多タップ
（時間変換用）Ｆ／Ｆのゲート数、更に合計のゲート数
を示している。

【００７０】

【表２】

【００７１】また、ａ〜ｆの例に対して、ＣＭＯＳプロ
セスレベル（ゲート長）０．３５μｍ、０．２５μｍ、
０．１８μｍの場合についての消費電力を表している。
消費電力（Ｗ）＝ゲート数×周波数×単位消費電力値で
計算される。単位消費電力は、μＷ／ｇａｔｅ／ＭＨｚ
で表され、各メーカにて提供されるものである。尚、
［表３］では６００ｋゲートフルＭＦの消費電力も参考
に示している。

【００７２】

【表３】

【００７３】また、［表３］におけるゲート長０．２５
μｍの消費電力をＬｏｇ表示すると、ａ〜ｆの例では、
−０．０８４４９，−０．０１８２５，−０．０２１９
８，０．１８８３６４，２．１９４０１３となり、その
変化を図３に表している。図３は、ゲート長０．２５μ
ｍの消費電力のＬｏｇ表示を表す図である。この図３で
は、ａ〜ｃのケース（変換時間１〜１６倍）が低消費電
力となっていることが分かる。

【００７４】次に、第２ステップとして、ロングコード
グループの特定について説明する。無線スロットの同期
が確立できれば、第２止まり木のロングコードマスクシ
ンボルがどこに存在するかは分かるのでその情報をメモ
リに取り込む。実際には、第１止まり木のロングコード
マスクシンボルと同じ位置に存在するので、取得する情
報は同一位置にて得られることになる。

【００７５】そして、メモリに取り込んだ情報を、例え
ば、初期同期時の動作（Ａ）〜（Ｃ）を行えばよいが、
この場合、シンボル同期が確立しているので、メモリ部
１４に取り込んだ１サンプル目が必ずシンボルの先頭に
なっている。そこで、メモリ部１４から読み出された情
報を高速コリレータに同じ拡散符号ではなく１６種類の
拡散符号を取り替えて処理をすればどれかで相関が得ら
れるので、ロングコードグループの特定を行うことがで
きる。

【００７６】このロングコードクループの特定を、１シ
ンボル時間内で達成するのは極めて容易である。前例で
述べたように６４桁の相関出力が同時に６４サンプル時
間内に得られるので、この場合は必ずしも遅延Ｆ／Ｆ１
７は必要ない。同じ信号を６４個の高速コリレータ（Ｓ
Ｃ）１６に供給した方が好適である。

【００７７】次に、第３ステップとして、ロングコード
の特定及びフレーム同期の確立について説明する。無線
スロットの同期が確立できれば、第１止まり木のパイロ
ットシンボルがどこに存在するかは分かるので、その情
報をメモリ部に取り込む。今度は２シンボル分情報を取
り込んでもよいし、遊んでいるメモリがあるのなら全パ
イロットシンボルの４シンボル分取り込むようにしても
よい。

【００７８】情報の取り込みが完了したら、第２ステッ
プの場合と同様に行う。位相差を含むロングコードの種
類は１ロングコードクループ内に全部で３２通り、位相
は１６無線スロットの繰り返しになるので１６通り存在
するから、１つのコリレータでロングコードを取り替え
て行っても３２（３２種類）×１６（１６位相）×４
（４シンボル分のパイロット）×４（４μｓ：２５６Ｍ
Ｈｚクロックにて６４サンプル分［１サンプルは１６Ｍ
Ｈｚ］の時間）÷６４（６４個の相関出力が同時に得ら
れるので）＝１２８μｓで特定できることになる。

【００７９】通常のコリレータを用いて実時間でロング
コードの特定を実行すると、１シンボル時間（６４μ
ｓ）×３２（３２種類）×１６（１６位相）＝３２７６
８μｓ（約３３ｍｓ）に、パイロットシンボルが１０シ
ンボルに４回しか存在しないため、２．５（１０／４）
倍、すなわち８０ｍｓ以上（約３３ｍｓ×２．５）はか
かることになるので、従来のコリレータと比較して本回
路を用いれば、大幅な時間短縮が可能である。

【００８０】以下、理想状態でのそれぞれのステップで
の所要時間を表記する。条件は１ＧＨｚクロックが使用
可能な場合とする。 第１ステップ：０．６２５ｍｓ（従来の方式と同一） 第２ステップ：０．００１ｍｓ（従来の方式では１無線
スロット０．６２５ｍｓ） 第３ステップ：０．２ｍｓ（従来では８０ｍｓ）

【００８１】現実的には、１つの処理に１無線スロット
は必然であるので、無線スロット単位で表記する。 第１ステップ：１（従来の方式と同一） 第２ステップ：１（従来の方式と同一） 第３ステップ：１（従来では３２×１６＝５１２（５１
２無線スロット×０．６２５ｍｓ＝３２０ｍｓ）とな
り、更に正確に処理するためにはこの４から５倍は掛か
ることになる。） いずれにせよ、第３ステップの時間が主であり、本回路
では第３ステップの時間を大幅に短縮しているので、第
１ステップの時間をたとえ１桁上げても従来の方式に比
べればなお勝っていることになる。

【００８２】次に、ＤＨＯ（ダイバーシティハンドオー
バー或いはダイバーシティハンドオフ）時の動作につい
て説明する。現在通信を行っている基地局（現基地局）
との通信環境が悪化した場合（多くの場合が通信を行っ
ている基地局から遠ざかって近接する基地局（近接基地
局）に近づいた状況となった場合）で、近接基地局との
通信をした方が良い通信環境が得られる場合に、先ず近
接基地局を探し出し、その近接基地局との交信を始める
が、現基地局からの情報と同じ情報を近接基地局から送
ってもらい、両者を受信する。すなわちセルダイバーシ
ティ受信を行い、両受信信号のレベルが所定値以上にな
るまで継続し、その後、現基地局との通信を切り、新し
い隣接基地局との交信状態に移行する。これをソフトハ
ンドオーバーとかソフトハンドオフと呼び、切れ目の無
い交信を可能とするものである。このように、セルダイ
バーシティ受信を行ってソフトハンドオーバー若しくは
ソフトハンドオフを行うことがＤＨＯである。

【００８３】ＡＲＩＢの仕様では、全ての基地局は非同
期で動作している。そのため隣接基地局のチップ同期、
シンボル同期、無線スロット同期を確立する過程は、上
記初期同期の場合と同様の処理が必要になる。従って、
通常ＤＨＯ用に新たにハードを増設することが行われて
いる。具体的には、別に１アンテナ分を使用し、それを
近接基地局に向けるとかの対策が取られている。ここで
は、ハードの空時間を利用し、ＤＨＯを行う方式を述べ
る

【００８４】尚、本ＤＨＯに対応していないハード構成
であっても、前述したように、多数のメモリとその情報
を逆変換（復調）する多数のスライディングコリレータ
とを設置してある。これらの数の最大は、移動機がスイ
ッチＯＮした時に止まり木チャネルを捕捉する時であ
り、その動作が完了すればメモリもスライディングコリ
レータも多くは休止状態でよくなる。それをＤＨＯ時に
使用すれば、問題なくハンドオーバー先の基地局からの
情報を復調することができるものである。

【００８５】次に、本回路を干渉キャンセラとして用い
る場合について図４、図５を用いて説明する。図４は、
本発明の実施の形態に係る相関回路を干渉キャンセラユ
ニットに用いた構成ブロック図である。図５は、本実施
の形態に係る干渉キャンセラユニットを用いた干渉キャ
ンセラの構成ブロック図である。干渉キャンセラユニッ
ト（ＩＣＵ）は、図４にその構成を示すようにＭＦを備
え、更に干渉キャンセラは、図５に示すように、多数の
ＩＣＵから構成されているため、ＬＳＩ規模の増大、Ｌ
ＳＩ個数の増大をもたらしている。

【００８６】具体的には、ユーザ数×ステージ数×整数
倍のＭＦが必要であり、ユーザ数は３００又は６００、
ステージ数は少なくとも３、整数は少なくとも４又は
８、従って３０００から１００００のＭＦが必要とな
る。本実施の形態においては、上記ＭＦ部に高速演算処
理可能な本回路を実施し、ＭＦの数を大幅に低減するも
のである。

【００８７】また、図５に示すように、受信部（ＲＸ）
と２つの加算器（＋）の後段にメモリ部と多タップＦ／
Ｆを設け、受信部及と遅延回路（Delay）又は複数のＩ
ＣＵとの間、加算器と遅延回路又は複数のＩＣＵとの
間、加算器と複数のＩＣＵとの間で処理速度の時間変換
を行うようになっている。従って、図４に示すマッチド
フィルタ（ＭＦ）は、通常のＭＦと比べて高速積和演算
の処理を行うものである。

【００８８】尚、本特許の基本概念はメモリにＣＤＭＡ
変調情報を蓄積した後、それを多タップで読み出して論
理回路（Ｆ／Ｆ）で時間変換を行うことを使用した相関
器にあり、以下の概念を取り込んでもその効果に変わり
はない。 （１）高速コリレータを用いた高速読み出し及び演算の
際の多層クロックによる、クロック速度の低減。この場
合、高速コリレータの本数は増加するので、消費電力の
低減には直接結びつかない。 （２）オーバーサンプリングの倍数の可変。初期状態
は、２倍て実施し、概略確定した後、４倍にするなど。 （３）高速コリレータ及びＭＦ（積和演算器）構成を複
素型にする場合。複素高速コリレータ（複素型高速Ｓ
Ｃ）は、図８のように、原理的に４つの高速コリレータ
により構成されるが、工夫することにより、ハード規模
は４倍より少なくなり、約２倍の規模で構成可能であ
る。尚、図８は、本発明の実施の形態に係るスペクトラ
ム拡散通信回路における高速コリレータを複素型とした
場合の回路構成ブロック図である。但し、図８において
は、１つの複素型高速ＳＣ内に、コリレータは２個とな
っているのは、これはコリレータの前段で、拡散コード
を乗算したＩ，Ｑ信号の加減算を行うようにしているた
め、４つのＩ，Ｑ信号について４つのコリレータを用い
る必要がなくなり、２個のコリレータで処理可能となっ
たものである。

【００８９】つまり、複素乗算の場合、以下の式に示す
ような、時間加算を行うものである。 （Ａ_I ＋ｊＡ_Q ）（Ｃ_I ＋ｊＣ_Q ）＝Ａ_I Ｃ_I −Ａ_Q Ｃ
_Q ＋ｊ（Ａ_I Ｃ_Q ＋Ａ_Q Ｃ_I ） 複素でない場合の１つのコリレータでは、ＡＣの時間加
算を行っているが、複素の場合、本来、４つのコリレー
タを用い、Ａ_I Ｃ_I 、Ａ_Q Ｃ_Q、Ａ_I Ｃ_Q 、Ａ_QＣ_Iの時
間加算を行ってから加減算を行うようにすると、理論的
には４つのコリレータを必要とするが、図８に示す例で
は、Ａ_I Ｃ_I −Ａ_Q Ｃ_QとＡ_I Ｃ_Q ＋Ａ_QＣ_I を演算して
から、時間加算を行えば、ハード規模を減少可能とする
ものである。

【００９０】尚、図８の内容を説明すると、複素型の場
合の構成は、スペクトラム拡散信号を入力し、アナログ
信号をデジタル信号に変換する６ｂｉｔＡ／Ｄ変換器８
１がＩ相信号とＱ相信号とに対応して設けられ、この６
ｂｉｔＡ／Ｄ変換器８１から出力されるデジタル信号を
保持するメモリ部８２と、メモリ部８２からのデータを
多タップ（多サンプル）で読み込んでパラレル／シリア
ル変換する多タップＦ／Ｆ８４とがそれぞれ設けられ、
更に複素型ＳＣ８０ａ，８０ｂ，８０ｃに入力されるデ
ータ及びコードその他の信号のタイミングをクロック
（ＣＬＫ）によって調整するラッチ回路８３が複数設け
られている。

【００９１】本発明の実施の形態に係るスペクトラム拡
散通信用相関回路によれば、スペクトラム拡散された受
信信号を４倍オーバーサンプルの１６ＭＨｚのクロック
でＡ／Ｄ変換してメモリ部に１シンボル分程度書き込
み、それを多タップで多タップＦ／Ｆに読み出し、１０
０〜１０００倍の１．６ＧＨｚ〜１６ＧＨｚのクロック
で１シンボル分のデータを複数回送出すると共に、次の
１シンボル分のデータをメモリ部に書き込みつつ、読み
出した１シンボル分のデータを高速コリレータで高速演
算処理を行うようにしているので、構成素子数を小規模
にして相関出力を得ることができる効果がある。

【００９２】

【実施例】次に、本回路を用いた復調部の具体的且つ基
本的な回路構成について図６を用いて説明する。図６
は、本発明の実施例に係るスペクトラム拡散通信用相関
回路の復調部の具体的構成ブロック図である。本実施例
の復調部は、図６に示すように、アンテナ５１と、ＲＦ
部５２と、Ａ／Ｄ変換器５３と、メモリ部５４と、多タ
ップＦ／Ｆ６３と、第１の高速コリレータ５５と、拡散
符号発生器５６と、プロファイラ５７と、第２の高速コ
リレータ５８と、ＲＡＫＥ合成器５９と、データ及び音
声処理部６０と、制御部６１と、フィンガメモリ６２と
から基本的に構成されている。

【００９３】次に、図６に示した復調部の各部について
具体的に説明する。アンテナ５１は、通常２本用意さ
れ、ダイバーシティ受信を行う。ダイバーシティ受信と
は、２本のアンテナで同一送信信号を受信し、復調した
結果を合成し受信感度の向上を図るものである。

【００９４】ＲＦ（Radio Frequency ：無線周波数）部
５２は、ベースバンド（ＢＢ）信号を作成（復調）する
ものであり、直交検波を行いＩ成分（同相成分）とＱ成
分（直交成分）に分離する。

【００９５】Ａ／Ｄ変換器５３は、ＲＦ部５２からのＢ
Ｂアナログ信号をデジタル信号に変換する。変換ビット
数は４〜６ビット必要である。変換周波数は、４倍オー
バーサンプリングであればＷ−ＣＤＭＡ（広帯域ＣＤＭ
Ａ）の場合には１６ＭＨｚとなる。Ｉ／Ｑ信号、アンテ
ナ毎に対し、それぞれ１個のＡ／Ｄ変換器が必要になる
が、高速処理が可能であれば、時分割処理を行わせるこ
とで１個のＡ／Ｄ変換器で足りることになる。

【００９６】メモリ部５４は、Ａ／Ｄ変換器５３で変換
されたデジタル信号を少なくとも１シンボル分以上保持
するものである。書き込み速度は、チップ速度の１〜４
倍程度、読み出し速度も同じでよいが読み出しは多タッ
プで行う。多タップＦ／Ｆ６３は、メモリ部５４から多
タップのパラレルで入力されたデータをシリアル変換し
て後続の高速コリレータに出力するものである。ここ
で、時間変換が行われることとなる。尚、高速コリレー
タの替わりにＭＦ（マッチドフィルタ）を用いる場合
は、シンボル単位での一斉読み出しが要求される。ま
た、ＤＨＯ用として、メモリ部５４′を備えている。

【００９７】第１の高速コリレータ（Digital SC）５５
は、メモリ部５４に保持されているスペクトラム拡散さ
れた信号と拡散符号発生器５６からの拡散符号を取り込
み、その積和演算を１シンボル単位に行う。チップレー
トに比べ高速動作が行われる。また、第２の高速コリレ
ータ（Digital SC）５８も第１の高速コリレータ５５と
同様の動作を行うが、第２の高速コリレータの演算結果
はプロファイラ５７に出力されるようになっている。
尚、第２の高速コリレータ５８の替わりにマッチドフィ
ルタ（ＭＦ）を用いるようにしても構わない。また、Ｄ
ＨＯ用として、高速コリレータ５８′を備えている。

【００９８】拡散符号発生器５６は、制御部６１からの
指示により、指定された拡散符号を指定された位相で送
出する。尚、拡散符号発生器の替わりに拡散符号を格納
するレジスタであってもよい。通常の速度の拡散符号発
生器であれば、ＣＤＭＡ変調信号の処理と同じようにメ
モリ部に取り込み、多タップＦ／Ｆで時間変換してもよ
いし、直接多タップＦ／Ｆに取り込んで高速の時間変換
処理をしてもよい。むしろ、ビット数が少ないので、同
じ符号を繰り返し使うことも多いので、直接多タップＦ
／Ｆに取り込む方がよい。

【００９９】プロファイラ５７は、第２の高速コリレー
タ５８（若しくはＭＦ）からの出力を取り込み演算を行
い、パスを特定する。これにより初期同期の段階では、
チップ同期、シンボル同期、無線スロット同期、フレー
ム同期を取ることができ、基地局の特定が可能になる。
また、接続先基地局が決まった通信状態においては、パ
スの検出を行う。これらの情報は制御部６１に送られ、
制御部６１から第１の高速コリレータ５５、メモリ部５
４、拡散符号発生器５６に指示が出力される。また、Ｄ
ＨＯ用として、プロファイラ５７′を備え、ＤＨＯ時に
は、隣接基地局の特定とそのパスの特定を行う。

【０１００】第２の高速コリレータ５８の替わりに用い
られるＭＦは、スペクトラム拡散された信号と拡散符号
を取り込み、その積和演算を１シンボル単位に行う。チ
ップレートに比べ高速動作が行われる。高速動作をする
ことにより複数のメモリからの情報を極めて高速に処理
できるようになるので、干渉キャンセラへの応用が可能
になる。

【０１０１】ＲＡＫＥ合成部５９は、フィンガメモリ６
２に取り込まれた第１の高速コリレータ５５からの相関
出力を、パイロットシンボルを用いた位相補正を実施
し、その後、複数パスの合成（ＲＡＫＥ合成）を行うも
のである。また、ＲＡＫＥ合成部５９には、この他、受
信信号と周波数を合わせる為のＡＦＣ、受信信号と雑音
（他信号からの干渉を含む）の割合か現在どうなってい
るかを測定するＳＩＲ測定部などか含まれる。

【０１０２】データ及び音声処理部６０は、誤り訂正を
行うため送信側で実施した各種信号処理の逆変換（復
調）を行う。これにはデインタリーブ、ビタビ復号、Ｃ
ＲＣデコーダ、リードソロモン複号（又はターボ復
号）、音声ＣＯＤＥＣなとが存在する。

【０１０３】以上、詳細に説明した通り、本発明の実施
の形態に係るスペクトラム拡散通信用相関回路によれ
ば、少ないゲート規模でＣＤＭＡの復調回路を構成で
き、近い将来に、小規模で相関が得られる移動体端末用
のＬＳＩを開発することができる効果がある。

【０１０４】

【発明の効果】本発明によれば、受信されたスペクトラ
ム拡散された信号を書き込みと読み出しが同時に行うこ
とができるメモリ部を備え、当該メモリ部から信号を取
り込んで高速に時間変換をする論理部（時間変換用Ｆ／
Ｆ：多タップＦ／Ｆ）と、複数の遅延Ｆ／Ｆとにより、
高速コリレータにて高速に積和演算を行うスペクトラム
拡散通信用相関回路としているので、構成素子を小規模
にして、相関を得ることができる効果がある。

【図面の簡単な説明】

【図１】本発明の実施の形態に係るスペクトラム拡散通
信用相関回路の構成ブロック図である。

【図２】本発明の実施の形態に係る別のスペクトラム拡
散通信用相関回路の構成ブロック図である。

【図３】本発明における消費電力の状況を示したグラフ
図である。

【図４】本回路を干渉キャンセラユニットに用いた場合
の構成ブロック図である。

【図５】本回路を干渉キャンセラに用いた場合の構成ブ
ロック図である。

【図６】本発明の実施の形態に係るスペクトラム拡散通
信用回路の具体的一実施例を示す構成ブロック図であ
る。

【図７】本発明の実施の形態に係る別のスペクトラム拡
散通信用相関回路の構成ブロック図である。

【図８】本発明の実施の形態に係るスペクトラム拡散通
信用相関回路における高速コリレータを複素型とした場
合の構成ブロック図である。

【図９】従来のスライディングコリレータの一部分の構
成ブロック図である。

【図１０】従来のマッチドフィルタの構成ブロック図で
ある。

【符号の説明】

１１，３１，４１…Ａ／Ｄ変換器、 １２…制御部、
１３…コード発生器、１４…メモリ部、 １５…多タッ
プＦ／Ｆ、 １６…高速コリレータ、 ３２，４２…乗
算器、 ３３，４３…ＰＮコードレジスタ、 ３４，４
４…加算器、３５…遅延回路、 ４５…サンプルホール
ド（Ｓ／Ｈ）回路、 ５１…アンテナ、 ５２…ＲＦ
部、 ５３…Ａ／Ｄ変換器、 ５４…メモリ部、 ５５
…第１の高速コリレータ、 ５６…拡散符号発生器、
５７…プロファイラ、 ５８…第２の高速コリレータ、
５９…ＲＡＫＥ合成部、 ６０…データ及び音声処理
部、 ６１…制御部、 ６２…フィンガメモリ、 ６３
…多タップＦ／Ｆ

フロントページの続き (72)発明者 安成 健次郎 東京都中野区東中野三丁目14番20号 国際 電気株式会社内 Ｆターム(参考） 5K022 EE02 EE32 EE36 5K047 AA16 BB01 GG34 HH15 LL04 MM11 MM24 MM36 MM45 MM53

Claims (9)

【特許請求の範囲】
1. 【請求項１】 スペクトラム拡散された受信信号をメモ
   リに書き込み、書き込まれた信号を前記メモリから時間
   変換量に応じて多タップに読み出して時間変換を行う論
   理部に格納し、前記論理部を前記メモリの書き込み速度
   より高速に動作させてパラレル／シリアル変換を行って
   時間変換を行い、拡散符号と積和演算を高速に行う処理
   を複数回繰り返すことを特徴とするスペクトラム拡散通
   信用相関回路。
2. 【請求項２】 スペクトラム拡散された信号を受信する
   １つ以上の受信部と、前記受信したスペクトラム拡散さ
   れた信号を保持する１つ以上のメモリ部と、前記メモリ
   から読み出された信号を高速に演算処理するための時間
   変換を行う論理部と、前記メモリ部に保持された信号と
   拡散符号との乗算を行う１つ以上の乗算部と、前記乗算
   結果を加算する１つ以上の加算部とを備え、 前記１つ以上の受信部から入力されるスペクトラム拡散
   された信号をチップ時間或いは当該チップ時間より短い
   時間で時間分割し、時間分割した信号を前記メモリ部に
   １シンボル分程度保持し、前記論理部にて前記メモリ部
   に保持された信号を時間変換量に応じて多タップで読み
   出して高速にパラレル／シリアル変換を行うことで時間
   変換を行い、前記乗算部にて拡散符号との乗算を行い、
   当該乗算結果を前記加算部で加算して相関を得ることを
   特徴とするスペクトラム拡散通信用相関器。
3. 【請求項３】 メモリ部は、書き込みと読み出しが同時
   にできる２ポートメモリであることを特徴とする請求項
   ２記載のスペクトラム拡散通信用相関器。
4. 【請求項４】 乗算部は、１ビットの拡散符号と多ビッ
   トのスペクトラム拡散された信号とを乗算する乗算器で
   あり、拡散符号が「１」であれば多ビットをそのまま出
   力し、拡散符号が「０」であれば多ビットの反転を出力
   する論理により動作する乗算器であることを特徴とする
   請求項２又は請求項３記載のスペクトラム拡散通信用相
   関器。
5. 【請求項５】 加算部は、多ビットの加算器と、前記加
   算器からの出力を入力として１刻み時間だけ遅延させて
   前記加算器に戻す遅延素子とを有する累積加算器である
   ことを特徴とする請求項２記載のスペクトラム拡散通信
   用相関器。
6. 【請求項６】 論理部からの出力を順次遅延させて特定
   の複数ビット毎に保持しつつ出力する複数の遅延部を備
   え、 乗算部は、前記複数の遅延部から各々入力される特定の
   複数ビットと１ビットの拡散符号とを乗算器であり、拡
   散符号が「１」であれば多ビットをそのまま出力し、拡
   散符号が「０」であれば多ビットの反転を出力する論理
   により動作する複数の乗算器であり、 加算部は、複数の多ビットの加算器であり、前記乗算部
   で為された乗算結果を加算する複数加算器であることを
   特徴とする請求項２記載のスペクトラム拡散通信用相関
   器。
7. 【請求項７】 受信されたスペクトラム拡散された信号
   の直交検波信号における直交成分（Ｑ）をアナログ／デ
   ジタル変換を行う第１のＡ／Ｄ変換器と、受信されたス
   ペクトラム拡散された信号の直交検波信号における同相
   成分（Ｉ）をアナログ／デジタル変換を行う第２のＡ／
   Ｄ変換器と、前記第１，２のＡ／Ｄ変換器からの信号を
   記憶するメモリ部と、前記メモリ部から記憶されたデー
   タを時間変換量に応じて多タップに読み出し、パラレル
   ／シリアル変換して出力する動作を交互に行う第１，２
   の時間変換論理部と、前記第１，２の時間変換論理部か
   ら出力されるデータを順次遅延させる複数の遅延部と、
   前記第１，２の時間変換論理部からの出力及び前記複数
   の遅延部からの出力の相関を高速に演算する複数の高速
   コリレータとを有することを特徴とするスペクトラム拡
   散通信用相関回路。
8. 【請求項８】 請求項１記載のスペクトラム拡散通信用
   相関器を２組設け、前記相関器における受信部を共通と
   し、前記受信部で検波されたスペクトラム拡散された信
   号の直交検波信号の同相成分（Ｉ）と直交成分（Ｑ）と
   を、異なる拡散符号にて乗算し、各々の乗算結果を加算
   することを特徴とするスペクトラム拡散通信用相関器。
9. 【請求項９】 請求項１のスペクトラム拡散通信用相関
   器を４組設け、２組をペアとして、当該ペアの相関器に
   おける受信部を共通とし、前記受信部で検波されたスペ
   クトラム拡散された信号の直交検波信号の同相成分
   （Ｉ）と直交成分（Ｑ）とを、各ペア内で第１、第２の
   異なる拡散符号にて乗算し、各々の乗算結果を加算して
   得られた４つの相関出力を前記第１の拡散符号で演算し
   た結果同士と前記第２の拡散符号で演算した結果同士と
   を各々加算して合成することを特徴とするスペクトラム
   拡散通信用相関器。