JP4531017B2 - 多用途電流加算を用いたデジタル/アナログ変換方法及びシステム - Google Patents
多用途電流加算を用いたデジタル/アナログ変換方法及びシステム Download PDFInfo
- Publication number
- JP4531017B2 JP4531017B2 JP2006204096A JP2006204096A JP4531017B2 JP 4531017 B2 JP4531017 B2 JP 4531017B2 JP 2006204096 A JP2006204096 A JP 2006204096A JP 2006204096 A JP2006204096 A JP 2006204096A JP 4531017 B2 JP4531017 B2 JP 4531017B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- filter
- digital
- sources
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/004—Reconfigurable analogue/digital or digital/analogue converters
- H03M1/005—Reconfigurable analogue/digital or digital/analogue converters among different converters types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/004—Reconfigurable analogue/digital or digital/analogue converters
- H03M1/007—Reconfigurable analogue/digital or digital/analogue converters among different resolutions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
- H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
- H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
- H03M3/504—Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a finite impulse response [FIR] filter, i.e. FIRDAC
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
F(z)=I0(1+z-1+...+z-(N-1)+z-N)
14:フレキシブル動的選択ユニット
20:信号源
24:加算器
50:アナログ信号
Claims (16)
- デジタル信号をアナログ信号に変換する方法であって、複数の信号源を用い、少なくとも2つの信号源は均等振幅出力信号を有し、該方法は、
変換される前記デジタル信号に基づいてデジタル入力信号を決定するとともに、該デジタル入力信号を、前記信号源を個別の制御信号によって制御する論理回路に供給するステップと、
前記信号源を前記個別の制御信号によって制御するステップと、
フィルタを用いて前記デジタル入力信号をフィルタリングするステップであって、前記フィルタは、前記論理回路及び前記信号源を含み、かつ、前記アナログ信号を形成するために前記論理回路によって適応可能なフィルタ次数を有している、ステップと、
前記アナログ信号に寄与する前記信号源の出力を加算するステップと、
を含み、
前記信号源の数は、前記フィルタのフィルタ次数に基づいて選択可能であり、該フィルタ次数及び前記信号源の数は、前記変換の精度と帯域幅との間のトレードオフを行うために選択される、方法。 - 前記論理回路が、複数の遅延素子を備え、前記適応が、該遅延素子の少なくとも1つのチェインを確立することを含み、該チェインの長さは前記フィルタ次数に対応する、請求項1に記載の方法。
- 前記フィルタ次数の適応のために、好ましくは長さの等しいいくつかのサブチェインが確立される、請求項2に記載の方法。
- 前記サブチェインの数が、前記論理回路に供給される前記デジタル入力信号のワード幅に対応する、請求項3に記載の方法。
- 前記デジタル入力信号をサーモメータコード符号化回路によって前記論理回路に供給するステップをさらに含み、該サーモメータコード符号化回路は出力信号を供給し、該出力信号は、前記信号源の数と前記フィルタ次数との商に対応する、選択可能なレベル数を有する、請求項1乃至4のいずれか一項に記載の方法。
- 前記信号源内の不整合誤差を補償することによって精度を高めるダイナミックエレメントマッチング回路を前記サーモメータコード符号化回路が備えている、請求項5に記載の方法。
- 第1の選択可能な動作モードにおいて、前記サーモメータコード符号化回路への入力信号がデルタシグマ変調器によって供給され、該入力信号のワード幅は、前記サーモメータコード符号化回路の出力信号の前記レベル数に対応する、請求項5又は6に記載の方法。
- 前記デルタシグマ変調器が、前記第1の選択可能な動作モードにおいてフレキシブルサンプリングソフトウェア回路によって供給されるオーバーサンプリングされた信号によって駆動される、請求項7に記載の方法。
- 前記デルタシグマ変調器への入力信号のワード幅が、該デルタシグマ変調器の出力信号よりも広い、請求項7又は8に記載の方法。
- 前記デルタシグマ変調器への入力信号が、入力データを該デルタシグマ変調器の入力信号の前記広いワード幅へ拡張するデマルチプレクサ回路によって供給される、請求項9に記載の方法。
- 第2の選択可能な動作モードにおいて、前記サーモメータコード符号化回路への入力信号は、変換される前記デジタル信号に関連する入力データによって供給される、請求項5又は6に記載の方法。
- 前記信号源の少なくとも一部が、重み付き振幅出力信号源である、請求項1乃至11のいずれか一項に記載の方法。
- 前記重み付き振幅出力信号源が、変換される前記デジタル信号に関連する入力データの最下位ビットによって駆動される、請求項12に記載の方法。
- 一体型セグメントDAC回路が使用され、該一体型セグメントDAC回路は、該回路の異なる入力を出力において加算器へ接続する2つの主経路を含み、第1の主信号経路はオーバーサンプリング変換器及び前記均等振幅出力信号源を備え、第2の主信号経路は重み付き振幅出力信号源を備え、前記適応は、前記一体型セグメントDAC回路内で前記第1の信号経路を選択し、前記アナログ信号に寄与する前記信号源のみを出力において加算することによって遅くて正確な変換を得ることにより、又は、前記主信号経路の両方の組み合わせを選択し、前記アナログ信号に寄与する、前記均等振幅出力信号源の出力と前記重み付き振幅出力信号源の出力とを加算することによって速いが精度の低い変換を得ることによって実現される、請求項1乃至13のいずれか一項に記載の方法。
- コンピュータ可読媒体に符号化されたソフトウェアプログラム又は製品であって、データ処理システム上で実行されると、請求項1乃至14のいずれか一項に記載のデジタル信号をアナログ信号に変換する方法を実行するソフトウェアプログラム又は製品。
- デジタル信号をアナログ信号に変換するシステムであって、
少なくとも2つの信号源が均等振幅出力信号を有する、複数の信号源と、
論理回路によって前記信号源を制御する手段と、
デジタル入力信号を前記論理回路に供給する手段であって、該デジタル入力信号は、変換される前記デジタル信号から導出される、手段と、
前記デジタル入力信号をフィルタリングするフィルタであって、前記論理回路と前記信号源とを含み、前記変換の帯域幅に関する必要性に応じて前記論理回路によって適応可能なフィルタ次数を有するフィルタと、
前記アナログ信号に寄与する前記信号源の出力を加算する手段と、
を備え、
前記信号源の数は、前記フィルタのフィルタ次数に基づいて選択可能であり、該フィルタ次数及び前記信号源の数は、前記変換の精度と帯域幅との間のトレードオフを行うために選択される、システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05106922A EP1748564B1 (en) | 2005-07-27 | 2005-07-27 | Method and system for digital to analog conversion using multi-purpose current summation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007037147A JP2007037147A (ja) | 2007-02-08 |
JP4531017B2 true JP4531017B2 (ja) | 2010-08-25 |
Family
ID=35596437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006204096A Expired - Fee Related JP4531017B2 (ja) | 2005-07-27 | 2006-07-27 | 多用途電流加算を用いたデジタル/アナログ変換方法及びシステム |
Country Status (5)
Country | Link |
---|---|
US (1) | US7333042B2 (ja) |
EP (1) | EP1748564B1 (ja) |
JP (1) | JP4531017B2 (ja) |
AT (1) | ATE395749T1 (ja) |
DE (1) | DE602005006792D1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5478020B2 (ja) * | 2008-01-16 | 2014-04-23 | 京セラドキュメントソリューションズ株式会社 | 波形生成装置及び画像形成装置 |
JP2014135601A (ja) * | 2013-01-09 | 2014-07-24 | Asahi Kasei Electronics Co Ltd | 電流出力型デジタル−アナログ変換器および電流出力型δςデジタル−アナログ変換装置 |
CN104393873B (zh) * | 2013-03-14 | 2019-12-03 | 硅实验室公司 | 用于改进电子电路中的信号通信的装置及相关方法 |
US9712178B2 (en) * | 2013-05-03 | 2017-07-18 | Texas Instruments Incorporated | Dynamic resolution adjustment for digital converters |
JP6401929B2 (ja) * | 2014-04-01 | 2018-10-10 | ローム株式会社 | Δσd/aコンバータおよびそれを用いた信号処理回路および電子機器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03504788A (ja) * | 1988-06-03 | 1991-10-17 | ブリテイッシュ・テレコミュニケーションズ・パブリック・リミテッド・カンパニー | デジタル‐アナログ変換 |
US20040239543A1 (en) * | 2003-05-23 | 2004-12-02 | Martin Clara | Digital-to-analog converter arrangement with an array of unary digital-to-analog converting elements usable for different signal types |
US20050040979A1 (en) * | 2000-09-11 | 2005-02-24 | Broadcom Corporation | Computer program product for performing digital-to-analog conversion |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2758846B2 (ja) * | 1995-02-27 | 1998-05-28 | 埼玉日本電気株式会社 | ノイズキャンセラ装置 |
DE10129331B4 (de) * | 2001-06-19 | 2016-03-10 | Lantiq Deutschland Gmbh | Verfahren und Schaltungsanordnung für Datenstromsender bei diskreten Mehrfachtonsystemen |
US6727832B1 (en) * | 2002-11-27 | 2004-04-27 | Cirrus Logic, Inc. | Data converters with digitally filtered pulse width modulation output stages and methods and systems using the same |
-
2005
- 2005-07-27 AT AT05106922T patent/ATE395749T1/de not_active IP Right Cessation
- 2005-07-27 EP EP05106922A patent/EP1748564B1/en not_active Not-in-force
- 2005-07-27 DE DE602005006792T patent/DE602005006792D1/de active Active
-
2006
- 2006-07-19 US US11/489,190 patent/US7333042B2/en active Active
- 2006-07-27 JP JP2006204096A patent/JP4531017B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03504788A (ja) * | 1988-06-03 | 1991-10-17 | ブリテイッシュ・テレコミュニケーションズ・パブリック・リミテッド・カンパニー | デジタル‐アナログ変換 |
US20050040979A1 (en) * | 2000-09-11 | 2005-02-24 | Broadcom Corporation | Computer program product for performing digital-to-analog conversion |
US20040239543A1 (en) * | 2003-05-23 | 2004-12-02 | Martin Clara | Digital-to-analog converter arrangement with an array of unary digital-to-analog converting elements usable for different signal types |
Also Published As
Publication number | Publication date |
---|---|
ATE395749T1 (de) | 2008-05-15 |
US7333042B2 (en) | 2008-02-19 |
JP2007037147A (ja) | 2007-02-08 |
DE602005006792D1 (de) | 2008-06-26 |
EP1748564B1 (en) | 2008-05-14 |
EP1748564A1 (en) | 2007-01-31 |
US20070024481A1 (en) | 2007-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4185495B2 (ja) | デジタルフィルタ処理されたパルス幅変調 | |
US5684482A (en) | Spectral shaping of circuit errors in digital-to-analog converters | |
CN1327618C (zh) | 具有电流模式dem和dem判决逻辑的多电平量化器增量总和调制器 | |
US7777658B2 (en) | System and method for area-efficient three-level dynamic element matching | |
US6344812B1 (en) | Delta sigma digital-to-analog converter | |
JP4195040B2 (ja) | 制御装置、および、シグマデルタ型アナログ/デジタルコンバータにおける量子化器のリファレンスの割り当てをスクランブルするための方法 | |
EP2993787B1 (en) | Generalized data weighted averaging method for equally weighted multi-bit D/A elements | |
JP4543020B2 (ja) | 複数のdacの加算を用いたデジタル/アナログ変換方法およびシステム | |
JP4531017B2 (ja) | 多用途電流加算を用いたデジタル/アナログ変換方法及びシステム | |
EP1872477A1 (en) | System and method for tri-level logic data shuffling for oversampling data conversion | |
US20210159906A1 (en) | Analog to digital converter | |
WO2002013391A2 (en) | Second and higher order dynamic element matching in multibit digital to analog and analog to digital data converters | |
US7570693B2 (en) | Low noise digital to pulse width modulated converter with audio applications | |
JPH06181438A (ja) | デジタル・デルタ−シグマ変調器 | |
US7304593B2 (en) | Linearization circuit with digital element matching for digital-to-analog converters | |
US7538707B2 (en) | Digital-to-analog converting circuit and digital-to-analog converting method | |
WO1999060705A1 (en) | Recursive multi-bit adc with predictor | |
CN106899304B (zh) | 一种基于数据权重平均化方法的多比特sigma-delta调制器及调制方法 | |
US6535154B1 (en) | Enhanced noise-shaped quasi-dynamic-element-matching technique | |
JP4699510B2 (ja) | D/a変換器 | |
CN108832932B (zh) | 一种sigma delta调制器及动态元件匹配方法 | |
US7623055B2 (en) | Weight level generating method and device utilizing plural weights at different time rates | |
JP4887875B2 (ja) | ダイナミック・エレメント・マッチング方法及び装置 | |
US20020008649A1 (en) | Selecting circuit, digital/analog converter and analog/digital converter | |
US6897797B2 (en) | Digital to analog converter with integral intersymbol interference cancellation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070129 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071025 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100209 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100608 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |