[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6401929B2 - Δσd/aコンバータおよびそれを用いた信号処理回路および電子機器 - Google Patents

Δσd/aコンバータおよびそれを用いた信号処理回路および電子機器 Download PDF

Info

Publication number
JP6401929B2
JP6401929B2 JP2014075757A JP2014075757A JP6401929B2 JP 6401929 B2 JP6401929 B2 JP 6401929B2 JP 2014075757 A JP2014075757 A JP 2014075757A JP 2014075757 A JP2014075757 A JP 2014075757A JP 6401929 B2 JP6401929 B2 JP 6401929B2
Authority
JP
Japan
Prior art keywords
converter
digital filter
signal processing
data
processing circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014075757A
Other languages
English (en)
Other versions
JP2015198370A (ja
Inventor
謹司 伊藤
謹司 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2014075757A priority Critical patent/JP6401929B2/ja
Priority to US14/674,523 priority patent/US9621184B2/en
Publication of JP2015198370A publication Critical patent/JP2015198370A/ja
Application granted granted Critical
Publication of JP6401929B2 publication Critical patent/JP6401929B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/50Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H03M1/0631Smoothing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/322Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00Circuits for transducers, loudspeakers or microphones
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3004Digital delta-sigma modulation
    • H03M7/3015Structural details of digital delta-sigma modulators
    • H03M7/3031Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/3037Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2499/00Aspects covered by H04R or H04S not otherwise provided for in their subgroups
    • H04R2499/10General applications
    • H04R2499/13Acoustic transducers and sound field adaptation in vehicles

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

本発明は、ΔΣD/Aコンバータに関する。
デジタル信号をアナログ信号に変換するD/Aコンバータとして、ΔΣD/Aコンバータが知られている。図1(a)は、ΔΣD/Aコンバータを備える信号処理回路2rのブロック図である。ΔΣD/Aコンバータ100rは、ΔΣ変調器12、ダイナミックエレメントマッチング回路14、D/Aコンバータ22を備える。ΔΣ変調器12は、入力デジタルデータDINをΔΣ変調する。D/Aコンバータ22は、ΔΣ変調器12から出力される0〜nまでの(n+1)階調のデジタルデータを、0〜nに対応する(n+1)階調のアナログ電圧VOUTを出力する。
図1(b)は、図1(a)に使用されるスイッチドキャパシタ型のD/Aコンバータ22の回路図である。D/Aコンバータ22は、n個のキャパシタC1〜Cn、複数のスイッチCK1、CK2、SW1〜SWn、SWb1〜SWbn、演算増幅器26、キャパシタCintおよびCfを備える。n個のキャパシタC1〜Cnの容量は等しい。
D/Aコンバータ22は、第1状態φ1と第2状態φ2をクロックと同期して交互に繰り返す。スイッチCK1は第1状態φ1にてオン、第2状態φ2にてオフであり、スイッチCK2は第2状態φ2にてオン、第1状態φ1にてオフする。
D/Aコンバータ22の入力値がxであるとき、n個のスイッチSW1〜SWnのうちx個がオン、残りの(n−x)個がオフされる。i番目(1≦i≦n)の相補スイッチSWbiは対応するスイッチSWiと相補的に動作する。このとき第1状態φ1において、x個のキャパシタC1がハイレベル電圧(VH−VM)で充電され、残りの(n−x)個のキャパシタがローレベル電圧(VL-VM)で充電される。続く第2状態φ2において、n個のキャパシタC1〜CnがCintおよびCfと接続される。このとき電荷保存の法則によって、演算増幅器26の出力電圧VOUTは、選択されたスイッチSWの個数xに比例した電圧となる。
図1(a)に戻る。ダイナミックエレメントマッチング回路14は、ΔΣ変調器12の出力データに応じて、オンすべきx個のスイッチSWを選択する。実際のD/Aコンバータ22では、容量値やスイッチのインピーダンスは均一ではない。この不均一性を排除するために、ダイナミックエレメントマッチング回路14は、サイクリックにあるいはランダムに、使用するセル(キャパシタ、スイッチの組み合わせ)をダイナミックに切りかえる。ダイナミックエレメントマッチングは、D/Aコンバータ22において、ある部分に熱が集中するのを防止し、ノイズ低減にも寄与する。
D/Aコンバータ22としては、スイッチドキャパシタ型に代えて、図1(c)に示す電流セグメント型が用いられる場合もある。D/Aコンバータ22は、複数のスイッチSW1〜SWn、複数の電流源CS1〜CSn、抵抗Ri、Rf、キャパシタCf、演算増幅器26を備える。D/Aコンバータ22の入力値がxであるとき、n個のスイッチSW1〜SWnのうちx個がオン、残りの(n−x)個がオフされる。電流源CSが生成する単位電流をIcとすると、抵抗Riの電圧降下は、Ri×Ic×xとなり、入力値xに比例する。演算増幅器26は、抵抗Riの電圧を反転増幅する。演算増幅器26の出力電圧VOUTは、選択されたスイッチSWの個数xに比例した電圧となる。
特開2012−23616号公報
Steven R. Norsworthy、「Delta-Sigma Data Converters Theory, Design, and Simulation」、IEEE PRESS、1996、p.309−332,380−405
D/Aコンバータ22の後段には、アンプなどのアナログ信号処理回路24が設けられる。信号処理回路2rにおいて、ΔΣ変調器12およびダイナミックエレメントマッチング回路14がデジタル部10に含まれ、D/Aコンバータ22およびアナログ信号処理回路24がアナログ部20に含まれる。
本発明者は、図1(a)の信号処理回路2rについて検討した結果、以下の課題を認識するに至った。
図2は、図1(a)のΔΣD/Aコンバータ100rのノイズ特性を示す図である。実線はデジタル部10のスペクトルを示す。デジタル部10のスペクトルは、ΔΣ変調によるオーバーサンプリングおよびノイズシェーピングにより、信号帯域外にノイズ成分が押しやられる。
図2には、デジタル部10のノイズフロアレベルと、アナログ部20のノイズフロアレベルが示される。一点鎖線は、デジタル部10およびアナログ部20を含む信号処理回路2全体のスペクトルであり、アナログ部20のノイズフロアによって信号処理回路2全体のS/N比(i)は、デジタル部10のみの理論S/N比(ii)よりも悪化してしまう。
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、信号処理回路全体としてのS/N比を改善可能なΔΣD/Aコンバータの提供にある。
本発明のある態様は、デジタル入力データをアナログ出力信号に変換するΔΣD/Aコンバータに関する。ΔΣD/Aコンバータは、デジタル入力データをΔΣ変調し、第1データを生成するΔΣ変調器と、第1データを平滑化し第2データを生成するデジタルフィルタと、第2データをアナログ出力信号に変換するD/Aコンバータと、を備える。
ΔΣ変調器により生成される第1データは、非常に高い周波数成分のピーク成分を有する。そこでデジタルフィルタによってこのピーク成分を除去してデジタル部における理論S/N比を悪化させるかわりに、第2データの振幅を大きくすることにより、アナログ部における信号振幅(S)を大きくできる。これにより、アナログ部のノイズフロアが支配的である場合に、信号処理回路全体としてみたときのS/N比を改善することができる。
デジタルフィルタは、アクティブ状態、非アクティブ状態が切りかえ可能に構成され、非アクティブ状態において第1データをそのまま第2データとして出力可能に構成されてもよい。ΔΣ変調器は、その出力段に設けられた量子化器を含み、量子化器は、その階調数がデジタルフィルタの状態に応じて変更可能に構成されてもよい。
ΔΣD/Aコンバータの後段のアナログ部のノイズレベルが大きい場合には、デジタルフィルタをオンし、アナログ部のノイズレベルが小さい場合には、デジタルフィルタをオフすることにより、さまざまな状況で高いS/N比を実現できる。
デジタルフィルタは、各段の係数が1であるk段(kは自然数)のFIRデジタルフィルタを含んでもよい。
FIRデジタルフィルタの段数は切りかえ可能であってもよい。
ΔΣD/Aコンバータの後段には、選択可能な複数のアナログ信号の経路が設けられてもよい。デジタルフィルタは、選択された経路に応じて、その動作が切りかえ可能に構成されてもよい。
ΔΣD/Aコンバータは、ΔΣ変調器の前段に設けられ、デジタル入力データの振幅を微調節する振幅微調節部をさらに備えてもよい。
これにより、D/Aコンバータ22において信号歪みが発生しない範囲において、D/Aコンバータ22の入力データの振幅を最大とすることができ、S/N比をさらに改善できる。
デジタル入力データは、オーディオ信号であってもよい。
本発明の別の態様は、信号処理回路である。信号処理回路2は、デジタルオーディオ信号をアナログオーディオ信号に変換する上述のいずれかのΔΣD/Aコンバータと、ΔΣD/Aコンバータの出力信号に所定の信号処理を施すアナログ信号処理回路と、を備える。
本発明の別の態様は、電子機器である。電子機器は、上述の信号処理回路を備える。
なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。
本発明のある態様によれば、S/N比を改善できる。
図1(a)は、ΔΣD/Aコンバータを備える信号処理回路のブロック図であり、図1(b)は、図1(a)に使用されるスイッチドキャパシタ型のD/Aコンバータの回路図であり、図1(c)は、図1(a)に使用される電流セグメント型のD/Aコンバータの回路図である。 図1(a)のΔΣD/Aコンバータのノイズ特性を示す図である。 実施の形態に係るΔΣD/Aコンバータを備える信号処理回路のブロック図である。 図4(a)は、ΔΣ変調器の構成例を、図4(b)は、デジタルフィルタの構成例を示す図である。 図5(a)は、D/Aコンバータの入力データが示すアナログ信号の波形図であり、図5(b)は、デジタルフィルタの入出力特性を示す波形図である。 図3の信号処理回路の出力電圧の波形図である。 図3の信号処理回路のノイズ特性を示す図である。 第1変形例に係る信号処理回路のブロック図である。 信号処理回路を備える電子機器のブロック図である。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
図3は、実施の形態に係るΔΣD/Aコンバータ100を備える信号処理回路2のブロック図である。信号処理回路2は、ΔΣD/Aコンバータ100およびアナログ信号処理回路24を備える。ΔΣD/Aコンバータ100は、入力端子INに入力されたデジタル入力データDINをアナログ出力電圧VOUTに変換する。アナログ信号処理回路24は、ΔΣD/Aコンバータ100の出力電圧VOUTに所定の信号処理を施し、出力端子OUTから信号処理後のアナログ信号SOUTを出力する。以下では、理解の容易化のため、入力データDINはオーディオ信号であり、信号処理回路2がオーディオ信号処理回路であるものとして説明する。
入力データDINは、たとえば16ビット、48kHzでサンプリングされたオーディオ波形をあらわす。
ΔΣD/Aコンバータ100は、ΔΣ変調器12、ダイナミックエレメントマッチング回路14、D/Aコンバータ22に加えて、デジタルフィルタ16および振幅微調節部18を備える。振幅微調節部18、ΔΣ変調器12、デジタルフィルタ16、ダイナミックエレメントマッチング回路14がデジタル部10を構成し、D/Aコンバータ22およびアナログ信号処理回路24がアナログ部20を構成する。
ΔΣ変調器12、ダイナミックエレメントマッチング回路14、D/Aコンバータ22は、図1(a)を参照して説明した通りである。スイッチドキャパシタ型のD/Aコンバータ22にはn個の入力タップが設けられている。たとえばn=16あるいは32であってもよい。
振幅微調節部18は、入力デジタルデータDINを受け、その値に利得βを乗算して振幅を微調節する。振幅微調節部18については後述する。
ΔΣ変調器12は、前段の振幅微調節部18を経た入力デジタルデータDIN’をΔΣ変調し、第1データS1を生成する。具体的にはΔΣ変調器12は、入力デジタルデータDIN’をオーバーサンプリングし、ΔΣ変調して、0〜mの(m+1)階調の第1データS1を生成する。図1(a)の信号処理回路2rでは、m=nであったのに対して、本実施の形態では、m<nに定められる。
デジタルフィルタ16は、第1データS1を平滑化し、第2データS2を生成する。デジタルフィルタ16の出力は0〜nの(n+1)階調である。
スイッチドキャパシタ型のD/Aコンバータ22は、デジタルフィルタ16から出力される第2データS2を、第2データS2に対応する(n+1)階調のアナログ出力電圧VOUTに変換する。D/Aコンバータ22とデジタルフィルタ16の間にはダイナミックエレメントマッチング回路14が挿入され、D/Aコンバータ22のセルをダイナミックに切りかえる。
D/Aコンバータ22は図1(b)のように構成できる。なおD/Aコンバータ22はシングルエンド形式であってもよいし、差動形式であってもよい。
図4(a)は、ΔΣ変調器12の構成例を、図4(b)は、デジタルフィルタ16の構成例を示す。ΔΣ変調器12は、加算器30_1〜30_4、積分器32_1〜32_3、量子化器34、D/Aコンバータ36を備える。ΔΣ変調器12の構成は一般的なものであるため説明を省略する。量子化器34は、その入力値を、0〜mの(m+1)階調で量子化する。なおΔΣ変調器12の次数は特に限定されない。
図4(b)のデジタルフィルタ16は、複数の遅延素子(レジスタ)d1〜dkと、複数の加算器40_1〜40_kを備え、各ステージの係数が1であるFIR型のローパスフィルタである。i番目(1≦i≦k)の遅延素子diはその入力を1クロック分遅延する。i番目(1≦i≦k)の加算器40_(i−1)は、(i−1)番目の加算器40_(i−1)の出力と、i番目の遅延素子diの出力を加算する。たとえばkは3〜4程度であってもよい。
上述の量子化器34の階調数mは、α×m≦nとなるように定められる。αは、デジタルフィルタ16の利得である。デジタル部10の理論S/N比をなるべく高くするためには、kはα×m≦nを満たす範囲で最大とすることが望ましい。
m=max(n/α)
max(x)は、xを超えない最大の整数を表す。
デジタルフィルタ16がk段で構成されるとき、その利得αの最大値はkとみなすことができる。そこで、
m=max(n/k)
となるようにmを定めてもよい。一例として、n=16、k=3であるとき、m=5となる。
図5(a)は、D/Aコンバータ22の入力データが示すアナログ信号の波形図であり、図5(b)は、デジタルフィルタ16の入出力特性を示す波形図である。なお本明細書における波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは強調されている。D/Aコンバータ22の出力電圧VOUTは、D/Aコンバータ22の出力段のキャパシタCfによって平滑化されるため、図5(a)の波形よりも滑らかな波形となる。
図5(b)の上段は、図5(a)の破線で囲まれる波形に対応してデジタルフィルタ16に入力される(k+1)階調の第1データS1をα倍したデータS1’を示し、下段は第2データS2を示す。デジタルフィルタ16により、第1データS1に含まれる急峻なピークがカットされ、平滑化される。つまりデジタルフィルタ16によって、第2データS2の実効的な階調数が、(n+1)階調から、(n+1−p)階調に減少する。pは整数であり、たとえばp=1のとき、17階調が16階調となる。
図3に戻る。振幅微調節部18は、入力デジタルデータDINに係数βを乗算する。係数βは、デジタルフィルタ16から出力される第2データS2の最大値が、nを超えない範囲でなるべく大きな値に設定される。
デジタルフィルタ16の利得αが実質的に整数の精度を有するのに対して、振幅微調節部18の利得βは、小数の精度を有する。
以上が信号処理回路2の構成である。続いてその動作を説明する。
図6は、図3の信号処理回路2の出力電圧の波形図である。図6には、比較のために図1の信号処理回路2rの出力電圧を、一点鎖線(ii)で併せて示す。
はじめに一点鎖線(ii)を参照する。図1の信号処理回路2rでは、D/Aコンバータ22の入力がピークを有していた。したがって、このピークがD/Aコンバータ22の最大階調nに収まるように信号振幅が制約されていた。
これに対して、図3の信号処理回路2によれば、デジタルフィルタ16を設けたことにより、実線(i)で示すように、D/Aコンバータ22の入力からピークが除去されることとなる。そしてピークが除去された分、デジタルフィルタ16の利得αおよび振幅微調節部18の利得βを最適化することにより、D/Aコンバータ22の入力の振幅を、最大階調nを超えない範囲で大きくし、アナログ部20を伝搬する信号成分を大きくしている。
デジタルフィルタ16によって、1階調分のピークをカットしたとすれば、信号成分の振幅を、最大でn/(n−1)倍、大きくすることができる。これにより、アナログ部20におけるノイズ成分が同じである場合に、ノイズ成分に対する信号成分を大きくできるため、S/N比を改善できる。
図7は、図3の信号処理回路2のノイズ特性を示す図である。実線(i)が図3の信号処理回路2の特性であり、破線(ii)は図1の信号処理回路2rのノイズ特性を示す。実線(i)では、信号成分が大きくなったことにより、同じノイズレベルに対してS/N比を改善することができる。
一例として、デジタル部10の理論S/N比が102[dB]、ノイズレベルが−98.1[dB]であるとする。この場合、図1の信号処理回路2rにおいて、アナログ部20に入力される信号レベルが−2.1[dBv]であるすれば、S/N比は96dBとなる。
これに対して図3の信号処理回路2においては、デジタル部10の理論S/N比は、98[dB」と悪化する。しかしながら、アナログ部20に入力される信号レベルが−0.8[dBv]と大きくなるため、信号処理回路2全体としてみたときのS/N比は97.3[dB]となり、図1に比べて1.3dB改善することができる。
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
(第1変形例)
図8は、第1変形例に係る信号処理回路2aのブロック図である。信号処理回路2aにおいて、ΔΣD/Aコンバータ100aの後段のアナログ部20のアナログ信号処理回路24aは、切りかえ可能な複数の経路を有する。
たとえばアナログ信号処理回路24aは、ミキサ回路27、セレクタ28およびドライバ29を含む。ミキサ回路27は、ΔΣD/Aコンバータ100の出力信号に、別のアナログオーディオ信号SEXTをミキシングする。セレクタ28は、ミキサ回路27を経た信号と、D/Aコンバータ22の出力の一方を選択する。ドライバ29は、セレクタ28の出力信号を処理する。
ミキサ回路27を含まない信号経路と、ミキサ回路27を含む信号経路は、異なるノイズレベルを有し、前者のノイズレベルの方が小さくなる。アナログ信号処理回路24のノイズレベルが小さい場合には、デジタルフィルタ16によりピークカットすることによるデジタル部10の理論S/N比の劣化の影響が顕著となる。
そこで信号処理回路2aは、図3の信号処理回路2の状態と、図1の信号処理回路2rの状態が切りかえ可能に構成される。具体的には、デジタルフィルタ16aはアクティブ状態、非アクティブ状態が切りかえ可能である。非アクティブ状態においてデジタルフィルタ16aは、第1データS1をそのまま第2データS2として出力可能となっている。たとえばデジタルフィルタ16aは上述のデジタルフィルタ16と、セレクタ17を含む。セレクタ17は、アクティブ状態においてデジタルフィルタ16の出力を選択し、非アクティブ状態においてΔΣ変調器12の出力を選択する。
なおデジタルフィルタ16aの構成は図8のそれには限定されない。たとえば図4(b)のFIRフィルタの段数を切りかえ可能に構成とし、その段数が1のときに、非アクティブとなるように構成してもよい。
また、ΔΣ変調器12の出力段の量子化器34は、その階調数がデジタルフィルタ16aの状態と連動して変更可能に構成される。すなわちデジタルフィルタ16aが非アクティブであるとき量子化器34の階調は0〜nであり、アクティブであるとき量子化器34の階調は0〜mである。
振幅微調節部18の利得βもデジタルフィルタ16aの状態と連動して変更可能であってもよい。たとえば利得βは、デジタルフィルタ16aが非アクティブのとき1であってもよい。
以上が信号処理回路2aの構成である。いま、ミキサ回路27を含む経路のノイズレベルが−98.1[dBv]であり、ミキサ回路27を含まない経路のノイズレベルが−101.1[dBv]であるとする。
ミキサ回路27を含む経路が選択されるとき、デジタルフィルタ16aはアクティブとなり、量子化器34の階調数はmとなる。これにより、実施の形態と同様に、信号処理回路2a全体のS/N比は、97.3[dB]となり、デジタルフィルタ16aを非アクティブとしたときのS/N比96[dB]に比べて改善される。
一方、ミキサ回路27を含まない経路が選択されるとき、デジタルフィルタ16aをアクティブ状態、量子化器34の階調数をmとして、図3と同様に動作させた場合、信号処理回路2a全体のS/N比は、98[dB]となる。これに対して、デジタルフィルタ16aを非アクティブ状態、量子化器34の階調数をnとして、図1と同様に動作させた場合、信号処理回路2a全体のS/N比は99[dB]となる。
この変形例によれば、デジタルフィルタ16およびΔΣ変調器12の動作を切りかえ可能とすることにより、アナログ部20のノイズレベルが異なる様々な状況において、高いS/N比を実現できる。
(第2変形例)
実施の形態では、デジタルフィルタ16の利得αが実質的に整数の精度を有し、振幅微調節部18の利得βが小数の精度を有する場合を説明したが本発明はそれに限定されない。デジタルフィルタ16がFIRフィルタである場合に、各段の係数を小数の精度とすることで、利得αを小数の精度とすることができる。この場合、振幅微調節部18は省略してもよい。またデジタルフィルタ16はFIRフィルタには限定されず、その他のフィルタであってもよい。
(第3変形例)
デジタルフィルタ16の利得α、言い換えればFIRフィルタの段数kを複数の値で切りかえ可能とし、それに応じてΔΣ変調器12の量子化器34の階調数mを切りかえ可能としてもよい。これにより、さらに柔軟なS/N比改善が可能となる。
(第4変形例)
実施の形態では、D/Aコンバータ22がスイッチドキャパシタ型である場合を説明したが、本発明はそれには限定されない。たとえばD/Aコンバータ22は、図1(c)に示す電流セグメント型のD/Aコンバータであってもよい。すなわち、D/Aコンバータ22は、等しく重み付けされた複数の回路要素を含み、選択される回路要素の個数に応じた電圧もしくは電流を出力する形式であればよい。
(用途)
最後に、信号処理回路2の用途を説明する。図9は、信号処理回路2を備える電子機器500のブロック図である。電子機器500は、たとえば携帯電話端末、タブレット端末、オーディオプレイヤや、オーディオコンポーネント、カーオーディオシステムなど、オーディオ再生機能を有する機器である。電子機器500は、信号処理回路2に加えて、オーディオソース502、電気音響変換素子504を備える。オーディオソース502は、デジタルオーディオ信号DINを生成する。
信号処理回路2は、ΔΣD/Aコンバータ100およびアナログ信号処理回路24を含む。アナログ信号処理回路24は、ドライバ29およびアナログフィルタ506を含む。
ΔΣD/Aコンバータ100は、デジタルオーディオ信号DINを受けアナログオーディオ信号VOUTに変換する。アナログ信号処理回路24のドライバ29は、アナログオーディオ信号VOUTにもとづいてスピーカやヘッドホンなどの電気音響変換素子504を駆動する。フィルタ506は、ドライバ29の出力信号から、ノイズを除去する。
このように信号処理回路2に電子機器500を利用することにより、S/N比の高い高音質なオーディオ再生が可能となる。
信号処理回路2の処理対象はオーディオ信号には限定されず、またその用途はオーディオ再生機能を有する電子機器には限定されない。たとえば信号処理回路2は高S/N比の信号処理を実現できることから、高精度が要求される測定器などにも利用できる。
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
100…ΔΣD/Aコンバータ、2…信号処理回路、10…デジタル部、12…ΔΣ変調器、14…ダイナミックエレメントマッチング回路、16…デジタルフィルタ、18…振幅微調節部、20…アナログ部、22…D/Aコンバータ、24…アナログ信号処理回路、26…演算増幅器、27…ミキサ回路、28…セレクタ、29…ドライバ、30…加算器、32…積分器、34…量子化器、36…D/Aコンバータ、S1…第1データ、S2…第2データ。

Claims (7)

  1. デジタル入力データをアナログ出力信号に変換するΔΣD/Aコンバータであって、
    前記デジタル入力データをΔΣ変調し、第1データを生成するΔΣ変調器と、
    前記第1データを平滑化し、第2データを生成するデジタルフィルタと、
    前記第2データを前記アナログ出力信号に変換するD/Aコンバータと、
    前記ΔΣ変調器の前段に設けられ、前記デジタル入力データの振幅を微調節する振幅微調節部と、
    を備え
    前記デジタルフィルタにおける平滑化は、前記第1データのピーク除去を含み、
    前記デジタルフィルタは、アクティブ状態、非アクティブ状態が切りかえ可能に構成され、非アクティブ状態において前記第1データをそのまま前記第2データとして出力可能に構成され、
    前記ΔΣ変調器は出力段に設けられた量子化器を含み、前記量子化器は、その階調数が前記デジタルフィルタの状態に応じて変更可能に構成され、
    前記振幅微調節部の利得は、前記デジタルフィルタがアクティブ状態のとき、前記デジタルフィルタで除去される前記第1データのピークに応じて大きくなることを特徴とするΔΣD/Aコンバータ。
  2. 前記デジタルフィルタは、各段の係数が1であるk段のFIRデジタルフィルタを含むことを特徴とする請求項に記載のΔΣD/Aコンバータ。
  3. 前記FIRデジタルフィルタの段数は切りかえ可能であることを特徴とする請求項に記載のΔΣD/Aコンバータ。
  4. 前記ΔΣD/Aコンバータの後段には、選択可能な複数のアナログ信号の経路が設けられており、
    前記デジタルフィルタは、選択された経路に応じて、その動作が切りかえ可能に構成されることを特徴とする請求項1からのいずれかに記載のΔΣD/Aコンバータ。
  5. 前記デジタル入力データは、オーディオ信号であることを特徴とする請求項1からのいずれかに記載のΔΣD/Aコンバータ。
  6. デジタルオーディオ信号をアナログオーディオ信号に変換する請求項1からのいずれかに記載のΔΣD/Aコンバータと、
    前記ΔΣD/Aコンバータの出力信号に所定の信号処理を施すアナログ信号処理回路と、
    を備えることを特徴とする信号処理回路。
  7. 請求項に記載の信号処理回路を備えることを特徴とする電子機器。
JP2014075757A 2014-04-01 2014-04-01 Δσd/aコンバータおよびそれを用いた信号処理回路および電子機器 Expired - Fee Related JP6401929B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014075757A JP6401929B2 (ja) 2014-04-01 2014-04-01 Δσd/aコンバータおよびそれを用いた信号処理回路および電子機器
US14/674,523 US9621184B2 (en) 2014-04-01 2015-03-31 ΔΣ D/A converter, signal processing circuit including the same, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014075757A JP6401929B2 (ja) 2014-04-01 2014-04-01 Δσd/aコンバータおよびそれを用いた信号処理回路および電子機器

Publications (2)

Publication Number Publication Date
JP2015198370A JP2015198370A (ja) 2015-11-09
JP6401929B2 true JP6401929B2 (ja) 2018-10-10

Family

ID=54191785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014075757A Expired - Fee Related JP6401929B2 (ja) 2014-04-01 2014-04-01 Δσd/aコンバータおよびそれを用いた信号処理回路および電子機器

Country Status (2)

Country Link
US (1) US9621184B2 (ja)
JP (1) JP6401929B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6747849B2 (ja) 2016-04-06 2020-08-26 ローム株式会社 オーディオ信号処理回路、それを用いた電子機器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087914A (en) * 1990-08-22 1992-02-11 Crystal Semiconductor Corp. DC calibration system for a digital-to-analog converter
US5592165A (en) * 1995-08-15 1997-01-07 Sigmatel, Inc. Method and apparatus for an oversampled digital to analog convertor
JP3340404B2 (ja) * 1999-07-23 2002-11-05 株式会社 デジアン・テクノロジー D/a変換器
JP3420134B2 (ja) * 1999-10-25 2003-06-23 Necエレクトロニクス株式会社 D/a変換システムとd/a変換方法
WO2002023733A2 (en) * 2000-09-11 2002-03-21 Broadcom Corporation Sigma-delta digital-to-analog converter
JP2002158548A (ja) * 2000-11-17 2002-05-31 Sony Corp デジタルパワーアンプ
US6727832B1 (en) * 2002-11-27 2004-04-27 Cirrus Logic, Inc. Data converters with digitally filtered pulse width modulation output stages and methods and systems using the same
ATE395749T1 (de) * 2005-07-27 2008-05-15 Verigy Pte Ltd Singapore Verfahren und system zur digital-analog-wandlung unter anwendung eines mehrzweckstromsummierers
JP4707742B2 (ja) * 2006-05-21 2011-06-22 株式会社 Trigence Semiconductor デジタルアナログ変換装置
US20100219908A1 (en) * 2009-02-27 2010-09-02 Mediatek Inc. Digital to analog converting method and digital to analog convertor utilizing the same
US9680498B2 (en) * 2009-06-26 2017-06-13 Syntropy Systems, Llc Sampling/quantization converters
JP5566211B2 (ja) 2010-07-15 2014-08-06 ローム株式会社 スイッチドキャパシタ型d/aコンバータ
JP5716521B2 (ja) * 2011-04-28 2015-05-13 ヤマハ株式会社 信号処理装置

Also Published As

Publication number Publication date
US9621184B2 (en) 2017-04-11
US20150280735A1 (en) 2015-10-01
JP2015198370A (ja) 2015-11-09

Similar Documents

Publication Publication Date Title
JP5883181B2 (ja) データ変換装置
JP5312319B2 (ja) 環境雑音低減用のデジタル回路装置
US8324969B2 (en) Delta-sigma modulator approach to increased amplifier gain resolution
US9337821B2 (en) System and method for generating a pulse-width modulated signal
KR20060039914A (ko) 신호 처리를 위한 장치 및 방법
US8299866B2 (en) Method and device including signal processing for pulse width modulation
CN1625055A (zh) 字长减少电路
US10833697B2 (en) Methods and circuits for suppressing quantization noise in digital-to-analog converters
US6256395B1 (en) Hearing aid output clipping apparatus
US8410963B2 (en) Data converter circuit and method
JP6401929B2 (ja) Δσd/aコンバータおよびそれを用いた信号処理回路および電子機器
JP4952239B2 (ja) D級増幅器
TWI253055B (en) Sound playing device using sigma-delta pulse width modulation
EP3419308B1 (en) Audio reproduction device
US9614514B2 (en) PWM modulation device and sound signal output apparatus
US11233487B1 (en) Amplifiers
US7764734B2 (en) Digital pulse width modulation with variable period and error distribution
JP6098517B2 (ja) デジタルオーディオアンプ及び電源回路
KR101463034B1 (ko) 병렬처리 시그마델타 변조기 및 설계 방법
WO2020003745A1 (ja) オーディオ装置、オーディオ再生方法及びオーディオ再生プログラム
GB2598629A (en) Amplifiers
GB2470682A (en) Digital filter arrangement for ambient noise reduction, using an oversampled audio signal
Dutoit et al. How are bits played back from an audio CD?
JPH04127606A (ja) ノイズシェーパー回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180910

R150 Certificate of patent or registration of utility model

Ref document number: 6401929

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees