JP6401929B2 - Δσd/aコンバータおよびそれを用いた信号処理回路および電子機器 - Google Patents
Δσd/aコンバータおよびそれを用いた信号処理回路および電子機器 Download PDFInfo
- Publication number
- JP6401929B2 JP6401929B2 JP2014075757A JP2014075757A JP6401929B2 JP 6401929 B2 JP6401929 B2 JP 6401929B2 JP 2014075757 A JP2014075757 A JP 2014075757A JP 2014075757 A JP2014075757 A JP 2014075757A JP 6401929 B2 JP6401929 B2 JP 6401929B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- digital filter
- signal processing
- data
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
- H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
- H03M1/0631—Smoothing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R3/00—Circuits for transducers, loudspeakers or microphones
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
- H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
- H03M7/3037—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R2499/00—Aspects covered by H04R or H04S not otherwise provided for in their subgroups
- H04R2499/10—General applications
- H04R2499/13—Acoustic transducers and sound field adaptation in vehicles
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
図2は、図1(a)のΔΣD/Aコンバータ100rのノイズ特性を示す図である。実線はデジタル部10のスペクトルを示す。デジタル部10のスペクトルは、ΔΣ変調によるオーバーサンプリングおよびノイズシェーピングにより、信号帯域外にノイズ成分が押しやられる。
ΔΣD/Aコンバータの後段のアナログ部のノイズレベルが大きい場合には、デジタルフィルタをオンし、アナログ部のノイズレベルが小さい場合には、デジタルフィルタをオフすることにより、さまざまな状況で高いS/N比を実現できる。
これにより、D/Aコンバータ22において信号歪みが発生しない範囲において、D/Aコンバータ22の入力データの振幅を最大とすることができ、S/N比をさらに改善できる。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
m=max(n/α)
max(x)は、xを超えない最大の整数を表す。
m=max(n/k)
となるようにmを定めてもよい。一例として、n=16、k=3であるとき、m=5となる。
デジタルフィルタ16の利得αが実質的に整数の精度を有するのに対して、振幅微調節部18の利得βは、小数の精度を有する。
デジタルフィルタ16によって、1階調分のピークをカットしたとすれば、信号成分の振幅を、最大でn/(n−1)倍、大きくすることができる。これにより、アナログ部20におけるノイズ成分が同じである場合に、ノイズ成分に対する信号成分を大きくできるため、S/N比を改善できる。
これに対して図3の信号処理回路2においては、デジタル部10の理論S/N比は、98[dB」と悪化する。しかしながら、アナログ部20に入力される信号レベルが−0.8[dBv]と大きくなるため、信号処理回路2全体としてみたときのS/N比は97.3[dB]となり、図1に比べて1.3dB改善することができる。
図8は、第1変形例に係る信号処理回路2aのブロック図である。信号処理回路2aにおいて、ΔΣD/Aコンバータ100aの後段のアナログ部20のアナログ信号処理回路24aは、切りかえ可能な複数の経路を有する。
実施の形態では、デジタルフィルタ16の利得αが実質的に整数の精度を有し、振幅微調節部18の利得βが小数の精度を有する場合を説明したが本発明はそれに限定されない。デジタルフィルタ16がFIRフィルタである場合に、各段の係数を小数の精度とすることで、利得αを小数の精度とすることができる。この場合、振幅微調節部18は省略してもよい。またデジタルフィルタ16はFIRフィルタには限定されず、その他のフィルタであってもよい。
デジタルフィルタ16の利得α、言い換えればFIRフィルタの段数kを複数の値で切りかえ可能とし、それに応じてΔΣ変調器12の量子化器34の階調数mを切りかえ可能としてもよい。これにより、さらに柔軟なS/N比改善が可能となる。
実施の形態では、D/Aコンバータ22がスイッチドキャパシタ型である場合を説明したが、本発明はそれには限定されない。たとえばD/Aコンバータ22は、図1(c)に示す電流セグメント型のD/Aコンバータであってもよい。すなわち、D/Aコンバータ22は、等しく重み付けされた複数の回路要素を含み、選択される回路要素の個数に応じた電圧もしくは電流を出力する形式であればよい。
最後に、信号処理回路2の用途を説明する。図9は、信号処理回路2を備える電子機器500のブロック図である。電子機器500は、たとえば携帯電話端末、タブレット端末、オーディオプレイヤや、オーディオコンポーネント、カーオーディオシステムなど、オーディオ再生機能を有する機器である。電子機器500は、信号処理回路2に加えて、オーディオソース502、電気音響変換素子504を備える。オーディオソース502は、デジタルオーディオ信号DINを生成する。
ΔΣD/Aコンバータ100は、デジタルオーディオ信号DINを受けアナログオーディオ信号VOUTに変換する。アナログ信号処理回路24のドライバ29は、アナログオーディオ信号VOUTにもとづいてスピーカやヘッドホンなどの電気音響変換素子504を駆動する。フィルタ506は、ドライバ29の出力信号から、ノイズを除去する。
Claims (7)
- デジタル入力データをアナログ出力信号に変換するΔΣD/Aコンバータであって、
前記デジタル入力データをΔΣ変調し、第1データを生成するΔΣ変調器と、
前記第1データを平滑化し、第2データを生成するデジタルフィルタと、
前記第2データを前記アナログ出力信号に変換するD/Aコンバータと、
前記ΔΣ変調器の前段に設けられ、前記デジタル入力データの振幅を微調節する振幅微調節部と、
を備え、
前記デジタルフィルタにおける平滑化は、前記第1データのピーク除去を含み、
前記デジタルフィルタは、アクティブ状態、非アクティブ状態が切りかえ可能に構成され、非アクティブ状態において前記第1データをそのまま前記第2データとして出力可能に構成され、
前記ΔΣ変調器は出力段に設けられた量子化器を含み、前記量子化器は、その階調数が前記デジタルフィルタの状態に応じて変更可能に構成され、
前記振幅微調節部の利得は、前記デジタルフィルタがアクティブ状態のとき、前記デジタルフィルタで除去される前記第1データのピークに応じて大きくなることを特徴とするΔΣD/Aコンバータ。 - 前記デジタルフィルタは、各段の係数が1であるk段のFIRデジタルフィルタを含むことを特徴とする請求項1に記載のΔΣD/Aコンバータ。
- 前記FIRデジタルフィルタの段数は切りかえ可能であることを特徴とする請求項2に記載のΔΣD/Aコンバータ。
- 前記ΔΣD/Aコンバータの後段には、選択可能な複数のアナログ信号の経路が設けられており、
前記デジタルフィルタは、選択された経路に応じて、その動作が切りかえ可能に構成されることを特徴とする請求項1から3のいずれかに記載のΔΣD/Aコンバータ。 - 前記デジタル入力データは、オーディオ信号であることを特徴とする請求項1から4のいずれかに記載のΔΣD/Aコンバータ。
- デジタルオーディオ信号をアナログオーディオ信号に変換する請求項1から5のいずれかに記載のΔΣD/Aコンバータと、
前記ΔΣD/Aコンバータの出力信号に所定の信号処理を施すアナログ信号処理回路と、
を備えることを特徴とする信号処理回路。 - 請求項6に記載の信号処理回路を備えることを特徴とする電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014075757A JP6401929B2 (ja) | 2014-04-01 | 2014-04-01 | Δσd/aコンバータおよびそれを用いた信号処理回路および電子機器 |
US14/674,523 US9621184B2 (en) | 2014-04-01 | 2015-03-31 | ΔΣ D/A converter, signal processing circuit including the same, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014075757A JP6401929B2 (ja) | 2014-04-01 | 2014-04-01 | Δσd/aコンバータおよびそれを用いた信号処理回路および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015198370A JP2015198370A (ja) | 2015-11-09 |
JP6401929B2 true JP6401929B2 (ja) | 2018-10-10 |
Family
ID=54191785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014075757A Expired - Fee Related JP6401929B2 (ja) | 2014-04-01 | 2014-04-01 | Δσd/aコンバータおよびそれを用いた信号処理回路および電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9621184B2 (ja) |
JP (1) | JP6401929B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6747849B2 (ja) | 2016-04-06 | 2020-08-26 | ローム株式会社 | オーディオ信号処理回路、それを用いた電子機器 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5087914A (en) * | 1990-08-22 | 1992-02-11 | Crystal Semiconductor Corp. | DC calibration system for a digital-to-analog converter |
US5592165A (en) * | 1995-08-15 | 1997-01-07 | Sigmatel, Inc. | Method and apparatus for an oversampled digital to analog convertor |
JP3340404B2 (ja) * | 1999-07-23 | 2002-11-05 | 株式会社 デジアン・テクノロジー | D/a変換器 |
JP3420134B2 (ja) * | 1999-10-25 | 2003-06-23 | Necエレクトロニクス株式会社 | D/a変換システムとd/a変換方法 |
WO2002023733A2 (en) * | 2000-09-11 | 2002-03-21 | Broadcom Corporation | Sigma-delta digital-to-analog converter |
JP2002158548A (ja) * | 2000-11-17 | 2002-05-31 | Sony Corp | デジタルパワーアンプ |
US6727832B1 (en) * | 2002-11-27 | 2004-04-27 | Cirrus Logic, Inc. | Data converters with digitally filtered pulse width modulation output stages and methods and systems using the same |
ATE395749T1 (de) * | 2005-07-27 | 2008-05-15 | Verigy Pte Ltd Singapore | Verfahren und system zur digital-analog-wandlung unter anwendung eines mehrzweckstromsummierers |
JP4707742B2 (ja) * | 2006-05-21 | 2011-06-22 | 株式会社 Trigence Semiconductor | デジタルアナログ変換装置 |
US20100219908A1 (en) * | 2009-02-27 | 2010-09-02 | Mediatek Inc. | Digital to analog converting method and digital to analog convertor utilizing the same |
US9680498B2 (en) * | 2009-06-26 | 2017-06-13 | Syntropy Systems, Llc | Sampling/quantization converters |
JP5566211B2 (ja) | 2010-07-15 | 2014-08-06 | ローム株式会社 | スイッチドキャパシタ型d/aコンバータ |
JP5716521B2 (ja) * | 2011-04-28 | 2015-05-13 | ヤマハ株式会社 | 信号処理装置 |
-
2014
- 2014-04-01 JP JP2014075757A patent/JP6401929B2/ja not_active Expired - Fee Related
-
2015
- 2015-03-31 US US14/674,523 patent/US9621184B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US9621184B2 (en) | 2017-04-11 |
US20150280735A1 (en) | 2015-10-01 |
JP2015198370A (ja) | 2015-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5883181B2 (ja) | データ変換装置 | |
JP5312319B2 (ja) | 環境雑音低減用のデジタル回路装置 | |
US8324969B2 (en) | Delta-sigma modulator approach to increased amplifier gain resolution | |
US9337821B2 (en) | System and method for generating a pulse-width modulated signal | |
KR20060039914A (ko) | 신호 처리를 위한 장치 및 방법 | |
US8299866B2 (en) | Method and device including signal processing for pulse width modulation | |
CN1625055A (zh) | 字长减少电路 | |
US10833697B2 (en) | Methods and circuits for suppressing quantization noise in digital-to-analog converters | |
US6256395B1 (en) | Hearing aid output clipping apparatus | |
US8410963B2 (en) | Data converter circuit and method | |
JP6401929B2 (ja) | Δσd/aコンバータおよびそれを用いた信号処理回路および電子機器 | |
JP4952239B2 (ja) | D級増幅器 | |
TWI253055B (en) | Sound playing device using sigma-delta pulse width modulation | |
EP3419308B1 (en) | Audio reproduction device | |
US9614514B2 (en) | PWM modulation device and sound signal output apparatus | |
US11233487B1 (en) | Amplifiers | |
US7764734B2 (en) | Digital pulse width modulation with variable period and error distribution | |
JP6098517B2 (ja) | デジタルオーディオアンプ及び電源回路 | |
KR101463034B1 (ko) | 병렬처리 시그마델타 변조기 및 설계 방법 | |
WO2020003745A1 (ja) | オーディオ装置、オーディオ再生方法及びオーディオ再生プログラム | |
GB2598629A (en) | Amplifiers | |
GB2470682A (en) | Digital filter arrangement for ambient noise reduction, using an oversampled audio signal | |
Dutoit et al. | How are bits played back from an audio CD? | |
JPH04127606A (ja) | ノイズシェーパー回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170317 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180910 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6401929 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |