[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN106899304B - 一种基于数据权重平均化方法的多比特sigma-delta调制器及调制方法 - Google Patents

一种基于数据权重平均化方法的多比特sigma-delta调制器及调制方法 Download PDF

Info

Publication number
CN106899304B
CN106899304B CN201710042978.8A CN201710042978A CN106899304B CN 106899304 B CN106899304 B CN 106899304B CN 201710042978 A CN201710042978 A CN 201710042978A CN 106899304 B CN106899304 B CN 106899304B
Authority
CN
China
Prior art keywords
bit
data
signal
delta modulator
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710042978.8A
Other languages
English (en)
Other versions
CN106899304A (zh
Inventor
李强
樊倩倩
周雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201710042978.8A priority Critical patent/CN106899304B/zh
Publication of CN106899304A publication Critical patent/CN106899304A/zh
Application granted granted Critical
Publication of CN106899304B publication Critical patent/CN106899304B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/38Calibration
    • H03M3/386Calibration over the full range of the converter, e.g. for correcting differential non-linearity

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明公开了一种基于数据权重平均化方法的多比特sigma‑delta调制器及调制方法。该方法是针对多比特sigma‑delta调制器反馈回路中DAC动态失配进行整形处理,同时考虑到平均化原理而提出。该DWA(数据权重平均化)算法对输入的多位并行温度计编码数据进行了两步处理:(1)将输入数据以半固定的方法交换顺序;(2)将数据的起始位从第一位到第2N‑1位循环移位输出,其中N为量化器比特数。该DWA算法电路实现主要由控制逻辑和移位单元两部分构成。本发明实现了温度计编码的有效位在各个数据位的分布平均化,缩减了算法电路的面积和占用资源,抑制了DAC的非线性误差,提高了多比特sigma‑delta调制器的系统线性度。

Description

一种基于数据权重平均化方法的多比特sigma-delta调制器 及调制方法
技术领域
本发明涉及多比特sigma-delta调制器,特别是多比特sigma-delta调制器中基于随机化原理的DWA算法。
背景技术
Sigma-delta调制器用于模数转换器ADC中。Sigma-delta调制器基于过采样技术和噪声整形技术,基本结构包括环路滤波器及其后的量化器以及反馈DAC。提升调制器性能考虑从过采样率、环路滤波器阶数和量化比特数入手。
为了获得高动态范围,其中,采用多比特量化器的方法,减小了积分步长,降低了积分器中运放的摆率和增益线性度的要求。然而,多比特量化需要多比特反馈DAC。由于多比特sigma-delta调制器中反馈DAC不同单元结构的不匹配会导致非线性DAC输出,通常采用动态元素匹配(DEM)方法之一的数据权重平均(DWA)算法来降低多比特DAC非线性产生的影响。
反馈回路DWA逻辑块的目的是降低反馈回路DAC的非线性。多比特sigma-delta系统中,传输数据位温度计编码,N位温度计编码在每一个数据位上的占用率不相等。反馈回路DAC的工作方式是根据温度计编码位数而使用相同数量的DAC通道并行处理数据,对于反馈回路DAC而言,其输入并不局限于标准温度计编码数据,数据的有效性仅取决于输入数据中包含的‘0’和‘1’的数量。如果温度计编码中某一位数据占用率远高于其他位,则反馈回路DAC中对应数据位DAC通道的使用率也将远高于其他数据位DAC通道,而因为实际使用中每一个DAC数据通道非理想,其模拟输出值相对于标准值有一定偏差,对于过于频繁使用单一DAC数据通道将会对系统的数据带来较大的误差,此种误差称之为反馈回路DAC的非线性。
DWA逻辑块的工作原理是使数个时钟周期的温度计编码数据平均分布于温度计编码的各个信号位,使得反馈回路DAC中各个数据通道的使用率一致。因此,反馈回路DWA逻辑块仅在使用多比特量化器时使用,单比特量化器因为仅有1位信号输入到DAC,所以没有DAC非线性的问题存在。
DWA算法在达到较好的效果的同时,也仍有很多不可避免的缺点。首先,DWA的算法复杂,需要数量较多的寄存器来对上一周期数据进行存储,将会占用相当大的算法电路面积;其次,DWA因为算法原理,在设计时需要考虑对数据处理有半个时钟周期的延迟,以确保稳定性。
另外文献“Linearity Enhancement of Multibit SD,AD and DA ConvertersUsing Data Weighted Averaging”中采用的传统DWA方法是使用随机化原理法将温度计编码数据进行随机排列。但在当输入信号频率较低时,使用DWA算法会使DAC失配误差输出与输入信号相关性增大,会引起失真。因此目前的随机化方法使用随机源产生随机序列的方法效果不佳,且结构复杂,实用性差。
发明内容
本发明针对反馈DAC失配和原有DWA算法复杂的问题,基于随机化原理提出了一种用于多比特sigma-delta调制器中的新型DWA算法。本发明对输入的多位温度计编码数据按设定进行两步处理,实现了温度计编码在各个数据位的分布平均化,缩减了算法电路的面积和占用资源,抑制了DAC的非线性误差,提高了整个多比特sigma-delta调制器的线性度。
本发明的技术方案为一种基于动态分布平均方法的多比特sigma-delta调制器,该调制器包括:环路滤波器、多比特量化器、反馈回路多比特DAC,输入信号依次经过环路滤波器、多比特量化器后输出,输出信号分支出反馈回路经过反馈回路多比特DAC后与输入信号相减,再输入环路滤波器;其特征在于反馈回路上还包括反馈回路DWA算法逻辑块,用于对反馈信号执行DWA算法。
一种用于多比特sigma-delta调制器中的数据权重平均化方法,该方法包括:
步骤1:对输入sigma-delta调制器的模拟信号进行过采样,获得过采样信号;
步骤2:将过采样信号与反馈信号之差输入环路滤波器,对输入环路滤波器的信号进行噪声整形,获得整形信号;
步骤3:将整形信号经过多比特量化器进行量化,输出数字信号;
步骤4:将输出数字信号分为两路,一路为输出、另一路为反馈,将该处反馈的数字信号进行数据权重平均化处理,获得分布平均化的信号;
步骤5:将分布平均化的信号进行数模转换,该转换后的信号作为步骤2中的反馈信号。
进一步的,所述步骤4中的动态分布平均化处理方法包括:
步骤4.1:将反馈的数字信号中每个数据周期内的温度计编码以相同的方式交换顺序,或者将多个数据周期划分为一组,每组中各数据周期内的温度计编码交换方式不同,但各组中相同位置的数据周期类的温度计编码交换方式相同;
步骤4.2:将步骤4.1交换后的数据进行循环移位,获得分布平均化的信号。
本发明的有益效果为:
本发明中新型DWA算法通过两步顺序变换,达到了传统DWA算法所具备的数据权重分布平均化的效果,同时相比传统DWA算法,不再需要使用占用面积和资源较大的寄存器存储上一周期数据,且每周期数据与上一周期的数据相关性降低。其中,顺序交换与循环操作两个步骤操作简单,在有效时钟沿输入时即可进行操作,延迟降低。因此该DWA算法缩减了算法电路的面积、占用资源,提高了整个多比特sigma-delta调制器的线性度。
本发明中DWA算法数据变化的信号来源不再为传统DWA算法中使用的上一周期数据,而是系统时钟,相比传统DWA算法,所需要的算法计算时间更少,不再需要半个时钟周期的延迟来完成算法计算,使得新型DWA的频率可以达到更高,因此可以使得sigma-delta调制器在带宽更高的情况下达到良好的效果。
附图说明
图1是离散时间多比特sigma-delta调制器的总体结构图,
图2是用在图1的调制器中或者用在本发明实施例中的反馈回路DWA两步变换逻辑图,
图3示出了根据本发明实施例的用于多比特sigma-delta调制器的DWA算法第一步效果图,
图4示出了根据本发明实施例的用于多比特sigma-delta调制器的DWA算法第二步效果图,
图5分别示出了根据本发明实施例的用于多比特sigma-delta调制器三种效果对比图,分别是不使用DWA、使用原始DWA以及使用本发明实施例DWA的效果图。
具体实施方式
下面结合附图和实施例,详述本发明的技术方案。
如图1所示,为实施例的sigma-delta调制器的总体结构图。多比特sigma-delta调制器的构成包括环路滤波器,量化器,反馈回路DWA逻辑块,反馈回路DAC。整个sigma-delta调制器的工作流程为:第一步,环路滤波器将模拟输入信号整合DAC的反馈信号后的信号进行滤波处理;第二步,滤波后的信号输入到量化器进行模拟数字转换,输出温度计编码的码字信号;第三步,量化器的输出信号输入到反馈回路DWA逻辑块,对温度计编码数据进行动态失配整形处理;第四步,将处理后的温度计编码数据输入到反馈回路DAC;第五步,将反馈回路DAC的输出反馈到原始模拟信号输入端,与输入信号进行整合。
反馈回路DWA逻辑块的目的是降低反馈回路DAC的非线性。多比特sigma-delta调制器系统中,传输数据位温度计编码,N位温度计编码在每一个数据位上的占用率不相等,例如:4位温度计编码,仅存在“0000”、“0001”、“0011”、“0111”、“1111”共五种数据,如果五种数据出现频率相同,则第四位数据出现数据‘1’的频率最高,其它依次是第三位、第二位、第一位。反馈回路DAC的工作方式是根据温度计编码位数而使用相同数量的DAC通道并行处理数据,对于反馈回路DAC而言,其输入并不局限于标准温度计编码数据,数据的有效性仅取决于输入数据中包含的‘0’和‘1’的数量,例如输入“0011”与“1100”对于反馈回路DAC而言,在理想情况下有相同的模拟量输出。如果温度计编码中某一位数据占用率远高于其他位,则反馈回路DAC中对应数据位DAC通道的使用率也将远高于其他数据位DAC通道,而因为实际使用中每一个DAC数据通道非理想,其模拟输出值相对于标准值有一定偏差,对于过于频繁使用单一DAC数据通道将会对系统的数据带来较大的误差,此种误差称之为反馈回路DAC的非线性。DWA逻辑块的工作原理是通过循环选择每个数据通道,使得数个时钟周期的温度计编码数据平均分布于温度计编码的各个信号位,使得反馈回路DAC中各个数据通道的使用率一致。因此,反馈回路DWA逻辑块仅在使用多比特量化器时使用,单比特量化器因为仅有1位信号输入到DAC,所以不需要考虑DAC非线性问题。
本发明使用基于随机化技术的两步变换法进行DWA逻辑计算。如图2所示,温度计编码数据经过两步变换:第一步,使用半固定方法进行数据顺序交换,第二步,使用循环移位输出。使用随机化技术使得每个周期温度计编码中各个数据位的占用随机分布,在整个运行期间温度计编码中各个数据位的占用率趋于平均化。
其中第一步半固定顺序交换数据的方法,可以分为两种:第一种,对于所有数据均使用固定的交换方式,交换方式不随数据数量的变化而改变,为固定的顺序交换数据;第二种,将连续的数个周期的数据设定为一组,后续周期的数据,按照设定的组数将数据依次分为第二组、第三组等,每组数据使用相同的顺序交换规则,一组数据处理完成后,使用下一组对应的顺序交换规则,对下一组数据进行顺序交换处理。第二种方法可以使得本发明的DWA逻辑块算法的随机深度加大。
其中第二步循环移位输出,一般循环次数与温度计编码数据的位数相同,移位信号由系统时钟决定。循环输出可以有两种循环方向,可以使用其中的一种循环方式,也可以同时使用两种循环方式,按照第一步方法第二种方式中分组的方法来实现。
Sigma-delta调制器中的量化器和DAC通常具有相同分辨率。N比特量化器的输出为2N-1比特的温度计码。其中一个具体实施例如下所述:
对于一个3比特sigma-delta系统,其量化器输出温度计编码位数为7。温度计码通过“1”的数量来表示信号值。在3比特DAC的示意性情况中,具有7个元件,可以认为将其编号为1到7。当接收第一多比特数字输入信号是,第一单元被选择用于处理输入信号。用于处理输入信号的单元的数量取决于输入信号的值。
对于反馈回路DWA逻辑块的第一步处理,使用半固定方法顺序交换数据,其具体实现为:将原数据的第一位数据交换到输出数据的第一位,将原数据的第二位数据交换到输出数据的第三位,将原数据的第三位数据交换到输出数据的第五位,将原数据的第四位数据交换到输出数据的第七位,将原数据的第五位数据交换到输出数据的第二位,将原数据的第六位数据交换到输出数据的第四位,将原数据的第七位数据交换到输出数据的第六位。对于本例,每一周期数据均采用此方法进行顺序交换。其原始数据和处理后数据如图3所示。
对于反馈回路DWA逻辑块的第二步处理,使用循环移位输出交换数据顺序。其具体实现为:第一个周期,输入数据的第一位至第七位分别对应输出数据的第一位至第七位;第二个周期,输入数据的第一位至第六位分别对应输出数据的第二位至第七位,输入数据的第七位对应输出数据的第一位;第三个周期,输入数据的第一位至第五位分别对应输出数据的第三位至第七位,输入数据的第六位至第七位对应输出数据的第一位至第二位;第四个周期,输入数据的第一位至第四位分别对应输出数据的第四位至第七位,输入数据的第五位至第七位对应输出数据的第一位至第三位;第五个周期,输入数据的第一位至第三位分别对应输出数据的第四位至第七位,输入数据的第四位至第七位对应输出数据的第一位至第三位;第六个周期,输入数据的第一位至第二位分别对应输出数据的第六位至第七位,输入数据的第三位至第七位对应输出数据的第一位至第五位;第七个周期,输入数据的第一位对应输出数据的第七位,输入数据的第二位至第七位对应输出数据的第一位至第六位;第八个周期,重复第一个周期的交换方法,以此类推,形成循环。其原始数据和处理后的数据如图4所示。
通过两步处理后的数据,随机深度为7,而因为数据也拥有一定的随机性,处理后的数据达到了在温度计编码各个数据位上的平均分布。其具体效果如图5所示,同时对比同样数据,使用原始DWA逻辑块处理后的效果图。
对比原始反馈回路DWA逻辑块,本发明在资源占用上有明显减小。在原始DWA逻辑块中,需要使用与温度计编码数据位数2N-1相等数量的寄存器来存储上一周期的温度计编码数据;本发明中,对于第一步处理使用第一种方式,不需要额外的寄存器,第二步方法使用单方向循环的方式仅需要与量化器位数N相等数量的寄存器来存储当前数据周期数即可。在效果上,使用原始DWA算法的系统SNDR高于本发明中方法,但SFDR低于本方法,性能接近。
尽管上述内容涉及delta-sigma调制器,显而易见的是,说明书中描述的DAC也能够用作独立的装置以在使用DEM的应用中实现此处描述的算法技术。

Claims (1)

1.一种基于动态分布平均方法的多比特sigma-delta调制器,该调制器包括:环路滤波器、多比特量化器、反馈回路多比特DAC,输入信号依次经过环路滤波器、多比特量化器后输出,输出信号分支出反馈回路经过反馈回路多比特DAC后与输入信号相减,再输入环路滤波器;其特征在于反馈回路上还包括反馈回路DWA算法逻辑块,用于对反馈信号执行DWA算法;
该多比特sigma-delta调制器中的数据权重平均化方法,该方法包括:
步骤1:对输入sigma-delta调制器的模拟信号进行过采样,获得过采样信号;
步骤2:将过采样信号与反馈信号之差输入环路滤波器,对输入环路滤波器的信号进行噪声整形,获得整形信号;
步骤3:将整形信号经过多比特量化器进行量化,输出数字信号;
步骤4:将输出数字信号分为两路,一路为输出、另一路为反馈,将该处反馈的数字信号进行数据权重平均化处理,获得分布平均化的信号;
步骤5:将分布平均化的信号进行数模转换,该转换后的信号作为步骤2中的反馈信号;
所述步骤4中的动态分布平均化处理方法包括:
步骤4.1:将反馈的数字信号中每个数据周期内的温度计编码以相同的方式交换顺序,或者将多个数据周期划分为一组,每组中各数据周期内的温度计编码交换方式不同,但各组中相同位置的数据周期类的温度计编码交换方式相同;
步骤4.2:将步骤4.1交换后的数据进行循环移位,获得分布平均化的信号。
CN201710042978.8A 2017-01-19 2017-01-19 一种基于数据权重平均化方法的多比特sigma-delta调制器及调制方法 Expired - Fee Related CN106899304B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710042978.8A CN106899304B (zh) 2017-01-19 2017-01-19 一种基于数据权重平均化方法的多比特sigma-delta调制器及调制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710042978.8A CN106899304B (zh) 2017-01-19 2017-01-19 一种基于数据权重平均化方法的多比特sigma-delta调制器及调制方法

Publications (2)

Publication Number Publication Date
CN106899304A CN106899304A (zh) 2017-06-27
CN106899304B true CN106899304B (zh) 2020-02-18

Family

ID=59198133

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710042978.8A Expired - Fee Related CN106899304B (zh) 2017-01-19 2017-01-19 一种基于数据权重平均化方法的多比特sigma-delta调制器及调制方法

Country Status (1)

Country Link
CN (1) CN106899304B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110622421B (zh) 2017-08-07 2022-09-27 深圳市汇顶科技股份有限公司 应用于超取样转换器的向量量化数模转换电路
US10763884B2 (en) * 2018-07-23 2020-09-01 Mediatek Inc. High linearity digital-to-analog converter with ISI-suppressing method
WO2020172769A1 (zh) * 2019-02-25 2020-09-03 深圳市汇顶科技股份有限公司 数据转换器以及相关模数转换器、数模转换器及芯片
CN112653461A (zh) * 2019-10-10 2021-04-13 意法半导体国际有限公司 一阶无存储器动态元件匹配技术
CN110912560B (zh) * 2019-11-20 2023-04-11 清华大学深圳国际研究生院 一种带有可重构数据加权平均的多模过采样模数转换器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1520639A (zh) * 2001-06-26 2004-08-11 ��˹��ŵ�� 用于多比特∑-△调制器的带有电流模式dem开关矩阵和单独dem判决逻辑的多电平量化器
CN101379709A (zh) * 2006-07-19 2009-03-04 高通股份有限公司 带有偏移量的∑-△调制
CN101640539A (zh) * 2009-06-19 2010-02-03 浙江大学 Sigma-Delta模数转换器
CN102684701A (zh) * 2012-04-27 2012-09-19 苏州上声电子有限公司 基于编码转换的数字扬声器驱动方法和装置
CN103701465A (zh) * 2013-12-02 2014-04-02 苏州上声电子有限公司 一种基于多比特△—σ调制的数字扬声器系统实现方法和装置
CN104052477A (zh) * 2013-03-15 2014-09-17 亚德诺半导体技术公司 用于模拟数字转换器校准的系统、方法及记录介质
CN104124974A (zh) * 2013-04-24 2014-10-29 北京新岸线移动多媒体技术有限公司 一种连续时间sigma delta调制器
CN104682958A (zh) * 2015-01-26 2015-06-03 电子科技大学 一种带噪声整形的并行逐次逼近模数转换器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1520639A (zh) * 2001-06-26 2004-08-11 ��˹��ŵ�� 用于多比特∑-△调制器的带有电流模式dem开关矩阵和单独dem判决逻辑的多电平量化器
CN101379709A (zh) * 2006-07-19 2009-03-04 高通股份有限公司 带有偏移量的∑-△调制
CN101640539A (zh) * 2009-06-19 2010-02-03 浙江大学 Sigma-Delta模数转换器
CN102684701A (zh) * 2012-04-27 2012-09-19 苏州上声电子有限公司 基于编码转换的数字扬声器驱动方法和装置
CN104052477A (zh) * 2013-03-15 2014-09-17 亚德诺半导体技术公司 用于模拟数字转换器校准的系统、方法及记录介质
CN104124974A (zh) * 2013-04-24 2014-10-29 北京新岸线移动多媒体技术有限公司 一种连续时间sigma delta调制器
CN103701465A (zh) * 2013-12-02 2014-04-02 苏州上声电子有限公司 一种基于多比特△—σ调制的数字扬声器系统实现方法和装置
CN104682958A (zh) * 2015-01-26 2015-06-03 电子科技大学 一种带噪声整形的并行逐次逼近模数转换器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"低压低功耗Sigma-Delta调制器的研究与设计";乔志亮;《中国优秀硕士学位论文全文数据库•信息科技辑》;20160315;第2016年卷(第3期);I135-1384 *
"应用于sigma-delta ADC的DWA算法的研究与实现";邵鸣;《中国优秀硕士学位论文全文数据库•信息科技辑》;20160315;第2016年卷(第3期);I135-1491 *

Also Published As

Publication number Publication date
CN106899304A (zh) 2017-06-27

Similar Documents

Publication Publication Date Title
CN106899304B (zh) 一种基于数据权重平均化方法的多比特sigma-delta调制器及调制方法
CN100521543C (zh) 用于抑制循环动态单元匹配算法所引入的谐波的方法和装置
US7982648B2 (en) Dynamic element matching digital/analog conversion system and sigma-delta modulator using the same
FI107664B (fi) Delta-sigma-modulaattori, jossa on kaksivaiheinen kvantisointi, sekä menetelmä kaksivaiheisen kvantisoinnin käyttämiseksi delta-sigma-modulaatiossa
US7432841B1 (en) Delta-sigma analog-to-digital converter with pipelined multi-bit quantization
US6266002B1 (en) 2nd order noise shaping dynamic element matching for multibit data converters
US20070040720A1 (en) Method of matching dynamic elements and multi-bit data converter
US20060227027A1 (en) Control Apparatus and Method for Scrambling the Assignment of the References of a Quantizer in a Sigma-Delta Analogue/Digital Converter
US7183955B1 (en) Sigma-delta modulator, D/A conversion system and dynamic element matching method
CN102119489A (zh) 用于多位∑-δ数/模转换器中的抖动的方法及设备
US8970416B2 (en) 4N+1 level capacitive DAC using N capacitors
KR101927228B1 (ko) 누산기 및 이를 포함하는 데이터 가중 평균화 장치
US20210159906A1 (en) Analog to digital converter
WO2002013391A2 (en) Second and higher order dynamic element matching in multibit digital to analog and analog to digital data converters
JP4836736B2 (ja) デジタル・アナログ変換回路
TW201924231A (zh) 連續時間三角積分調變器
CN109815520B (zh) 一种基于FPGA的应用于多比特sigma-delta DAC DWA改进算法
JP2013042488A (ja) 構成変更可能な連続時間シグマデルタアナログ−デジタル変換器
CN102624398A (zh) 多比特数模转换器和三角积分模数转换器
US9641190B1 (en) Continuous-time cascaded sigma-delta analog-to-digital converter
CN108832932B (zh) 一种sigma delta调制器及动态元件匹配方法
Hamoui et al. Linearity enhancement of multibit/spl Delta//spl Sigma/modulators using pseudo data-weighted averaging
US8072362B2 (en) Modulator with loop-delay compensation
US7119725B1 (en) Sigma-delta modulator, D/A conversion system and dynamic element matching method
CN114448442A (zh) 模数转换器及模数转换方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200218

CF01 Termination of patent right due to non-payment of annual fee