JP4557479B2 - フォーミングガスプラズマを用いたフォトレジスト除去プロセス - Google Patents
フォーミングガスプラズマを用いたフォトレジスト除去プロセス Download PDFInfo
- Publication number
- JP4557479B2 JP4557479B2 JP2001510054A JP2001510054A JP4557479B2 JP 4557479 B2 JP4557479 B2 JP 4557479B2 JP 2001510054 A JP2001510054 A JP 2001510054A JP 2001510054 A JP2001510054 A JP 2001510054A JP 4557479 B2 JP4557479 B2 JP 4557479B2
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- layer
- low
- wafer
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229920002120 photoresistant polymer Polymers 0.000 title claims description 65
- 238000000034 method Methods 0.000 title claims description 45
- 239000010410 layer Substances 0.000 claims description 96
- 239000007789 gas Substances 0.000 claims description 22
- 239000002904 solvent Substances 0.000 claims description 21
- 239000011241 protective layer Substances 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 238000007872 degassing Methods 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 1
- 210000002381 plasma Anatomy 0.000 description 37
- 239000002184 metal Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000003989 dielectric material Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 238000004380 ashing Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000004140 cleaning Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000009849 vacuum degassing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/34—Imagewise removal by selective transfer, e.g. peeling away
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
- G03F7/427—Stripping or agents therefor using plasma means only
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/36—Imagewise removal not covered by groups G03F7/30 - G03F7/34, e.g. using gas streams, using plasma
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70008—Production of exposure light, i.e. light sources
- G03F7/70033—Production of exposure light, i.e. light sources by plasma extreme ultraviolet [EUV] sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
技術分野
この発明は集積回路の製作に関し、より特定的には、無酸素ガスまたは低酸素ガスプラズマプロセスの使用による集積回路からのフォトレジストの除去に関する。
【０００２】
背景技術
超大規模集積（ＶＬＳＩ）回路装置においては、ＶＬＳＩ半導体チップ内の活性または不活性要素を併せて接続するためにいくつかの配線または金属層が必要になる。配線構造は、１つの層またはレベル内で絶縁体（二酸化シリコン）によって隔てられた薄い導電線からなり、かつ半導体チップの要素または別のレベルにおける同様の層に接続される。バイアまたはスタッドは、絶縁体を通って延在し、半導体チップの要素に関連するコンタクトに接続されることができる。こうしてレベルまたは層の間のコネクション、および層と半導体チップの要素との間のコネクションが作られる。従来の超超大規模集積（ＵＬＳＩ）回路装置は、５つまたはそれ以上の層を含み得る。
【０００３】
ＶＬＳＩおよびＵＬＳＩ回路に関連する配線構造は、これらの配線層内で伝送される信号の伝播遅延が存在する点が、伝送線に類似する。この遅延はこれらが一般的にワイヤの材料の抵抗（Ｒ）と、隣接するワイヤの間の容量（Ｃ）とに関連するので、ＲＣ遅延と呼ばれる。
【０００４】
集積回路（ＩＣ）における統合のレベルがより高まる傾向に伴って、間隔またはギャップ（たとえば、導電線または層の間の厚み）は、たとえば約０．５μｍまたはそれ以下と、極度に狭くなる。導電線の間のそのような狭い空間またはギャップは、容量を増加させ、そのような導電線の間の絶縁体の絶縁性質に大きなな要求を課す。抵抗（Ｃ）は、絶縁材料の誘電定数（ｋ）と、導電線の両面の面積（Ａ）を導電線の間の距離（Ｄ）で除算したものとの積である。
【０００５】
【数１】
【０００６】
距離（Ｄ）が減じられると、容量（Ｃ）は増大する。導電線で伝送される信号の信号遅延は、ＲＣ定数によって制御されるために、容量（Ｃ）の増大は集積回路の性能を劣化させる。
【０００７】
こうして、マルチレベル配線装置における従来の二酸化シリコン（ＳｉＯ2）絶縁材料を、低い誘電定数を有する誘電材料（以下低ｋ誘電材料と称する）と置換えることが望ましい。低ｋ誘電材料の使用における不利点は、従来のフォトレジスト除去プロセス（たとえばアッシングおよび溶媒洗浄）がほとんどの低ｋ誘電材料の劣化を引き起こすことである。たとえば、水素シルセスキオキサン（ＨＳＱ）、スピンオングラス（ＳＯＧ）、ベンゾシクロブテン（ＢＣＢ）などの低ｋ誘電材料に対するフォトレジスト除去は、誘電定数（ｋ）を増大させる。さらに、アッシングプロセスの後の集積回路の従来の溶媒洗浄は、典型的には低ｋ誘電材料のさらなる劣化を引き起し、かつ誘電定数ｋを増大させる。
【０００８】
こうして、フォトレジスト除去に伴うアッシングおよび溶媒洗浄プロセスの間にも低ｋ誘電材料の統合性を維持する、ＶＬＳＩおよびＵＬＳＩ回路を含む集積回路を生成する方法に対する必要性および要望が存在する。さらに、保護表面層を生成し、かつ比較的速いアッシング速度でフォトレジストを除去する、無酸素ガス（Ｏ2）または微量Ｏ2フォーミングガスプラズマプロセスを用いる集積回路装置を生成する方法に対する必要性および要望が存在する。さらに、微量のフォトレジストを除去し、かつ集積回路装置の表面の水分をなくす一方で、低ｋ誘電材料の統合性を保持する、高温と高真空脱気プロセスとを用いる集積回路装置を生成する方法に対する必要性および要望が存在する。
【０００９】
発明の開示
この発明は、集積回路ウェハからのフォトレジスト除去の方法に関する。この方法は、ウェハをプラズマにさらすステップを含む。プラズマのフォーミングガスは、実質的に酸素ガス（Ｏ2）を含まず、フォトレジストを集積回路ウェハから除去する。方法はまた、溶媒と集積回路ウェハからの脱気とを用いて、残留したフォトレジストをウェハから除去するステップを含む。
【００１０】
この発明はまた、集積回路ウェハからのフォトレジスト除去の方法に関する。この方法は、誘電積層に重なるフォトレジストの層を有する集積回路を提供するステップを含む。方法はまた、集積回路を実質的な純プラズマ内に配置して、集積回路ウェハからフォトレジストを除去するステップを含む。
【００１１】
この発明はさらに、集積回路に関する。集積回路は、第１の絶縁層、第２の絶縁層および第３の絶縁層を含む誘電積層を含み、第２の絶縁層は第１の絶縁層と第３の絶縁層との間の低ｋ誘電層である。バイアは誘電積層を通って延在し、誘電積層の第２の層の側部は保護層を含む。
【００１２】
この発明を、異なる図における同様の要素を同様の参照符号で示す添付の図面を参照して、以下に説明する。
【００１３】
発明を達成するためのモード
図１を参照すると、集積回路ウェハ１０の一部が示される。集積回路ウェハ１０は、シリコン基板１４、低ｋ誘電層１６、導電金属層１８、酸化物層２０、低ｋ誘電層２２、酸化物層２４、およびフォトレジスト層２６を含む。シリコン基板１４は、典型的には最も外側の表面１５に酸化シリコンの薄い層を有する単結晶シリコンウェハである。これに代えて、基板１４は、二酸化シリコン（ＳｉＯ2）基板、ガリウムヒ素（ＧａＡｓ）基板、または他の絶縁材料であってもよい。
【００１４】
低ｋ誘電層１６は、シリコン基板１４の上に堆積される。低ｋ誘電層１６は、約２００オングストローム、またはこれに代わる他のいずれかの好適な厚みを有する低ｋ材料の薄い層である。低ｋ誘電層１６は、ＨＳＱ、ＳＯＧ、ＢＣＢなどの材料または他の好適な材料のスピンオン堆積物であり得る。低ｋ誘電材料は、材料が溶媒に溶解され集積回路ウェハ１０の上でスピンオンされる、スピンオン堆積技術を用いて堆積される。これに代えて、化学蒸着（ＣＶＤ）技術または半導体製造分野において当業者には公知である他のいずれかの蒸着技術を用いてもよい。基板１４の上に低ｋ誘電体１６の薄い層が堆積された後で、低ｋ誘電体１６は熱硬化されるか、またはこれに代えて、低ｋ誘電体１６は電子ビーム硬化されるか、または当業者には公知である他のいずれかの好適な方法によって硬化される。
【００１５】
導電金属層１８は、低ｋ誘電層１６の上に堆積される。誘電層１８は、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、タングステン（Ｗ）、またはこれらの金属を含む合金、もしくはポリシリコンの堆積物であり得る。導電金属層１８は、物理的蒸着（ＰＶＤ）、スパッタリングまたはめっきなどの蒸着法を用いて堆積され得る。蒸着法は、熱および高真空を用いて、金属ソースを蒸発させる。蒸発した金属材料は、より低温のウェハ表面に凝縮する。スパッタリング技術は当該技術分野において周知であり、プラズマを用いて金属ソースに衝撃を与える。分離した金属分子は次いでウェハ上に堆積される。
【００１６】
導電金属層１８が堆積されパターン化された後で（図に示されるダマシン構造とは対照的なサブトラクティブ（subtractive）金属配線構造を生成する場合）、たとえばテトラエチルオルソシラン（ＴＥＯＳ）プロセスまたは当該技術分野において当業者には公知である他のいずれかの好適なプロセスを用いて、任意で酸化物層２０が堆積される。これに代えて、二酸化シリコンまたは他の好適な材料が酸化物層２０として堆積されてもよい。
【００１７】
次いで低ｋ誘電層２２は、低ｋ誘電層１６と同様に酸化物層２０の上に堆積される。キャップ層２４（通常は酸化物層）が次いで、酸化物層２０と同様に低ｋ層２２の上に堆積される。層２４、２２および２０は誘電積層を形成する。これに代えて、誘電積層は低ｋ誘電体２２の単一の絶縁層であるか、または誘電層の他のいずれかの好適な組合せであってもよい。
【００１８】
フォトレジスト層２６はフォトレジストまたはマスク材料の層であり、これは感光性材料であって、比較的少量が液体の状態で酸化物層２４の上に与えられる。ウェハは約３０００ＲＰＭで回転されて、フォトレジスト材料を典型的には０．１５から２００マイクロメートル（μｍ）の間の厚さである均一な層に広げる。２つの種類のフォトレジストを用いてもよく、その２つの種類とは不活性フォトレジストおよび活性フォトレジストである。
【００１９】
不活性フォトレジストは、フォトレジストの露光されていない部分を除去させて「ネガ画像」を残す。不活性フォトレジストは典型的には、約２μｍまでの形状しかもたらすことができない。今日のほとんどの従来の半導体プロセスは活性レジストを用い、この場合露光された部分が除去されて、ウェハの表面上にマスクされたパターンの「ポジ画像」を残す。
【００２０】
活性レジストは、典型的には１μｍ以下であるが０．１５μｍの小ささであり得る、現代の小さな装置形状をもたらすことが可能である。
【００２１】
フォトレジスト層２６が酸化物層２４の上に堆積された後で、フォトレジスト層２６はマスクされる。活性レジストが用いられた場合、除去されるべきではない部分がマスクされる。マスクされたウェハは次いで強い強度の紫外線に露光される。紫外線は、露光されたフォトレジストに化学的変化をもたらし、より酸性にさせる。一旦ウェハが露光によって現像されると、ウェハは酸または基礎液のいずれかでエッチングされてフォトレジストの露光された領域を除去する（または剥離する）。ウェハは次いで低温で加熱され、これは残留したフォトレジスト２６を硬化させる。図２を参照すると、この現像および剥離手順はフォトレジスト２６内に溝のパターン３０を残す。
【００２２】
フォトレジスト内に溝のパターン３０が生成された後で、当業者には公知であるエッチングプロセスが用いられて層２４、２２および２０を通してバイア３２（図３）が生成される。バイア３２はドライエッチングによって生成することができる。バイア３２は、導電金属層１８と、層２４の上の層（図示せず）などの装置１０の別の層とを配線するためのポストコンタクトを作るために用いられる。
【００２３】
一旦層２０、２２および２４がエッチングされてバイア３２が形成されると、フォトレジスト２６は除去され得る。この発明に従うと、アッシング（またはフォトレジスト除去）は無酸素ガスまたは微量の酸素フォーミングガスプラズマプロセスにおいて行なわれる。ウェハ１０は導電線１８、酸化物層２０、低ｋ誘電層２２、または酸化物層２４に損傷を与えることなく選択的にフォトレジスト２６を除去する高温プラズマにさらされる。この発明の好ましい実施例においては、用いられるプラズマは無酸素フォーミングガスプラズマである。たとえば、好ましい実施例においては無酸素フォーミングガスプラズマは水素ガス（Ｈ2）および窒素ガス（Ｎ2）の組合せの最大２０％を含むものが用いられ得る。もしフォトレジスト層２６が１μｍのオーダの厚みを有する場合、ウェハ１０は約４〜１０分間、２５０〜２７０℃の温度でプラズマにさらされて、フォトレジスト除去を完了させるべきである。これに代えて、Ｏ2を含まないか、または微量のＯ2（５％未満）を有する他のプラズマフォーミングガスが用いられてもよく、それに従がって露光時間と温度とは変化し得る。たとえば、用いるのに好適であるプラズマは、誘電層における低ｋ性質を劣化させないプラズマである。たとえば、好適であり得る他のプラズマフォーミングガスは、Ｈ2＋Ｎ2＋微量のＯ2フォーミングガス、水（Ｈ2Ｏ）蒸気フォーミングガス、およびＨ2＋Ｎ2＋ＣＦ4（四フッ化炭素）フォーミングガス、および実質的に低ｋ誘電層２２を劣化させず、かつ十分なアッシング速度を提供する、他のいずれかのＯ2を含まないかまたは低Ｏ2フォーミングガスである。この類のフォーミングガスからのプラズマは、実質的な純プラズマであると特徴付けることができ、すなわち、約５％未満のＯ2含有物を有するプラズマであり、よって酸素は、そのｋ値を実質的に上昇させる低ｋ誘電体との反応を引き起こさない。
【００２４】
この発明の好ましい実施例では、プラズマが低ｋ誘電材料２２の表面２３の上に保護層を作製することも望ましい。保護層は、層２２のプラズマへの露光の間に作製される。プラズマアッシングの間に存在する状態に低ｋ誘電層２２を露出することにより、低ｋ誘電体２２の表面２３に対する物理的または化学的変化が起こる。この保護層は、Ｏ2プラズマフォトレジストアッシング溶媒およびフォトレジスト除去溶媒が保護層に容易に浸透せず、低ｋ誘電層をさらに劣化させないように、保護ブロックを設ける。より厚みのある保護層は、低ｋ誘電層２２の溶媒侵食に対してより優れた保護を与える。したがって、層２２の低誘電率が維持される。純粋なＯ2プラズマを用いてフォトレジスト層２２を除去する場合、低ｋ誘電層は劣化されるかまたは除去される。
【００２５】
低Ｏ2またはより少ないＯ2プラズマプロセスを用いてフォトレジストを除去した後、ウェハ１０は、ウェハ１０から一切の残余のフォトレジストを除去する溶媒中に置かれる。前述のように、低ｋ誘電層２２を多くの溶媒に露出することが低ｋ誘電層２２の劣化を引起し、（ウェハの誘電率は８５であるため）誘電率（ｋ）のかなりの上昇を招く。したがって、上述のように、溶媒清浄プロセスの前に低ｋ誘電層２２の上に保護層を設けるフォトレジストアッシングプロセスを用いることが望ましい。
【００２６】
清浄プロセスによって残余のフォトレジストの大部分を除去した後、脱気プロセスを用いて一切の微量フォトレジストを除去し、一切の水分を排除する。脱気プロセスは、集積回路ウェハ１０を真空中に置いて、溶媒および一切の微量フォトレジストを蒸発させるステップを含む。さらに、脱気プロセスは、集積回路ウェハ１０を高温に晒すステップ（すなわち、集積回路ウェハ１０を加熱するステップ）単独によってまたは、集積回路ウェハ１０を真空に晒すステップと組合せて、達成され得る。結果的にできたデバイス１０は、絶縁層２４、２２および２０を通って延び、次のプロセスステップでポストコンタクトが堆積され得る導電金属層１８で終端するバイア３２を有して、図４に示される。
【００２７】
実験結果は、上述のプロセスの有用性および有効性を指し示している。たとえば、（１）実質的に酸素を有しないフォーミングガスプラズマにウェハ１０を４分間露光することによってフォトレジスト層が除去されたＨＳＱ層は有効誘電率約３．００を生じ；（２）実質的に金属材料に影響を与えずに有機および無機物質を除去するのに用いられた溶媒に露出されたＨＳＱ層は有効誘電率７．４７を生じ；（３）実質的に酸素を有しないプラズマを用い、次に（２）と同じ溶媒洗浄によってフォトレジスト層が除去された、（１）と同じＨＳＱ層は、有効誘電率３．０５を生じた。このように、単独で誘電層を劣化させた、（２）による溶媒洗浄は、フォトレジストを除去するのに用いられた、実質的に酸素を有しないプラズマの適用から生じる、露光誘電層に対する物理的／化学的変化によって保護された。
【００２８】
開示されたプロセスを用いて同様の効果的な結果を得ることができるが、上記例示的な結果を限定的なものと考えてはならない。実質的に無Ｏ2、Ｎ2と約４％のＨ2、低Ｏ2（５％未満のＯ2）、低Ｏ2とＨ2と約４％のＮ2および他の好適なフォーミングガスを含むがそれらに限定されないフォーミングガスを有する、多数の異なるプラズマを用いてもよい。さらに、ウェハ１０を種々の時間の間プラズマに露光してもよい。たとえば、露光時間は約３０秒から約１０分の範囲にわたってもよい。このように、露光時間は、フォトレジストの厚み、プラズマの組成、プラズマの温度ならびに他の制御可能なおよび制御不可能な要因に依存する。しかしながら、当業者は、必要以上の実験を行なうことなく低Ｏ2または無Ｏ2プラズマと露光時間との好適な組合せを容易に見出すことができよう。洗浄プロセスで用いられる溶媒は当業者には周知であり、すべて、金属材料に実質的に影響を与えることなく有機および無機物質を溶解するのに有効な溶媒の群のものである。当業者には、除去される材料タイプおよび影響を受けないことが意図されるものと適合する溶媒を用いることが周知である。
【００２９】
この方法および装置は、フォーミングガスプラズマが誘電率（ｋ）値に大きく影響しないように、低ｋ材料からフォトレジストを除去する手段を提供する。さらに、プラズマフォーミングガス中に微量のＯ2を与えることがアッシング速度を増す。さらに、低Ｏ2またはＯ2を有しないプラズマは保護層を作製して、誘電層に対する溶媒侵食に抗する。
【００３０】
与えられた詳細な図面および例がこの発明の好ましい例示的な実施例を説明するが、それらは例示の目的のためのみのものであることが理解される。この発明の方法および装置は、開示されたとおりの詳細および条件に限定されるものではない。たとえば、特定のプラズマまたは低ｋ誘電材料に限定されるのではなく、それぞれ、限られた低ｋ誘電層劣化をもたらすことおよび適切な絶縁特徴を与えることなどの、それらの特定の特徴にのみ限られる。さらに、この方法および装置は示されたダマシン構造に限られるのではなく、むしろこの方法および装置を、サブトラクティブ金属配線構造または他のいずれの適用可能な構造に適用してもよい。添付の請求項が規定するこの発明の精神から逸脱することなく、開示された詳細にさまざまな変更がなされてもよい。
【図面の簡単な説明】
【図１】 フォトレジストの頂部層を有する集積回路の一部の断面図である。
【図２】 図１のフォトレジストの一部が選択的に除去された、集積回路の断面図である。
【図３】 誘電層を通ってエッチングされたバイアを有する、図２に示される誘電積層の断面図である。
【図４】 フォトレジストが除去された集積回路を示す、図３の集積回路の断面図である。
技術分野
この発明は集積回路の製作に関し、より特定的には、無酸素ガスまたは低酸素ガスプラズマプロセスの使用による集積回路からのフォトレジストの除去に関する。
【０００２】
背景技術
超大規模集積（ＶＬＳＩ）回路装置においては、ＶＬＳＩ半導体チップ内の活性または不活性要素を併せて接続するためにいくつかの配線または金属層が必要になる。配線構造は、１つの層またはレベル内で絶縁体（二酸化シリコン）によって隔てられた薄い導電線からなり、かつ半導体チップの要素または別のレベルにおける同様の層に接続される。バイアまたはスタッドは、絶縁体を通って延在し、半導体チップの要素に関連するコンタクトに接続されることができる。こうしてレベルまたは層の間のコネクション、および層と半導体チップの要素との間のコネクションが作られる。従来の超超大規模集積（ＵＬＳＩ）回路装置は、５つまたはそれ以上の層を含み得る。
【０００３】
ＶＬＳＩおよびＵＬＳＩ回路に関連する配線構造は、これらの配線層内で伝送される信号の伝播遅延が存在する点が、伝送線に類似する。この遅延はこれらが一般的にワイヤの材料の抵抗（Ｒ）と、隣接するワイヤの間の容量（Ｃ）とに関連するので、ＲＣ遅延と呼ばれる。
【０００４】
集積回路（ＩＣ）における統合のレベルがより高まる傾向に伴って、間隔またはギャップ（たとえば、導電線または層の間の厚み）は、たとえば約０．５μｍまたはそれ以下と、極度に狭くなる。導電線の間のそのような狭い空間またはギャップは、容量を増加させ、そのような導電線の間の絶縁体の絶縁性質に大きなな要求を課す。抵抗（Ｃ）は、絶縁材料の誘電定数（ｋ）と、導電線の両面の面積（Ａ）を導電線の間の距離（Ｄ）で除算したものとの積である。
【０００５】
【数１】
距離（Ｄ）が減じられると、容量（Ｃ）は増大する。導電線で伝送される信号の信号遅延は、ＲＣ定数によって制御されるために、容量（Ｃ）の増大は集積回路の性能を劣化させる。
【０００７】
こうして、マルチレベル配線装置における従来の二酸化シリコン（ＳｉＯ2）絶縁材料を、低い誘電定数を有する誘電材料（以下低ｋ誘電材料と称する）と置換えることが望ましい。低ｋ誘電材料の使用における不利点は、従来のフォトレジスト除去プロセス（たとえばアッシングおよび溶媒洗浄）がほとんどの低ｋ誘電材料の劣化を引き起こすことである。たとえば、水素シルセスキオキサン（ＨＳＱ）、スピンオングラス（ＳＯＧ）、ベンゾシクロブテン（ＢＣＢ）などの低ｋ誘電材料に対するフォトレジスト除去は、誘電定数（ｋ）を増大させる。さらに、アッシングプロセスの後の集積回路の従来の溶媒洗浄は、典型的には低ｋ誘電材料のさらなる劣化を引き起し、かつ誘電定数ｋを増大させる。
【０００８】
こうして、フォトレジスト除去に伴うアッシングおよび溶媒洗浄プロセスの間にも低ｋ誘電材料の統合性を維持する、ＶＬＳＩおよびＵＬＳＩ回路を含む集積回路を生成する方法に対する必要性および要望が存在する。さらに、保護表面層を生成し、かつ比較的速いアッシング速度でフォトレジストを除去する、無酸素ガス（Ｏ2）または微量Ｏ2フォーミングガスプラズマプロセスを用いる集積回路装置を生成する方法に対する必要性および要望が存在する。さらに、微量のフォトレジストを除去し、かつ集積回路装置の表面の水分をなくす一方で、低ｋ誘電材料の統合性を保持する、高温と高真空脱気プロセスとを用いる集積回路装置を生成する方法に対する必要性および要望が存在する。
【０００９】
発明の開示
この発明は、集積回路ウェハからのフォトレジスト除去の方法に関する。この方法は、ウェハをプラズマにさらすステップを含む。プラズマのフォーミングガスは、実質的に酸素ガス（Ｏ2）を含まず、フォトレジストを集積回路ウェハから除去する。方法はまた、溶媒と集積回路ウェハからの脱気とを用いて、残留したフォトレジストをウェハから除去するステップを含む。
【００１０】
この発明はまた、集積回路ウェハからのフォトレジスト除去の方法に関する。この方法は、誘電積層に重なるフォトレジストの層を有する集積回路を提供するステップを含む。方法はまた、集積回路を実質的な純プラズマ内に配置して、集積回路ウェハからフォトレジストを除去するステップを含む。
【００１１】
この発明はさらに、集積回路に関する。集積回路は、第１の絶縁層、第２の絶縁層および第３の絶縁層を含む誘電積層を含み、第２の絶縁層は第１の絶縁層と第３の絶縁層との間の低ｋ誘電層である。バイアは誘電積層を通って延在し、誘電積層の第２の層の側部は保護層を含む。
【００１２】
この発明を、異なる図における同様の要素を同様の参照符号で示す添付の図面を参照して、以下に説明する。
【００１３】
発明を達成するためのモード
図１を参照すると、集積回路ウェハ１０の一部が示される。集積回路ウェハ１０は、シリコン基板１４、低ｋ誘電層１６、導電金属層１８、酸化物層２０、低ｋ誘電層２２、酸化物層２４、およびフォトレジスト層２６を含む。シリコン基板１４は、典型的には最も外側の表面１５に酸化シリコンの薄い層を有する単結晶シリコンウェハである。これに代えて、基板１４は、二酸化シリコン（ＳｉＯ2）基板、ガリウムヒ素（ＧａＡｓ）基板、または他の絶縁材料であってもよい。
【００１４】
低ｋ誘電層１６は、シリコン基板１４の上に堆積される。低ｋ誘電層１６は、約２００オングストローム、またはこれに代わる他のいずれかの好適な厚みを有する低ｋ材料の薄い層である。低ｋ誘電層１６は、ＨＳＱ、ＳＯＧ、ＢＣＢなどの材料または他の好適な材料のスピンオン堆積物であり得る。低ｋ誘電材料は、材料が溶媒に溶解され集積回路ウェハ１０の上でスピンオンされる、スピンオン堆積技術を用いて堆積される。これに代えて、化学蒸着（ＣＶＤ）技術または半導体製造分野において当業者には公知である他のいずれかの蒸着技術を用いてもよい。基板１４の上に低ｋ誘電体１６の薄い層が堆積された後で、低ｋ誘電体１６は熱硬化されるか、またはこれに代えて、低ｋ誘電体１６は電子ビーム硬化されるか、または当業者には公知である他のいずれかの好適な方法によって硬化される。
【００１５】
導電金属層１８は、低ｋ誘電層１６の上に堆積される。誘電層１８は、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、タングステン（Ｗ）、またはこれらの金属を含む合金、もしくはポリシリコンの堆積物であり得る。導電金属層１８は、物理的蒸着（ＰＶＤ）、スパッタリングまたはめっきなどの蒸着法を用いて堆積され得る。蒸着法は、熱および高真空を用いて、金属ソースを蒸発させる。蒸発した金属材料は、より低温のウェハ表面に凝縮する。スパッタリング技術は当該技術分野において周知であり、プラズマを用いて金属ソースに衝撃を与える。分離した金属分子は次いでウェハ上に堆積される。
【００１６】
導電金属層１８が堆積されパターン化された後で（図に示されるダマシン構造とは対照的なサブトラクティブ（subtractive）金属配線構造を生成する場合）、たとえばテトラエチルオルソシラン（ＴＥＯＳ）プロセスまたは当該技術分野において当業者には公知である他のいずれかの好適なプロセスを用いて、任意で酸化物層２０が堆積される。これに代えて、二酸化シリコンまたは他の好適な材料が酸化物層２０として堆積されてもよい。
【００１７】
次いで低ｋ誘電層２２は、低ｋ誘電層１６と同様に酸化物層２０の上に堆積される。キャップ層２４（通常は酸化物層）が次いで、酸化物層２０と同様に低ｋ層２２の上に堆積される。層２４、２２および２０は誘電積層を形成する。これに代えて、誘電積層は低ｋ誘電体２２の単一の絶縁層であるか、または誘電層の他のいずれかの好適な組合せであってもよい。
【００１８】
フォトレジスト層２６はフォトレジストまたはマスク材料の層であり、これは感光性材料であって、比較的少量が液体の状態で酸化物層２４の上に与えられる。ウェハは約３０００ＲＰＭで回転されて、フォトレジスト材料を典型的には０．１５から２００マイクロメートル（μｍ）の間の厚さである均一な層に広げる。２つの種類のフォトレジストを用いてもよく、その２つの種類とは不活性フォトレジストおよび活性フォトレジストである。
【００１９】
不活性フォトレジストは、フォトレジストの露光されていない部分を除去させて「ネガ画像」を残す。不活性フォトレジストは典型的には、約２μｍまでの形状しかもたらすことができない。今日のほとんどの従来の半導体プロセスは活性レジストを用い、この場合露光された部分が除去されて、ウェハの表面上にマスクされたパターンの「ポジ画像」を残す。
【００２０】
活性レジストは、典型的には１μｍ以下であるが０．１５μｍの小ささであり得る、現代の小さな装置形状をもたらすことが可能である。
【００２１】
フォトレジスト層２６が酸化物層２４の上に堆積された後で、フォトレジスト層２６はマスクされる。活性レジストが用いられた場合、除去されるべきではない部分がマスクされる。マスクされたウェハは次いで強い強度の紫外線に露光される。紫外線は、露光されたフォトレジストに化学的変化をもたらし、より酸性にさせる。一旦ウェハが露光によって現像されると、ウェハは酸または基礎液のいずれかでエッチングされてフォトレジストの露光された領域を除去する（または剥離する）。ウェハは次いで低温で加熱され、これは残留したフォトレジスト２６を硬化させる。図２を参照すると、この現像および剥離手順はフォトレジスト２６内に溝のパターン３０を残す。
【００２２】
フォトレジスト内に溝のパターン３０が生成された後で、当業者には公知であるエッチングプロセスが用いられて層２４、２２および２０を通してバイア３２（図３）が生成される。バイア３２はドライエッチングによって生成することができる。バイア３２は、導電金属層１８と、層２４の上の層（図示せず）などの装置１０の別の層とを配線するためのポストコンタクトを作るために用いられる。
【００２３】
一旦層２０、２２および２４がエッチングされてバイア３２が形成されると、フォトレジスト２６は除去され得る。この発明に従うと、アッシング（またはフォトレジスト除去）は無酸素ガスまたは微量の酸素フォーミングガスプラズマプロセスにおいて行なわれる。ウェハ１０は導電線１８、酸化物層２０、低ｋ誘電層２２、または酸化物層２４に損傷を与えることなく選択的にフォトレジスト２６を除去する高温プラズマにさらされる。この発明の好ましい実施例においては、用いられるプラズマは無酸素フォーミングガスプラズマである。たとえば、好ましい実施例においては無酸素フォーミングガスプラズマは水素ガス（Ｈ2）および窒素ガス（Ｎ2）の組合せの最大２０％を含むものが用いられ得る。もしフォトレジスト層２６が１μｍのオーダの厚みを有する場合、ウェハ１０は約４〜１０分間、２５０〜２７０℃の温度でプラズマにさらされて、フォトレジスト除去を完了させるべきである。これに代えて、Ｏ2を含まないか、または微量のＯ2（５％未満）を有する他のプラズマフォーミングガスが用いられてもよく、それに従がって露光時間と温度とは変化し得る。たとえば、用いるのに好適であるプラズマは、誘電層における低ｋ性質を劣化させないプラズマである。たとえば、好適であり得る他のプラズマフォーミングガスは、Ｈ2＋Ｎ2＋微量のＯ2フォーミングガス、水（Ｈ2Ｏ）蒸気フォーミングガス、およびＨ2＋Ｎ2＋ＣＦ4（四フッ化炭素）フォーミングガス、および実質的に低ｋ誘電層２２を劣化させず、かつ十分なアッシング速度を提供する、他のいずれかのＯ2を含まないかまたは低Ｏ2フォーミングガスである。この類のフォーミングガスからのプラズマは、実質的な純プラズマであると特徴付けることができ、すなわち、約５％未満のＯ2含有物を有するプラズマであり、よって酸素は、そのｋ値を実質的に上昇させる低ｋ誘電体との反応を引き起こさない。
【００２４】
この発明の好ましい実施例では、プラズマが低ｋ誘電材料２２の表面２３の上に保護層を作製することも望ましい。保護層は、層２２のプラズマへの露光の間に作製される。プラズマアッシングの間に存在する状態に低ｋ誘電層２２を露出することにより、低ｋ誘電体２２の表面２３に対する物理的または化学的変化が起こる。この保護層は、Ｏ2プラズマフォトレジストアッシング溶媒およびフォトレジスト除去溶媒が保護層に容易に浸透せず、低ｋ誘電層をさらに劣化させないように、保護ブロックを設ける。より厚みのある保護層は、低ｋ誘電層２２の溶媒侵食に対してより優れた保護を与える。したがって、層２２の低誘電率が維持される。純粋なＯ2プラズマを用いてフォトレジスト層２２を除去する場合、低ｋ誘電層は劣化されるかまたは除去される。
【００２５】
低Ｏ2またはより少ないＯ2プラズマプロセスを用いてフォトレジストを除去した後、ウェハ１０は、ウェハ１０から一切の残余のフォトレジストを除去する溶媒中に置かれる。前述のように、低ｋ誘電層２２を多くの溶媒に露出することが低ｋ誘電層２２の劣化を引起し、（ウェハの誘電率は８５であるため）誘電率（ｋ）のかなりの上昇を招く。したがって、上述のように、溶媒清浄プロセスの前に低ｋ誘電層２２の上に保護層を設けるフォトレジストアッシングプロセスを用いることが望ましい。
【００２６】
清浄プロセスによって残余のフォトレジストの大部分を除去した後、脱気プロセスを用いて一切の微量フォトレジストを除去し、一切の水分を排除する。脱気プロセスは、集積回路ウェハ１０を真空中に置いて、溶媒および一切の微量フォトレジストを蒸発させるステップを含む。さらに、脱気プロセスは、集積回路ウェハ１０を高温に晒すステップ（すなわち、集積回路ウェハ１０を加熱するステップ）単独によってまたは、集積回路ウェハ１０を真空に晒すステップと組合せて、達成され得る。結果的にできたデバイス１０は、絶縁層２４、２２および２０を通って延び、次のプロセスステップでポストコンタクトが堆積され得る導電金属層１８で終端するバイア３２を有して、図４に示される。
【００２７】
実験結果は、上述のプロセスの有用性および有効性を指し示している。たとえば、（１）実質的に酸素を有しないフォーミングガスプラズマにウェハ１０を４分間露光することによってフォトレジスト層が除去されたＨＳＱ層は有効誘電率約３．００を生じ；（２）実質的に金属材料に影響を与えずに有機および無機物質を除去するのに用いられた溶媒に露出されたＨＳＱ層は有効誘電率７．４７を生じ；（３）実質的に酸素を有しないプラズマを用い、次に（２）と同じ溶媒洗浄によってフォトレジスト層が除去された、（１）と同じＨＳＱ層は、有効誘電率３．０５を生じた。このように、単独で誘電層を劣化させた、（２）による溶媒洗浄は、フォトレジストを除去するのに用いられた、実質的に酸素を有しないプラズマの適用から生じる、露光誘電層に対する物理的／化学的変化によって保護された。
【００２８】
開示されたプロセスを用いて同様の効果的な結果を得ることができるが、上記例示的な結果を限定的なものと考えてはならない。実質的に無Ｏ2、Ｎ2と約４％のＨ2、低Ｏ2（５％未満のＯ2）、低Ｏ2とＨ2と約４％のＮ2および他の好適なフォーミングガスを含むがそれらに限定されないフォーミングガスを有する、多数の異なるプラズマを用いてもよい。さらに、ウェハ１０を種々の時間の間プラズマに露光してもよい。たとえば、露光時間は約３０秒から約１０分の範囲にわたってもよい。このように、露光時間は、フォトレジストの厚み、プラズマの組成、プラズマの温度ならびに他の制御可能なおよび制御不可能な要因に依存する。しかしながら、当業者は、必要以上の実験を行なうことなく低Ｏ2または無Ｏ2プラズマと露光時間との好適な組合せを容易に見出すことができよう。洗浄プロセスで用いられる溶媒は当業者には周知であり、すべて、金属材料に実質的に影響を与えることなく有機および無機物質を溶解するのに有効な溶媒の群のものである。当業者には、除去される材料タイプおよび影響を受けないことが意図されるものと適合する溶媒を用いることが周知である。
【００２９】
この方法および装置は、フォーミングガスプラズマが誘電率（ｋ）値に大きく影響しないように、低ｋ材料からフォトレジストを除去する手段を提供する。さらに、プラズマフォーミングガス中に微量のＯ2を与えることがアッシング速度を増す。さらに、低Ｏ2またはＯ2を有しないプラズマは保護層を作製して、誘電層に対する溶媒侵食に抗する。
【００３０】
与えられた詳細な図面および例がこの発明の好ましい例示的な実施例を説明するが、それらは例示の目的のためのみのものであることが理解される。この発明の方法および装置は、開示されたとおりの詳細および条件に限定されるものではない。たとえば、特定のプラズマまたは低ｋ誘電材料に限定されるのではなく、それぞれ、限られた低ｋ誘電層劣化をもたらすことおよび適切な絶縁特徴を与えることなどの、それらの特定の特徴にのみ限られる。さらに、この方法および装置は示されたダマシン構造に限られるのではなく、むしろこの方法および装置を、サブトラクティブ金属配線構造または他のいずれの適用可能な構造に適用してもよい。添付の請求項が規定するこの発明の精神から逸脱することなく、開示された詳細にさまざまな変更がなされてもよい。
【図面の簡単な説明】
【図１】 フォトレジストの頂部層を有する集積回路の一部の断面図である。
【図２】 図１のフォトレジストの一部が選択的に除去された、集積回路の断面図である。
【図３】 誘電層を通ってエッチングされたバイアを有する、図２に示される誘電積層の断面図である。
【図４】 フォトレジストが除去された集積回路を示す、図３の集積回路の断面図である。
Claims (7)
- 集積回路ウェハの低ｋ誘電層からのフォトレジスト除去の方法であって、
０％より多くかつ５％未満（ただし、０％より多く５０００ｐｐｍ以下の範囲を除く）の酸素（Ｏ2）からなる微量の酸素（Ｏ2）を有するフォーミングガスを有するプラズマにウェハを露光して、低ｋ誘電層からフォトレジストの少なくとも一部を除去し、かつ保護層を作製するステップと、
溶媒を用いて、フォトレジストの一切の残余分をウェハから除去するステップと、
集積回路ウェハを脱気するステップとを含む、フォトレジスト除去の方法。 - プラズマのフォーミングガスは、２０％までの、水素ガス（Ｈ2）
と窒素ガス（Ｎ2）との組合せである、請求項１に記載のフォトレジスト除去の方法。 - 露光ステップは３０秒から１０分の間行なわれる、請求項２に記載のフォトレジスト除去の方法。
- 積回路ウェハの低ｋ誘電層からのフォトレジスト除去の方法であって、
０％より多くかつ５％未満の酸素（Ｏ 2 ）からなる微量の酸素（Ｏ 2 ）を有するフォーミングガスを有するプラズマにウェハを露光して、低ｋ誘電層からフォトレジストの少なくとも一部を除去し、かつ保護層を作製するステップと、
溶媒を用いて、フォトレジストの一切の残余分をウェハから除去するステップと、
集積回路ウェハを脱気するステップとを含み、
プラズマのフォーミングガスは、水素ガス（Ｈ2）、窒素ガス（Ｎ2）および四フッ化炭素（ＣＦ4）を含む、フォトレジスト除去の方法。 - フォトレジストは、少なくとも１つのバイアをエッチングした後に除去される、請求項１に記載のフォトレジスト除去の方法。
- 保護層は、少なくとも１つのバイアに露出される少なくとも１つの絶縁層の上に作製される、請求項５に記載のフォトレジスト除去の方法。
- フォトレジストは低ｋ誘電層の上にあり、低ｋ誘電層は導電層の上にある、請求項１に記載のフォトレジスト除去の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/349,055 US6235453B1 (en) | 1999-07-07 | 1999-07-07 | Low-k photoresist removal process |
| US09/349,055 | 1999-07-07 | ||
| PCT/US2000/006603 WO2001004707A1 (en) | 1999-07-07 | 2000-03-13 | Photoresist removal process using forming gas plasma |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003504693A JP2003504693A (ja) | 2003-02-04 |
| JP2003504693A5 JP2003504693A5 (ja) | 2007-04-05 |
| JP4557479B2 true JP4557479B2 (ja) | 2010-10-06 |
Family
ID=23370728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001510054A Expired - Lifetime JP4557479B2 (ja) | 1999-07-07 | 2000-03-13 | フォーミングガスプラズマを用いたフォトレジスト除去プロセス |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6235453B1 (ja) |
| EP (1) | EP1192506B1 (ja) |
| JP (1) | JP4557479B2 (ja) |
| KR (1) | KR100682639B1 (ja) |
| WO (1) | WO2001004707A1 (ja) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6281135B1 (en) * | 1999-08-05 | 2001-08-28 | Axcelis Technologies, Inc. | Oxygen free plasma stripping process |
| US6492186B1 (en) * | 1999-08-05 | 2002-12-10 | Eaton Corporation | Method for detecting an endpoint for an oxygen free plasma process |
| JP2001077086A (ja) * | 1999-08-31 | 2001-03-23 | Oki Electric Ind Co Ltd | 半導体装置のドライエッチング方法 |
| US6524963B1 (en) * | 1999-10-20 | 2003-02-25 | Chartered Semiconductor Manufacturing Ltd. | Method to improve etching of organic-based, low dielectric constant materials |
| US20050022839A1 (en) * | 1999-10-20 | 2005-02-03 | Savas Stephen E. | Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing |
| JP4381526B2 (ja) * | 1999-10-26 | 2009-12-09 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
| US6794298B2 (en) * | 2000-02-04 | 2004-09-21 | Advanced Micro Devices, Inc. | CF4+H2O plasma ashing for reduction of contact/via resistance |
| EP1990833A3 (en) * | 2000-02-25 | 2010-09-29 | Ibiden Co., Ltd. | Multilayer printed circuit board and multilayer printed circuit board manufacturing method |
| US6444136B1 (en) * | 2000-04-25 | 2002-09-03 | Newport Fab, Llc | Fabrication of improved low-k dielectric structures |
| CN1901177B (zh) * | 2000-09-25 | 2010-05-12 | 揖斐电株式会社 | 半导体元件及其制造方法、多层印刷布线板及其制造方法 |
| US6475707B2 (en) * | 2000-12-22 | 2002-11-05 | United Microelectronics Corp. | Method of reworking photoresist layer |
| US6893969B2 (en) | 2001-02-12 | 2005-05-17 | Lam Research Corporation | Use of ammonia for etching organic low-k dielectrics |
| US6777344B2 (en) | 2001-02-12 | 2004-08-17 | Lam Research Corporation | Post-etch photoresist strip with O2 and NH3 for organosilicate glass low-K dielectric etch applications |
| JP2002252222A (ja) * | 2001-02-22 | 2002-09-06 | Nec Corp | 半導体装置の製造方法、及び半導体装置 |
| US7311852B2 (en) | 2001-03-30 | 2007-12-25 | Lam Research Corporation | Method of plasma etching low-k dielectric materials |
| US6673721B1 (en) * | 2001-07-02 | 2004-01-06 | Lsi Logic Corporation | Process for removal of photoresist mask used for making vias in low k carbon-doped silicon oxide dielectric material, and for removal of etch residues from formation of vias and removal of photoresist mask |
| US20030059344A1 (en) * | 2001-09-24 | 2003-03-27 | Brady Michael D. | Pin plate for use in array printing and method for making the pin plate |
| US6991739B2 (en) * | 2001-10-15 | 2006-01-31 | Applied Materials, Inc. | Method of photoresist removal in the presence of a dielectric layer having a low k-value |
| KR100792392B1 (ko) * | 2002-01-10 | 2008-01-09 | 주식회사 하이닉스반도체 | 저유전율 절연막을 이용한 금속배선 형성방법 |
| US6936551B2 (en) * | 2002-05-08 | 2005-08-30 | Applied Materials Inc. | Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices |
| US6693043B1 (en) | 2002-09-20 | 2004-02-17 | Novellus Systems, Inc. | Method for removing photoresist from low-k films in a downstream plasma system |
| US7977390B2 (en) | 2002-10-11 | 2011-07-12 | Lam Research Corporation | Method for plasma etching performance enhancement |
| US7169695B2 (en) | 2002-10-11 | 2007-01-30 | Lam Research Corporation | Method for forming a dual damascene structure |
| US20040099283A1 (en) * | 2002-11-26 | 2004-05-27 | Axcelis Technologies, Inc. | Drying process for low-k dielectric films |
| DE10255865B4 (de) * | 2002-11-29 | 2007-03-22 | Infineon Technologies Ag | Verfahren zum Ätzen von Kontaktlöchern mit geringem Durchmesser |
| US7294580B2 (en) | 2003-04-09 | 2007-11-13 | Lam Research Corporation | Method for plasma stripping using periodic modulation of gas chemistry and hydrocarbon addition |
| KR100542031B1 (ko) * | 2003-05-30 | 2006-01-11 | 피에스케이 주식회사 | 반도체 제조공정에서의 포토레지스트 제거방법 |
| US7081407B2 (en) * | 2003-12-16 | 2006-07-25 | Lam Research Corporation | Method of preventing damage to porous low-k materials during resist stripping |
| JP2005217371A (ja) * | 2004-02-02 | 2005-08-11 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US20070186953A1 (en) * | 2004-07-12 | 2007-08-16 | Savas Stephen E | Systems and Methods for Photoresist Strip and Residue Treatment in Integrated Circuit Manufacturing |
| US7396769B2 (en) * | 2004-08-02 | 2008-07-08 | Lam Research Corporation | Method for stripping photoresist from etched wafer |
| US7029992B2 (en) * | 2004-08-17 | 2006-04-18 | Taiwan Semiconductor Manufacturing Company | Low oxygen content photoresist stripping process for low dielectric constant materials |
| US7598176B2 (en) * | 2004-09-23 | 2009-10-06 | Taiwan Semiconductor Manufacturing Co. Ltd. | Method for photoresist stripping and treatment of low-k dielectric material |
| US7241683B2 (en) | 2005-03-08 | 2007-07-10 | Lam Research Corporation | Stabilized photoresist structure for etching process |
| US7491647B2 (en) | 2005-03-08 | 2009-02-17 | Lam Research Corporation | Etch with striation control |
| US7413994B2 (en) * | 2005-06-08 | 2008-08-19 | Texas Instruments Incorporated | Hydrogen and oxygen based photoresist removal process |
| KR100827435B1 (ko) * | 2006-01-31 | 2008-05-06 | 삼성전자주식회사 | 반도체 소자에서 무산소 애싱 공정을 적용한 게이트 형성방법 |
| US7910489B2 (en) | 2006-02-17 | 2011-03-22 | Lam Research Corporation | Infinitely selective photoresist mask etch |
| US20070243713A1 (en) * | 2006-04-12 | 2007-10-18 | Lam Research Corporation | Apparatus and method for generating activated hydrogen for plasma stripping |
| US7790047B2 (en) * | 2006-04-25 | 2010-09-07 | Applied Materials, Inc. | Method for removing masking materials with reduced low-k dielectric material damage |
| JP2009164365A (ja) * | 2008-01-08 | 2009-07-23 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理装置 |
| US7915115B2 (en) * | 2008-06-03 | 2011-03-29 | International Business Machines Corporation | Method for forming dual high-k metal gate using photoresist mask and structures thereof |
| CN103426818A (zh) * | 2013-08-05 | 2013-12-04 | 上海华力微电子有限公司 | 修复金属互连层工艺中等离子体损伤的方法 |
| JP6245272B2 (ja) * | 2013-11-21 | 2017-12-13 | 株式会社ニコン | 配線パターンの製造方法およびトランジスタの製造方法 |
| RU2643172C2 (ru) * | 2016-05-11 | 2018-01-31 | федеральное государственное бюджетное образовательное учреждение высшего образования "Воронежский государственный университет" (ФГБОУ ВО "ВГУ") | Способ удаления фоторезистивных пленок с поверхности оптических стекол |
| US9741614B1 (en) | 2016-07-11 | 2017-08-22 | United Microelectronics Corp. | Method of preventing trench distortion |
| CN112689803B (zh) | 2019-07-18 | 2022-03-11 | 玛特森技术公司 | 使用氢自由基和臭氧气体的工件处理 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4340456A (en) * | 1978-06-05 | 1982-07-20 | Motorola, Inc. | Method for detecting the end point of a plasma etching reaction |
| JPH0770524B2 (ja) * | 1987-08-19 | 1995-07-31 | 富士通株式会社 | 半導体装置の製造方法 |
| US5994755A (en) * | 1991-10-30 | 1999-11-30 | Intersil Corporation | Analog-to-digital converter and method of fabrication |
| JPH07321027A (ja) * | 1994-05-27 | 1995-12-08 | Canon Inc | レジスト層の除去方法及びそれを用いた除去装置 |
| US5795831A (en) | 1996-10-16 | 1998-08-18 | Ulvac Technologies, Inc. | Cold processes for cleaning and stripping photoresist from surfaces of semiconductor wafers |
| US5908510A (en) * | 1996-10-16 | 1999-06-01 | International Business Machines Corporation | Residue removal by supercritical fluids |
| JP4157185B2 (ja) * | 1997-02-26 | 2008-09-24 | 財団法人国際科学振興財団 | 洗浄液及び洗浄方法 |
| JP3318241B2 (ja) * | 1997-09-19 | 2002-08-26 | 富士通株式会社 | アッシング方法 |
| JPH11150101A (ja) * | 1997-11-18 | 1999-06-02 | Nec Corp | 半導体装置の製造方法 |
| US6093635A (en) | 1997-12-18 | 2000-07-25 | Advanced Micro Devices, Inc. | High integrity borderless vias with HSQ gap filled patterned conductive layers |
| JP3287406B2 (ja) * | 1999-06-11 | 2002-06-04 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6030901A (en) | 1999-06-24 | 2000-02-29 | Advanced Micro Devices, Inc. | Photoresist stripping without degrading low dielectric constant materials |
-
1999
- 1999-07-07 US US09/349,055 patent/US6235453B1/en not_active Expired - Lifetime
-
2000
- 2000-03-13 EP EP00914955A patent/EP1192506B1/en not_active Expired - Lifetime
- 2000-03-13 WO PCT/US2000/006603 patent/WO2001004707A1/en active IP Right Grant
- 2000-03-13 KR KR1020027000179A patent/KR100682639B1/ko active IP Right Grant
- 2000-03-13 JP JP2001510054A patent/JP4557479B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020060679A (ko) | 2002-07-18 |
| EP1192506B1 (en) | 2012-05-30 |
| US6235453B1 (en) | 2001-05-22 |
| EP1192506A1 (en) | 2002-04-03 |
| KR100682639B1 (ko) | 2007-02-15 |
| WO2001004707A1 (en) | 2001-01-18 |
| JP2003504693A (ja) | 2003-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4557479B2 (ja) | フォーミングガスプラズマを用いたフォトレジスト除去プロセス | |
| JP5178983B2 (ja) | 有機ケイ酸塩ガラスにデュアルダマシン構造をエッチングするための方法 | |
| US6479380B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6583067B2 (en) | Method of avoiding dielectric layer deterioration with a low dielectric constant | |
| JP4425432B2 (ja) | 半導体装置の製造方法 | |
| US6797627B1 (en) | Dry-wet-dry solvent-free process after stop layer etch in dual damascene process | |
| US5792672A (en) | Photoresist strip method | |
| JP3015767B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US6355572B1 (en) | Method of dry etching organic SOG film | |
| JP3107047B2 (ja) | 半導体装置の製造方法 | |
| US6645864B1 (en) | Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning | |
| US6554002B2 (en) | Method for removing etching residues | |
| US6524944B1 (en) | Low k ILD process by removable ILD | |
| JP2000223490A (ja) | 半導体装置の製造方法 | |
| US6495472B2 (en) | Method for avoiding erosion of conductor structure during removing etching residues | |
| KR20100077858A (ko) | 반도체 소자의 금속배선 형성 방법 | |
| JP2757618B2 (ja) | 半導体装置の製造方法 | |
| KR100701388B1 (ko) | 반도체 소자의 금속 배선 후처리 방법 | |
| KR0135844B1 (ko) | 반도체 장치의 다층 배선방법 | |
| JP2000114375A (ja) | 半導体装置の製造方法 | |
| US7071101B1 (en) | Sacrificial TiN arc layer for increased pad etch throughput | |
| KR100940639B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3592642B2 (ja) | 半導体装置の製造方法 | |
| JPH05206125A (ja) | 半導体装置の製造方法 | |
| JP2001267417A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070125 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091030 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091218 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100601 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100720 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4557479 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |