KR0135844B1 - 반도체 장치의 다층 배선방법 - Google Patents
반도체 장치의 다층 배선방법Info
- Publication number
- KR0135844B1 KR0135844B1 KR1019940010094A KR19940010094A KR0135844B1 KR 0135844 B1 KR0135844 B1 KR 0135844B1 KR 1019940010094 A KR1019940010094 A KR 1019940010094A KR 19940010094 A KR19940010094 A KR 19940010094A KR 0135844 B1 KR0135844 B1 KR 0135844B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- aluminum
- via hole
- metal layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 장치의 다층배선 형성방법이 개시되어 있다. 제 1 금속층상에 캐핑층 및 층간 절연막을 형성하고, 상기 층간 절연막과 캐핑층의 일부를 남기고 제거하여 비아 홀을 형성하고, 상기 비아 홀 내부와 상기 층간 절연막 상에 제 2 금속층을 형성한다. 상기 캐핑층의 일부를 전류시킴으로서 제 1 금속층의 부식현상이나 기공형성을 방지하여 공정을 단순화하고 제조 경비를 절감할 수 있으며, 제 1 알루미늄층의 결함 발생을 방지할 수 있다.
Description
제 1 도 내지 제 3 도는 종래의 다층배선 방법의 일 예를 설명하기 위한 단면도.
제 4 도 제 8 도는 본 발명의 방법에 의한 다층배선 방법의 일 예를 설명하기 위한 단면도.
본 발명은 고집적 반도체 장치의 다층배선 형성방법에 관한 것으로 특히, 비아 홀에서의 배선층을 형성하는 방법에 관한 것이다.
반도체 제조기술의 발달로 반도체 장치가 점차 고집적화 됨에 따라 단일 배선 구조만으로 반도체 기판에 형성된 반도체 장치들을 연결하는 것은 불가능하게 되었다. 따라서, 집적화된 반도체 장치는 회로디자인의 용이함과 장치의 동작 성능을 향상시키기 위해 주로 다층의 배선 구조를 가지도록 설계, 제조되고 있다. 다층배선 구조에 있어서 배선층들은 층간 절연막으로 구분되면 배선층들의 연결은 비아 홀(via hole)을 통해 이루어진다.
한편, 배선 재료에 있어서는 종래에 배선 재료도 많이 사용되어 왔던 알루미늄(A1) 합금이나 다결정 실리콘도 고집적화에 따라 한계에 부딪히게 되었다. 선폭이 1㎛ 이상의 배선에 알루미늄을 사용하면 높은 전류밀도로 인하여 발생하는 일렉트로 마이그레이션(electro-migration) 현상이나 힐룩(hillock)의 성장을 막을 수 없고, 실리콘(Si)이 알루미늄내로 용해되어 들어가서 얕은 불순물 접합부의 단락(short)을 초래하는 정션 스파이킹(juction spiking)을 초래하고, 또한 콘택 홀(contact hole)에서는 오믹 콘택(ohmic contact)이 더 작아져 콘택저항값이 허용한계 이상으로 커지게 된다.
이와 같은 알루미늄 배선의 문제점들을 해결하기 위해 통상적으로 알루미늄과 실리콘과의 합금을 이용하여 금속층을 형성하거나 금속층 상에 캐핑층(capping layer)을 형성함으로써 일렉트로 망이그레이션 현상이나 힐록의 성장을 방지하고, 확산방지막을 금속층과 기판 사이에 형상함으로서 정션 스파이킹의 방지 및 콘택 저항값의 감소를 유도한다.
상기 캐핑층으로 내화 금속 또는 내화 금속 실리사이드를 사용하여 일렉트로 마이그레이션 및 힐록 성장을 감소시키는 방법이 예를 들면, 미합중국 특허 제4680854호(발명자 : 호, 뷰, 큐.(Ho, Vu Q.)외 2인)에 개시되어 있다. 또한 확산 방지막을 사용하여 정션 스파이킹을 방지하고 콘택 저항을 감소시키는 방법이 예를 들면, 미합중국 특허 제5238872호(발명자 : 그루나다 탈라파내니(Gurunada Thalapaneni)에 개시되어 있다.
통상적으로 상기 캐핑층은 비아 홀이 형성되는 부분에서 습식 또는 건식 에칭으로 층간 절연막과 함께 제거되는데 이때 비아 홀에 있는 캐핑층이 완전히 제거됨으로써 알루미늄이 노출된다. 이에 따라 알루미늄의 부식이 발생하기도 하고, 층간 절연막 및 캐핑층 에칭 도중 포토레지스트 측벽에 생성된 폴리머(polymer)가 알루미늄과 반응하여 비아 홀 내에 증착되어 비아 홀의 콘택 저항을 증가시키는 요인이 되기도 한다.
상기 캐핑층을 사용하여 다층배선을 형성한 종래 기술의 제 1 도 내지 제 3 도에 도시되어 있다.
제 1 도 제 1 금속층(13)을 형성하는 단기계를 나타내는 단면도이다. 상기 단계는 반도체 기판(10)상에 절연막, 예컨대, 산화막(11)을 성장시키는 제 1 공정, 상기 산화막(11)에에 포토레지스트(도시되지 않음)을 도포하는 제 2 공정, 이를 노광 및 현상하여 포토레지스트 패턴(도시되지 않음)을 형성하는 제 3 공정, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 산화막(11)을 식각하여 상기 산화막(11)에 콘택 홀을 형성하는 제 4 공정, 상기 콘택 홀 내부와 상기 산화막(11) 상에 확산 방지막, 예컨대, 티타늄/티타늄 질화막(12)을 형성하는 제 6 공정, 상기 확산 방지막 상에 제 1 금속층, 예컨대, 제 1 알루미늄층(13)을 형성하는 제 7 공정으로 구성된다.
제 2 도는 비아 홀(k)을 형성하는 단계를 나타내는 단면도이다. 상기 제 1 금속층 상에 캐핑층, 예컨대, 티타늄 질화막(15)을 형성하는 제 1 공정, 상기 티타늄 질화막(15) 상에 층간 절연막, 예컨대, TEOS(tetraethyl orthosilicate)를 열분해하여 얻어지는 산화막(16, 이하 TEOS막 이라고 한다.)을 형성하는 제 2 공정, 상기 TEOS막(16) 상에 포토레지스트(도시되지 않음)을 도포하는 제 3 공정, 이를 노광 및 현상하여 포토레지스트 패턴(도시되지 않음)을 형성하는 제 4 공정, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 TEOS막(16)과 상기 티타늄 질화막(15)을 상기 제 1 알루미늄층(13)이 노출될 때까지 식각하여 비아 홀(k)을 형성하는 제 5 공정으로 이루어진다.
제 3 도는 제 2 금속층(18)을 형성하는 단계를 나타내는 단면도이다. 상기 비아 홀(k) 내부와 상기 TEOS막(16) 상에 제 2 금속층, 예컨대, 제 2 알루미늄층(18)을 형성하는 공정으로 이루어진다.
상기 비아 홀(k) 형성을 위한 에칭 공정시, 절연층인 TEOS막(16) 및 캐핑층인 티타튬 질화막(15)을 제 1 금속층인 제 1 알루미늄층(13)이 노출될 때까지 제거한다. 이 때 포토레지스트 물질의 측벽에 생성된 폴리머가 노출된 알루미늄과 반응하여 알루미늄과 폴리머의 혼합물을 형성하거나 노출된 알루미늄이 산화되어 자연 산화막(native oxide)을 형성하기도 한다. 이때 형성된 알루미늄과 폴리머의 화합물 및 자연 산화막은 비아 홀(k)의 콘택저항을 증가시키므로 이들을 제거하는 공정이 필요하게 된다. 이 공정은 제 2 알루미늄층(27) 증착전에 실시되며, 상기 폴리머는 HNO3를 사용하여 화학적인 처리를 실시함에 따라 제거하고, 상기 자연 산화막은 RF 에칭을 실시하여 제거한다. 이 과정에서 비아 홀(k) 저변이 언더 컷(under cut)되어 상기 제 1 금속층(13)에 기공(void)이 유발된다.
따라서, 본 발명의 목적은 다층배선 구조를 갖는 반도체 장치의 비아 홀 형성에 있어서, 공정을 단순히 시킴과 동시에 제 1 금속층에 유발되는 결함을 방지하여 보다 신뢰성 있는 다층배선 형성방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은, 제 1 금속층 상에 캐핑층을 형성하는 공정; 상기 캐핑층 상에 다층 금속층을 분리하기 위한 절연막을 형성하는 공정; 상기 절연막을 식각하고 상기 캐핑층을 200~500Å 남도록 식각하여 다층 금속층을 연결하기 위한 비아 홀을 형성하는 공정; 상기 비아 홀 내부와 상기 절연막 상에 제 2 금속층을 형성하는 공정으로 구성된 반도체 장치의 다층 배선 형성방법을 제공한다.
상기 캐핑층은 내화성 금속, 내화성 금속합금 또는 내화성 금속화합물로 구성된 군에서 선택된 어느 하나로 형성할 수 있다. 상기 내화성 금속의 예로서는, Ti, W, Mo, Ta를 들 수 있고 상기 내화성 금속합금의 예로서는 TiW를 들 수 있고, 상기 내화성 금속화합물의 예로서는 TiN을 들 수 있다. 상기 TiN은 50V%(부피 %) 질소 분위기에서 스퍼터링 방법으로 형성하는 것이 바람직하다.
본 발명은 비아 홀 형성시 캐핑층을 에칭함에 있어서, 캐핑층의 일부, 예를 들면, 200~500Å의 두께를 남기고 에칭함으로서 제 1 알루미늄층의 노출에 의해 발생되는 알루미늄과 폴리머의 화합물이나 자연 산화물을 제거하는 고정을 실시하지 않아도 되므로 공정의 단순화를 꾀할 수 있고, 제 1 알루미늄층의 결함, 예를 들면, 기공 발생을 방지할 수 있다.
이하, 본 발명의 바람직한 실시예를 들어 본 발명을 보다 구체적으로 설명하고자 한다.
제 4 도 내지 제 8 도는 본 발명에 따라 제조된 반도체 장치의 다층배선 형성방법의 일 실시예를 나타내며 도면에서의 같은 참조 부호는 같은 부재를 나타낸다.
제 4 도는 콘택 홀(h)을 형성하는 단계를 나타낸다. 반도체 기판(20) 상에 제 1 절연막, 예컨대, 산화막(21)을 형성한 후 포토레지스트(도시되지 않음)을 도포하고, 이를 노광 및 현상하여 포토레지스트 패턴(도시되지 않음)을 형성한다. 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 산화막(21)을 반도체 기판이 노출될 때까지 에칭하여 콘택홀(h)을 형성한다. 상기 산화막(21)은 BPSG(borophosphorous silicate glass)를 화학기상증착방법(CVD ; chemical vapor deposition)으로 5000~6000Å의 두께를 갖도록 증착시킨다.
제 5 도는 제 1 금속층(23)을 형성하는 단계를 나타낸다. 상기 콘택 홀 내부와 상기 산화막(21) 상에 확산방지막, 예컨대, 티타늄/티타늄질화막(22)을 형성한 다음 제 1 금속층, 예컨대 제 1 알루미늄층(23)을 상기 티타늄/티타늄질화막(22) 상에 콘택 홀을 채우도록 형성한다. 상기 확산 방지막(22)은 상기 반도체 기판(20)과 오믹층(ohmic layer)을 이루기 위하여 티타늄을 스퍼터링 방법에 의해 150~250Å의 두께로 증착하고, 연속적으로, 티타늄 질화물을 스퍼터링 방법으로 1000~1200Å의 두께를 갖도록 증착함으로써 형성된다. 또한, 상기 제 1 알루미늄층(23)은 스트레스 마이그레이션(stress migration) 특성을 개선하기 위하여 1wt(중량 %)의 실리콘과 0.5wt%의 구리를 함유하는 알루미늄 합금을 1300~1700Å의 두께를 갖도록 한 후 0.5wt% 구리를 함유하는 알루미늄 합금을 4300~4700Å 두께로 형성한다. 상기 두 단계를 갖는 제 1 알루미늄층(23)의 형성공정은 동일 장비 내에서 진행하는 것이 바람직하다.
제 6 도는 층간 절연막(25)은 형성하는 단계를 나타낸다. 상기 제 1 알루미늄층(23) 상에 캐핑층, 예컨대, 내화금속 화합물인 티타튬 질화막(24)을 형성하고, 상기 티타튬 질화막(24) 상에 층간 절연막, 예컨대, 산화막(25)을 형성한다. 상기 티타튬 질화막(24)은 스퍼터링 방법에 의해 1000~1200Å의 두께를 갖도록 형성한다. 또한, 상기 산화막(25)은 플라즈마 화학증착방법으로 O2분위기에서 1000~1200Å 두께를 형성한 다음 O6분위기에서 얻어진 TEOS를 열분해하여 얻어지는 산화막을 6000~6500Å의 두께를 갖도록 형성하고, 이어서 O2분위기에서 3500~4500Å 두께를 갖도록 형성한다. 바람직하게는 상기 티타튬 질화막(24)은 1100Å으로 형성하고, 상기 산화막(25)은 순차적으로 1100Å/6300Å/4000Å의 두께로 형성한다. 또한, 상기 O6분위기에서의 산화막 형성 공정이후 SOG(spin on glass)를 1400Å의 두께로 증착하고 SOG의 에치 백(etch back)을 실시항 층간 절연막층을 평탄화시키는 것이 바람직하다. 상기 티타튬 질화막(24)으로 된 캐핑층은 일렉트로 마이그레이션 현상이나 힐록의 생성을 방지하기 위하여 사용되며 내화성 금속이나 내화성 금속합금, 내화성 금속화합물로 형성될 수 있다.
제 7 도는 비아 홀(a)을 형성하는 단계를 나타낸다. 상기 산화막(25) 상에 포토레지스트(도시되지 않음)을 도포하고, 이를 노광 및 현상에서 포토레지스트 패턴(도시되지 않음)을 형성한다. 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 산화막(25)을 상기 티타튬 질화막(24)이 노출될 때까지 에칭한 다음 상기 티타튬 질화막(24)을 일정한 두께를 남기고 에칭하여 비아 홀(a)을 형성한다. 상기 에칭시 상기 산화막(25)의 3000~4000Å 정도의 두께는 B.O.E.용액(buffered oxide etchant)과 같은 산화물 에이전트를 사용하여 습식에칭을 실시하고 제거하고, 상기 산화막(25)의 잔여부분과 상기 티타튬 질화막(24)의 에칭되는 일부분은 건식에칭, 예컨대, RIE(reactive ion etching)을 실시하여 제거한다.
상기 비아 홀(a) 형성이후 순수물(DI water ; deionized water)을 사용하여 클리닝(cleaning) 공정을 진행할 수도 있는데, 상기 클리닝 공정은 상기 클리닝 공정을 제거하는 공정(degas 공정)을 수반한다.
제 8 도는 제 2 금속층(27)을 형성하는 단계를 나타낸다. 상기 비아 홀(a) 내부와 상기 산화막(25) 상에 제 2 금속층, 예컨대, 제 2 알루미늄층(27)을 상기 비아 홀(a)을 채우도록 형성한다. 상기 제 2 알루미늄층(27)은 1wt%의 실리콘을 함유하는 알루미늄 합금을 사용하여 스퍼터링 방법으로 7500~8500Å의 두께를 갖도록 증착한다. 콘택 홀의 콘택 저항 및 비아 홀의 콘택저항을 감소시키기 위하여 제 2 알루미늄층(27) 형성이후 400℃에서 50분간 열처리를 실시하는 것이 바람직하다.
상술한 바와 같이 본 발명에 의하면 비아 홀 형성시 패터닝되어 제거되는 캐핑층의 일부가 잔류되도록 에칭함으로써 종래 방법에서 문제시 된 제 1 알루미늄층의 노출에 의해 생성되는 알루미늄과 폴리머의 화합물이나 자연 산화물을 제거한 공정을 실시하지 않아도 되므로 제조공정을 단순화하고 반도체 장치의 제조 경비를 절감할 수 있으며, 제 1 알루미늄층의 결함, 예를 들면, 기공 발생을 방지할 수 있다.
본 발명은 상기 실시예에만 한정되지 않으며, 많은 변형이 본 발명이 속한 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의해 가능함은 명백하다.
Claims (5)
- 제 1 금속층 상에 캐핑층을 형성하는 공정 ; 상기 캐핑층 상에 다층금속층을 분리하고 절연막을 형성하는 공정 ; 상기 절연막을 식각하고 상기 캐핑층을 200~500Å 남도록 식각하여 다층 금속층을 연결하는 비아 홀을 형성하는 공정 ; 상기 비아 홀 내부와 상기 절연막 상에 제 2 금속층을 형성하는 공정을 포함하는 다층배선 형성방법.
- 제 1 항에 있어서, 상기 캐핑층은 내화 금속, 내화 금속합금 및 내화 금속화합물로 구성된 군에서 선택된 어느 하나인 것을 특징으로 하는 다층배선 형성방법.
- 제 2 항에 있어서, 상기 내화 금속은 Ti, W, Mo, Ta로 구성된 군에서 선택된 어느 하나인 것을 특징으로 하는 다층배선 형성방법.
- 제 2 항에 있어서, 상기 내화 금속합금은 TiW이고, 상기 내화금속화합물인 TiN인 것을 특징으로 하는 다층배선 형성방법.
- 제 4 항에 있어서, 상기 TiN은 50V%(부피 %) 질소 분위기에서 스퍼터링방법으로 형성하는 것을 특징으로 하는 다층배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940010094A KR0135844B1 (ko) | 1994-05-09 | 1994-05-09 | 반도체 장치의 다층 배선방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940010094A KR0135844B1 (ko) | 1994-05-09 | 1994-05-09 | 반도체 장치의 다층 배선방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950034691A KR950034691A (ko) | 1995-12-28 |
| KR0135844B1 true KR0135844B1 (ko) | 1998-04-29 |
Family
ID=19382712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940010094A KR0135844B1 (ko) | 1994-05-09 | 1994-05-09 | 반도체 장치의 다층 배선방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0135844B1 (ko) |
-
1994
- 1994-05-09 KR KR1019940010094A patent/KR0135844B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950034691A (ko) | 1995-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3300643B2 (ja) | 半導体装置の製造方法 | |
| JP4557479B2 (ja) | フォーミングガスプラズマを用いたフォトレジスト除去プロセス | |
| US6599830B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7176124B2 (en) | Method for fabricating electronic device | |
| EP0523856A2 (en) | Method of via formation for multilevel interconnect integrated circuits | |
| US7163887B2 (en) | Method for fabricating a semiconductor device | |
| JPH06318644A (ja) | 電気的接続用プラグの形成方法 | |
| JPH0766942B2 (ja) | 多層相互接続導体パターン製造方法 | |
| US6313025B1 (en) | Process for manufacturing an integrated circuit including a dual-damascene structure and an integrated circuit | |
| US6133143A (en) | Method of manufacturing interconnect | |
| JP4108228B2 (ja) | 半導体装置の製造方法 | |
| US6821896B1 (en) | Method to eliminate via poison effect | |
| KR101192410B1 (ko) | 절연층들에 대한 식각 선택성을 증가시키기 위해 폴리머잔류물을 이용한 배선 구조 형성 방법 | |
| US6365327B1 (en) | Process for manufacturing in integrated circuit including a dual-damascene structure and an integrated circuit | |
| US6936534B2 (en) | Method for the post-etch cleaning of multi-level damascene structures having underlying copper metallization | |
| US6524944B1 (en) | Low k ILD process by removable ILD | |
| US6043165A (en) | Methods of forming electrically interconnected lines using ultraviolet radiation as an organic compound cleaning agent | |
| US6372614B2 (en) | Dual damascene method for backened metallization using poly stop layers | |
| US6232215B1 (en) | Method for forming increased density for interconnection metallization | |
| KR20050114784A (ko) | 반도체 소자의 구리배선 형성방법 | |
| KR0135844B1 (ko) | 반도체 장치의 다층 배선방법 | |
| US6927160B1 (en) | Fabrication of copper-containing region such as electrical interconnect | |
| US6010965A (en) | Method of forming high integrity vias | |
| JP3729731B2 (ja) | 半導体素子の製造方法 | |
| KR100486108B1 (ko) | 반도체장치의다층배선형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061221 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |