JP4412881B2 - ２ビット作動の２トランジスタを備えた不揮発性メモリ素子およびその製造方法 - Google Patents
２ビット作動の２トランジスタを備えた不揮発性メモリ素子およびその製造方法 Download PDFInfo
- Publication number
- JP4412881B2 JP4412881B2 JP2002122929A JP2002122929A JP4412881B2 JP 4412881 B2 JP4412881 B2 JP 4412881B2 JP 2002122929 A JP2002122929 A JP 2002122929A JP 2002122929 A JP2002122929 A JP 2002122929A JP 4412881 B2 JP4412881 B2 JP 4412881B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive gate
- gate
- conductive
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 63
- 239000000758 substrate Substances 0.000 claims description 55
- 239000004065 semiconductor Substances 0.000 claims description 36
- 150000004767 nitrides Chemical class 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 33
- 230000006870 function Effects 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 238000010893 electron trap Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 18
- 101000824971 Homo sapiens Sperm surface protein Sp17 Proteins 0.000 description 7
- 102100022441 Sperm surface protein Sp17 Human genes 0.000 description 7
- 101001070329 Geobacillus stearothermophilus 50S ribosomal protein L18 Proteins 0.000 description 6
- 238000002955 isolation Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 101000575029 Bacillus subtilis (strain 168) 50S ribosomal protein L11 Proteins 0.000 description 2
- 102100035793 CD83 antigen Human genes 0.000 description 2
- 101000946856 Homo sapiens CD83 antigen Proteins 0.000 description 2
- 230000003915 cell function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
- G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＯＮＯ構造を有する不揮発性メモリ素子に係り、さらに具体的には２ビット作動の２トランジスタを備えた不揮発性メモリ素子およびその製造方法に関する。
【０００２】
【従来の技術】
不揮発性素子中のＯＮＯ構造を有するＥＥＰＲＯＭ素子は、ワードライン、すなわちゲート下部に、誘電膜である酸化膜の間に窒化膜（ＳｉＮ）をサンドウィッチしたＯＮＯ膜を形成して、前記窒化膜に電子をトラップ（ｔｒａｐ）またはディトラップ（ｄｅｔｒａｐ）してメモリセルにデータをプログラム、消去及び読み出すメモリ素子である。
ＯＮＯ構造を有するＥＥＰＲＯＭ素子において、窒化膜に電子をトラップする方法にはＦ−Ｎ（Ｆｏｗｌｅｒ−Ｎｏｒｄhｅｉｍ）トンネリング方法とＣＨＥＩ（ｃhａｎｅｌ hｏｔ ｅｌｅｃｔｒｏｎ ｉｎｊｅｃｔｉｏｎ）方法とがある。Ｆ−Ｎトンネリング方法は、電子をトラップするのに必要な電流量は少ないが、トラップするのに所要される時間が長い短所がある。一方、ＣＨＥＩ方法は、トラップ時間は短いが、トラップに必要な電流量が大きくて一度にトラップできるセルの数が制限される短所がある。
【０００３】
ＣＨＥＩ方法を利用して窒化膜に電子をトラップするＯＮＯ構造を有する不揮発性メモリ素子が米国特許第５、７６８、１９２号に提示されている。図１及び図２は従来のＣＨＥＩを利用してデータをプログラムするＯＮＯ構造のＥＥＰＲＯＭセルの断面構造を図示したものであって、一つの単位セルに対してのみ図示している。
【０００４】
図１及び図２を参照すると、従来のＯＮＯ構造のＥＥＰＲＯＭ１０は単位セルが一つのセルトランジスタＣＴ１１で構成されて、ゲート３０がワードラインＷＬ１１に連結されて、ソース／ドレイン用拡散領域４１、４２が１対のビットラインＢＬ１１、ＢＬ１２に各々連結された構造を有する。
【０００５】
従来のＯＮＯ構造のＥＥＰＲＯＭ素子の断面構造は、第１導電型の基板、例えばＰ型基板２０のチャネル領域４３上に、第１酸化膜２１、窒化膜２２及び第２酸化膜２３を順次積層したＯＮＯ構造の電子トラッピング用誘電膜（ｔｒａｐｐｉｎｇ ｄｉｅｌｅｃｔｒｉｃ）２５が形成される。
前記誘電膜２５上には、ワードラインＷＬ１１に連結される導電性ゲート３０が形成されて、前記導電性ゲート３０両側の基板には、前記導電性ゲート３０とオーバーラップされてソース／ドレイン用拡散領域４１、４２が形成される。
【０００６】
前記誘電膜２５中の前記第１酸化膜２１は、チャネル領域に対する電気的アイソレーションを形成する層であって、第２酸化膜２３は、前記ワードライン３０に対する電気的アイソレーションを形成する層である。第１及び第２酸化膜２１、２３間にサンドウィッチされた窒化膜２２は、注入された電子をトラップしてデータを保有（ｒｅｔｅｎｔｉｏｎ）する電子トラップ層である。
【０００７】
【発明が解決しようとする課題】
前記したような従来のＥＥＰＲＯＭ素子は、ゲート３０及びソース／ドレイン拡散領域４１、４２に連結されたビットラインＢＬ１１、ＢＬ１２にプログラムするための所定の電圧を印加して、チャネル層の電子がＣＨＥＩ方式で電子トラップ層である窒化膜２２にトラップされてメモリセルにデータがプログラムされる。
それゆえ、従来のＥＥＰＲＯＭ素子には、ＣＨＥＩ方式を用いてメモリセルにデータをプログラムするために、データプログラムに必要な電流の量が多くて一度にプログラムすることができるメモリセルの数が制限される問題点があった。
また、データ消去時に、電子トラップ層にトラップされた電子の過度なディトラップ（ｄｅｔｒａｐ）によるディスターバンス（ｄｉｓｔｕｒｂａｎｃｅ）が発生して信頼性が低下する問題点があった。
【０００８】
本発明は前記したような従来技術の問題点を解決するためのものであり、本発明の目的は、電子のトラップ効率を向上させてトラップ電流を減少させることができるＯＮＯ構造を有する不揮発性メモリ素子およびその製造方法を提供することである。
【０００９】
本発明の他の目的は、スプリットされたワードライン構造を提供してＣＨＥＩ方式による電子トラップ効果を向上させることができるＯＮＯ構造を有する不揮発性メモリ素子およびその製造方法を提供することである。
【００１０】
本発明の他の目的は、ＯＮＯ誘電膜を備えたスプリットされたワードラインを提供して１対のビットライン間に２個のメモリセルを形成して集積度を向上させることができる不揮発性メモリ素子およびその製造方法を提供することである。
【００１１】
本発明のさらに他の目的は、データ消去時ディスターバンスを防止して信頼性を向上させることができる不揮発性メモリ素子およびその製造方法を提供することである。
【００１２】
本発明のさらに他の目的は、１対のビットライン間に２個のセルトランジスタを形成して各々のセルトランジスタを選択トランジスタとして用いることによってディスターバンス耐性（ｄｉｓｔｕｒｂａｎｃｅ ｉｍｍｕｎｉｔｙ）を向上させることができるＯＮＯ構造を有する不揮発性メモリ素子およびその製造方法を提供することである。
【００１３】
本発明のさらに他の目的は、スプリットワードラインの形成にセルフアライン方法を適用してデザイン上のセルサイズを縮少させることができるＯＮＯ構造を有する不揮発性メモリ素子およびその製造方法を提供することである。
【００１４】
【課題を解決するための手段】
このような目的を達成するための本発明の不揮発性メモリ素子は、第１チャネル領域及び第２チャネル領域を隣接して備えた第１導電型の半導体基板と、前記半導体基板の前記第１チャネル領域上に形成された第１導電性ゲートと、前記半導体基板の前記第２チャネル領域上に形成され、前記第１導電性ゲートと横方向に対向する第２導電性ゲートと、酸化膜間に電子トラップ層としての窒化膜がサンドウィッチされたＯＮＯ膜でなり、前記第１導電性ゲートの下部と、前記第１及び第２導電性ゲート間に形成された第１誘電膜と、前記ＯＮＯ膜でなり、前記第２導電性ゲートの下部と、前記第１及び第２導電性ゲート間に形成された第２誘電膜と、前記第１導電性ゲートとオーバーラップされて前記半導体基板内に形成された第２導電型の第１拡散領域と、前記第２導電性ゲートとオーバーラップされて前記半導体基板内に形成され、前記第１拡散領域とともに前記第１及び第２チャネル領域を画定する第２導電型の第２拡散領域と、を含むことを特徴とする。
【００１５】
より具体的な形態として、前記第１導電性ゲートはコントロールゲートとして働き、前記第２導電性ゲートは選択ゲートとして働く。あるいは、前記第１導電性ゲートは選択ゲートとして働き、前記第２導電性ゲートはコントロールゲートとして働く。
また、前記第１及び第２誘電膜のうち、前記第１及び第２導電性ゲートの下部に形成された部分は、電荷トラップ用誘電膜として働き、前記第１及び第２導電性ゲート間に形成された部分は、第１及び第２導電性ゲート間の絶縁膜として働く。
【００１６】
また、前記第１及び第２導電性ゲートのうち一つが選択ゲートとして働き、他の一つはコントロールゲートとして働き、第１及び第２導電性ゲートは独立して駆動され、前記選択ゲート下部のチャネル領域に発生された電子を前記コントロールゲートに印加された電界によって、前記第１または第２誘電膜のうち前記コントロールゲート下部の誘電膜の電子トラップ層にトラップさせることによって、前記第１及び第２誘電膜に各々１ビットずつのデータが貯蔵される。
【００１７】
また、前記第１導電性ゲートは一対のワードラインのうち一方に、前記第２導電性ゲートは一対のワードラインのうち他方にそれぞれ接続され、前記第１拡散領域は一対のビットラインのうち一方に、前記第２拡散領域は一対のビットラインのうち他方にそれぞれ接続され、前記第１導電性ゲートと前記第１誘電膜および前記第１拡散領域により第１メモリセルが構成され、前記第２導電性ゲートと前記第２誘電膜および前記第２拡散領域により第２メモリセルが構成される。
【００１８】
また、前記第１及び第２メモリセルのうち一つがデータを貯蔵するためのデータセルで働き、他の一つは前記セルを選択するための選択セルとして働いて、第１及び第２メモリセルに各々１ビットのデータを貯蔵する。
【００１９】
また、前記一対のビットラインのうち前記データセルの拡散領域に連結されたビットラインに第１高電圧を印加し、前記選択セルの拡散領域に連結されたビットライン及び半導体基板を接地させ、かつ前記一対のワードラインのうち前記選択セルの導電性ゲートに連結されたワードライン及びデータセルの導電性ゲートに連結されたワードラインに各々第２高電圧及び低電圧を印加して、前記データセルにデータをプログラムする。
【００２０】
また、前記データセルの拡散領域に連結されたビットラインに第１高電圧を印加し、前記選択セルの拡散領域に連結されたビットライン及び前記選択セルの導電性ゲートに連結されたワードラインに各々低電圧を印加し、かつ前記データセルの導電性ゲートに連結されたワードライン及び半導体基板を接地させて、前記データセルにプログラムされたデータを消去する。
【００２１】
また、前記データセルの拡散領域に連結されたビットライン及び半導体基板を接地させ、前記選択セルの拡散領域に連結されたビットライン及び前記データセルの導電性ゲートに連結されたワードラインに読出し電圧を印加し、かつ前記選択セルの導電性ゲートに連結されたワードラインに低電圧を印加して、前記データセルにプログラムされたデータを読み出す。
【００２２】
また、前記第１高電圧は８−１０Ｖであり、前記第２高電圧は９−１２Ｖであり、前記低電圧は４−５Ｖであり、前記読出し電圧は前記データセルのプログラム時の限界電圧と消去時の限界電圧との間の値である。
また、前記選択セルの拡散領域は、前記データセルのデータプログラム時にソース領域として働く。
【００２３】
また、本発明の不揮発性メモリ素子の製造方法は、第１導電型の半導体基板を提供する段階と、前記半導体基板の所定部分を露出させるウィンドウを備えた絶縁膜を前記半導体基板上に形成する段階と、前記ウィンドウを含んだ前記絶縁膜上に第１酸化膜−窒化膜−第２酸化膜のＯＮＯ膜を形成し、さらにＯＮＯ膜上にポリシリコン膜を形成する段階と、前記ポリシリコン膜およびＯＮＯ膜をエッチバックすることにより、前記ウィンドウ内の前記絶縁膜側壁に、残存ポリシリコン膜からなるスペーサ状の第１導電性ゲートを形成し、さらにその第１導電性ゲートの下部と側壁に残存ＯＮＯ膜からなる第１誘電膜を形成する段階と、前記絶縁膜を除去する段階と、前記第１導電性ゲートおよび前記第１誘電膜を含んだ前記半導体基板上に第１酸化膜−窒化膜−第２酸化膜のＯＮＯ膜を形成し、さらにＯＮＯ膜上にポリシリコン膜を形成する段階と、前記ポリシリコン膜及びＯＮＯ膜をエッチバックすることにより、前記第１導電性ゲートの側壁に、残存ポリシリコン膜からなるスペーサ状の第２導電性ゲートを形成し、この第２導電性ゲートと前記第１導電性ゲート間に、前記第１誘電膜と、残存した前記ＯＮＯ膜からなる第２誘電膜が介在された構造とし、さらに前記第２導電性ゲートの下部に残存ＯＮＯ膜からなる第２誘電膜のゲート下部分を形成する段階と、前記半導体基板内に、前記第１導電性ゲートとオーバーラップする第２導電型の第１拡散領域、および前記第２導電性ゲートとオーバーラップする第２導電型の第２拡散領域を形成する段階と、を含むことを特徴とする。
この製造方法において、前記絶縁膜は、具体的には、半導体基板上に形成されたパッド酸化膜と窒化膜とで構成される。
【００２４】
【発明の実施の形態】
以下、本発明をさらに具体的に説明するために本発明による一実施例を添付図面を参照しながら詳細に説明する。
図３は、本発明の実施例によるスプリットワードラインを有するＳＯＮＯＳ構造のＥＥＰＲＯＭ素子の断面構造を図示したものである。図４は、図３のスプリットワードラインを有するＥＥＰＲＯＭ素子の等価回路を図示したものである。また、図３及び図４は、ＥＥＰＲＯＭ素子において、一つの単位セルの断面構造及び等価回路を図示したものである。
【００２５】
図３及び図４を参照すると、本発明の実施例によるＥＥＰＲＯＭ素子は、半導体基板６０上に１対のビットラインＢＬ２１、ＢＬ２２中の第１ビットラインＢＬ２１が連結される第１拡散領域８１と第２ビットラインＢＬ２２が連結される第２拡散領域８２とが形成される。この際、前記半導体基板６０は所定の導電型、例えばＰ型基板であって、前記第１及び第２拡散領域８１、８２は前記半導体基板６０と反対の導電型、例えばＮ型拡散領域である。
【００２６】
前記第１及び第２拡散領域８１、８２間の第１及び第２チャネル領域８３、８４上には、第１及び第２導電性ゲート７１、７２が各々隣接した第１及び第２拡散領域８１、８２とオーバーラップされて形成される。前記第１及び第２導電性ゲート７１、７２は各々その下部に形成されたＯＮＯ膜７０、６５を備えて、相互向かい合うようにスペーサ状で形成される。
前記ＯＮＯ膜７０、６５中の前記第１酸化膜６６、６１は、チャネル領域８３、８４に対する電気的アイソレーションのための層であって、第２酸化膜６８、６３は前記ゲート７１、７２を電気的にアイソレーションさせるための層である。第１及び第２酸化膜６６、６８と６１、６３間にサンドウィッチされた窒化膜６７、６２はチャネル層８３、８４から注入された電子をトラップしてデータを保有（ｒｅｔｅｎｔｉｏｎ）する電子トラップ層である。
【００２７】
前記ＯＮＯ膜７０、６５は、第１及び第２メモリセル９１、９２の誘電膜及び絶縁膜として働くが、ＯＮＯ膜７０、６５中のゲート７１、７２下部の前記基板のチャネル８３、８４上に形成される部分は、各々第１及び第２メモリセル９１、９２の誘電膜として働いて、隣接する導電性ゲート７１、７２間に形成された部分は、スプリットされた導電性ゲート７１、７２間の絶縁のための絶縁膜として働く。
前記ＯＮＯ膜７０、６５中の酸化膜６６、６１は基板との絶縁のためのものであって、窒化膜６７、６２は電子をトラップしてデータを保有するためのものであり、酸化膜６８、６３は導電性ゲート７１、７２との絶縁のためのものである。
【００２８】
本発明のＥＥＰＲＯＭ素子は、ＣＨＥＩ方式によってメモリセルにデータをプログラムするので、前記ＯＮＯ膜７０、６５は電子のＦ−Ｎトンネリングが発生しない程度の厚さ、例えば２００Å程度の厚さを有するものが望ましい。そして、各第１酸化膜６１、６６、窒化膜６２、６７及び酸化膜６３、６８は各々８０Å、４０Å、８０Å程度の厚さを有するものが望ましく、第１及び第２酸化膜は同一な厚さで形成することが望ましい。
それゆえ、本発明のＥＥＰＲＯＭ素子は、１対のビットライン間に連結された単位セル５０が２個のメモリセル９１、９２で構成される。そして、前記各メモリセル９１、９２は前記第１及び第２導電性ゲート７１、７２がスプリットされた１対のワードラインＷＬ２１、ＷＬ２２に各々連結されて、その下部に各々誘電膜を備えて、各メモリセル毎に１ビットのデータを貯蔵することによって単位セル５０は２ビット作動をするようになる。
【００２９】
前記したような構造を有する本発明のＥＥＰＲＯＭ素子において、第１メモリセル９１は、前記半導体基板６０の第１チャネル領域８３上に形成された、電子トラップ層６７を有する第１ＯＮＯ膜７０を備えたスペーサ状の第１導電性ゲート７１と、前記第１導電性ゲート７１とオーバーラップされて前記基板６０上に形成されたソース用第１拡散領域９１とを有する。
一方、第２メモリセル９２は、前記半導体基板６０の第２チャネル領域８４上に前記第１導電性ゲート７１と向かい合うように形成された、電子トラップ層６２を有する第２ＯＮＯ膜６５を備えた第２導電性ゲート７２と、前記第２導電性ゲート７２とオーバーラップされて前記基板６０に形成されたソース用第２拡散領域８２とを有する。
【００３０】
本発明のＥＥＰＲＯＭ素子の単位セル５０は、各々のチャネル領域８３、８４上に第１及び第２導電性ゲートが各々分離形成されて２個のメモリセルを形成するので、各チャネル領域８３、８４は第１及び第２導電性ゲート７１、７２間の第１及び第２ＯＮＯ膜６５、７０の厚さ程度離れて形成される。
図４を参照すると、本発明のＥＥＰＲＯＭ素子の単位セル５０は、１対のビットラインＢＬ２１、ＢＬ２２間に第１及び第２メモリセル９１、９２を各々構成する第１及び第２トランジスタＣＴ２１、ＣＴ２２が連結構成される。
前記第１及び第２トランジスタＣＴ２１、ＣＴ２２は、各々２端子トランジスタで構成されるが、一端子であるゲート端子７１、７２は各々の第１及び第２ワードラインＷＬ２１、ＷＬ２２に連結されて、他端子であるソース端子８１、８２は各々第１ビットラインＢＬ２１及び第２ビットラインＢＬ２２に連結される。
【００３１】
図４に示したようなＥＥＰＲＯＭの単位セル５０では、第１トランジスタＣＴ２１がデータを貯蔵するためのセルトランジスタとして働く場合には第２トランジスタＣＴ２２は選択トランジスタとして働く。これと反対に、第２トランジスタＣＴ２２がデータを貯蔵するためのセルトランジスタとして働く場合には第１トランジスタＣＴ２１は選択トランジスタとして働く。したがって、単位セル５０は２個のトランジスタＣＴ２１、ＣＴ２２が相互独立的に各々１ビットのデータを貯蔵するので、２ビットのデータを貯蔵するようになるものである。
【００３２】
図５及び図６ないし図１５及び図１６は、前記したような構造を有する本発明のＥＥＰＲＯＭ素子のプログラム、消去及び読出し作動を説明するためのものである。
本発明のＥＥＰＲＯＭ素子は、１対のビットラインＢＬ２１、ＢＬ２２間に２個のメモリセルが連結されて一つの単位セル５０を構成するので、各単位セルは各メモリセル毎に１ビットずつ、２ビットのデータを貯蔵するようになる。
【００３３】
まず、第１メモリセル９１がデータセルとして働いて第２メモリセル９２が選択セルとして働く時、すなわち第１トランジスタＣＴ２１がデータを貯蔵するためのセルトランジスタとして働いて第２トランジスタＣＴ２２が選択トランジスタとして働く時の、第１メモリセル９１におけるデータのプログラム及び消去動作を説明する。
【００３４】
図５及び図６は、第１メモリセル９１を構成する第１トランジスタＣＴ２１にデータをプログラムする作動を説明するための図面である。
第１メモリセル９１にデータをプログラムする場合には、第１トランジスタＣＴ２１はセルトランジスタとして、第２トランジスタＣＴ２２は選択トランジスタとして作動するので、第１導電性ゲート７１はコントロールゲートとして、第２導電性ゲート７２は選択ゲートとして働く。
【００３５】
第１メモリセル９１にデータをプログラムするために、コントロールゲートである第１導電性ゲート７１には高電圧（hｉｇh ｖｏｌｔａｇｅ）を印加して、選択ゲートである第２導電性ゲート７２には４ないし５Ｖの低電圧（ｌｏｗ ｖｏｌｔａｇｅ）を印加する。そして、第１拡散領域８１に連結された第１ビットラインＢＬ２１には高電圧を印加して、第２拡散領域８２に連結された第２ビットラインＢＬ２２及び基板６０には接地電圧ＧＮＤを印加する。
この際、前記第１導電性ゲート７１及び第１ビットラインＢＬ２１には同一レベルの高電圧を印加することができるが、望ましくはプログラム効率を向上させるために、第１導電性ゲート７１には９ないし１２Ｖの高電圧を印加して、第１ビットラインＢＬ２１には８ないし１０Ｖの高電圧を印加する。
【００３６】
前記したようなバイアス条件によって、各チャネル領域８３、８４には反転層８５、８６が各々形成される。第２拡散領域８２から電子が第１拡散領域８１側に移動するが、この際、チャネル領域８４に注入された電子はホット電子（ｈｏｔ ｅｌｅｃｔｒｏｎ）になってコントロールゲート７１に印加された高電圧によってＯＮＯ膜７０の窒化膜６７にトラップされる。この際、第２拡散領域８２はソース端子として働く。
したがって、ＣＨＥＩ（ｃhａｎｎｅｌ hｏｔ ｅｌｅｃｔｒｏｎ ｉｎｊｅｃｔｉｏｎ）方式で電子が電子トラップ層である窒化膜６７に蓄積されてデータがプログラムされる。この際、第１メモリセル９１にデータプログラム時の第１メモリセル９１のプログラム限界電圧Ｖｔhは３．５Ｖに高まる。
【００３７】
図面上には示さなかったが、本発明のＥＥＰＲＯＭ素子は、図４のような構造を有する単位セルがマトリックス状に形成されて、同一列に連結された単位セルはスプリットされた１対の同一ワードラインに連結される。このようなＥＥＰＲＯＭ素子で、前記選択された単位セル５０が連結された１対のワードラインＷＬ２１、ＷＬ２２を除外したすべてのワードライン対は接地されている。
【００３８】
図７及び図８は、第１メモリセル９１を構成する第１トランジスタＣＴ２１にプログラムされたデータを消去する作動を説明するための図面である。
第１メモリセル９１に貯蔵されたデータを消去するために、前記第１導電性ゲート７１は接地ＧＮＤさせて、前記第２導電性ゲート７２には４ないし５Ｖの低電圧を印加する。そして、第１拡散領域８１には８ないし１０Ｖの高電圧を印加して、第２拡散領域８２には４ないし５Ｖの低電圧を印加して、基板６０は接地ＧＮＤさせる。
【００３９】
前記したようなバイアス条件によって、第１拡散領域８１と基板６０との間に空乏層８６が形成されて電子とホールの対が発生されて、空乏層８６に発生した電子ｅ−は第１拡散領域８１に印加された高電圧によって第１拡散領域８１を通して放出されて、ホールh＋はチャネル領域８３に注入されてホットホール（hｏｔ hｏｌｅ）になる。
チャネル領域のホットホールは、ワードラインＷＬ２１の接地バイアスによって窒化膜６７にトラップされて窒化膜６７に蓄積されていた電子と再結合するようになる。したがって、第１メモリセル９１に貯蔵されたデータはバンド−バンド間トンネリング（ｂａｎｄ ｔｏ ｂａｎｄ ｔｕｎｎｅｌｉｎｇ）方式のホットホール注入（hｏｔ hｏｌｅ ｉｎｊｅｃｔｉｏｎ）を利用して消去する。この際、第１メモリセル９１の消去限界電圧Ｖｔhは１．５Ｖに低くなる。
前記選択された単位セル５０と同一な列に配列された単位セルを除外したすべての単位セルの第１及び第２拡散領域と第１及び第２導電性ゲートにはすべて４ないし５Ｖの低電圧を印加する。
【００４０】
図９及び図１０は、第１メモリセル９１を構成する第１トランジスタＣＴ２１にプログラムされたデータを読み出す作動を説明するための図面である。
第１メモリセル９１にプログラムされたデータを読み出す場合には、第１拡散領域８１は接地ＧＮＤさせて、第１導電性ゲート７１には２ないし３Ｖの電圧を印加する。そして、第２拡散領域８２は読出し電圧として２ないし３Ｖの電圧を印加して第２導電性ゲート７２に４ないし５Ｖの低電圧を印加する。
この際、読出し電圧は、第１メモリセル９１の最大限界電圧である３．５Ｖのプログラム限界電圧と最小限界電圧である１．５Ｖのプログラム消去電圧との間のレベルであって、望ましくは２ないし３Ｖの値を有する。
【００４１】
前記したようなバイアス条件によって、チャネル領域８３を通して流れる電流によって第１メモリセルにデータがプログラムされたかを判読するようになる。
すなわち、第１メモリセル９１にデータがプログラムされている場合、例えばロジック“１”のデータが貯蔵されている場合には、プログラム限界電圧が３．５Ｖであるので、前記コントロールゲート９１に印加される前記読出し電圧によって第１メモリセル９１はターンオフされてチャネル領域８３を通して電流が流れなくなる。それゆえ、データがプログラムされたことを感知するようになる。
【００４２】
一方、第１メモリセル９１にデータがプログラムされていない場合、例えばロジック“０”のデータが貯蔵されている場合には、前記第１メモリセル９１の限界電圧はプログラム時の限界電圧である３．５Ｖより低い値になって、第１メモリセル９１はターンオンされる。
データ読出し時に選択セルである第２メモリセル９２は、常にターンオンされているので、チャネル領域８３、８４を通して電流が流れるようになってデータがプログラムされていないことを感知するようになる。
前記したようにデータプログラム時にロジック“１”のデータを貯蔵する場合もあるが、他の例としてメモリセルの種類によっては、データプログラム時にロジック“０”のデータを貯蔵する場合もある。
【００４３】
図１１及び図１２ないし図１５及び図１６は、本発明の実施例によるＥＥＰＲＯＭ素子において、単位セルを構成する２個のトランジスタ中の第１トランジスタは選択トランジスタとして働いて、第２トランジスタはセルトランジスタとして働く場合のプログラム、消去及び読み出す作動を説明するための図面である。
前記第２トランジスタがセルトランジスタとして働いて第２メモリセルにデータをプログラム、消去及び読み出す作動は、前記第１メモリセルにデータをプログラム、消去及び読出し作動時の第１及び第２メモリセルのバイアス条件を反対に設定して遂行するものであって、その原理は図５及び図６ないし図９及び図１０と同一である。
【００４４】
【表１】
【００４５】
（表１）には、第１メモリセルがセルトランジスタとして第２メモリセルが選択トランジスタとして働く時のプログラム、消去及び読出し作動時のバイアス条件、及び第１メモリセルが選択トランジスタとして第２メモリセルがセルトランジスタとして働く時のプログラム、消去及び読出し作動時のバイアス条件を示したものである。
【００４６】
本発明の実施例によるＥＥＰＲＯＭ素子では、１対のビットラインに連結される第１及び第２拡散領域間の第１及び第２チャネル領域にスプリットされた１対のワードラインに各々連結された第１及び第２導電性ゲートが各々形成されて、各導電性ゲート下部にＯＮＯ膜の誘電膜が各々形成されているので、一つの単位セルが２個のセルトランジスタで構成されて独立的に２ビットのデータを貯蔵するようになる。それゆえ、集積度を向上させることができ、ＣＨＥＩ方式による電子トラップ効率を向上させることができる。
【００４７】
図１７ないし図２３は、本発明の実施例によるＥＥＰＲＯＭ素子の製造方法を説明するための工程断面図を示したものである。
【００４８】
図１７を参照すると、所定導電型、例えばＰ型半導体基板１００上にパッド酸化膜１０１及び窒化膜１０２を順次形成する。前記窒化膜１０２及びパッド酸化膜１０１を通常のフォトエッチング方法でパターニングして基板の所定部分が露出されるようにウィンドウ１０２ａを形成する。
図１８を参照すると、前記ウィンドウ１０２ａを含んだ窒化膜１０２上に酸化膜１０３、窒化膜１０４及び酸化膜１０５を順次蒸着した次に前記酸化膜１０５上にポリシリコン膜１０６を蒸着する。
図１９を参照すると、前記ポリシリコン膜１０６及び酸化膜１０５、窒化膜１０４及び酸化膜１０３をエッチバックして前記ウィンドウ１０２ａ内の窒化膜１０２の側壁にスペーサ状の第１導電性ゲート１１１及び酸化膜１０３、窒化膜１０４及び酸化膜１０５からなったＯＮＯ膜１１０を形成する。
図２０を参照すると、前記窒化膜１０２及びパッド酸化膜１０１を除去する。
【００４９】
図２１を参照すると、基板全面に酸化膜１３１、窒化膜１３２及び酸化膜１３３を順次蒸着した次に前記酸化膜１３３上にポリシリコン膜１３４を蒸着する。
図２２を参照すると、前記ポリシリコン膜１３４及び酸化膜１３３、窒化膜１３２及び酸化膜１３１をエッチバックして前記第１導電性ゲート１１１の側壁に前記第１導電性ゲート１１１と向かい合うようにスペーサ状の第２導電性ゲート１４１及びＯＮＯ膜１３０を形成する。
図２３を参照すると、基板と反対導電型の不純物、例えばＮ型不純物を露出された基板にイオン注入して第１導電性ゲート１１１及び第２導電性ゲート１４１と各々オーバーラップされる第１及び第２拡散領域１５１、１５２を形成してこれら間の基板にチャネル領域１５３、１５４を各々形成する。
上記のようにして本発明の２ビットの２トランジスタを有するＥＥＰＲＯＭ素子が製造される。
【００５０】
前記したような本発明のＥＥＰＲＯＭ素子の製造方法によると、第１及び第２導電性ゲート１１１及び１４１がセルフアライン状で形成されるので、解像度によるデザインルールに制限されないので、セルサイズを縮少させることができる利点がある。
【００５１】
【発明の効果】
前記したような本発明のＥＥＰＲＯＭ素子によると、１対のビットライン間に２個のメモリセルを形成して２ビットデータを貯蔵することによって集積度を向上させることができ、ＣＨＥＩ方式によるプログラム時の電子トラップ効率を向上させてトラップ電流を減少させることができる利点がある。また、一つのセルが２個のメモリセルで形成されてデータ消去時のディスターバンス耐性を向上させて信頼性を向上させることができる利点がある。更に、第１及び第２導電性ゲートをセルフアライン方式を適用してスペーサ状を形成するので、デザインルールに制限されないでセルサイズを縮少させることができる。
【００５２】
以上のように、本発明の望ましい実施例を参照して説明したが、該技術分野の熟練された当業者は本発明の特許請求の範囲に記載された本発明の思想及び領域から外れない範囲内で本発明を多様に修正及び変更させることができる。
【図面の簡単な説明】
【図１】 従来の１−ビット１−トランジスタを有するＥＥＰＲＯＭ素子の断面構造及び等価回路図。
【図２】 従来の１−ビット１−トランジスタを有するＥＥＰＲＯＭ素子の断面構造及び等価回路図。
【図３】 本発明の実施例による２−ビット作動の２トランジスタを有するＥＥＰＲＯＭ素子の断面構造及び等価回路図。
【図４】 本発明の実施例による２−ビット作動の２トランジスタを有するＥＥＰＲＯＭ素子の断面構造及び等価回路図。
【図５】 本発明のＥＥＰＲＯＭ素子において、第１メモリセルにデータをプログラムする作動を説明するための図。
【図６】 本発明のＥＥＰＲＯＭ素子において、第１メモリセルにデータをプログラムする作動を説明するための図。
【図７】 本発明のＥＥＰＲＯＭ素子において、第１メモリセルにプログラムされたデータの消去動作を説明するための図。
【図８】 本発明のＥＥＰＲＯＭ素子において、第１メモリセルにプログラムされたデータの消去動作を説明するための図。
【図９】 本発明のＥＥＰＲＯＭ素子において、第１メモリセルにプログラムされたデータの読出し作動を説明するための図。
【図１０】 本発明のＥＥＰＲＯＭ素子において、第１メモリセルにプログラムされたデータの読出し作動を説明するための図。
【図１１】 本発明のＥＥＰＲＯＭ素子において、第２メモリセルにデータをプログラムする作動を説明するための図。
【図１２】 本発明のＥＥＰＲＯＭ素子において、第２メモリセルにデータをプログラムする作動を説明するための図。
【図１３】 本発明のＥＥＰＲＯＭ素子において、第２メモリセルにプログラムされたデータの消去動作を説明するための図。
【図１４】 本発明のＥＥＰＲＯＭ素子において、第２メモリセルにプログラムされたデータの消去動作を説明するための図。
【図１５】 本発明のＥＥＰＲＯＭ素子において、第２メモリセルにプログラムされたデータの消去動作を説明するための図。
【図１６】 本発明のＥＥＰＲＯＭ素子において、第２メモリセルにプログラムされたデータの消去動作を説明するための図。
【図１７】 本発明の実施例によるＥＥＰＲＯＭ素子の製造方法を説明するための工程断面図。
【図１８】 本発明の実施例によるＥＥＰＲＯＭ素子の製造方法を説明するための工程断面図。
【図１９】 本発明の実施例によるＥＥＰＲＯＭ素子の製造方法を説明するための工程断面図。
【図２０】 本発明の実施例によるＥＥＰＲＯＭ素子の製造方法を説明するための工程断面図。
【図２１】 本発明の実施例によるＥＥＰＲＯＭ素子の製造方法を説明するための工程断面図。
【図２２】 本発明の実施例によるＥＥＰＲＯＭ素子の製造方法を説明するための工程断面図。
【図２３】 本発明の実施例によるＥＥＰＲＯＭ素子の製造方法を説明するための工程断面図。
【符号の説明】
５０：単位セル
６０：半導体基板
６１：酸化膜
６２：窒化膜
６３：酸化膜
６５：ＯＮＯ膜
６６：酸化膜
６７：窒化膜
６８：酸化膜
７０：ＯＮＯ膜
７１：導電性ゲート
７２：導電性ゲート
８１：拡散領域
８２：拡散領域
８３：チャネル領域
８４：チャネル領域
１００：半導体基板
１０１：酸化膜
１０２：窒化膜
１０３：酸化膜
１０４：窒化膜
１０５：酸化膜
１０６：ポリシリコン膜
１１０：ＯＮＯ膜
１１１：導電性ゲート
１３１：酸化膜
１３０：ＯＮＯ膜
１３２：窒化膜
１３３：ポリシリコン膜
１４１：導電性ゲート
１５１：拡散領域
１５２：拡散領域
１５３：チャネル領域
１５４：チャネル領域
【発明の属する技術分野】
本発明はＯＮＯ構造を有する不揮発性メモリ素子に係り、さらに具体的には２ビット作動の２トランジスタを備えた不揮発性メモリ素子およびその製造方法に関する。
【０００２】
【従来の技術】
不揮発性素子中のＯＮＯ構造を有するＥＥＰＲＯＭ素子は、ワードライン、すなわちゲート下部に、誘電膜である酸化膜の間に窒化膜（ＳｉＮ）をサンドウィッチしたＯＮＯ膜を形成して、前記窒化膜に電子をトラップ（ｔｒａｐ）またはディトラップ（ｄｅｔｒａｐ）してメモリセルにデータをプログラム、消去及び読み出すメモリ素子である。
ＯＮＯ構造を有するＥＥＰＲＯＭ素子において、窒化膜に電子をトラップする方法にはＦ−Ｎ（Ｆｏｗｌｅｒ−Ｎｏｒｄhｅｉｍ）トンネリング方法とＣＨＥＩ（ｃhａｎｅｌ hｏｔ ｅｌｅｃｔｒｏｎ ｉｎｊｅｃｔｉｏｎ）方法とがある。Ｆ−Ｎトンネリング方法は、電子をトラップするのに必要な電流量は少ないが、トラップするのに所要される時間が長い短所がある。一方、ＣＨＥＩ方法は、トラップ時間は短いが、トラップに必要な電流量が大きくて一度にトラップできるセルの数が制限される短所がある。
【０００３】
ＣＨＥＩ方法を利用して窒化膜に電子をトラップするＯＮＯ構造を有する不揮発性メモリ素子が米国特許第５、７６８、１９２号に提示されている。図１及び図２は従来のＣＨＥＩを利用してデータをプログラムするＯＮＯ構造のＥＥＰＲＯＭセルの断面構造を図示したものであって、一つの単位セルに対してのみ図示している。
【０００４】
図１及び図２を参照すると、従来のＯＮＯ構造のＥＥＰＲＯＭ１０は単位セルが一つのセルトランジスタＣＴ１１で構成されて、ゲート３０がワードラインＷＬ１１に連結されて、ソース／ドレイン用拡散領域４１、４２が１対のビットラインＢＬ１１、ＢＬ１２に各々連結された構造を有する。
【０００５】
従来のＯＮＯ構造のＥＥＰＲＯＭ素子の断面構造は、第１導電型の基板、例えばＰ型基板２０のチャネル領域４３上に、第１酸化膜２１、窒化膜２２及び第２酸化膜２３を順次積層したＯＮＯ構造の電子トラッピング用誘電膜（ｔｒａｐｐｉｎｇ ｄｉｅｌｅｃｔｒｉｃ）２５が形成される。
前記誘電膜２５上には、ワードラインＷＬ１１に連結される導電性ゲート３０が形成されて、前記導電性ゲート３０両側の基板には、前記導電性ゲート３０とオーバーラップされてソース／ドレイン用拡散領域４１、４２が形成される。
【０００６】
前記誘電膜２５中の前記第１酸化膜２１は、チャネル領域に対する電気的アイソレーションを形成する層であって、第２酸化膜２３は、前記ワードライン３０に対する電気的アイソレーションを形成する層である。第１及び第２酸化膜２１、２３間にサンドウィッチされた窒化膜２２は、注入された電子をトラップしてデータを保有（ｒｅｔｅｎｔｉｏｎ）する電子トラップ層である。
【０００７】
【発明が解決しようとする課題】
前記したような従来のＥＥＰＲＯＭ素子は、ゲート３０及びソース／ドレイン拡散領域４１、４２に連結されたビットラインＢＬ１１、ＢＬ１２にプログラムするための所定の電圧を印加して、チャネル層の電子がＣＨＥＩ方式で電子トラップ層である窒化膜２２にトラップされてメモリセルにデータがプログラムされる。
それゆえ、従来のＥＥＰＲＯＭ素子には、ＣＨＥＩ方式を用いてメモリセルにデータをプログラムするために、データプログラムに必要な電流の量が多くて一度にプログラムすることができるメモリセルの数が制限される問題点があった。
また、データ消去時に、電子トラップ層にトラップされた電子の過度なディトラップ（ｄｅｔｒａｐ）によるディスターバンス（ｄｉｓｔｕｒｂａｎｃｅ）が発生して信頼性が低下する問題点があった。
【０００８】
本発明は前記したような従来技術の問題点を解決するためのものであり、本発明の目的は、電子のトラップ効率を向上させてトラップ電流を減少させることができるＯＮＯ構造を有する不揮発性メモリ素子およびその製造方法を提供することである。
【０００９】
本発明の他の目的は、スプリットされたワードライン構造を提供してＣＨＥＩ方式による電子トラップ効果を向上させることができるＯＮＯ構造を有する不揮発性メモリ素子およびその製造方法を提供することである。
【００１０】
本発明の他の目的は、ＯＮＯ誘電膜を備えたスプリットされたワードラインを提供して１対のビットライン間に２個のメモリセルを形成して集積度を向上させることができる不揮発性メモリ素子およびその製造方法を提供することである。
【００１１】
本発明のさらに他の目的は、データ消去時ディスターバンスを防止して信頼性を向上させることができる不揮発性メモリ素子およびその製造方法を提供することである。
【００１２】
本発明のさらに他の目的は、１対のビットライン間に２個のセルトランジスタを形成して各々のセルトランジスタを選択トランジスタとして用いることによってディスターバンス耐性（ｄｉｓｔｕｒｂａｎｃｅ ｉｍｍｕｎｉｔｙ）を向上させることができるＯＮＯ構造を有する不揮発性メモリ素子およびその製造方法を提供することである。
【００１３】
本発明のさらに他の目的は、スプリットワードラインの形成にセルフアライン方法を適用してデザイン上のセルサイズを縮少させることができるＯＮＯ構造を有する不揮発性メモリ素子およびその製造方法を提供することである。
【００１４】
【課題を解決するための手段】
このような目的を達成するための本発明の不揮発性メモリ素子は、第１チャネル領域及び第２チャネル領域を隣接して備えた第１導電型の半導体基板と、前記半導体基板の前記第１チャネル領域上に形成された第１導電性ゲートと、前記半導体基板の前記第２チャネル領域上に形成され、前記第１導電性ゲートと横方向に対向する第２導電性ゲートと、酸化膜間に電子トラップ層としての窒化膜がサンドウィッチされたＯＮＯ膜でなり、前記第１導電性ゲートの下部と、前記第１及び第２導電性ゲート間に形成された第１誘電膜と、前記ＯＮＯ膜でなり、前記第２導電性ゲートの下部と、前記第１及び第２導電性ゲート間に形成された第２誘電膜と、前記第１導電性ゲートとオーバーラップされて前記半導体基板内に形成された第２導電型の第１拡散領域と、前記第２導電性ゲートとオーバーラップされて前記半導体基板内に形成され、前記第１拡散領域とともに前記第１及び第２チャネル領域を画定する第２導電型の第２拡散領域と、を含むことを特徴とする。
【００１５】
より具体的な形態として、前記第１導電性ゲートはコントロールゲートとして働き、前記第２導電性ゲートは選択ゲートとして働く。あるいは、前記第１導電性ゲートは選択ゲートとして働き、前記第２導電性ゲートはコントロールゲートとして働く。
また、前記第１及び第２誘電膜のうち、前記第１及び第２導電性ゲートの下部に形成された部分は、電荷トラップ用誘電膜として働き、前記第１及び第２導電性ゲート間に形成された部分は、第１及び第２導電性ゲート間の絶縁膜として働く。
【００１６】
また、前記第１及び第２導電性ゲートのうち一つが選択ゲートとして働き、他の一つはコントロールゲートとして働き、第１及び第２導電性ゲートは独立して駆動され、前記選択ゲート下部のチャネル領域に発生された電子を前記コントロールゲートに印加された電界によって、前記第１または第２誘電膜のうち前記コントロールゲート下部の誘電膜の電子トラップ層にトラップさせることによって、前記第１及び第２誘電膜に各々１ビットずつのデータが貯蔵される。
【００１７】
また、前記第１導電性ゲートは一対のワードラインのうち一方に、前記第２導電性ゲートは一対のワードラインのうち他方にそれぞれ接続され、前記第１拡散領域は一対のビットラインのうち一方に、前記第２拡散領域は一対のビットラインのうち他方にそれぞれ接続され、前記第１導電性ゲートと前記第１誘電膜および前記第１拡散領域により第１メモリセルが構成され、前記第２導電性ゲートと前記第２誘電膜および前記第２拡散領域により第２メモリセルが構成される。
【００１８】
また、前記第１及び第２メモリセルのうち一つがデータを貯蔵するためのデータセルで働き、他の一つは前記セルを選択するための選択セルとして働いて、第１及び第２メモリセルに各々１ビットのデータを貯蔵する。
【００１９】
また、前記一対のビットラインのうち前記データセルの拡散領域に連結されたビットラインに第１高電圧を印加し、前記選択セルの拡散領域に連結されたビットライン及び半導体基板を接地させ、かつ前記一対のワードラインのうち前記選択セルの導電性ゲートに連結されたワードライン及びデータセルの導電性ゲートに連結されたワードラインに各々第２高電圧及び低電圧を印加して、前記データセルにデータをプログラムする。
【００２０】
また、前記データセルの拡散領域に連結されたビットラインに第１高電圧を印加し、前記選択セルの拡散領域に連結されたビットライン及び前記選択セルの導電性ゲートに連結されたワードラインに各々低電圧を印加し、かつ前記データセルの導電性ゲートに連結されたワードライン及び半導体基板を接地させて、前記データセルにプログラムされたデータを消去する。
【００２１】
また、前記データセルの拡散領域に連結されたビットライン及び半導体基板を接地させ、前記選択セルの拡散領域に連結されたビットライン及び前記データセルの導電性ゲートに連結されたワードラインに読出し電圧を印加し、かつ前記選択セルの導電性ゲートに連結されたワードラインに低電圧を印加して、前記データセルにプログラムされたデータを読み出す。
【００２２】
また、前記第１高電圧は８−１０Ｖであり、前記第２高電圧は９−１２Ｖであり、前記低電圧は４−５Ｖであり、前記読出し電圧は前記データセルのプログラム時の限界電圧と消去時の限界電圧との間の値である。
また、前記選択セルの拡散領域は、前記データセルのデータプログラム時にソース領域として働く。
【００２３】
また、本発明の不揮発性メモリ素子の製造方法は、第１導電型の半導体基板を提供する段階と、前記半導体基板の所定部分を露出させるウィンドウを備えた絶縁膜を前記半導体基板上に形成する段階と、前記ウィンドウを含んだ前記絶縁膜上に第１酸化膜−窒化膜−第２酸化膜のＯＮＯ膜を形成し、さらにＯＮＯ膜上にポリシリコン膜を形成する段階と、前記ポリシリコン膜およびＯＮＯ膜をエッチバックすることにより、前記ウィンドウ内の前記絶縁膜側壁に、残存ポリシリコン膜からなるスペーサ状の第１導電性ゲートを形成し、さらにその第１導電性ゲートの下部と側壁に残存ＯＮＯ膜からなる第１誘電膜を形成する段階と、前記絶縁膜を除去する段階と、前記第１導電性ゲートおよび前記第１誘電膜を含んだ前記半導体基板上に第１酸化膜−窒化膜−第２酸化膜のＯＮＯ膜を形成し、さらにＯＮＯ膜上にポリシリコン膜を形成する段階と、前記ポリシリコン膜及びＯＮＯ膜をエッチバックすることにより、前記第１導電性ゲートの側壁に、残存ポリシリコン膜からなるスペーサ状の第２導電性ゲートを形成し、この第２導電性ゲートと前記第１導電性ゲート間に、前記第１誘電膜と、残存した前記ＯＮＯ膜からなる第２誘電膜が介在された構造とし、さらに前記第２導電性ゲートの下部に残存ＯＮＯ膜からなる第２誘電膜のゲート下部分を形成する段階と、前記半導体基板内に、前記第１導電性ゲートとオーバーラップする第２導電型の第１拡散領域、および前記第２導電性ゲートとオーバーラップする第２導電型の第２拡散領域を形成する段階と、を含むことを特徴とする。
この製造方法において、前記絶縁膜は、具体的には、半導体基板上に形成されたパッド酸化膜と窒化膜とで構成される。
【００２４】
【発明の実施の形態】
以下、本発明をさらに具体的に説明するために本発明による一実施例を添付図面を参照しながら詳細に説明する。
図３は、本発明の実施例によるスプリットワードラインを有するＳＯＮＯＳ構造のＥＥＰＲＯＭ素子の断面構造を図示したものである。図４は、図３のスプリットワードラインを有するＥＥＰＲＯＭ素子の等価回路を図示したものである。また、図３及び図４は、ＥＥＰＲＯＭ素子において、一つの単位セルの断面構造及び等価回路を図示したものである。
【００２５】
図３及び図４を参照すると、本発明の実施例によるＥＥＰＲＯＭ素子は、半導体基板６０上に１対のビットラインＢＬ２１、ＢＬ２２中の第１ビットラインＢＬ２１が連結される第１拡散領域８１と第２ビットラインＢＬ２２が連結される第２拡散領域８２とが形成される。この際、前記半導体基板６０は所定の導電型、例えばＰ型基板であって、前記第１及び第２拡散領域８１、８２は前記半導体基板６０と反対の導電型、例えばＮ型拡散領域である。
【００２６】
前記第１及び第２拡散領域８１、８２間の第１及び第２チャネル領域８３、８４上には、第１及び第２導電性ゲート７１、７２が各々隣接した第１及び第２拡散領域８１、８２とオーバーラップされて形成される。前記第１及び第２導電性ゲート７１、７２は各々その下部に形成されたＯＮＯ膜７０、６５を備えて、相互向かい合うようにスペーサ状で形成される。
前記ＯＮＯ膜７０、６５中の前記第１酸化膜６６、６１は、チャネル領域８３、８４に対する電気的アイソレーションのための層であって、第２酸化膜６８、６３は前記ゲート７１、７２を電気的にアイソレーションさせるための層である。第１及び第２酸化膜６６、６８と６１、６３間にサンドウィッチされた窒化膜６７、６２はチャネル層８３、８４から注入された電子をトラップしてデータを保有（ｒｅｔｅｎｔｉｏｎ）する電子トラップ層である。
【００２７】
前記ＯＮＯ膜７０、６５は、第１及び第２メモリセル９１、９２の誘電膜及び絶縁膜として働くが、ＯＮＯ膜７０、６５中のゲート７１、７２下部の前記基板のチャネル８３、８４上に形成される部分は、各々第１及び第２メモリセル９１、９２の誘電膜として働いて、隣接する導電性ゲート７１、７２間に形成された部分は、スプリットされた導電性ゲート７１、７２間の絶縁のための絶縁膜として働く。
前記ＯＮＯ膜７０、６５中の酸化膜６６、６１は基板との絶縁のためのものであって、窒化膜６７、６２は電子をトラップしてデータを保有するためのものであり、酸化膜６８、６３は導電性ゲート７１、７２との絶縁のためのものである。
【００２８】
本発明のＥＥＰＲＯＭ素子は、ＣＨＥＩ方式によってメモリセルにデータをプログラムするので、前記ＯＮＯ膜７０、６５は電子のＦ−Ｎトンネリングが発生しない程度の厚さ、例えば２００Å程度の厚さを有するものが望ましい。そして、各第１酸化膜６１、６６、窒化膜６２、６７及び酸化膜６３、６８は各々８０Å、４０Å、８０Å程度の厚さを有するものが望ましく、第１及び第２酸化膜は同一な厚さで形成することが望ましい。
それゆえ、本発明のＥＥＰＲＯＭ素子は、１対のビットライン間に連結された単位セル５０が２個のメモリセル９１、９２で構成される。そして、前記各メモリセル９１、９２は前記第１及び第２導電性ゲート７１、７２がスプリットされた１対のワードラインＷＬ２１、ＷＬ２２に各々連結されて、その下部に各々誘電膜を備えて、各メモリセル毎に１ビットのデータを貯蔵することによって単位セル５０は２ビット作動をするようになる。
【００２９】
前記したような構造を有する本発明のＥＥＰＲＯＭ素子において、第１メモリセル９１は、前記半導体基板６０の第１チャネル領域８３上に形成された、電子トラップ層６７を有する第１ＯＮＯ膜７０を備えたスペーサ状の第１導電性ゲート７１と、前記第１導電性ゲート７１とオーバーラップされて前記基板６０上に形成されたソース用第１拡散領域９１とを有する。
一方、第２メモリセル９２は、前記半導体基板６０の第２チャネル領域８４上に前記第１導電性ゲート７１と向かい合うように形成された、電子トラップ層６２を有する第２ＯＮＯ膜６５を備えた第２導電性ゲート７２と、前記第２導電性ゲート７２とオーバーラップされて前記基板６０に形成されたソース用第２拡散領域８２とを有する。
【００３０】
本発明のＥＥＰＲＯＭ素子の単位セル５０は、各々のチャネル領域８３、８４上に第１及び第２導電性ゲートが各々分離形成されて２個のメモリセルを形成するので、各チャネル領域８３、８４は第１及び第２導電性ゲート７１、７２間の第１及び第２ＯＮＯ膜６５、７０の厚さ程度離れて形成される。
図４を参照すると、本発明のＥＥＰＲＯＭ素子の単位セル５０は、１対のビットラインＢＬ２１、ＢＬ２２間に第１及び第２メモリセル９１、９２を各々構成する第１及び第２トランジスタＣＴ２１、ＣＴ２２が連結構成される。
前記第１及び第２トランジスタＣＴ２１、ＣＴ２２は、各々２端子トランジスタで構成されるが、一端子であるゲート端子７１、７２は各々の第１及び第２ワードラインＷＬ２１、ＷＬ２２に連結されて、他端子であるソース端子８１、８２は各々第１ビットラインＢＬ２１及び第２ビットラインＢＬ２２に連結される。
【００３１】
図４に示したようなＥＥＰＲＯＭの単位セル５０では、第１トランジスタＣＴ２１がデータを貯蔵するためのセルトランジスタとして働く場合には第２トランジスタＣＴ２２は選択トランジスタとして働く。これと反対に、第２トランジスタＣＴ２２がデータを貯蔵するためのセルトランジスタとして働く場合には第１トランジスタＣＴ２１は選択トランジスタとして働く。したがって、単位セル５０は２個のトランジスタＣＴ２１、ＣＴ２２が相互独立的に各々１ビットのデータを貯蔵するので、２ビットのデータを貯蔵するようになるものである。
【００３２】
図５及び図６ないし図１５及び図１６は、前記したような構造を有する本発明のＥＥＰＲＯＭ素子のプログラム、消去及び読出し作動を説明するためのものである。
本発明のＥＥＰＲＯＭ素子は、１対のビットラインＢＬ２１、ＢＬ２２間に２個のメモリセルが連結されて一つの単位セル５０を構成するので、各単位セルは各メモリセル毎に１ビットずつ、２ビットのデータを貯蔵するようになる。
【００３３】
まず、第１メモリセル９１がデータセルとして働いて第２メモリセル９２が選択セルとして働く時、すなわち第１トランジスタＣＴ２１がデータを貯蔵するためのセルトランジスタとして働いて第２トランジスタＣＴ２２が選択トランジスタとして働く時の、第１メモリセル９１におけるデータのプログラム及び消去動作を説明する。
【００３４】
図５及び図６は、第１メモリセル９１を構成する第１トランジスタＣＴ２１にデータをプログラムする作動を説明するための図面である。
第１メモリセル９１にデータをプログラムする場合には、第１トランジスタＣＴ２１はセルトランジスタとして、第２トランジスタＣＴ２２は選択トランジスタとして作動するので、第１導電性ゲート７１はコントロールゲートとして、第２導電性ゲート７２は選択ゲートとして働く。
【００３５】
第１メモリセル９１にデータをプログラムするために、コントロールゲートである第１導電性ゲート７１には高電圧（hｉｇh ｖｏｌｔａｇｅ）を印加して、選択ゲートである第２導電性ゲート７２には４ないし５Ｖの低電圧（ｌｏｗ ｖｏｌｔａｇｅ）を印加する。そして、第１拡散領域８１に連結された第１ビットラインＢＬ２１には高電圧を印加して、第２拡散領域８２に連結された第２ビットラインＢＬ２２及び基板６０には接地電圧ＧＮＤを印加する。
この際、前記第１導電性ゲート７１及び第１ビットラインＢＬ２１には同一レベルの高電圧を印加することができるが、望ましくはプログラム効率を向上させるために、第１導電性ゲート７１には９ないし１２Ｖの高電圧を印加して、第１ビットラインＢＬ２１には８ないし１０Ｖの高電圧を印加する。
【００３６】
前記したようなバイアス条件によって、各チャネル領域８３、８４には反転層８５、８６が各々形成される。第２拡散領域８２から電子が第１拡散領域８１側に移動するが、この際、チャネル領域８４に注入された電子はホット電子（ｈｏｔ ｅｌｅｃｔｒｏｎ）になってコントロールゲート７１に印加された高電圧によってＯＮＯ膜７０の窒化膜６７にトラップされる。この際、第２拡散領域８２はソース端子として働く。
したがって、ＣＨＥＩ（ｃhａｎｎｅｌ hｏｔ ｅｌｅｃｔｒｏｎ ｉｎｊｅｃｔｉｏｎ）方式で電子が電子トラップ層である窒化膜６７に蓄積されてデータがプログラムされる。この際、第１メモリセル９１にデータプログラム時の第１メモリセル９１のプログラム限界電圧Ｖｔhは３．５Ｖに高まる。
【００３７】
図面上には示さなかったが、本発明のＥＥＰＲＯＭ素子は、図４のような構造を有する単位セルがマトリックス状に形成されて、同一列に連結された単位セルはスプリットされた１対の同一ワードラインに連結される。このようなＥＥＰＲＯＭ素子で、前記選択された単位セル５０が連結された１対のワードラインＷＬ２１、ＷＬ２２を除外したすべてのワードライン対は接地されている。
【００３８】
図７及び図８は、第１メモリセル９１を構成する第１トランジスタＣＴ２１にプログラムされたデータを消去する作動を説明するための図面である。
第１メモリセル９１に貯蔵されたデータを消去するために、前記第１導電性ゲート７１は接地ＧＮＤさせて、前記第２導電性ゲート７２には４ないし５Ｖの低電圧を印加する。そして、第１拡散領域８１には８ないし１０Ｖの高電圧を印加して、第２拡散領域８２には４ないし５Ｖの低電圧を印加して、基板６０は接地ＧＮＤさせる。
【００３９】
前記したようなバイアス条件によって、第１拡散領域８１と基板６０との間に空乏層８６が形成されて電子とホールの対が発生されて、空乏層８６に発生した電子ｅ−は第１拡散領域８１に印加された高電圧によって第１拡散領域８１を通して放出されて、ホールh＋はチャネル領域８３に注入されてホットホール（hｏｔ hｏｌｅ）になる。
チャネル領域のホットホールは、ワードラインＷＬ２１の接地バイアスによって窒化膜６７にトラップされて窒化膜６７に蓄積されていた電子と再結合するようになる。したがって、第１メモリセル９１に貯蔵されたデータはバンド−バンド間トンネリング（ｂａｎｄ ｔｏ ｂａｎｄ ｔｕｎｎｅｌｉｎｇ）方式のホットホール注入（hｏｔ hｏｌｅ ｉｎｊｅｃｔｉｏｎ）を利用して消去する。この際、第１メモリセル９１の消去限界電圧Ｖｔhは１．５Ｖに低くなる。
前記選択された単位セル５０と同一な列に配列された単位セルを除外したすべての単位セルの第１及び第２拡散領域と第１及び第２導電性ゲートにはすべて４ないし５Ｖの低電圧を印加する。
【００４０】
図９及び図１０は、第１メモリセル９１を構成する第１トランジスタＣＴ２１にプログラムされたデータを読み出す作動を説明するための図面である。
第１メモリセル９１にプログラムされたデータを読み出す場合には、第１拡散領域８１は接地ＧＮＤさせて、第１導電性ゲート７１には２ないし３Ｖの電圧を印加する。そして、第２拡散領域８２は読出し電圧として２ないし３Ｖの電圧を印加して第２導電性ゲート７２に４ないし５Ｖの低電圧を印加する。
この際、読出し電圧は、第１メモリセル９１の最大限界電圧である３．５Ｖのプログラム限界電圧と最小限界電圧である１．５Ｖのプログラム消去電圧との間のレベルであって、望ましくは２ないし３Ｖの値を有する。
【００４１】
前記したようなバイアス条件によって、チャネル領域８３を通して流れる電流によって第１メモリセルにデータがプログラムされたかを判読するようになる。
すなわち、第１メモリセル９１にデータがプログラムされている場合、例えばロジック“１”のデータが貯蔵されている場合には、プログラム限界電圧が３．５Ｖであるので、前記コントロールゲート９１に印加される前記読出し電圧によって第１メモリセル９１はターンオフされてチャネル領域８３を通して電流が流れなくなる。それゆえ、データがプログラムされたことを感知するようになる。
【００４２】
一方、第１メモリセル９１にデータがプログラムされていない場合、例えばロジック“０”のデータが貯蔵されている場合には、前記第１メモリセル９１の限界電圧はプログラム時の限界電圧である３．５Ｖより低い値になって、第１メモリセル９１はターンオンされる。
データ読出し時に選択セルである第２メモリセル９２は、常にターンオンされているので、チャネル領域８３、８４を通して電流が流れるようになってデータがプログラムされていないことを感知するようになる。
前記したようにデータプログラム時にロジック“１”のデータを貯蔵する場合もあるが、他の例としてメモリセルの種類によっては、データプログラム時にロジック“０”のデータを貯蔵する場合もある。
【００４３】
図１１及び図１２ないし図１５及び図１６は、本発明の実施例によるＥＥＰＲＯＭ素子において、単位セルを構成する２個のトランジスタ中の第１トランジスタは選択トランジスタとして働いて、第２トランジスタはセルトランジスタとして働く場合のプログラム、消去及び読み出す作動を説明するための図面である。
前記第２トランジスタがセルトランジスタとして働いて第２メモリセルにデータをプログラム、消去及び読み出す作動は、前記第１メモリセルにデータをプログラム、消去及び読出し作動時の第１及び第２メモリセルのバイアス条件を反対に設定して遂行するものであって、その原理は図５及び図６ないし図９及び図１０と同一である。
【００４４】
【表１】
（表１）には、第１メモリセルがセルトランジスタとして第２メモリセルが選択トランジスタとして働く時のプログラム、消去及び読出し作動時のバイアス条件、及び第１メモリセルが選択トランジスタとして第２メモリセルがセルトランジスタとして働く時のプログラム、消去及び読出し作動時のバイアス条件を示したものである。
【００４６】
本発明の実施例によるＥＥＰＲＯＭ素子では、１対のビットラインに連結される第１及び第２拡散領域間の第１及び第２チャネル領域にスプリットされた１対のワードラインに各々連結された第１及び第２導電性ゲートが各々形成されて、各導電性ゲート下部にＯＮＯ膜の誘電膜が各々形成されているので、一つの単位セルが２個のセルトランジスタで構成されて独立的に２ビットのデータを貯蔵するようになる。それゆえ、集積度を向上させることができ、ＣＨＥＩ方式による電子トラップ効率を向上させることができる。
【００４７】
図１７ないし図２３は、本発明の実施例によるＥＥＰＲＯＭ素子の製造方法を説明するための工程断面図を示したものである。
【００４８】
図１７を参照すると、所定導電型、例えばＰ型半導体基板１００上にパッド酸化膜１０１及び窒化膜１０２を順次形成する。前記窒化膜１０２及びパッド酸化膜１０１を通常のフォトエッチング方法でパターニングして基板の所定部分が露出されるようにウィンドウ１０２ａを形成する。
図１８を参照すると、前記ウィンドウ１０２ａを含んだ窒化膜１０２上に酸化膜１０３、窒化膜１０４及び酸化膜１０５を順次蒸着した次に前記酸化膜１０５上にポリシリコン膜１０６を蒸着する。
図１９を参照すると、前記ポリシリコン膜１０６及び酸化膜１０５、窒化膜１０４及び酸化膜１０３をエッチバックして前記ウィンドウ１０２ａ内の窒化膜１０２の側壁にスペーサ状の第１導電性ゲート１１１及び酸化膜１０３、窒化膜１０４及び酸化膜１０５からなったＯＮＯ膜１１０を形成する。
図２０を参照すると、前記窒化膜１０２及びパッド酸化膜１０１を除去する。
【００４９】
図２１を参照すると、基板全面に酸化膜１３１、窒化膜１３２及び酸化膜１３３を順次蒸着した次に前記酸化膜１３３上にポリシリコン膜１３４を蒸着する。
図２２を参照すると、前記ポリシリコン膜１３４及び酸化膜１３３、窒化膜１３２及び酸化膜１３１をエッチバックして前記第１導電性ゲート１１１の側壁に前記第１導電性ゲート１１１と向かい合うようにスペーサ状の第２導電性ゲート１４１及びＯＮＯ膜１３０を形成する。
図２３を参照すると、基板と反対導電型の不純物、例えばＮ型不純物を露出された基板にイオン注入して第１導電性ゲート１１１及び第２導電性ゲート１４１と各々オーバーラップされる第１及び第２拡散領域１５１、１５２を形成してこれら間の基板にチャネル領域１５３、１５４を各々形成する。
上記のようにして本発明の２ビットの２トランジスタを有するＥＥＰＲＯＭ素子が製造される。
【００５０】
前記したような本発明のＥＥＰＲＯＭ素子の製造方法によると、第１及び第２導電性ゲート１１１及び１４１がセルフアライン状で形成されるので、解像度によるデザインルールに制限されないので、セルサイズを縮少させることができる利点がある。
【００５１】
【発明の効果】
前記したような本発明のＥＥＰＲＯＭ素子によると、１対のビットライン間に２個のメモリセルを形成して２ビットデータを貯蔵することによって集積度を向上させることができ、ＣＨＥＩ方式によるプログラム時の電子トラップ効率を向上させてトラップ電流を減少させることができる利点がある。また、一つのセルが２個のメモリセルで形成されてデータ消去時のディスターバンス耐性を向上させて信頼性を向上させることができる利点がある。更に、第１及び第２導電性ゲートをセルフアライン方式を適用してスペーサ状を形成するので、デザインルールに制限されないでセルサイズを縮少させることができる。
【００５２】
以上のように、本発明の望ましい実施例を参照して説明したが、該技術分野の熟練された当業者は本発明の特許請求の範囲に記載された本発明の思想及び領域から外れない範囲内で本発明を多様に修正及び変更させることができる。
【図面の簡単な説明】
【図１】 従来の１−ビット１−トランジスタを有するＥＥＰＲＯＭ素子の断面構造及び等価回路図。
【図２】 従来の１−ビット１−トランジスタを有するＥＥＰＲＯＭ素子の断面構造及び等価回路図。
【図３】 本発明の実施例による２−ビット作動の２トランジスタを有するＥＥＰＲＯＭ素子の断面構造及び等価回路図。
【図４】 本発明の実施例による２−ビット作動の２トランジスタを有するＥＥＰＲＯＭ素子の断面構造及び等価回路図。
【図５】 本発明のＥＥＰＲＯＭ素子において、第１メモリセルにデータをプログラムする作動を説明するための図。
【図６】 本発明のＥＥＰＲＯＭ素子において、第１メモリセルにデータをプログラムする作動を説明するための図。
【図７】 本発明のＥＥＰＲＯＭ素子において、第１メモリセルにプログラムされたデータの消去動作を説明するための図。
【図８】 本発明のＥＥＰＲＯＭ素子において、第１メモリセルにプログラムされたデータの消去動作を説明するための図。
【図９】 本発明のＥＥＰＲＯＭ素子において、第１メモリセルにプログラムされたデータの読出し作動を説明するための図。
【図１０】 本発明のＥＥＰＲＯＭ素子において、第１メモリセルにプログラムされたデータの読出し作動を説明するための図。
【図１１】 本発明のＥＥＰＲＯＭ素子において、第２メモリセルにデータをプログラムする作動を説明するための図。
【図１２】 本発明のＥＥＰＲＯＭ素子において、第２メモリセルにデータをプログラムする作動を説明するための図。
【図１３】 本発明のＥＥＰＲＯＭ素子において、第２メモリセルにプログラムされたデータの消去動作を説明するための図。
【図１４】 本発明のＥＥＰＲＯＭ素子において、第２メモリセルにプログラムされたデータの消去動作を説明するための図。
【図１５】 本発明のＥＥＰＲＯＭ素子において、第２メモリセルにプログラムされたデータの消去動作を説明するための図。
【図１６】 本発明のＥＥＰＲＯＭ素子において、第２メモリセルにプログラムされたデータの消去動作を説明するための図。
【図１７】 本発明の実施例によるＥＥＰＲＯＭ素子の製造方法を説明するための工程断面図。
【図１８】 本発明の実施例によるＥＥＰＲＯＭ素子の製造方法を説明するための工程断面図。
【図１９】 本発明の実施例によるＥＥＰＲＯＭ素子の製造方法を説明するための工程断面図。
【図２０】 本発明の実施例によるＥＥＰＲＯＭ素子の製造方法を説明するための工程断面図。
【図２１】 本発明の実施例によるＥＥＰＲＯＭ素子の製造方法を説明するための工程断面図。
【図２２】 本発明の実施例によるＥＥＰＲＯＭ素子の製造方法を説明するための工程断面図。
【図２３】 本発明の実施例によるＥＥＰＲＯＭ素子の製造方法を説明するための工程断面図。
【符号の説明】
５０：単位セル
６０：半導体基板
６１：酸化膜
６２：窒化膜
６３：酸化膜
６５：ＯＮＯ膜
６６：酸化膜
６７：窒化膜
６８：酸化膜
７０：ＯＮＯ膜
７１：導電性ゲート
７２：導電性ゲート
８１：拡散領域
８２：拡散領域
８３：チャネル領域
８４：チャネル領域
１００：半導体基板
１０１：酸化膜
１０２：窒化膜
１０３：酸化膜
１０４：窒化膜
１０５：酸化膜
１０６：ポリシリコン膜
１１０：ＯＮＯ膜
１１１：導電性ゲート
１３１：酸化膜
１３０：ＯＮＯ膜
１３２：窒化膜
１３３：ポリシリコン膜
１４１：導電性ゲート
１５１：拡散領域
１５２：拡散領域
１５３：チャネル領域
１５４：チャネル領域
Claims (14)
- 第１チャネル領域及び第２チャネル領域を隣接して備えた第１導電型の半導体基板と、
前記半導体基板の前記第１チャネル領域上に形成された第１導電性ゲートと、
前記半導体基板の前記第２チャネル領域上に形成され、前記第１導電性ゲートと横方向に対向する第２導電性ゲートと、
酸化膜間に電子トラップ層としての窒化膜がサンドウィッチされたＯＮＯ膜でなり、前記第１導電性ゲートの下部と、前記第１及び第２導電性ゲート間に形成された第１誘電膜と、
前記ＯＮＯ膜でなり、前記第２導電性ゲートの下部と、前記第１及び第２導電性ゲート間に形成された第２誘電膜と、
前記第１導電性ゲートとオーバーラップされて前記半導体基板内に形成された第２導電型の第１拡散領域と、
前記第２導電性ゲートとオーバーラップされて前記半導体基板内に形成され、前記第１拡散領域とともに前記第１及び第２チャネル領域を画定する第２導電型の第２拡散領域と、
を含むことを特徴とする不揮発性メモリ素子。 - 前記第１導電性ゲートはコントロールゲートとして働き、前記第２導電性ゲートは選択ゲートとして働くことを特徴とする請求項１に記載の不揮発性メモリ素子。
- 前記第１導電性ゲートは選択ゲートとして働き、前記第２導電性ゲートはコントロールゲートとして働くことを特徴とする請求項１に記載の不揮発性メモリ素子。
- 前記第１及び第２誘電膜のうち、前記第１及び第２導電性ゲートの下部に形成された部分は、電荷トラップ用誘電膜として働き、前記第１及び第２導電性ゲート間に形成された部分は、第１及び第２導電性ゲート間の絶縁膜として働くことを特徴とする請求項１に記載の不揮発性メモリ素子。
- 前記第１及び第２導電性ゲートのうち一つが選択ゲートとして働き、他の一つはコントロールゲートとして働き、第１及び第２導電性ゲートは独立して駆動され、
前記選択ゲート下部のチャネル領域に発生された電子を前記コントロールゲートに印加された電界によって、前記第１または第２誘電膜のうち前記コントロールゲート下部の誘電膜の電子トラップ層にトラップさせることによって、前記第１及び第２誘電膜に各々１ビットずつのデータが貯蔵される
ことを特徴とする請求項１に記載の不揮発性メモリ素子。 - 前記第１導電性ゲートは一対のワードラインのうち一方に、前記第２導電性ゲートは一対のワードラインのうち他方にそれぞれ接続され、
前記第１拡散領域は一対のビットラインのうち一方に、前記第２拡散領域は一対のビットラインのうち他方にそれぞれ接続され、
前記第１導電性ゲートと前記第１誘電膜および前記第１拡散領域により第１メモリセルが構成され、
前記第２導電性ゲートと前記第２誘電膜および前記第２拡散領域により第２メモリセルが構成される
ことを特徴とする請求項１に記載の不揮発性メモリ素子。 - 前記第１及び第２メモリセルのうち一つがデータを貯蔵するためのデータセルで働き、他の一つは前記セルを選択するための選択セルとして働いて、第１及び第２メモリセルに各々１ビットのデータを貯蔵する
ことを特徴とする請求項６に記載の不揮発性メモリ素子。 - 前記一対のビットラインのうち前記データセルの拡散領域に連結されたビットラインに第１高電圧を印加し、
前記選択セルの拡散領域に連結されたビットライン及び半導体基板を接地させ、
かつ前記一対のワードラインのうち前記選択セルの導電性ゲートに連結されたワードライン及びデータセルの導電性ゲートに連結されたワードラインに各々第２高電圧及び低電圧を印加して、
前記データセルにデータをプログラムすることを特徴とする請求項７に記載の不揮発性メモリ素子。 - 前記データセルの拡散領域に連結されたビットラインに第１高電圧を印加し、前記選択セルの拡散領域に連結されたビットライン及び前記選択セルの導電性ゲートに連結されたワードラインに各々低電圧を印加し、かつ前記データセルの導電性ゲートに連結されたワードライン及び半導体基板を接地させて、前記データセルにプログラムされたデータを消去することを特徴とする請求項８に記載の不揮発性メモリ素子。
- 前記データセルの拡散領域に連結されたビットライン及び半導体基板を接地させ、前記選択セルの拡散領域に連結されたビットライン及び前記データセルの導電性ゲートに連結されたワードラインに読出し電圧を印加し、かつ前記選択セルの導電性ゲートに連結されたワードラインに低電圧を印加して、前記データセルにプログラムされたデータを読み出すことを特徴とする請求項９に記載の不揮発性メモリ素子。
- 前記第１高電圧は８−１０Ｖであり、前記第２高電圧は９−１２Ｖであり、前記低電圧は４−５Ｖであり、前記読出し電圧は前記データセルのプログラム時の限界電圧と消去時の限界電圧との間の値であることを特徴とする請求項１０に記載の不揮発性メモリ素子。
- 前記選択セルの拡散領域は、前記データセルのデータプログラム時にソース領域として働くことを特徴とする請求項１１に記載の不揮発性メモリ素子。
- 第１導電型の半導体基板を提供する段階と、
前記半導体基板の所定部分を露出させるウィンドウを備えた絶縁膜を前記半導体基板上に形成する段階と、
前記ウィンドウを含んだ前記絶縁膜上に第１酸化膜−窒化膜−第２酸化膜のＯＮＯ膜を形成し、さらにＯＮＯ膜上にポリシリコン膜を形成する段階と、
前記ポリシリコン膜およびＯＮＯ膜をエッチバックすることにより、前記ウィンドウ内の前記絶縁膜側壁に、残存ポリシリコン膜からなるスペーサ状の第１導電性ゲートを形成し、さらにその第１導電性ゲートの下部と側壁に残存ＯＮＯ膜からなる第１誘電膜を形成する段階と、
前記絶縁膜を除去する段階と、
前記第１導電性ゲートおよび前記第１誘電膜を含んだ前記半導体基板上に第１酸化膜−窒化膜−第２酸化膜のＯＮＯ膜を形成し、さらにＯＮＯ膜上にポリシリコン膜を形成する段階と、
前記ポリシリコン膜及びＯＮＯ膜をエッチバックすることにより、前記第１導電性ゲートの側壁に、残存ポリシリコン膜からなるスペーサ状の第２導電性ゲートを形成し、この第２導電性ゲートと前記第１導電性ゲート間に、前記第１誘電膜と、残存した前記ＯＮＯ膜からなる第２誘電膜が介在された構造とし、さらに前記第２導電性ゲートの下部に残存ＯＮＯ膜からなる第２誘電膜のゲート下部分を形成する段階と、
前記半導体基板内に、前記第１導電性ゲートとオーバーラップする第２導電型の第１拡散領域、および前記第２導電性ゲートとオーバーラップする第２導電型の第２拡散領域を形成する段階と、
を含むことを特徴とする不揮発性メモリ素子の製造方法。 - 前記絶縁膜は、半導体基板上に形成されたパッド酸化膜と窒化膜とで構成されることを特徴とする請求項１３に記載の不揮発性メモリ素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-022389 | 2001-04-25 | ||
| KR10-2001-0022389A KR100389130B1 (ko) | 2001-04-25 | 2001-04-25 | 2비트 동작의 2트랜지스터를 구비한 불휘발성 메모리소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003017600A JP2003017600A (ja) | 2003-01-17 |
| JP4412881B2 true JP4412881B2 (ja) | 2010-02-10 |
Family
ID=19708708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002122929A Expired - Fee Related JP4412881B2 (ja) | 2001-04-25 | 2002-04-24 | ２ビット作動の２トランジスタを備えた不揮発性メモリ素子およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (6) | US6768681B2 (ja) |
| JP (1) | JP4412881B2 (ja) |
| KR (1) | KR100389130B1 (ja) |
| DE (1) | DE10218990B4 (ja) |
| TW (1) | TW541693B (ja) |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003031700A (ja) * | 2001-07-12 | 2003-01-31 | Sony Corp | 不揮発性半導体記憶装置、その動作方法および製造方法 |
| JP2003078045A (ja) * | 2001-09-03 | 2003-03-14 | Sony Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US6897522B2 (en) | 2001-10-31 | 2005-05-24 | Sandisk Corporation | Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements |
| US6925007B2 (en) | 2001-10-31 | 2005-08-02 | Sandisk Corporation | Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements |
| KR100418588B1 (ko) * | 2001-11-27 | 2004-02-14 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| KR100475119B1 (ko) * | 2002-11-26 | 2005-03-10 | 삼성전자주식회사 | Ｓｏｎｏｓ 셀이 채용된 ｎｏｒ 형 플래시 메모리 소자의동작 방법 |
| US6737701B1 (en) * | 2002-12-05 | 2004-05-18 | Advanced Micro Devices, Inc. | Structure and method for reducing charge loss in a memory cell |
| KR100586073B1 (ko) * | 2002-12-26 | 2006-06-07 | 매그나칩 반도체 유한회사 | 0.35 ㎛ 표준 공정을 적용한 2비트 플래시 셀 및 그제조방법 |
| CN1757098B (zh) * | 2003-02-04 | 2010-08-11 | 应用材料有限公司 | 利用具有氨的超低压快速热退火调节氧氮化硅的氮分布曲线 |
| KR100464861B1 (ko) * | 2003-02-24 | 2005-01-06 | 삼성전자주식회사 | 불 휘발성 메모리 소자의 형성 방법 |
| JP3873908B2 (ja) * | 2003-02-28 | 2007-01-31 | セイコーエプソン株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
| US7095645B2 (en) * | 2003-06-02 | 2006-08-22 | Ambient Systems, Inc. | Nanoelectromechanical memory cells and data storage devices |
| KR100498507B1 (ko) * | 2003-08-08 | 2005-07-01 | 삼성전자주식회사 | 자기정렬형 1 비트 소노스(ｓｏｎｏｓ) 셀 및 그 형성방법 |
| KR100608142B1 (ko) * | 2003-12-31 | 2006-08-02 | 동부일렉트로닉스 주식회사 | 비휘발성 메모리 소자의 제조 방법 |
| KR100606535B1 (ko) * | 2003-12-31 | 2006-07-31 | 동부일렉트로닉스 주식회사 | 플래시 메모리 제조방법 |
| KR100526479B1 (ko) * | 2003-12-31 | 2005-11-08 | 동부아남반도체 주식회사 | 플래시 메모리 제조방법 |
| KR100602939B1 (ko) * | 2003-12-31 | 2006-07-19 | 동부일렉트로닉스 주식회사 | 비휘발성 메모리 소자 |
| JP4223427B2 (ja) | 2004-03-30 | 2009-02-12 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置及びそのデータ書き換え方法 |
| US7057939B2 (en) * | 2004-04-23 | 2006-06-06 | Sandisk Corporation | Non-volatile memory and control with improved partial page program capability |
| JP4794462B2 (ja) * | 2004-11-30 | 2011-10-19 | スパンション エルエルシー | 不揮発性記憶装置、およびその製造方法 |
| KR100672998B1 (ko) * | 2005-02-14 | 2007-01-24 | 삼성전자주식회사 | 불휘발성 메모리 소자, 그 구동 방법 및 형성 방법 |
| JP2006222367A (ja) * | 2005-02-14 | 2006-08-24 | Oki Electric Ind Co Ltd | 不揮発性半導体メモリ装置、駆動方法、及び製造方法 |
| KR100632953B1 (ko) | 2005-03-07 | 2006-10-12 | 삼성전자주식회사 | 메모리 소자, 상기 메모리 소자를 위한 메모리 배열 및 상기 메모리 배열의 구동 방법 |
| JP4461042B2 (ja) * | 2005-03-11 | 2010-05-12 | Ｏｋｉセミコンダクタ株式会社 | 不揮発性メモリの製造方法 |
| JP2006278987A (ja) * | 2005-03-30 | 2006-10-12 | Nec Electronics Corp | 不揮発性記憶素子およびその製造方法 |
| TWI277204B (en) * | 2005-06-27 | 2007-03-21 | Powerchip Semiconductor Corp | Non-volatile memory and manufacturing method and operating method thereof |
| JP4902972B2 (ja) | 2005-07-15 | 2012-03-21 | ルネサスエレクトロニクス株式会社 | 不揮発性記憶素子の制御方法 |
| US7294888B1 (en) * | 2005-09-30 | 2007-11-13 | Xilinx, Inc. | CMOS-compatible non-volatile memory cell with lateral inter-poly programming layer |
| US20070105295A1 (en) * | 2005-11-08 | 2007-05-10 | Dongbuanam Semiconductor Inc. | Method for forming lightly-doped-drain metal-oxide-semiconductor (LDD MOS) device |
| TWI333691B (en) * | 2006-05-23 | 2010-11-21 | Ememory Technology Inc | Nonvolatile memory with twin gate and method of operating the same |
| US7579243B2 (en) | 2006-09-26 | 2009-08-25 | Freescale Semiconductor, Inc. | Split gate memory cell method |
| JP5311784B2 (ja) * | 2006-10-11 | 2013-10-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| WO2008072692A1 (ja) * | 2006-12-15 | 2008-06-19 | Nec Corporation | 不揮発性記憶装置及びその製造方法 |
| US7416945B1 (en) * | 2007-02-19 | 2008-08-26 | Freescale Semiconductor, Inc. | Method for forming a split gate memory device |
| KR20090010481A (ko) * | 2007-07-23 | 2009-01-30 | 삼성전자주식회사 | 선택 트랜지스터를 프로그램하는 낸드 플래시 메모리 장치및 그것의 프로그램 방법 |
| KR100895854B1 (ko) * | 2007-10-25 | 2009-05-06 | 한양대학교 산학협력단 | 2개의 제어 게이트들을 가지는 플래시 메모리의 제조 방법 |
| US7902022B2 (en) * | 2008-07-29 | 2011-03-08 | Freescale Semiconductor, Inc. | Self-aligned in-laid split gate memory and method of making |
| KR20100025333A (ko) * | 2008-08-27 | 2010-03-09 | 삼성전자주식회사 | 반도체 장치의 프로그램 및 센싱 방법 |
| TWI406397B (zh) * | 2008-11-12 | 2013-08-21 | Ememory Technology Inc | 非揮發性記憶體 |
| US8345475B2 (en) * | 2009-11-17 | 2013-01-01 | International Business Machines Corporation | Non volatile cell and architecture with single bit random access read, program and erase |
| US20140150029A1 (en) | 2012-04-18 | 2014-05-29 | Scorpcast, Llc | System and methods for providing user generated video reviews |
| US8682809B2 (en) | 2012-04-18 | 2014-03-25 | Scorpcast, Llc | System and methods for providing user generated video reviews |
| US8907411B2 (en) | 2013-03-13 | 2014-12-09 | Macronix International Co., Ltd. | Semiconductor element and manufacturing method and operating method of the same |
| KR102027443B1 (ko) * | 2013-03-28 | 2019-11-04 | 에스케이하이닉스 주식회사 | 불휘발성 메모리소자 및 그 동작방법 |
| TWI691088B (zh) * | 2014-11-21 | 2020-04-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| US11355508B2 (en) | 2020-08-13 | 2022-06-07 | Micron Technology, Inc. | Devices including floating vias and related systems and methods |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4446535A (en) * | 1981-12-31 | 1984-05-01 | International Business Machines Corporation | Non-inverting non-volatile dynamic RAM cell |
| JPS62263672A (ja) * | 1986-05-12 | 1987-11-16 | Hitachi Vlsi Eng Corp | 半導体集積回路装置の製造方法 |
| JPH07120720B2 (ja) * | 1987-12-17 | 1995-12-20 | 三菱電機株式会社 | 不揮発性半導体記憶装置 |
| JP3214715B2 (ja) * | 1991-10-25 | 2001-10-02 | ローム株式会社 | 半導体記憶素子 |
| US5313421A (en) * | 1992-01-14 | 1994-05-17 | Sundisk Corporation | EEPROM with split gate source side injection |
| JP3233998B2 (ja) * | 1992-08-28 | 2001-12-04 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
| KR0152496B1 (ko) * | 1992-10-30 | 1998-10-01 | 윌리암 티. 엘리스 | 이이피롬 셀, 집적회로 이이피롬 이중 게이트 전계효과 트랜지스터 형성 방법 및 이이피롬 메모리 어레이 형성 방법 |
| US5910912A (en) * | 1992-10-30 | 1999-06-08 | International Business Machines Corporation | Flash EEPROM with dual-sidewall gate |
| KR970000870B1 (ko) * | 1992-12-02 | 1997-01-20 | 마쯔시다덴기산교 가부시기가이샤 | 반도체메모리장치 |
| JP2921812B2 (ja) * | 1992-12-24 | 1999-07-19 | シャープ株式会社 | 不揮発性半導体記憶装置 |
| US5422504A (en) * | 1994-05-02 | 1995-06-06 | Motorola Inc. | EEPROM memory device having a sidewall spacer floating gate electrode and process |
| SG79200A1 (en) * | 1995-08-21 | 2001-03-20 | Matsushita Electric Ind Co Ltd | Ferroelectric memory devices and method for testing them |
| JP3560266B2 (ja) * | 1995-08-31 | 2004-09-02 | 株式会社ルネサステクノロジ | 半導体装置及び半導体データ装置 |
| JPH09116119A (ja) * | 1995-10-13 | 1997-05-02 | Sony Corp | 不揮発性半導体記憶装置 |
| JPH09147577A (ja) * | 1995-11-24 | 1997-06-06 | Sony Corp | 強誘電体記憶装置 |
| US6057575A (en) * | 1996-03-18 | 2000-05-02 | Integrated Memory Technologies, Inc. | Scalable flash EEPROM memory cell, method of manufacturing and operation thereof |
| JP2870478B2 (ja) * | 1996-04-25 | 1999-03-17 | 日本電気株式会社 | 不揮発性半導体記憶装置及びその動作方法 |
| US5768192A (en) * | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
| US6091101A (en) * | 1998-03-30 | 2000-07-18 | Worldwide Semiconductor Manufacturing Corporation | Multi-level flash memory using triple well |
| US6243289B1 (en) * | 1998-04-08 | 2001-06-05 | Micron Technology Inc. | Dual floating gate programmable read only memory cell structure and method for its fabrication and operation |
| KR20000027273A (ko) * | 1998-10-27 | 2000-05-15 | 김영환 | 플래쉬 메모리의 제조 방법 |
| US6317349B1 (en) * | 1999-04-16 | 2001-11-13 | Sandisk Corporation | Non-volatile content addressable memory |
| US6151248A (en) * | 1999-06-30 | 2000-11-21 | Sandisk Corporation | Dual floating gate EEPROM cell array with steering gates shared by adjacent cells |
| JP4899241B2 (ja) * | 1999-12-06 | 2012-03-21 | ソニー株式会社 | 不揮発性半導体記憶装置およびその動作方法 |
| US6577531B2 (en) * | 2000-04-27 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and semiconductor device |
| US6256216B1 (en) * | 2000-05-18 | 2001-07-03 | Integrated Device Technology, Inc. | Cam array with minimum cell size |
| CN100559504C (zh) * | 2000-08-30 | 2009-11-11 | 微技术公司 | 具有存储器单元的集成电路器件及其实现方法和半导体存储器单元 |
| US6282118B1 (en) * | 2000-10-06 | 2001-08-28 | Macronix International Co. Ltd. | Nonvolatile semiconductor memory device |
| US6531350B2 (en) * | 2001-02-22 | 2003-03-11 | Halo, Inc. | Twin MONOS cell fabrication method and array organization |
| TW508590B (en) * | 2001-05-09 | 2002-11-01 | Macronix Int Co Ltd | Operating method of flash memory with symmetrical dual channel |
| US6621115B2 (en) * | 2001-11-06 | 2003-09-16 | Integrated Memory Technologies, Inc. | Scalable flash EEPROM memory cell with floating gate spacer wrapped by control gate |
-
2001
- 2001-04-25 KR KR10-2001-0022389A patent/KR100389130B1/ko not_active IP Right Cessation
-
2002
- 2002-04-16 US US10/123,672 patent/US6768681B2/en not_active Expired - Fee Related
- 2002-04-22 TW TW091108182A patent/TW541693B/zh not_active IP Right Cessation
- 2002-04-24 DE DE10218990A patent/DE10218990B4/de not_active Expired - Fee Related
- 2002-04-24 JP JP2002122929A patent/JP4412881B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-08 US US10/862,982 patent/US6861699B2/en not_active Expired - Fee Related
- 2004-06-08 US US10/862,975 patent/US6912162B2/en not_active Expired - Fee Related
- 2004-06-08 US US10/862,973 patent/US6922361B2/en not_active Expired - Fee Related
- 2004-06-08 US US10/862,995 patent/US6900089B2/en not_active Expired - Fee Related
-
2005
- 2005-05-20 US US11/133,988 patent/US7075144B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040223356A1 (en) | 2004-11-11 |
| DE10218990B4 (de) | 2007-05-16 |
| US6768681B2 (en) | 2004-07-27 |
| US20020196665A1 (en) | 2002-12-26 |
| US20040218445A1 (en) | 2004-11-04 |
| US20040219734A1 (en) | 2004-11-04 |
| US6912162B2 (en) | 2005-06-28 |
| US20050218444A1 (en) | 2005-10-06 |
| US7075144B2 (en) | 2006-07-11 |
| DE10218990A1 (de) | 2002-11-07 |
| TW541693B (en) | 2003-07-11 |
| KR100389130B1 (ko) | 2003-06-25 |
| US6861699B2 (en) | 2005-03-01 |
| JP2003017600A (ja) | 2003-01-17 |
| US6922361B2 (en) | 2005-07-26 |
| US6900089B2 (en) | 2005-05-31 |
| US20050002226A1 (en) | 2005-01-06 |
| KR20020082668A (ko) | 2002-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4412881B2 (ja) | ２ビット作動の２トランジスタを備えた不揮発性メモリ素子およびその製造方法 | |
| JP4445273B2 (ja) | ２つに分離されたゲート及び整列されたオキサイド−ナイトライド−オキサイド（ｏｎｏ）を有する局部的シリコン−オキサイド−ナイトライド−オキサイド−シリコン（ｓｏｎｏｓ）型構造体及びその製造方法 | |
| JP3573691B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP4586219B2 (ja) | 不揮発性半導体記憶装置の消去方法 | |
| US6925007B2 (en) | Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements | |
| JP4834897B2 (ja) | 不揮発性半導体記憶装置およびその動作方法 | |
| US7452775B2 (en) | Non-volatile memory device and manufacturing method and operating method thereof | |
| US7209389B2 (en) | Trap read only non-volatile memory (TROM) | |
| JP2005538540A (ja) | 高密度ｎｒｏｍ−ｆｉｎｆｅｔ | |
| JP4547749B2 (ja) | 不揮発性半導体記憶装置 | |
| JP4670187B2 (ja) | 不揮発性半導体メモリ装置 | |
| US7220651B2 (en) | Transistor and method for manufacturing the same | |
| JP2003332472A (ja) | 不揮発性半導体メモリ装置およびその製造方法 | |
| US8188536B2 (en) | Memory device and manufacturing method and operating method thereof | |
| KR100660022B1 (ko) | 2-비트 불휘발성 메모리 장치 및 이를 제조하는 방법 | |
| CN105990365B (zh) | 存储元件及其制造方法 | |
| US20160218111A1 (en) | Memory device and method for fabricating the same | |
| JPH1126730A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| JPH05267681A (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090609 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091027 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |