[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4403424B2 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP4403424B2
JP4403424B2 JP2006323042A JP2006323042A JP4403424B2 JP 4403424 B2 JP4403424 B2 JP 4403424B2 JP 2006323042 A JP2006323042 A JP 2006323042A JP 2006323042 A JP2006323042 A JP 2006323042A JP 4403424 B2 JP4403424 B2 JP 4403424B2
Authority
JP
Japan
Prior art keywords
electrode pad
back surface
solid
imaging device
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006323042A
Other languages
English (en)
Other versions
JP2008140819A (ja
Inventor
優美 鈴木
恵充 原田
義博 鍋
裕二 高岡
正明 滝沢
千秋 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006323042A priority Critical patent/JP4403424B2/ja
Priority to TW096139885A priority patent/TW200828580A/zh
Priority to US11/944,831 priority patent/US7851880B2/en
Priority to CNA2007101961190A priority patent/CN101192620A/zh
Publication of JP2008140819A publication Critical patent/JP2008140819A/ja
Application granted granted Critical
Publication of JP4403424B2 publication Critical patent/JP4403424B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、固体撮像装置に関し、特には、半導体基板の表面に設けられた電極パッドに、半導体基板の裏面から半導体基板を貫通する状態で接続された裏面配線を有する固体撮像装置に関する。
光センサー装置の小型化として、チップサイズの半導体基板の撮像エリア面の周縁部で透明基板を封止剤によって貼り合わせ、半導体基板の裏面から撮像エリア面の周縁に設けられた電極パッド（ボンディングパッド）に達する状態の貫通孔（スルーホール）を開口し、この貫通孔に導電材料を充填してなる裏面配線を形成した固体撮像装置が報告されている。上記固体撮像装置は、ウエハの状態で透明基板を貼り合わせて、上記裏面配線を形成した後、個片化することにより、チップサイズでパッケージ化されている（例えば、特許文献１、非特許文献１参照)。
ここで、上述した従来の固体撮像装置の一例を図８を用いて説明する。この図に示す固体撮像装置１０は、光センサーを配列してなる撮像エリアＳとこの撮像エリアＳから引き出される電極パッド１２が表面に作り込まれた半導体基板１１に、封止剤２１を介して透明基板２２を接着してなる。
上記撮像エリアＳは半導体基板１１の表面の中央部に設けられている。また、半導体基板１１上には、例えば酸化シリコン（ＳｉＯ2）からなる絶縁膜１３が設けられており、上記電極パッド１２は、半導体基板１１の周縁の上記絶縁膜１３上に設けられている。この電極パッド１２は、数百ｎｍ程度の膜厚のアルミニウム（Ａｌ）薄膜で構成されている。
上述した半導体基板１１および絶縁膜１３には、上記電極パッド１２から半導体基板１１の裏面１１ａにまで達する貫通孔１４が設けられており、この貫通孔１４の側壁を覆う状態で、半導体基板１１の裏面１１ａに絶縁膜１５が設けられている。また、絶縁膜１５が設けられた貫通孔１４には、貫通孔１４の内壁を覆う状態で、半導体基板１１の裏面に、数十μｍの膜厚の銅（Ｃｕ）膜からなる裏面配線１６が設けられている。
そして、上記貫通孔１４を埋め込む状態で、裏面配線１６上および絶縁膜１５上に、裏面保護樹脂１７が設けられ、裏面配線１６に達する状態の開口部１７ａが設けられており、この開口部１７ａから露出された裏面配線１６の表面に外部接続端子となるバンプ１８が設けられている。
一方、上記封止剤２１は、接着性を有する有機系の絶縁材料からなり、半導体基板１１の電極パッド１２が設けられた側に、数十μｍの膜厚で塗布形成されている。また、この封止剤２１を介して、ガラス基板からなる透明基板２２が接着されている。
特開２００５−２０２１０１号公報 ASET:SEMI Forum Japan 2005 予稿集，p.46 (JISSOセミナー 2005年6月7日 SEMIジャパン企画）
しかし、図９に示すように、上述したような固体撮像装置１０では、数百ｎｍのＡｌ薄膜からなる電極パッド１２が数十μｍの膜厚の封止剤２１と裏面配線１６とに接する状態で挟まれており、一般的に封止剤２１のガラス転移温度（Ｔｇ）は低いことから、バンプ１８を形成する際のハンダリフローや裏面配線１６を形成する際の熱工程によって、裏面配線１６が熱膨張した際、封止剤２１は流動し、電極パッド１２に応力が集中してしまう。この電極パッド１２への応力集中により、裏面配線１６を構成する金属材料とは線膨張係数が２桁程度異なる周辺の絶縁膜１３にクラックＤ1が発生し、封止剤２１の材料が塑性変形する場合には、貫通孔１４の底部で剥離Ｄ2が発生することにより断線してしまう。
そこで、本発明は、電極パッドへの応力集中による断線等のダメージが防止される固体撮像装置を提供することを目的とする。
本発明に係る固体撮像装置は、光センサーを配列してなる撮像エリアと当該撮像エリアの周縁に設けられた電極パッドとを表面に備えた半導体基板と、半導体基板の表面に封止剤を介して接合された透明基板と、半導体基板を貫通する状態で、電極パッドから半導体基板の裏面にまで達する裏面配線と、半導体基板と封止剤との間に、少なくとも前記電極パッドを覆う状態で設けられた、無機系の絶縁材料からなる保護膜と、保護膜の表面側に、前記電極パッドとヴィアにより接続された状態で設けられた検査用電極パッドとを備え、前記検査用電極パッドは、前記ヴィアにより前記電極パッドと接続された状態で、前記電極パッドにおける裏面配線との接続領域と平面視的にずれた位置に配置されている。
このような固体撮像装置によれば、電極パッドと封止剤との間に無機系の絶縁材料からなる保護膜が配置されることから、電極パッドが封止剤と裏面配線との間に接した状態で挟まれることが防止される。また、無機系の絶縁材料は、一般的に有機系の絶縁材料で形成される封止剤よりも硬質である。これにより、熱処理をともなう製造プロセスにおいて、裏面配線の熱膨張が生じても電極パッドが上記保護膜で覆われていることで、電極パッドへの応力集中が緩和される。これにより、電極パッドへの応力集中による電極パッドと裏面配線の剥離が防止され、固体撮像装置へのダメージが防止される。
以上説明したように、本発明の固体撮像装置によれば、製造プロセス中の熱処理による固体撮像装置へのダメージを防止することができるため、固体撮像装置の信頼性と歩留まりを向上させることができる。
以下、本発明の実施の形態について詳細に説明する。
（第１実施形態）
図１（ａ）は、本発明の実施形態例としての固体撮像装置を示す断面図、図１（ｂ）は（ａ）における領域Ａの拡大断面図である。なお、背景技術と同様の構成には、同一の番号を付して説明する。
この図に示す固体撮像装置１は、光センサーを配列してなる撮像エリアＳとこの撮像エリアＳから引き出される電極パッド１２が表面に作り込まれた半導体基板１１に封止剤２１を介して透明基板２２を接着してなる。
上記撮像エリアＳは、例えばシリコン基板からなる半導体基板１１の表面の中央部に設けられており、配列形成される光センサーはＣＣＤ型であっても、ＭＯＳ型であってもよい。半導体基板１１上には、例えばＳｉＯ2からなる絶縁膜１３が設けられており、上記電極パッド１２は、半導体基板１１の周縁の上記絶縁膜１３上に設けられている。この電極パッド１２は、数百ｎｍ程度の膜厚の例えばＡｌ薄膜で構成される。ここで、電極パッド１２の構成材料としては、上記Ａｌの他に、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）が用いられる。なお、ここでの図示は省略したが、電極パッド１２の下層側には、電極パッド１２から絶縁膜１３への導電材料の拡散を防止するチタン（Ｔｉ）／窒化チタン（ＴｉＮ）またはタンタル（Ｔａ）／窒化タンタル（ＴａＮ）等のバリア層が設けられている。
また、上記半導体基板１１および絶縁膜１３には、上記電極パッド１２から半導体基板１１の裏面１１ａにまで達する貫通孔１４が設けられている。貫通孔１４の径は電極パッド１２の径より小さく、貫通孔１４の側壁および半導体基板１１の裏面１１ａ全域には、例えばＳｉＯ2からなる絶縁膜１５が数μｍの膜厚で設けられている。また、絶縁膜１５が設けられた貫通孔１４には、貫通孔１４の内壁を覆う状態で、絶縁膜１５上に、Ｃｕの拡散防止性を有する例えばＴｉ／ＴｉＮからなるバリア層（図示省略）を介して、数十μｍの膜厚のＣｕ膜からなる裏面配線１６が設けられている。
そして、上記貫通孔１４を埋め込む状態で、裏面配線１６上および絶縁膜１５上に、裏面保護樹脂１７が設けられている。また、この裏面保護樹脂１７には裏面配線１６に達する状態の開口部１７ａが設けられており、この開口部１７ａから露出された裏面配線１６の表面に外部接続端子となるバンプ１８が設けられている。
なお、ここでは、上記裏面配線１６が貫通孔１４の内壁を覆う状態で設けられた例について説明したが、裏面配線１６の形状は特に限定されるものではなく、上記貫通孔１４を埋め込む状態で設けられていてもよい。
ここで、本発明の特徴的な構成として、半導体基板１１と封止剤２１との間に、少なくとも前記電極パッド１２を覆う状態で、無機系の絶縁材料からなる保護膜３１が設けられている。これにより、電極パッド１２が封止剤２１と裏面配線１６との間に接した状態で挟まれることが防止される。また、無機系の絶縁材料からなる保護膜３１は、一般的に有機系の絶縁材料で形成される封止剤２１よりも硬質であることから、例えば裏面配線１６または裏面保護樹脂１７を形成する際の熱処理により、裏面配線１６の熱膨張による電極パッド１２への応力集中が緩和される。
ここで、保護膜３１を構成する無機系の絶縁材料としては、光学的に透明な絶縁材料を用いることが好ましく、ＳｉＯ2や窒化シリコン（ＳｉＮ）が用いられ、単層膜であっても積層膜であってもよい。ここでは、保護膜３１として、例えばＳｉＮ膜を用いることとする。
なお、ここでは、保護膜３１が電極パッド１２を覆う状態で絶縁膜１３上の全域に設けられた例について説明したが、保護膜３１は少なくとも電極パッド１２を覆う状態で設けられていればよく、パターン形成されていてもよい。
一方、封止剤２１は、少なくとも半導体基板１１の周縁上の上記保護膜３１を覆う状態で設けられている。ここでは、封止剤２１が例えば上記保護膜３１上の全域を覆う状態で設けられていることとする。この場合には、封止剤２１として、例えば接着性を有する光学的に透明な有機系の絶縁材料を用い、保護膜３１上に数十μｍの膜厚で形成される。この封止剤２１には、熱硬化性樹脂や紫外線硬化性樹脂を用いることができ、ここでは、例えばエポキシ系からなる熱硬化性樹脂が用いられることとする。
また、この封止剤２１を介して、例えばガラス基板からなる透明基板２２が上記保護膜３１が設けられた状態の半導体基板１１に接着されている。ここで、透明基板２２としては、一般的なレンズ硝材の他、石英や水晶等を用いることができる。また、この透明基板２２と半導体基板１１は平面視的に同一形状となるように構成されている。
このような構成の固体撮像装置１は、以下に説明する方法によって製造される。
まず、固体撮像装置１の上記半導体基板１１部分が複数配列形成された半導体ウエハの絶縁膜１３の表面に、少なくとも電極パッド１２上を覆う状態で、ＳｉＮからなる保護膜３１を形成する。次いで、半導体ウエハと同等の大きさの透明基板を、上記封止剤２１により接着する。この接着では、例えばスピンコート法より、封止剤２１を、半導体ウエハまたは透明基板に塗布し、半導体ウエハと透明基板とを貼り合わせる。続いて、加熱または紫外光の照射により、上記封止剤２１を硬化させる。なお、封止剤２１として、感光性のものを用いた場合には、加熱により封止剤２１を硬化する。
次に、透明基板２２が接着された半導体ウエハの裏面を研削して半導体基板１１の厚みを、たとえば１００μｍ以下に減少させる。続いて、半導体ウエハの裏面から電極パッド１２の下面に至る貫通孔１４を形成する。これには、レーザー加工や、フォトリソグラフィー、リアクティブイオンエッチング（ＲＩＥ）などの加工技術を用いることができる。
その後、貫通孔１４の側壁を覆う状態で、半導体ウエハの裏面全域に、ＳｉＯ2などによる絶縁膜１５を形成する。この絶縁膜１５は、例えばエポキシ系のドライフィルムを用いて形成することができる。
次いで、絶縁膜１５が設けられた貫通孔１４の内壁を覆う状態で、例えばスパッタリング法により、Ｔｉ／ＴｉＮからなるバリア膜（図示省略）と、Ｃｕからなるシード層（図示省略）を形成した後、電解めっき法により、上記シード層上にＣｕ膜を形成し、これらをパターニングすることで、裏面配線１６を形成する。
続いて、上記半導体ウエハを透明基板とともに半導体基板１１ごとに切断して個々の固体撮像装置１を得る。このとき、切断に先だって透明基板の表面に、横断面がＶ字形の溝を形成し、この溝に沿って半導体ウエハおよび透明基板を切断することが好ましい。
その後、裏面配線１６が設けられた状態の貫通孔１４を埋め込む状態で、絶縁膜１５上に、ラミネートフィルムを貼着することで、裏面保護樹脂１７を形成した後、この裏面保護樹脂１７に裏面配線１６に達する状態の開口部１７ａを形成し、開口部１７ａから露出された裏面配線１６上に、錫（Ｓｎ）−Ａｇ−Ｃｕからなるバンプ１８を形成する。なお、裏面保護樹脂１７は、上記ラミネートフィルムで形成する他に、真空コーティングやスプレーコーティングにより形成することが可能である。以上のようにして、固体撮像装置１が完成される。
このような固体撮像装置１によれば、電極パッド１２と封止剤２１との間に無機系の絶縁材料からなる保護膜３１が配置されることから、熱処理をともなう製造プロセスにおいて、裏面配線１６の熱膨張による電極パッド１２への応力集中が緩和される。これにより、電極パッド１２への応力集中による電極パッド１２と裏面配線１６の剥離が防止され、固体撮像装置１へのダメージが防止される。したがって、固体撮像装置１の信頼性および歩留まりを向上させることができる。
なお、上記実施形態では、光学的に透明な有機系の絶縁材料からなる封止剤２１が半導体基板１１の全域を覆う保護膜３１上の全域に設けられた例について説明したが、封止剤２１は、電極パッド１２の形成領域、すなわち、撮像エリアＳを除く領域上に撮像エリアＳを囲う状態で設けられていてもよい。形成方法としては、封止剤２１に例えば感光性樹脂を用い、例えばスピンコート法により保護膜３１上に封止剤２１を塗布した後、露光、現像を行うことで、撮像エリアＳを除く領域上に封止剤２１をパターン形成する。この場合には、封止剤２１を撮像エリアＳ上に形成しないため、封止剤２１として不透明な有機系の絶縁材料を用いてもよい。その後、上記実施形態と同様に、封止剤２１を介して透明基板を接着する。また、上記封止剤２１を上記撮像エリアＳを除く領域と対向する透明基板の領域に形成してもよい。
（第２実施形態）
次に、本発明の固体撮像装置にかかる第２の実施形態について、図２（ａ）の要部拡大断面図および図２（ｂ）の平面図を用いて説明する。なお、図２（ａ）の断面図は、図２（ｂ）のＸ−Ｘ’断面図であり、図２（ｂ）は封止剤２１を形成する前の上面図である。また、第２実施形態において、図１を用いて説明した貫通孔１４内に設けられた裏面配線１６を含む半導体基板１１の裏面１１ａ側の構成については、第１実施形態と同様の構成とする。
図２（ａ）に示すように、電極パッド１２を覆う状態で、絶縁膜１３上に、第１実施形態と同様に、無機系の絶縁材料からなる保護膜３２が設けられている。そして、本実施形態の特徴的な構成としては、図２（ｂ）に示すように、上記電極パッド１２が裏面配線１６との接続領域１２ａと、検査領域１２ｂとに分割されており、上記保護膜３２には、上記検査領域１２ｂに達する状態で、開口部３２ａが設けられている。これにより、封止剤２１（前記図２（ａ）参照）を塗布する前に、開口部３２ａにより露出された電極パッド１２の検査領域１２ｂに、プローブを当てることで、上記光センサーの良、不良が検査される。そして、再び図２（ａ）に示すように、検査終了後は、封止剤２１を介して透明基板２２が接着されることで、開口部３２ａは封止剤２１により埋め込まれる。
また、接続領域１２ａと検査領域１２ｂが分割されることで、検査用プローブを当てたことによるプローブ痕が、貫通孔１４の形成領域となる絶縁膜１３側に突き抜けてしまうことが防止される。このため、貫通孔１４を加工する際のプロセスガスやプラズマアタックで封止剤２１にダメージ（穴）が生じ、ダメージ部の水分、薬液などの吸着物がプロセス中に放出されることによる裏面配線１６の形成不良や電極パッド１２の腐食が誘引されることが防止される。
このような固体撮像装置２によれば、電極パッド１２と封止剤２１との間に無機系の絶縁材料からなる保護膜３２が配置されることから、第１実施形態と同様の効果を奏することができる。
また、本実施形態の固体撮像装置２によれば、開口部３２ａにより露出される電極パッド１２の検査領域１２ｂが、裏面配線１６との接続領域１２ａと重ならないことから、プローブ痕による不具合を防止することができる。
（第３実施形態）
次に、本発明の固体撮像装置にかかる第３の実施形態について、図３の要部拡大断面図を用いて説明する。なお、この図に示す固体撮像装置３について、貫通孔１４内に設けられた裏面配線１６を含む半導体基板１１の裏面側の構成は、第１実施形態で図１を用いて説明したものと同様の構成とする。
図３に示すように、本実施形態における保護膜３３は、電極パッド１２を覆う状態で、絶縁膜１３上に設けられる第１保護層３３’と、第１保護層３３’上に設けられる第２保護層３３''とを備えている。ここで、第１保護層３３’と第２保護層３３''とは第１実施形態と同様に、無機系の絶縁材料で構成されることとする。
また、第１保護層３３’には、上記電極パッド１２と接続する状態で、ヴィアホール内に例えばＣｕからなるヴィア４１がバリア層を介して設けられている。そして、第１保護層３３’上に、ヴィア４１に接続された状態で、例えばＡｌからなる検査用電極パッド４２がバリア層を介して設けられている。ここでは、この検査用電極パッド４２が、例えば電極パッド１２および裏面配線１６と平面視的に重なる状態で配置されることとする。
また、上記第２保護層３３''には、検査用電極パッド４２におけるヴィア４１との接続領域を除く領域に達する開口部３３ａ''が設けられており、この開口部３３ａ''から露出された検査用電極パッド４２の表面にプローブを当てることで、半導体基板１１に形成された素子の検査を行う。検査終了後は、封止剤２１を介して透明基板２２が接着されることで、上記開口部３３ａ''内は封止剤２１により埋め込まれた状態となる。
ここで、上記開口部３３ａ''は、電極パッド４２におけるヴィア４１との接続領域を除く領域に設けられることが好ましい。これにより、検査用電極パッド４２がヴィア４１と封止剤２１とに接した状態で挟まれることが防止され、検査用電極パッド４２への応力の集中が緩和される。
このような固体撮像装置３によれば、電極パッド１２と封止剤２１との間に無機系の絶縁材料からなる保護膜３３が配置されることから、第１実施形態と同様の効果を奏することができる。
また、本実施形態の固体撮像装置３によれば、保護膜３３の表面に、電極パッド１２と接続された検査用電極パッド４２が設けられることで、裏面配線１６と接続される電極パッド１２に検査によるプローブ痕が形成されることを防止することができる。
（変形例１）
なお、上記第３実施形態の固体撮像装置３では、電極パッド１２における裏面配線１６との接続領域と検査用電極パッド４２が平面視的に重なる状態で設けられた例について説明したが、検査用電極パッド４２の位置は特に限定されるものではない。
図４に示すように、例えば検査用電極パッド４２が、ヴィア４１により電極パッド１２と接続された状態で、電極パッド１２における裏面配線１６との接続領域と平面視的にずれた位置に配置されていてもよい。
このような構成の固体撮像装置３’であっても、第３実施形態の固体撮像装置３と同様の効果を奏することができる。
（第４実施形態）
次に、本発明の固体撮像装置にかかる第４の実施形態について、図５の要部拡大断面図を用いて説明する。
この図に示す固体撮像装置４は、第１実施形態において、図１を用いて説明した撮像エリアＳから引き出される絶縁膜１３内の多層配線構造の一部を、電極パッド１２’と検査用電極パッド４２’として利用している。ここでは、多層配線構造を構成する配線層が、検査用電極パッド４２’を含む最も上側の配線層はＡｌで構成され、それ以外の電極パッド１２’を含む配線層はＣｕで構成されることとする。本実施形態においては、絶縁膜１３（前記図１参照）が保護膜３４として機能しており、電極パッド１２’も検査用電極パッド４２’も保護膜３４の内部に設けられていることとする。
この場合には貫通孔１４’が保護膜３４の内部に設けられた電極パッド１２’に達する状態で設けられており、この貫通孔１４’の内部に、第１実施形態と同様に、裏面配線１６が設けられている。
また、保護膜３４には、検査用電極パッド４２’に達する状態の開口部３４ａが設けられており、この開口部３４ａから露出された検査用電極パッド４２’の表面にプローブを当てて検査が行われる。そして、検査終了後は、封止剤２１（前記図１参照）を介して透明基板２２（前記図１参照）が接着されることで、上記開口部３４ａ内は封止剤２１により埋め込まれた状態となる。
ここで、上記開口部３４ａは、検査用電極パッド４２’におけるヴィア４１’との接続領域を除く領域に設けられることが好ましい。これにより、検査用電極パッド４２’がヴィア４１’と封止剤２１とに接した状態で挟まれることが防止され、検査用電極パッド４２’への応力の集中が防止される。
このような固体撮像装置４によれば、電極パッド１２’と封止剤２１との間に無機系の絶縁材料からなる保護膜３４が配置されることから、第１実施形態と同様の効果を奏することができる。
また、本実施形態の固体撮像装置４によれば、電極パッド１２’よりも透明基板２２側に、電極パッド１２’と接続された検査用電極パッド４２’が設けられることで、裏面配線１６と接続される電極パッド１２’にプローブ痕が形成されることを防止することができる。
（変形例２）
なお、上記第４実施形態の固体撮像装置４では、電極パッド１２’における裏面配線１６との接続領域と検査用電極パッド４２’が平面視的に重なる状態で設けられた例について説明したが、検査用電極パッド４２’の位置は特に限定されるものではない。
図６に示すように、例えば検査用電極パッド４２’が、ヴィア４１’により電極パッド１２’と接続された状態で、電極パッド１２’における裏面配線１６との接続領域と平面視的にずれた位置に配置されていてもよい。
このような構成の固体撮像装置４’であっても、第４実施形態の固体撮像装置４と同様の効果を奏することができる。
（第５実施形態）
次に、本発明の固体撮像装置にかかる第５の実施形態について、図７の要部拡大断面図を用いて説明する。この図に示す固体撮像装置５について、貫通孔１４内に設けられた裏面配線１６を含む半導体基板１１の裏面側の構成は、第１実施形態で図１を用いて説明したものと同様の構成とする。
図７に示すように、本実施形態における固体撮像装置５では、第１実施形態において、図１を用いて説明した保護膜３１は設けられておらず、電極パッド１２の膜厚が裏面配線１６を構成する配線材料の成膜膜厚よりも厚く設けられている。具体的には、電極パッド１２の膜厚が数μｍから数十μｍの膜厚で形成されることとする。これにより、電極パッド１２が封止剤２１と裏面配線１６との間に接した状態で挟まれていても、熱処理をともなう製造プロセスにおいて、裏面配線１６の熱膨張による電極パッド１２への応力集中による影響が緩和される。
このような、固体撮像装置５によれば、電極パッド１２の膜厚が裏面配線１６を構成する配線材料の成膜膜厚よりも厚く設けられていることで、裏面配線１６の熱膨張による電極パッド１２に応力が集中したとしても、それによる不具合が防止される。したがって、固体撮像装置５へのダメージを防止することができるため、固体撮像装置５の信頼性と歩留まりを向上させることができる。
本発明の第１実施形態に係る固体撮像装置の構成を示す断面図（ａ）、要部拡大断面図（ｂ）である。 本発明の第２実施形態に係る固体撮像装置の構成を示す要部拡大断面図（ａ）および平面図（ｂ）である。 本発明の第３実施形態に係る固体撮像装置の構成を示す要部拡大断面図である。 本発明の第３実施形態の変形例１に係る固体撮像装置の構成を示す要部拡大断面図である。 本発明の第４実施形態に係る固体撮像装置の構成を示す要部拡大断面図である。 本発明の第４実施形態の変形例１に係る固体撮像装置の構成を示す要部拡大断面図である。 本発明の第５実施形態に係る固体撮像装置の構成を示す要部拡大断面図である。 従来の固体撮像装置を説明するための要部拡大断面図である。 従来の固体撮像装置の課題を示す要部拡大断面図である。
符号の説明
１〜５…固体撮像装置、１１…半導体基板、１２，１２’…電極パッド、１６…裏面配線、２１…封止剤、２２…透明基板、３１〜３４…保護膜、Ｓ…撮像エリア

Claims (2)

  1. 光センサーを配列してなる撮像エリアと当該撮像エリアの周縁に設けられた電極パッドとを表面に備えた半導体基板と、
    前記半導体基板の表面に封止剤を介して接合された透明基板と、
    前記半導体基板を貫通する状態で、前記電極パッドから当該半導体基板の裏面にまで達する裏面配線と、
    前記半導体基板と前記封止剤との間に、少なくとも前記電極パッドを覆う状態で設けられた、無機系の絶縁材料からなる保護膜と、
    前記保護膜の表面側に、前記電極パッドとヴィアにより接続された状態で設けられた検査用電極パッドと
    を備え、
    前記検査用電極パッドは、前記ヴィアにより前記電極パッドと接続された状態で、前記電極パッドにおける裏面配線との接続領域と平面視的にずれた位置に配置されている
    固体撮像装置。
  2. 前記保護膜は、前記電極パッドを覆う第１保護膜と、当該第１保護膜上に設けられた第２保護膜からなり、
    前記ヴィアは、前記電極パッドと接続する状態で前記第１保護膜に設けられ、
    前記検査用電極パッドは、前記ヴィアに接続された状態で、前記第１保護膜上に設けられている
    請求項１記載の固体撮像装置。
JP2006323042A 2006-11-30 2006-11-30 固体撮像装置 Expired - Fee Related JP4403424B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006323042A JP4403424B2 (ja) 2006-11-30 2006-11-30 固体撮像装置
TW096139885A TW200828580A (en) 2006-11-30 2007-10-24 Solid-state imaging device
US11/944,831 US7851880B2 (en) 2006-11-30 2007-11-26 Solid-state imaging device
CNA2007101961190A CN101192620A (zh) 2006-11-30 2007-11-28 固体摄像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006323042A JP4403424B2 (ja) 2006-11-30 2006-11-30 固体撮像装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009127188A Division JP5136515B2 (ja) 2009-05-27 2009-05-27 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2008140819A JP2008140819A (ja) 2008-06-19
JP4403424B2 true JP4403424B2 (ja) 2010-01-27

Family

ID=39474746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006323042A Expired - Fee Related JP4403424B2 (ja) 2006-11-30 2006-11-30 固体撮像装置

Country Status (4)

Country Link
US (1) US7851880B2 (ja)
JP (1) JP4403424B2 (ja)
CN (1) CN101192620A (ja)
TW (1) TW200828580A (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8212331B1 (en) * 2006-10-02 2012-07-03 Newport Fab, Llc Method for fabricating a backside through-wafer via in a processed wafer and related structure
JP4799542B2 (ja) 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ
JP4713602B2 (ja) * 2008-02-21 2011-06-29 パナソニック株式会社 基板モジュールおよびその製造方法ならびに電子機器
JP2009283503A (ja) * 2008-05-19 2009-12-03 Panasonic Corp 半導体装置及びその製造方法
WO2009145307A1 (ja) 2008-05-29 2009-12-03 森永乳業株式会社 生残菌数推定方法及び保証菌数の設定方法
JP5175620B2 (ja) * 2008-05-29 2013-04-03 シャープ株式会社 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
JP2009295676A (ja) * 2008-06-03 2009-12-17 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
JP5356742B2 (ja) 2008-07-10 2013-12-04 ラピスセミコンダクタ株式会社 半導体装置、半導体装置の製造方法および半導体パッケージの製造方法
JP2010040862A (ja) * 2008-08-06 2010-02-18 Fujikura Ltd 半導体装置
JP5455538B2 (ja) * 2008-10-21 2014-03-26 キヤノン株式会社 半導体装置及びその製造方法
JP5434306B2 (ja) * 2008-10-31 2014-03-05 日本電気株式会社 半導体装置及び半導体装置の製造方法
SG161130A1 (en) * 2008-11-06 2010-05-27 Turbine Overhaul Services Pte Methods for repairing gas turbine engine components
JP2010114390A (ja) 2008-11-10 2010-05-20 Panasonic Corp 半導体装置および半導体装置の製造方法
WO2010061551A1 (ja) * 2008-11-25 2010-06-03 パナソニック株式会社 半導体装置および電子機器
JP5146307B2 (ja) * 2008-12-26 2013-02-20 パナソニック株式会社 半導体装置
JP4659875B2 (ja) * 2008-11-25 2011-03-30 パナソニック株式会社 半導体装置
DE102008054765A1 (de) * 2008-12-16 2010-06-24 Robert Bosch Gmbh Bauteil mit einer Durchkontaktierung und ein Verfahren zur Herstellung eines solchen Bauteils
JP5438980B2 (ja) 2009-01-23 2014-03-12 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP2010206158A (ja) 2009-02-04 2010-09-16 Panasonic Corp デバイス
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
JP5985136B2 (ja) 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP5773379B2 (ja) * 2009-03-19 2015-09-02 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP2010251558A (ja) * 2009-04-16 2010-11-04 Toshiba Corp 固体撮像装置
JP2011009645A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置及びその製造方法
JP2011086709A (ja) * 2009-10-14 2011-04-28 Toshiba Corp 固体撮像装置及びその製造方法
JP2011187754A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 固体撮像装置及びその製造方法
US9652089B2 (en) * 2010-11-09 2017-05-16 Tpk Touch Solutions Inc. Touch panel stackup
US8872293B2 (en) * 2011-02-15 2014-10-28 Sony Corporation Solid-state imaging device and method of manufacturing the same and electronic apparatus
JP5832852B2 (ja) 2011-10-21 2015-12-16 浜松ホトニクス株式会社 光検出装置
JP5791461B2 (ja) 2011-10-21 2015-10-07 浜松ホトニクス株式会社 光検出装置
US10269863B2 (en) * 2012-04-18 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for via last through-vias
US8890269B2 (en) * 2012-05-31 2014-11-18 Stmicroelectronics Pte Ltd. Optical sensor package with through vias
JP2014086596A (ja) * 2012-10-24 2014-05-12 Olympus Corp 半導体装置、撮像装置、半導体基板の検査方法及び半導体装置の製造方法
US8952500B2 (en) * 2013-03-15 2015-02-10 IPEnval Consultant Inc. Semiconductor device
JP5764191B2 (ja) * 2013-12-16 2015-08-12 ラピスセミコンダクタ株式会社 半導体装置
EP2889901B1 (en) * 2013-12-27 2021-02-03 ams AG Semiconductor device with through-substrate via and corresponding method
JP6187320B2 (ja) * 2014-03-03 2017-08-30 株式会社デンソー 受光チップ
TWI676280B (zh) * 2014-04-18 2019-11-01 日商新力股份有限公司 固體攝像裝置及具備其之電子機器
TWI628723B (zh) * 2015-03-10 2018-07-01 精材科技股份有限公司 一種晶片尺寸等級的感測晶片封裝體及其製造方法
JP6138859B2 (ja) * 2015-06-12 2017-05-31 ラピスセミコンダクタ株式会社 半導体装置
US10038026B2 (en) 2015-06-25 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure for bonding improvement
CN106365110A (zh) * 2015-07-24 2017-02-01 上海丽恒光微电子科技有限公司 探测传感器及其制备方法
JP6704126B2 (ja) * 2015-12-17 2020-06-03 パナソニックＩｐマネジメント株式会社 接続構造体
CN106910693B (zh) * 2015-12-23 2019-11-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
JP6780277B2 (ja) * 2016-03-29 2020-11-04 株式会社ニコン 基板
CN205752132U (zh) * 2016-05-19 2016-11-30 深圳市汇顶科技股份有限公司 硅通孔芯片、指纹识别传感器和终端设备
TWI761852B (zh) * 2016-06-03 2022-04-21 日商大日本印刷股份有限公司 貫通電極基板及其製造方法、以及安裝基板
JP6791584B2 (ja) * 2017-02-01 2020-11-25 株式会社ディスコ 加工方法
CN109273462A (zh) * 2017-07-17 2019-01-25 中芯国际集成电路制造(上海)有限公司 一种cis芯片封装方法及结构
CN109786478A (zh) * 2017-11-15 2019-05-21 福建钧石能源有限公司 一种异质结电池的电极制备及热处理方法
TWI645517B (zh) * 2018-02-02 2018-12-21 華星光通科技股份有限公司 Photosensor electrode stack structure for preventing moisture from entering
JP2019160866A (ja) 2018-03-08 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP7303698B2 (ja) 2019-08-08 2023-07-05 キヤノン株式会社 半導体装置および機器
WO2021038824A1 (ja) * 2019-08-30 2021-03-04 三菱電機株式会社 半導体装置
US20230139201A1 (en) * 2020-03-31 2023-05-04 Sony Semiconductor Solutions Corporation Imaging element and method for manufacturing imaging element
US20230117629A1 (en) * 2020-03-31 2023-04-20 Sony Semiconductor Solutions Corporation Imaging element and method for manufacturing imaging element
JP2024098510A (ja) * 2021-03-29 2024-07-24 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284394A (ja) 2000-03-31 2001-10-12 Matsushita Electric Ind Co Ltd 半導体素子
JP4000507B2 (ja) * 2001-10-04 2007-10-31 ソニー株式会社 固体撮像装置の製造方法
US7180149B2 (en) * 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
JP2005202101A (ja) 2004-01-15 2005-07-28 Nippon Oil Corp 透過型液晶表示素子
JP4242336B2 (ja) 2004-02-05 2009-03-25 パナソニック株式会社 半導体装置
JP4307296B2 (ja) 2004-03-12 2009-08-05 三洋電機株式会社 半導体装置の製造方法
JP4246132B2 (ja) * 2004-10-04 2009-04-02 シャープ株式会社 半導体装置およびその製造方法
JP2007081137A (ja) * 2005-09-14 2007-03-29 Fujifilm Corp 光電変換素子及び固体撮像素子
JP2007194498A (ja) 2006-01-20 2007-08-02 Fujifilm Corp 固体撮像装置およびその製造方法

Also Published As

Publication number Publication date
JP2008140819A (ja) 2008-06-19
US20080128848A1 (en) 2008-06-05
TWI351758B (ja) 2011-11-01
CN101192620A (zh) 2008-06-04
TW200828580A (en) 2008-07-01
US7851880B2 (en) 2010-12-14

Similar Documents

Publication Publication Date Title
JP4403424B2 (ja) 固体撮像装置
JP5344336B2 (ja) 半導体装置
TWI629759B (zh) 晶片封裝體及其製造方法
JP3929966B2 (ja) 半導体装置及びその製造方法
US8716109B2 (en) Chip package and fabrication method thereof
TWI551199B (zh) 具電性連接結構之基板及其製法
TWI430415B (zh) 晶片封裝體及其製造方法
WO2011125935A1 (ja) 半導体装置及びその製造方法
TW201640625A (zh) 晶片封裝體及其製造方法
JP5136515B2 (ja) 固体撮像装置
TW201715718A (zh) 影像傳感晶片封裝結構及封裝方法
TW201715672A (zh) 一種晶片尺寸等級的感測晶片封裝體及其製造方法
JP5361264B2 (ja) 半導体装置
JP4468427B2 (ja) 半導体装置の製造方法
JP2007049103A (ja) 半導体チップおよびその製造方法、ならびに半導体装置
TWI482253B (zh) 晶片封裝體
TWI594409B (zh) 影像傳感晶片封裝結構及封裝方法
JP4675146B2 (ja) 半導体装置
JP2012146769A (ja) 半導体装置およびその製造方法
KR100311980B1 (ko) 적외선 검출기 및 그 제조방법
JP5006026B2 (ja) 半導体装置
JP4722690B2 (ja) 半導体装置およびその製造方法
TWI482242B (zh) 晶片封裝體及其製造方法
JP2008159950A (ja) 半導体装置
JP4639155B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091019

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131113

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees