[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4483566B2 - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP4483566B2
JP4483566B2 JP2004367735A JP2004367735A JP4483566B2 JP 4483566 B2 JP4483566 B2 JP 4483566B2 JP 2004367735 A JP2004367735 A JP 2004367735A JP 2004367735 A JP2004367735 A JP 2004367735A JP 4483566 B2 JP4483566 B2 JP 4483566B2
Authority
JP
Japan
Prior art keywords
light emitting
layer
electrode
emitting device
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004367735A
Other languages
English (en)
Other versions
JP2006173534A (ja
Inventor
勝紀 小島
実 廣瀬
真央 神谷
浩一 五所野尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2004367735A priority Critical patent/JP4483566B2/ja
Publication of JP2006173534A publication Critical patent/JP2006173534A/ja
Application granted granted Critical
Publication of JP4483566B2 publication Critical patent/JP4483566B2/ja
Anticipated expiration legal-status Critical
Active legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は、発光装置に用いられる発光素子に関するものである。特に、マウント部材にフリップチップ実装する発光素子の観測面側への光取り出しを向上させた発光装置に関する。
窒化物半導体を層構造に含む発光ダイオードは、高輝度純緑色発光LED、青色発光LEDとして、フルカラーLEDディスプレイ、交通信号灯、バックライトなど、様々な分野で広く利用されている。
これらのLEDは、一般に、サファイアなどの基板上にn型窒化物半導体層、活性層、p型窒化物半導体層が順に積層された構造となっている。さらに、p型窒化物半導体層上にはp側電極が配置され、n型窒化物半導体層上にはn側電極が配置されている。たとえば、p側電極とn側電極とを同一面側に設ける場合は、p型窒化物半導体層上にp側電極が配置されると共に、p型窒化物半導体層、活性層、およびn型窒化物半導体層の一部がエッチングなどにより除去され、露出したn型窒化物半導体層上にn側電極が配置された構成となる。さらに、光取り出しを向上させることを目的として、LEDの構造として様々なものが提案されている(例えば特許文献1及び2)。
特開2004−6662 特開2004−221529
しかしながら、従来の構造では、フリップ実装された発光素子側面に達する光が効率よく取り出せないという問題点があった。
そこで、本発明はフリップ実装された半導体発光素子側面に達する光を効率よく光を取り出すことが出来る発光装置を提供することを目的とする。
以上の目的を達成するために、本発明に係る発光装置は、p層、発光層及びn層が積層され、前記p層と電気的に接続しているp電極及び前記n層と電気的に接続しているn電極が同一面に形成さている半導体発光素子と、前記半導体発光素子は前記p電極及び前記n電極のそれぞれに電気的に接続する回路を有するマウント部材にフリップ実装し、前記半導体発光素子は、前記p層から前記n層までの斜面を有し、前記斜面は前記発光層から発光した光を拡散させながら発光観測面側に全反射させる表面凹凸構造からなることを特徴としている。
本発明に係る発光装置は、フリップ実装された発光素子側面に達する光が効率よく取り出せることができる。
本発明に係る発光装置に配置される発光素子を構成する各半導体層としては種々の窒化物半導体を用いることができる。具体的には、有機金属気相成長法(MOCVD)、ハイドライド気相成長法(HVPE)などにより基板上にInAlGa1−X−YN(0≦X、0≦Y、X+Y≦1)等の半導体を複数形成させたものが好適に用いられる。また、その層構造としては、MIS接合、PIN接合やPN接合を有したホモ構造、ヘテロ構造あるいはダブルへテロ構成のものが挙げられる。また、各層を超格子構造としたり、活性層を量子効果が生ずる薄膜に形成させた単一量子井戸構造や多重量子井戸構造とすることもできる。
発光素子は、一般的には、特定の基板上に各半導体層を成長させて形成されるが、その際、基板としてサファイア等の絶縁性基板を用いる。この場合、通常、p側電極およびn側電極はいずれも半導体層上の同一面側に形成されることになる。もちろん、最終的に基板を除去した上で、フリップチップ実装することもできる。なお、基板はサファイアに限定されず、スピネル、SiC、GaN、GaAs等、公知の部材を用いることができる。
以下、図面を参照しながら、本発明に係る実施の形態を窒化物半導体発光素子について説明する。ただし、以下に示す実施の形態は、本発明の技術思想を具体化するための発光装置を例示するものであって、本発明は発光装置を以下のものに特定しない。
(実施の形態1)
図1に、本発明の実施例に係るIII族窒化物系化合物半導体素子100の模式的な平面図を、図2にはその断面図を示す。また、図3には、そのIII族窒化物系化合物半導体素子100を用いた発光装置の断面図を示す。
III族窒化物系化合物半導体素子100は、次の構成を有する発光素子である。図1に示す様に、一辺300μmの幅を有しており、発光素子周囲にジグザグな形状を有した溝150を有しており、その溝150の一部にn電極140を形成し、また中央のジグザグ形状をした島状部分に、ほぼ全面に厚膜な反射p電極110配置している。
次に図2に示すように、厚さ約300μmのサファイア基板101の上に、窒化アルミニウム(AlN)から成る膜厚約15nmのAlNバッファ層102が成膜され、その上に膜厚約500nmのノンドープのGaN層103が成膜され、その上にシリコン(Si)を1×1018/cm3ドープしたGaNから成る膜厚約5μmのn型コンタクト層104(高キャリア濃度n+層)が形成されている。
また、このn型コンタクト層104の上には、シリコン(Si)を1×1018/cm3でドープしたAl0.15Ga0.85Nから成る膜厚約25nmのn型クラッド層105が形成されている。更にその上には、膜厚約3nmのノンドープIn0.2Ga0.8Nから成る井戸層と膜厚約20nmのノンドープGaNから成る障壁層とを3ペア積層して多重量子井戸構造の発光層106が形成されている。
更に、この発光層106の上には、Mgを2×1019/cm3ドープした膜厚約25nmのp型Al0.15Ga0.85Nから成るp型クラッド層(第1のp層)107が形成されている。p型クラッド層107の上には、Mgを8×1019/cm3ドープした膜厚約100nmのp型GaNから成るp型コンタクト層(第2のp層)108が形成されている。
又、p型コンタクト層(第2のp層)108の上には金属蒸着による反射p電極110が、n型コンタクト層104上にはn電極140が形成されている。反射p電極110は、膜厚約300nmのロジウム(Rh)より成る第1層と、このロジウム膜に接合する膜厚約10nmのチタン(Ti)と膜厚約500nmの金(Au)より成る第2層とで構成されている。
多層構造のn電極140は、n型コンタクト層104の一部露出された部分の上から、膜厚約20nmのバナジウム(V)より成る第1層と膜厚約100nmのアルミニウム(Al)より成る第2層、膜厚約10nmのチタン(Ti)から成る第3層、膜厚約500nmの金(Au)からなる第4層とを積層させることにより構成されている。

上記の構成のIII族窒化物系化合物半導体素子100は次のように製造された。III族窒化物系化合物半導体素子100は、有機金属気相成長法(以下「MOVPE」と略す)により製造された。用いられたガスは、アンモニア(NH3)、キャリアガス(H2及びN2)、トリメチルガリウム(Ga(CH33)(以下「TMG」と記す)、トリメチルアルミニウム(Al(CH33)(以下「TMA」と記す)、トリメチルインジウム(In(CH33)(以下「TMI」と記す)、シラン(SiH4)とシクロペンタジエニルマグネシウム(Mg(C552)(以下「CP2Mg」と記す)である。
まず、有機洗浄及び熱処理により洗浄したA面を主面とした単結晶のサファイア基板101をMOVPE装置の反応室に載置されたサセプタに装着する。次に、常圧でH2を反応室に流しながら温度1100℃でサファイア基板101をベーキングした。
次に、サファイア基板101の温度を400℃に低下させ、H2、NH3及びTMAを供給してAlNバッファ層102を約15nmの膜厚に形成した。
次に、サファイア基板101の温度を1150℃に保持し、H2、NH3、TMGを供給して、その上にノンドープGaN層103を形成した。次に、H2、NH3、TMG、シランを供給して、その上にシリコン(Si)を1×1018/cm3ドープしたGaNから成る膜厚約5μmのn型コンタクト層104(高キャリア濃度n+層)を形成した。
この後、H2、NH3、TMG、TMA、シランの供給量を制御して、シリコン(Si)を1×1018/cm3でドープしたAl0.15Ga0.85Nから成る膜厚約25nmのn型クラッド層105を形成した。
次に、サファイア基板101の温度を825℃にまで低下させて、N2又はH2、NH3、TMG及びTMIの供給量を制御して、膜厚約3nmのノンドープIn0.2Ga0.8Nから成る井戸層と膜厚約20nmのノンドープGaNから成る障壁層とを3ペア積層して多重量子井戸構造の発光層106が形成した。
次に、サファイア基板101の温度を1050℃に保持し、N2又はH2、NH3、TMG、TMA及びCP2Mgを制御しながら供給して、Mgを2×1019/cm3ドープした膜厚約25nmのp型Al0.15Ga0.85Nから成るp型クラッド層(第1のp層)107を形成した。次にN2又はH2、NH3、TMG及びCP2Mgを制御しながら供給して、Mgを8×1019ドープした膜厚約100nmのp型GaNから成るp型コンタクト層(第2のp層)108を形成した。
以上の結晶成長工程を経たサファイア基板(以下ウェハと呼ぶ)について、ウェハ全面にフォトレジストを塗布し、フォトリソグラフィによりIII族窒化物系化合物半導体素子100の最外周部がジグザグの形状となるようにフォトレジストを除去して窓を形成し、また同時に、n電極140を形成する部分のフォトレジストを除去して窓を形成した。
続いて、フォトレジストで覆われていない窓部分のIII族窒化物系化合物半導体p型コンタクト層(第2のp層)108、p型クラッド層107、活性層106、n型クラッド層105、およびn型コンタクト層104の一部を、反応性イオンエッチングによってα=45度の角度を有する凸凹側面160を形成するようにエッチングして、III族窒化物系化合物半導体素子100の最外周部がジグザグの形状となるようにn型コンタクト層104を露出させ、また同時に、n電極140を形成する部分のn型コンタクト層104を露出させた。
次に、ウェハ全面にフォトレジストを塗布し、フォトリソグラフィにより反射p電極110を形成する部分のフォトレジストを除去して窓を形成し、p型コンタクト層(第2のp層)108を露出させた。続いて、ウェハ全面にロジウム(Rh)を300nm蒸着した。
この後、フォトレジストおよびフォトレジスト上のロジウム(Rh)を除去し、p型コンタクト層108上に反射p電極110としてロジウム(Rh)膜を形成した。
次に、ウェハ全面にフォトレジストを塗布し、フォトリソグラフィによりn電極140を形成する部分のフォトレジストを除去して窓を形成し、n型コンタクト層104を露出させた。続いて、ウェハ全面に膜厚約20nmのバナジウム(V)、膜厚約100nmのアルミニウム(Al)の順に、連続して蒸着した。この後、フォトレジストとともにフォトレジスト上のバナジウム(V)とアルミニウム(Al)の積層膜を除去し、n型コンタクト層104上にn電極140としてバナジウム(V)/アルミニウム(Al)積層膜を形成し、次に、N雰囲気で500℃、4分程度の熱処理を行う。
次に、ウェハ全面にフォトレジストを塗布し、フォトリソグラフィによりn電極140の部分とp電極110の部分のフォトレジストを除去して窓を形成し、n電極140とp電極110を露出させた。続いて、ウェハ全面に膜厚約10nmのチタン(Ti)と膜厚約500nmの金(Au)の順に蒸着した。
この後、フォトレジストとともにフォトレジスト上のチタン(Ti)と金(Au)の積層膜を除去し、n電極140上および反射p電極110上に厚膜電極130としてチタン(Ti)/金(Au)積層膜を形成した。
その後、個々の発光素子部分をダイシングにより分離する。
以上の様にして、半導体層側と反対側のサファイア側から光を取り出すフリップチップ型のIII族窒化物系化合物半導体素子100を製造した。
次に、図3には、上記にて製造した半導体素子100を用いた発光装置200を示している。このIII族窒化物系化合物半導体素子100をリフレクタ部220を有する樹脂ケース210の凹部中央に金バンプ240を介して固定し、樹脂ケース210に形成されたp側電極211とIII族窒化物系化合物半導体素子100の反射p電極110と、又、樹脂ケースに形成されたn側電極212とIII族窒化物系化合物半導体素子100のn電極140をそれぞれ金バンプ240で電気的に接続固定した。そして、樹脂ケースの凹部に透明材料であるシリコン樹脂等の封止材料230を充填し、III族窒化物系化合物半導体素子100を保護した発光装置200を製造した。
本発明の実施の形態1に係る発光装置200によれば、III族窒化物系化合物半導体素子100の溝150の側面160にであるジグザグとなる凹凸を形成するため、側面160にて光が拡散され、かつ、側面160の角度α=45度であるため、側面160に到達した光は、拡散されながら全反射し、発光素子のサファイア側へ導かれ、発行素子外へ取り出される。そして、溝150の反対側にも、同じ角度(α=45度)で形成された反射面となるジグザグとなる凹凸面が存在するため、発光面端面から漏れた光が拡散されるため、効率よく発光観測面側に光を取り出すことが可能となる。
なお、実施の形態に示したIII族窒化物系化合物半導体素子100の形状には、特に限らず、例えば、発光素子100に設けられる溝150のジグザクは、波型に置き換えることが出来、溝150側面160の角度αは、45度に限らず、30度以上で50度未満が好ましく、さらに言えば、40度以上45度が好ましい。なぜなら、30度より角度が小さくなると、発光素子での発光面面積が少なくなり、発光面積が稼げなくなる問題点があり、50度を越える角度では、光が全反射しなくなり、発光素子の下側に取り出される恐れがあるためである。
(実施の形態2)
図42に、本発明の実施の形態2に係るIII族窒化物系化合物半導体素子300の模式的な平面図を示す。
III族窒化物系化合物半導体素子300はの周囲の残余部320と中心の島状部分310を連結する連結部330が形成されていることを除きIII族窒化物系化合物半導体素子100と同様に製造した。
本発明の実施の形態2に係るIII族窒化物系化合物半導体素子300によれば、連結部分330が形成されるため、同一基板上で形成される多数の発光素子のp層側が素子分離するまで電気的に接続しているため、個々の発光素子となる部分で荷電することがないため、pn界面が静電気破壊されにくい効果がある。
図1は本発明の実施の形態1にかかる半導体発光素子の平面図である。 図2は本発明の実施の形態1にかかる半導体発光素子の断面図である。 図3は本発明の実施の形態1にかかる発光装置の断面図である。 図4は本発明の実施の形態2にかかる半導体発光素子の平面図である。
符号の説明
100、300 発光素子
120 p電極
140 n電極
150 溝
160 凹凸側面
200 発光装置

Claims (5)

  1. 発光装置において、
    p層、発光層及びn層が積層され、前記p層と電気的に接続しているp電極及び前記n層と電気的に接続しているn電極が同一面に形成さている半導体発光素子と、
    前記半導体発光素子は前記p電極及び前記n電極のそれぞれに電気的に接続する回路を有するマウント部材にフリップ実装し、
    前記半導体発光素子は、前記p層から前記n層までの斜面を有し、前記斜面は前記発光層から発光した光を拡散させながら発光観測面側に全反射させる表面凹凸構造からなる、
    ことを特徴とする発光装置。
  2. 前記半導体発光素子の前記斜面は、溝状に形成されていることを特徴とする請求項1記載の発光装置。
  3. 前記凹凸構造は、表裏方向に伸びたのこぎり歯状であることを特徴とする請求項1又は2記載の発光装置。
  4. 前記n電極は、側面が斜面により形成されたメサ状形状であることを特徴とする請求項1から3のいずれかに記載の発光装置。
  5. 前記半導体発光素子の前記斜面は、50度以下30度以上であることを特徴とする請求項1から4のいずれかに記載の発光装置。
JP2004367735A 2004-12-20 2004-12-20 発光装置 Active JP4483566B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004367735A JP4483566B2 (ja) 2004-12-20 2004-12-20 発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004367735A JP4483566B2 (ja) 2004-12-20 2004-12-20 発光装置

Publications (2)

Publication Number Publication Date
JP2006173534A JP2006173534A (ja) 2006-06-29
JP4483566B2 true JP4483566B2 (ja) 2010-06-16

Family

ID=36673918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004367735A Active JP4483566B2 (ja) 2004-12-20 2004-12-20 発光装置

Country Status (1)

Country Link
JP (1) JP4483566B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110019643A (ko) * 2009-08-20 2011-02-28 윤강식 반도체 광소자 및 그 제조방법
CN109962130B (zh) * 2019-04-15 2024-08-20 扬州乾照光电有限公司 一种六面粗化的红外led芯片及制作方法

Also Published As

Publication number Publication date
JP2006173534A (ja) 2006-06-29

Similar Documents

Publication Publication Date Title
US9455378B2 (en) High efficiency light emitting diode and method for fabricating the same
US6646292B2 (en) Semiconductor light emitting device and method
US8263989B2 (en) Semiconductor light emitting device
US10217916B2 (en) Transparent light emitting diodes
JP3659201B2 (ja) 半導体発光素子、画像表示装置、照明装置及び半導体発光素子の製造方法
US5369289A (en) Gallium nitride-based compound semiconductor light-emitting device and method for making the same
JP3659098B2 (ja) 窒化物半導体発光素子
US20090140279A1 (en) Substrate-free light emitting diode chip
KR101735670B1 (ko) 발광 소자
WO2014178248A1 (ja) 窒化物半導体発光素子
US20100133567A1 (en) Semiconductor light emitting device and method of manufacturing the same
WO2011162180A1 (ja) 紫外半導体発光素子
US9178109B2 (en) Semiconductor light-emitting device and method of manufacturing the same
US7259447B2 (en) Flip-chip type nitride semiconductor light emitting diode
US7989826B2 (en) Semiconductor light emitting device
KR20100103043A (ko) 발광소자 및 그 제조방법
JP6579038B2 (ja) 半導体発光素子の製造方法
KR20130072825A (ko) 발광소자
JP4483566B2 (ja) 発光装置
JP4751093B2 (ja) 半導体発光素子
KR100587018B1 (ko) 플립칩용 질화물 반도체 발광소자
KR20210023423A (ko) 발광소자 및 이의 제조방법
KR100631970B1 (ko) 플립칩용 질화물 반도체 발광소자
JP2006173533A (ja) 発光装置
US20210399170A1 (en) Light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100315

R150 Certificate of patent or registration of utility model

Ref document number: 4483566

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4