[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20130072825A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20130072825A
KR20130072825A KR1020110140423A KR20110140423A KR20130072825A KR 20130072825 A KR20130072825 A KR 20130072825A KR 1020110140423 A KR1020110140423 A KR 1020110140423A KR 20110140423 A KR20110140423 A KR 20110140423A KR 20130072825 A KR20130072825 A KR 20130072825A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
air gap
substrate
layer
Prior art date
Application number
KR1020110140423A
Other languages
English (en)
Inventor
박해진
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110140423A priority Critical patent/KR20130072825A/ko
Publication of KR20130072825A publication Critical patent/KR20130072825A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는 발광 소자에 관한 것으로서, 발광 소자는 상면에 복수의 돌출부가 형성되어 있는 기판; 기판상에 배치되면서 에어갭을 포함하는 버퍼층; 기판상에 배치되고, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 제1 도전형 반도체층의 상부에 형성된 제1 전극; 및 제2 도전형 반도체층의 상부에 형성된 제2 전극을 포함하고, 에어 갭은 복수의 돌출부 사이에 배치되도록 형성된다.

Description

발광소자{Light emitting device}
본 실시예는 발광 소자에 관한 것이다.
발광 다이오드(LED:Light Emitting Diode)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적 및 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD:Laser Diode) 등의 발광소자의 핵심 소재로 각광을 받고 있다.
이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명과 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.
대한민국 특허 공개 번호 10-2011-0041270{반도체 발광 소자 및 그 제조 방법}
실시예는 기판으로 투과되는 광을 상부나 측부로 산란시켜 광 추출 효율(LEE:Light Extraction Efficiency)을 향상시킬 수 있는 발광 소자를 제공한다.
실시예의 발광 소자는, 상면에 복수의 돌출부가 형성되어 있는 기판; 상기 기판상에 배치되면서 에어갭을 포함하는 버퍼층; 상기 기판상에 배치되고, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제1 도전형 반도체층의 상부에 형성된 제1 전극; 및 상기 제2 도전형 반도체층의 상부에 형성된 제2 전극을 포함하고, 상기 에어 갭은 상기 복수의 돌출부 사이에 배치되도록 형성된다.
상기 에어 갭은 다각형 뿔 모양 또는 삼각뿔 모양의 형상을 가질 수 있다. 또한, 상기 삼각뿔이 상기 기판과 이루는 내측 경사각은 65° 내지 85°일 수 있다.
또한, 상기 에어 갭은 0.5㎛ 내지 2㎛의 높이를 가질 수 있다. 상기 버퍼층은 알루미늄 질화물(AlN)을 포함할 수 있다.
또한, 상기 돌출부와 상기 기판은 일체형이거나 일체형이 아닐 수 있다.
상기 복수의 돌출부는 라운드형 외부 표면을 포함할 수 있다. 이 경우, 상기 복수의 돌출부는 반구형일 수 있다.
또는, 상기 복수의 돌출부는 평탄형 외부 표면을 포함할 수도 있다.
또한, 상기 에어 갭을 포함하는 상기 버퍼층은 1100℃ 내지 1500℃의 온도 범위에서 형성될 수 있다.
또한, 상기 버퍼층은 상기 복수의 돌출부를 포함하여 상기 에어 갭의 상부에 형성된 물질층을 더 포함하고, 상기 에어 갭의 굴절율은 상기 물질층의 굴절율 보다 작다.
실시예는 패턴된 기판의 상부에서 돌출부들 사이에 에어 갭을 형성하여, 발광 구조물에서 방출된 광이 기판으로 투과되지 않고 소자의 상부나 측부로 산란되도록 함으로써 광 추출 효율을 극대화시킬 수 있다.
도 1은 실시예에 의한 발광 소자의 단면도를 나타낸다.
도 2는 실시예에 의한 발광 소자의 제조 방법을 설명하기 위한 플로우차트이다.
도 3a 내지 도 3e는 발광 소자가 제조되는 과정을 설명하기 위한 공정 단면도들이다.
도 4는 실시예에 따른 발광 소자 패키지의 단면도를 나타낸다.
이하 실시예들을 첨부한 도면을 참조하여 설명한다.
본 실시예의 설명에 있어서, 각 구성요소(element)의 "상(위)" 또는 "하(아래)"(on or under)에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 구성요소(element)가 서로 직접(directly)접촉되거나 하나 이상의 다른 구성요소(element)가 상기 두 구성요소(element) 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다.
또한 "상(위)" 또는 "하(아래)"(on or under)로 표현되는 경우 하나의 구성요소(element)를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 실시예에 의한 발광 소자(100)의 단면도를 나타낸다.
발광소자(100)는 복수의 화합물 반도체층, 예컨대, 3족-5족 원소의 화합물 반도체층을 이용한 LED를 포함하며, LED는 청색, 녹색, 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 자외선(UV:UltraViolet) LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.
이러한 발광 소자(100)는 기판(10), 돌출부(12), 버퍼층(30), 발광 구조물(40) 및 제1 및 제2 전극(50 및 60)을 포함할 수 있다.
먼저, 기판(10)은 반도체 성장에 적합한 물질로 형성될 수 있으며, 반도체 화합물을 포함하여 형성될 수 있다. 기판(10)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
기판(10)의 상면에 복수의 돌출부(12)가 서로 이격되어 형성되어 있다. 이때, 복수의 돌출부(12)와 기판(10)은 일체형일 수도 있고 일체형이 아닐 수도 있다. 즉, 돌출부(12)는 기판(10)을 식각하여 도 1에 도시된 바와 같이 일체형으로 형성될 수도 있지만, 기판(10)의 상부면에 별도의 물질을 패터닝함으로써 형성될 수도 있다.
또한, 발광 소자(100)의 적출 효율을 높이기 위해서는 돌출부(12)의 측면이 발광 구조물(40)의 표면과 수직이 아닌 소정의 기울기를 갖는 경사진 평면 또는 소정의 곡률을 갖는 곡면인 것이 바람직하다. 즉, 복수의 돌출부(12)는 라운드형 외부 표면을 포함할 수도 있지만, 삼각형이나 사각형 등 다각형 모양의 평탄형 외부 표면을 포함할 수도 있다. 예컨대, 복수의 돌출부(12)는 도 1에 도시된 바와 같이 반구형으로 구현될 수도 있지만, 이에 국한되지 않고 다각형 등 다양한 형태로 구현될 수도 있다.
또한, 복수의 돌출부(12)는 임의의 패턴으로 규칙적으로 형성될 수 있으나, 이에 한정된 것은 아니며 불규칙하게 형성될 수도 있다.
전술한 바와 같이, 기판(10)의 상면에 복수의 돌출부(12)가 형성될 경우, 발광 구조물(40)의 활성층(44)에서 발생된 광이 효율적으로 난반사되어 다시 광의 출사면을 향하여 진행할 수 있다. 따라서, 외부로 빠져나가는 광추출 효율(LEE:Light Extraction Efficiency)이 향상될 수 있다.
실시예에 의하면, 기판(10) 상에 버퍼층(30)이 형성되어 있다. 버퍼층(30)은 물질층(32)과 에어 갭(air gap)(34)을 포함한다. 에어 갭(34)은 복수의 돌출부(12) 사이에 형성되어 있고, 물질층(32)은 복수의 돌출부(12)를 포함하여 에어 갭(34)의 상부에 형성되어 있다. 에어 갭(34)의 굴절율은 물질층(32)의 굴절율 보다 작다. 일반적으로, 스넬의 법칙(Snell's law)에 의하면, 굴절율이 큰 매질에서 굴절율이 작은 매질로 진행하는 빛은 굴절율이 작은 매질에서 부딪혀 반사되거나 굴절된다. 따라서, 발광 구조물(40)에서 발생된 광이 기판(10)으로 진행하여 투과되지 않고 에어 갭(34)에서 반사 및 굴절되도록, 에어 갭(34)의 매질은 물질층(32)의 굴절율 보다 작은 굴절율을 갖는 공기(air)이다.
또한, 에어 갭(34)은 삼각뿔 모양일 수 있지만 이에 국한되지 않고 육각뿔 등 다양한 다각형 뿔 모양으로 형성될 수도 있다.
또한, 에어 갭(34)이 삼각뿔 모양일 경우, 도 1에 도시된 바와 같이 그(34)의 단면은 삼각형이며, 그 삼각형의 단면에서 기판(10)과 이루는 내측 경사각(θ)은 65°내지 85°일 수 있다. 이때, 내측 경사각(θ)이 클수록 더욱 많은 광이 에어 갭(34)에서 반사 및 굴절될 수 있으며, 내측 경사각(θ)은 75°로 설정될 수도 있다.
전술한 버퍼층(30)은 기판(10)과 복수의 돌출부(12)의 상부에 형성되어 있다. 버퍼층(30)의 물질층(32)은 질화물로 이루어질 수 있으며, 이 질화물은 알루미뉼 질화물(AlN)을 포함할 수 있다.
이러한 버퍼층(30)의 물질층(32)은 기판(10)과 발광 구조물(40) 사이의 격자 부정합을 감소시키는 기능을 한다. 즉, 발광 구조물(40)의 제1 도전형 반도체층(42)이 기판(10) 상에 직접 형성될 경우 핏(pit)이 생길 수 있으며 나아가 크랙(crack)이 발생할 수도 있는데, 버퍼층(30)의 물질층(32)은 이러한 스트레스를 완화시키는 역할을 한다. 예를 들어, 버퍼층(30)의 높이(h1)는 예를 들면 1㎛ 내지 3㎛이고, 에어 갭(34)의 높이(h2)는 0.5㎛ 내지 2㎛일 수 있다. 전술한 내측 경사각(θ)이 클수록 에어 갭(34)의 높이(h2)는 커지게 된다. 따라서, 에어 갭(34)의 높이(h2)가 클수록 더욱 많은 광이 에어 갭(34)에서 반사 및 굴절되어 산란될 수 있으며, 에어 갭(34)의 높이(h2)는 전술한 범위 내에서 설정될 수 있다.
후술되는 바와 같이, 돌출부(12) 위에 성장되는 물질층(32)의 성장 방향과 성장 속도는 돌출부(12) 사이의 기판(10) 위에 성장되는 물질층(32)의 성장 방향과 성장 속도와 다르기 때문에, 이러한 성질을 이용하면 에어 갭(34)을 쉽게 형성할 수 있다.
사파이어 기판(10)의 굴절률은 대략 1.7이 되고 공기가 매질인 에어 갭(34)의 굴절률은 1이다. 따라서, 발광 구조물(40)로부터 에어 갭(20)에 도달한 빛은 사파이어 기판(10)의 굴절률과 에어 갭(34)의 굴절률 차이에 의해 반사 및 굴절되면서, 기판(10)으로 투과되지 않고 발광 소자(100)의 상부나 측부 방향으로 산란된다.
한편, 발광 구조물(40)은 버퍼층(30)의 상부에 형성되어 있으며, 제1 도전형 반도체층(42), 활성층(44) 및 제2 도전형 반도체층(46)을 포함할 수 있다.
제1 도전형 반도체층(42)은 버퍼층(30)의 상부에 형성되고, 활성층(44)은 제1 도전형 반도체층(42)의 상부에 형성되고, 제2 도전형 반도체층(46)은 활성층(44)의 상부에 형성되어 있다. 이와 같이, 버퍼층(30)의 상부에 제1 도전형 반도체층(42), 활성층(44) 및 제2 도전형 반도체층(46)이 적층되어 발광 구조물(40)을 이룬다.
제1 도전형 반도체층(42)은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 예를 들어, 제1 도전형 반도체층(42)은 n형 반도체층으로 구현될 수 있으며, n형 반도체층은 예컨대, InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN등에서 선택될 수 있으며, 예를 들어, Si, Ge, Sn, Se, Te와 같은 n형 도펀트가 도핑된다. 제1 도전형 반도체층(42)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
활성층(44)은 제1 도전형 반도체층(42) 상에 형성되며, 단일 우물 구조(Double Hetero Structure), 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 활성층(44)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs),/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
활성층(44)과 제1 도전형 반도체층(42) 사이 또는 활성층(44)과 제2 도전형 반도체층(46) 사이에는 도전형 클래드층(미도시)이 형성될 수도 있다.
도전형 클래드층은 활성층(44)의 장벽층의 밴드 갭보다 더 큰 밴드 갭을 가지는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
제2 도전형 반도체층(46)은 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(46)은 p형 도펀트가 도핑된 p형 반도체층으로 구현될 수 있다. 상기 p형 반도체층은 InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다.
제2 도전형 반도체층(46)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
활성층(44)에서 생성된 광은 제2 도전형 반도체층(46)을 경유하여 외부로 추출된다. 그러나, 활성층(44)에서 생성된 광 중 탈출 콘 앵글(escape cone angle) 밖에 있는 부분으로 진행된 광은 제1 도전형 반도체층(42)을 경유하여 기판(10)에 도달한다. 이때, 기판(10)에 도달한 광 중 일부는 돌출부(12)에 의해 반사 및 굴절되면서 산란될 수 있지만, 그렇지 못한 광은 돌출부(12) 사이의 기판(10)을 투과하여 기판(10)의 내부 공간에 갇혀 소실되어 광 추출 효율이 저하된다.
이를 해결하기 위해, 전술한 바와 같이, 실시예에 의하면, 발광 소자(100)에서 기판(10) 상의 복수의 돌출부(12) 사이에 에어 갭(34)이 형성되어 있다. 이러한 에어 갭(34)은 물질층(32)이 갖는 굴절율보다 매우 적은 굴절율을 갖는 공기이므로, 기존의 기판(10)으로 투과되는 광의 대부분이 에어 갭(34)에서 반사 및 굴절되어 소자의 상부 및 측부로 추출될 수 있다. 따라서, 에어 갭(34) 없이 돌출부(12)를 갖는 기판(10)에 대비하여, 에어 갭(34)를 갖는 전술한 실시예에 의한 발광 소자는 광 추출 효율을 10% 정도 더 개선시킬 수 있다.
한편, 제1 전극(50)은 제1 도전형 반도체층(42)의 상부에 형성되며, 금속으로 형성될 수 있다. 예를 들어, 제1 전극(50)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 이루어질 수 있다.
예컨대, 제1 전극(50)은 전술한 금속 물질과 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.
다음으로, 제2 전극(60)은 제2 도전형 반도체층(46)의 상부에 형성되고, 제1 전극(50)과 동일한 물질로 이루어질 수 있다.
전술한 도 1에 도시된 바와 같은 발광 소자(100)는 수평형이지만 본 실시예는 이에 국한되지 않는다. 즉, 실시예에 의한 발광 소자(100)는 플립 칩(flip chip)형에도 적용될 수 있다. 이와 같이, 본 실시예는 발광 구조물(40)의 하부에 형성된 돌출부(12)를 갖는 기판(10), 에어 갭(34)을 포함하는 버퍼층(30)에 관한 것으로서, 발광 소자(100)의 전극의 배치 형태에 국한되지 않는다.
이하, 전술한 실시예에 의한 발광 소자(100)의 제조 방법을 첨부한 도면을 참조하여 다음과 같이 설명한다.
도 2는 실시예에 의한 발광 소자(100)의 제조 방법을 설명하기 위한 플로우차트이고, 도 3a 내지 도 3e는 발광 소자(100)가 제조되는 과정을 설명하기 위한 공정 단면도들이다.
먼저, 도 3a에 도시된 바와 같이, 복수의 돌출부(12)를 갖는 기판(10)을 형성한다(제200 단계). 예를 들어, 기판(10)은 상면에 요철 형상의 돌출부(12)를 갖는 패턴된 사파이어 기판(PSS:Patterned Sapphire Substrate)일 수 있다. 예를 들어, 기판(10)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
다음, 도 3b 및 도 3c에 도시된 바와 같이, 복수의 돌출부(12)의 상부에 에어 갭(34)과 물질층(32)을 포함하는 버퍼층(30)을 형성한다(제220 단계). 버퍼층(30)의 물질층(32)은 알루미뉼 질화물(AlN)을 포함할 수 있다.
예를 들면, 1100℃ 내지 1500℃의 성장 온도 범위, 10 내지 100 mbar의 압력, 트리메틸 알루미늄(TMAL:Trimethyl Aluminium) 가스(gas)의 유량(flow rate)을 분당 10 내지 100 μmol/min로 주입 하고, 암모니아(NH3) 가스의 유량을 분당 500 내지 5000μmol/min 주입하는 공정 분위기 하에서, 복수의 돌출부(12)의 상부에 알루미늄 질화물(AlN)이 서서히 증착되어 버퍼층(30)의 물질층(32)과 에어 갭(34)이 형성될 수 있다. 즉, 공정 초기에는 도 3b에 도시된 바와 같이 돌출부(12)의 상부에 형성된 알루미늄 질화물(32A)이 서로 간격(w) 만큼 이격되어 있지만, 전술한 공정 조건하에서 알루미늄 질화물을 계속해서 성장시키면 도 3c에 도시된 바와 같이 돌출부들(12) 사이에 에어 갭(34)이 형성되면서 물질층(32)도 형성될 수 있다.
이는 돌출부(12)의 위에 성장되는 물질층(32)의 성장 방향 및 성장 속도가 돌출부(12) 사이의 기판(10)의 위에 성장되는 물질층(32)의 성장 방향 및 성장 속도와 다르기 때문에 가능해진다.
다음, 도 3d에 도시된 바와 같이, 버퍼층(30)의 상부에 발광 구조물(40A)을 형성한다(제240 단계). 여기서, 제1 도전형 반도체층(42A), 활성층(44A) 및 제2 도전형 반도체층(46A)을 버퍼층(30)의 상부에 순차적으로 적층하여, 발광 구조물(40A)을 형성할 수 있다.
발광 구조물(40A)은 예를 들어, 유기금속 화학 증착법(MOCVD), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1 및 제2 도전형 반도체층(42A 및 46A) 각각은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있다. 제1 및 제2 도전형 도펀트가 제1 및 제2 도전형 반도체층(42A 및 46A)에 각각 도핑될 수 있다. 예를 들어, 제1 도전형 반도체층(42A)은 n형 반도체층으로 구현될 수 있으며, n형 반도체층은 예컨대, InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, 예를 들어, Si, Ge, Sn, Se, Te와 같은 n형 도펀트가 도핑된다.
제2 도전형 반도체층(46A)은 p형 도펀트가 도핑된 p형 반도체층으로 구현될 수 있다. 상기 p형 반도체층은 InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다.
제1 및 제2 도전형 반도체층(42A 및 46A) 각각은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
활성층(44A)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs),/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다.
이후, 제1 도전형 반도체층(42A), 활성층(44A) 및 제2 도전형 반도체층(46A)을 도 3e에 도시된 바와 같이 메사(Mesa) 식각하여 제1 도전형 반도체층(42)을 노출시킨 후, 노출된 제1 도전형 반도체층(42)의 상부면(42B)과 제2 도전형 반도체층(46)의 상부에 도 1에 도시된 바와 같이 제1 및 제2 전극(50 및 60)을 각각 형성한다(제260 단계).
도 3a 내지 도 3e는 도 1에 도시된 발광 소자(100)의 예시적인 제조 방법에 불과하며, 발광 소자(100)는 이러한 방법 이외에 다른 방법에 의해서도 제조될 수 있음은 물론이다.
이하, 실시예에 의한 발광 소자(100)를 포함하는 발광 소자 패키지를 첨부된 도면을 참조하여 다음과 같이 설명한다.
도 4는 실시예에 따른 발광 소자 패키지(300)의 단면도를 나타낸다.
도 4에 도시된 바와 같이, 실시예에 따른 발광 소자 패키지(300)는 패키지 몸체(310)와, 패키지 몸체(310)에 설치된 제1 전극(322) 및 제2 전극(324)과, 제1 전극(322) 및 제2 전극(324)과 전기적으로 연결되는 발광 소자(100)와, 발광 소자(100)를 포위하는 몰딩부재(340)를 포함한다.
패키지 몸체(310)의 상면에는 캐비티(cavity)가 형성될 수 있으며, 캐비티의 측면은 경사(312)지게 형성될 수 있다. 패키지 몸체(310)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 알루미늄 질화물(AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시예는 패키지 몸체(310)의 재질, 구조 및 형상으로 한정되지 않는다.
제1 전극(322) 및 제2 전극(324)은 패키지 몸체(310) 상에 형성되며, 서로 전기적으로 분리되고, 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 제1 전극(322) 및 제2 전극(324)은 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
발광 소자(100)는 패키지 몸체(310), 제1 전극(322) 또는 제2 전극(324) 중 적어도 하나의 상부면에 설치될 수 있다.
실시예에 의한 발광 소자(100)는 플립 칩 방식이나 와이어 본딩(wire bonding) 방식 등과 같은 본딩 방식을 사용하여 발광 소자 패키지의 제1 및 제2 전극(322 및 324)에 연결될 수 있으며, 이에 대해 한정하지는 않는다.
예를 들어, 도 4에 도시된 바와 같이, 발광 소자(100)는 제1 전극(322) 상에 형성되고, 와이어(332 및 334)를 통해 제1 전극(322) 및 제2 전극(324)과 각각 와이어 본딩 방식에 의해 전기적으로 연결될 수 있다. 또는, 도 1에 도시된 바와 달리 발광 소자(100)가 수평형태가 아니라 플립 칩 형태로 구현될 경우, 발광 소자(100)는 제1 및 제2 전극(322 및 324) 상에 형성될 수도 있다.
한편, 몰딩 부재(340)는 발광 소자(100)를 포위하여 발광 소자(100)를 외부로부터 보호할 수 있다. 또한, 몰딩부재(340)에는 형광체(342)가 포함되어 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다. 예를 들어, 몰딩 부재(340)는 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어질 수 있다.
실시예에 따른 발광소자 패키지는 복수 개가 기판 상에 배열되며, 발광소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다.
또 다른 실시예는 상술한 실시예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 기판 12: 돌출부
30: 버퍼층 32: 물질층
34: 에어 갭 40: 발광 구조물
42: 제1 도전형 반도체층 44: 활성층
46: 제2 도전형 반도체층 50: 제1 전극
60: 제2 전극 100: 발광 소자
300: 발광 소자 패키지 310: 패키지 몸체
322, 324: 제1 및 제2 전극 332, 334: 와이어
340: 몰딩 부재

Claims (13)

  1. 상면에 복수의 돌출부가 형성되어 있는 기판;
    상기 기판상에 배치되면서 에어갭을 포함하는 버퍼층;
    상기 기판상에 배치되고, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 제1 도전형 반도체층의 상부에 형성된 제1 전극; 및
    상기 제2 도전형 반도체층의 상부에 형성된 제2 전극을 포함하고,
    상기 에어 갭은 상기 복수의 돌출부 사이에 배치되도록 형성되는 발광 소자.
  2. 제1 항에 있어서, 상기 에어 갭은 다각형 뿔 모양의 형상을 갖는 발광 소자.
  3. 제1 항에 있어서, 상기 에어 갭은 삼각뿔 모양의 형상을 갖는 발광 소자.
  4. 제3 항에 있어서, 상기 삼각뿔이 상기 기판과 이루는 내측 경사각은 65° 내지 85°인 발광 소자.
  5. 제1 항에 있어서, 상기 에어 갭은 0.5㎛ 내지 2㎛의 높이를 갖는 발광 소자.
  6. 제1 항에 있어서, 상기 버퍼층은 알루미늄 질화물(AlN)을 포함하는 발광 소자.
  7. 제1 항에 있어서, 상기 돌출부와 상기 기판은 일체형인 발광 소자.
  8. 제1 항에 있어서, 상기 돌출부와 상기 기판은 일체형이 아닌 발광 소자.
  9. 제1 항에 있어서, 상기 복수의 돌출부는 라운드형 외부 표면을 포함하는 발광 소자.
  10. 제9 항에 있어서, 상기 복수의 돌출부는 반구형인 발광 소자.
  11. 제1 항에 있어서, 상기 복수의 돌출부는 평탄형 외부 표면을 포함하는 발광 소자.
  12. 제1 항에 있어서, 상기 에어 갭을 포함하는 상기 버퍼층은 1100℃ 내지 1500℃의 온도 범위에서 형성되는 발광 소자.
  13. 제1 항에 있어서, 상기 버퍼층은 상기 복수의 돌출부를 포함하여 상기 에어 갭의 상부에 형성된 물질층을 더 포함하고,
    상기 에어 갭의 굴절율은 상기 물질층의 굴절율 보다 작은 발광 소자.
KR1020110140423A 2011-12-22 2011-12-22 발광소자 KR20130072825A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110140423A KR20130072825A (ko) 2011-12-22 2011-12-22 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110140423A KR20130072825A (ko) 2011-12-22 2011-12-22 발광소자

Publications (1)

Publication Number Publication Date
KR20130072825A true KR20130072825A (ko) 2013-07-02

Family

ID=48987403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110140423A KR20130072825A (ko) 2011-12-22 2011-12-22 발광소자

Country Status (1)

Country Link
KR (1) KR20130072825A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017065566A1 (ko) * 2015-10-15 2017-04-20 엘지이노텍 주식회사 반도체 소자, 반도체 소자 패키지, 및 이를 포함하는 조명 시스템
JP2017137201A (ja) * 2016-02-01 2017-08-10 パナソニック株式会社 エピタキシャル基板
CN108598237A (zh) * 2018-07-12 2018-09-28 广东省半导体产业技术研究院 半导体器件及其制备方法
CN111682092A (zh) * 2020-05-18 2020-09-18 福建中晶科技有限公司 一种图形化蓝宝石衬底的制备方法
CN113555477A (zh) * 2018-07-09 2021-10-26 首尔伟傲世有限公司 发光元件及该发光元件的制造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108352425A (zh) * 2015-10-15 2018-07-31 Lg 伊诺特有限公司 半导体器件、半导体器件封装和包括其的照明系统
WO2017065566A1 (ko) * 2015-10-15 2017-04-20 엘지이노텍 주식회사 반도체 소자, 반도체 소자 패키지, 및 이를 포함하는 조명 시스템
EP3364465A4 (en) * 2015-10-15 2018-10-10 LG Innotek Co., Ltd. Semiconductor device, semiconductor device package, and lighting system comprising same
US10340417B2 (en) 2015-10-15 2019-07-02 Lg Innotek Co., Ltd. Semiconductor device, semiconductor device package, and lighting system comprising same
CN108352425B (zh) * 2015-10-15 2022-02-11 苏州乐琻半导体有限公司 半导体器件、半导体器件封装和包括其的照明系统
JP2017137201A (ja) * 2016-02-01 2017-08-10 パナソニック株式会社 エピタキシャル基板
EP3412800A4 (en) * 2016-02-01 2019-01-23 Panasonic Corporation EPITAXIAL SUBSTRATE
US20190040546A1 (en) * 2016-02-01 2019-02-07 Panasonic Corporation Epitaxial substrate
US10697089B2 (en) 2016-02-01 2020-06-30 Panasonic Corporation Epitaxial substrate
CN113555477A (zh) * 2018-07-09 2021-10-26 首尔伟傲世有限公司 发光元件及该发光元件的制造方法
CN108598237A (zh) * 2018-07-12 2018-09-28 广东省半导体产业技术研究院 半导体器件及其制备方法
CN108598237B (zh) * 2018-07-12 2023-11-10 广东省半导体产业技术研究院 半导体器件及其制备方法
CN111682092A (zh) * 2020-05-18 2020-09-18 福建中晶科技有限公司 一种图形化蓝宝石衬底的制备方法

Similar Documents

Publication Publication Date Title
KR101034053B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101729263B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
US8263989B2 (en) Semiconductor light emitting device
KR101007136B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR101735670B1 (ko) 발광 소자
CN102142500B (zh) 发光器件、发光器件封装以及照明系统
CN102117875B (zh) 发光器件和发光器件封装
KR20130066308A (ko) 발광소자
KR20130072825A (ko) 발광소자
KR20130005961A (ko) 발광 소자 및 그 제조방법
KR20130065451A (ko) 발광소자
EP2814070A1 (en) Light emitting device and lighting system
KR102540645B1 (ko) 발광소자
KR101803570B1 (ko) 발광 소자 및 그 제조방법
KR20120005662A (ko) 발광 소자
KR102076238B1 (ko) 발광 소자
KR101104645B1 (ko) 발광 소자 및 그의 제조 방법
KR101827969B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR20120029232A (ko) 발광소자
KR101874573B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR102515587B1 (ko) 자외선 발광소자 및 조명시스템
KR20120059859A (ko) 발광소자 및 그 발광 소자의 제조 방법
KR20130068701A (ko) 발광소자 및 이를 포함하는 발광 소자 패키지
KR102200075B1 (ko) 자외선 발광소자 및 조명시스템
KR102346719B1 (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application