[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4447474B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4447474B2
JP4447474B2 JP2005012365A JP2005012365A JP4447474B2 JP 4447474 B2 JP4447474 B2 JP 4447474B2 JP 2005012365 A JP2005012365 A JP 2005012365A JP 2005012365 A JP2005012365 A JP 2005012365A JP 4447474 B2 JP4447474 B2 JP 4447474B2
Authority
JP
Japan
Prior art keywords
trench
region
trench portion
gate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005012365A
Other languages
English (en)
Other versions
JP2006202940A (ja
Inventor
秀史 高谷
恭輔 宮城
康嗣 大倉
晃 黒柳
規仁 戸倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2005012365A priority Critical patent/JP4447474B2/ja
Publication of JP2006202940A publication Critical patent/JP2006202940A/ja
Application granted granted Critical
Publication of JP4447474B2 publication Critical patent/JP4447474B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は，トレンチゲート構造を有する半導体装置およびその製造方法に関する。さらに詳細には，ドリフト領域内にフローティング領域を有するものであって，高耐圧化と低オン抵抗化との両立を図ることができる半導体装置およびその製造方法に関するものである。
従来から，パワーデバイス用の絶縁ゲート型半導体装置として，トレンチゲート構造を有するトレンチゲート型の半導体装置が提案されている。このトレンチゲート型の半導体装置では，ゲートトレンチのピッチを狭くしてチャネル密度を高くすることがチャネル抵抗（オン抵抗）の低減に有効である。
例えば，特許文献１には，ゲート電極を内蔵したトレンチ間に，ゲート電極と電気的に接続されたダミー電極を内蔵したダミートレンチを設けた半導体装置が開示されている。ダミー電極を設けることで，実質的にゲート電極のピッチの縮小化が図られる。また，特許文献２には，ゲートトレンチ間に位置するＰ型拡散領域の幅を狭くすることで，ゲートトレンチのピッチの縮小化を図っている。
特開２００４−２２９４１号公報（特に，図１２） 特開２００２−２７０８４１号公報
パワーデバイス用の絶縁ゲート型半導体装置では，低オン抵抗であることに加え，高耐圧であることが要求される。本出願人は，低オン抵抗化と高耐圧化との両立を図るトレンチゲート型半導体装置として，図１０に示すような絶縁ゲート型半導体装置９００を提案している（特願２００３−３４９８０６号）。
この絶縁ゲート型半導体装置９００では，Ｎ+ ソース領域３１と，Ｎ+ ドレイン領域１１と，Ｐ- ボディ領域４１と，Ｎ- ドリフト領域１２とが設けられている。また，半導体基板の上面側の一部を掘り込むことによりＮ+ ソース領域３１およびＰ- ボディ領域４１を貫通するゲートトレンチ２１が形成されている。また，ゲートトレンチ２１の底部には，絶縁物の堆積による堆積絶縁層２３が形成されている。さらに，堆積絶縁層２３上には，ゲート電極２２が形成されている。そして，ゲート電極２２は，ゲートトレンチ２１の壁面に形成されているゲート絶縁膜２４を介して，Ｎ+ ソース領域３１およびＰ- ボディ領域４１と対面している。さらに，Ｎ- ドリフト領域１２内には，Ｐフローティング領域５１が形成されている。そして，ゲートトレンチ２１の下端は，Ｐフローティング領域５１内に位置している。
この絶縁ゲート型半導体装置９００は，Ｎ- ドリフト領域１２内にＰフローティング領域５１が設けられていることにより，次のような特性を有する。すなわち，ドレイン−ソース間（以下，「ＤＳ間」とする）に電圧を印加すると，Ｎ- ドリフト領域１２中，Ｐ- ボディ領域４１との間のＰＮ接合箇所から空乏層が広がる。そして，その空乏層がＰフローティング領域５１にまで到達することで，Ｐフローティング領域５１がパンチスルー状態となって電位が固定される。さらに，Ｐフローティング領域５１とのＰＮ接合箇所からも空乏層が広がるため，Ｐ- ボディ領域４１との間のＰＮ接合箇所とは別に，Ｐフローティング領域５１とのＰＮ接合箇所も電界強度のピークとなる。すなわち，電界のピークを２箇所に形成でき，最大ピーク値を低減することができる。また，Ｐフローティング領域５１から広がる空乏層が隣り合うＰフローティング領域から広がる空乏層と繋がることでＮ- ドリフト領域１２内の空乏化が促進される。従って，高耐圧化が図られる。また，高耐圧であることから，Ｎ- ドリフト領域１２の不純物濃度を上げて低オン抵抗化を図ることができる。
また，絶縁ゲート型半導体装置９００は，底部がＰフローティング領域５１内に位置するゲートトレンチ２１を有することにより，エピタキシャル成長等によってＮ- ドリフト領域１２を形成した後，ゲートトレンチ２１を形成し，そのゲートトレンチ２１の底部から不純物を注入することによりＰフローティング領域５１を形成することができる。すなわち，フローティング領域５１の形成がＮ- ドリフト領域１２の形成後に行われるため，Ｐフローティング領域５１の形成後に再度エピタキシャル成長により単結晶シリコン層を形成する必要がない。従って，絶縁ゲート型半導体装置９００は，簡便に作製することができるとともに熱負荷が小さいという利点を有している。
しかしながら，前記した絶縁ゲート型半導体装置９００に対して，ゲートトレンチ２１，２１間を狭くし，さらなる低オン抵抗化を図ろうとすると，次のような問題がある。すなわち，ゲートトレンチ２１のピッチを狭くし過ぎると，隣り合うＰフローティング領域５１，５１の間隔が狭くなり過ぎる。そのため，ＪＦＥＴ（Junction FET）効果によってＮ- ドリフト領域１２中の電流経路が狭くなり，却ってオン抵抗の増大を招いてしまう。つまり，Ｐフローティング領域５１の存在が低オン抵抗化の妨げになる。
また，隣り合うＰフローティング領域５１，５１の接近を避けるため，単純に深さが異なるゲートトレンチ２１，２１を形成し，Ｐフローティング領域５１の厚さ方向の位置を変えることで接近を回避することが考えられる。しかしながら，２種類以上のゲートトレンチを設けると，トレンチ形成工程，ゲート絶縁膜形成工程，ゲート電極形成工程等がそれぞれ２回以上必要となる。そのため，工程数が多くなり，コストアップを招く。
具体的に，図１０に示した半導体装置９００の製造プロセスは，主として次の順の製造工程からなる（図３，図１１，図１２参照）。
（ａ）Ｐ- ボディ領域４１，ゲートトレンチ２１，終端トレンチ２８の形成
（ｂ）Ｐフローティング領域５１，５２の形成
（ｃ）ゲートトレンチ２１，終端トレンチ２８内への絶縁膜埋め込み
（ｄ）絶縁膜のエッチバック
（ｅ）エッチバック後酸化アニール，ウェットエッチング
（ｆ）ゲート電極２２の形成
（ｇ）Ｎ+ ソース領域３１，コンタクトＰ+ 領域３２の形成
（ｈ）コンタクトの形成
（ｉ）ソース電極３０，ドレイン電極１０の形成
そして，深さが異なる２種類のゲートトレンチを形成する場合には，上記の工程のうち，工程（ａ）から工程（ｆ）までを繰り返す必要がある。そのため，工程数が非常に多くなってしまう。
本発明は，前記した従来の技術が有する問題点を解決するためになされたものである。すなわちその課題とするところは，ドリフト領域内にフローティング領域を有するものであって，簡素な製造工程によってオン抵抗の低減が図られた半導体装置およびその製造方法を提供することにある。
この課題の解決を目的としてなされた半導体装置は，半導体基板内の上面側に位置し第１導電型半導体であるボディ領域と，ボディ領域の下方に接し第２導電型半導体であるドリフト領域とを備え，トレンチゲート構造を有する半導体装置であって，ドリフト領域に囲まれ，第１導電型半導体であるフローティング領域と，ボディ領域を貫通し，底部がフローティング領域内に位置し，ゲート電極を内蔵するトレンチ部群と，トレンチ部群のうちの隣り合うトレンチ部間に位置し，ボディ領域を貫通し，底部がドリフト領域内であってトレンチ部群の各トレンチ部の底部よりも上方に位置し，ゲート電極を内蔵する中間トレンチ部とを備え，トレンチ部群のトレンチ部に内蔵されるゲート電極と，中間トレンチ部に内蔵されるゲート電極とが電気的に接続されていることを特徴とするものである。
すなわち，本発明の半導体装置は，ドリフト領域内に埋め込まれたフローティング領域によって高耐圧化が図られる。このフローティング領域は，ブレイクダウンする直前でフローティング領域から広がる空乏層同士が繋がるピッチで設けられる。すなわち，フローティング領域のピッチは広く，ドリフト抵抗成分は小さい。また，上記の半導体装置は，フローティング領域の形成に供するトレンチ部がフローティング領域のピッチと同等のピッチで設けられ，さらに隣り合うトレンチ部間に中間トレンチ部が設けられる。そして，この中間トレンチ部内にもゲート電極が設けられる。そのため，本発明の半導体装置は，チャネル密度が高く，チャネル抵抗成分が小さい。また，中間トレンチ部は，トレンチ部群の各トレンチ部よりも深さが浅く，その底部はドリフト領域に囲まれている。そのため，ＪＦＥＴ効果の問題は生じない。従って，高耐圧化とともに低オン抵抗化が確実に図られる。
また，中間トレンチ部の端部は，トレンチ部群のトレンチ部の側面と繋がっていることとするとよりよい。例えば，ストライプ状に設けられたトレンチ部群に対して，上面から見て梯子状になるように中間トレンチ部を設ける。あるいは，網目状になるように設けてもよい。このような配置とすることで，トレンチ部のピッチが狭く，トレンチ部と平行に中間トレンチ部を形成できない場合であっても，トレンチ部と中間トレンチ部とを直交させることでチャネル密度が高い半導体装置とすることができる。
また，本発明の半導体装置の製造方法は，半導体基板内の上面側に位置し第１導電型半導体であるボディ領域と，ボディ領域の下面と接し第２導電型半導体であるドリフト領域とを備え，トレンチゲート構造を有する半導体装置の製造方法であって，半導体基板の一部を第１の深さまで掘り下げることによりトレンチ部を形成するトレンチ部形成工程と，トレンチ部形成工程にて形成されたトレンチ部の底部から不純物を注入することにより，第１導電型半導体であるフローティング領域を形成する不純物注入工程と，トレンチ部形成工程にて形成された各トレンチ部内に絶縁物の堆積による堆積絶縁層を形成する堆積絶縁層形成工程と，堆積絶縁層形成工程にてトレンチ部内に堆積した堆積絶縁層の一部を除去するとともに半導体基板の一部を露出させるエッチバック工程と，エッチバック工程にて露出させた部位から半導体基板を第１の深さよりも浅い第２の深さまで掘り下げることにより中間トレンチ部を形成する中間トレンチ部形成工程と，トレンチ部形成工程にて形成したトレンチ部内および中間トレンチ部形成工程にて形成した中間トレンチ部内にゲート電極層を形成するゲート電極層形成工程とを含むことを特徴としている。
本発明の半導体装置の製造方法では，トレンチ部形成工程と，中間トレンチ部形成工程とで，深さが異なるトレンチ部をそれぞれ形成する。具体的には，まず，トレンチ部形成工程にて深さが深いトレンチ部を形成し，不純物注入工程にてそのトレンチ部を利用してフローティング領域を形成する。その後，エッチバック工程にてゲート電極のためのスペースを確保するとともに中間トレンチ部のためのマスクパターンを形成する。そして，中間トレンチ形成工程にてそのマスクパターンを利用して中間トレンチ部を形成する。そして，各トレンチ部および各中間トレンチ部の洗浄処理を行った後，ゲート電極層形成工程にてトレンチ部内のゲート電極層と中間トレンチ部内のゲート電極層とをまとめて形成する。
すなわち，本発明の半導体装置の製造方法では，各トレンチ部内のゲート電極層と各中間トレンチ部内のゲート電極層とを１回のゲート電極層形成工程によって形成している。そのため，トレンチ部の形成からゲート電極層の形成までを繰り返し行っている従来の製造方法と比較して工程が少ない。よって，製造プロセスが簡素化され，コストアップが最小限に抑制される。
さらに，本発明の半導体装置の製造方法では，エッチバック工程にてトレンチ部内に堆積した堆積絶縁層の一部を除去するとともにトレンチ部の壁面に絶縁膜層を形成することとするとよりよい。すなわち，エッチバック工程では，トレンチ部の壁面に薄膜の絶縁層を残した状態でエッチバックを行う。これにより，その薄膜の絶縁層が中間トレンチ部形成工程でのエッチング保護膜として作用する。従って，トレンチ部の壁面の汚染が抑制され，素子特性の劣化を抑えることができる。
また，本発明の別の半導体装置は，半導体基板内の上面側に位置し第１導電型半導体であるボディ領域と，ボディ領域の下方に接し第２導電型半導体であるドリフト領域とを備え，トレンチゲート構造を有する半導体装置であって，ドリフト領域に囲まれるとともに上面から見てドット状に形成され，第１導電型半導体であるフローティング領域と，ボディ領域を貫通し，底部がドリフト領域内に位置し，ゲート電極を内蔵するトレンチ部群と，底部がフローティング領域内に位置し，開口部が前記トレンチ部群の各トレンチ部の底部に設けられ，内部に絶縁物を堆積してなる堆積絶縁層を有するホール部と，トレンチ部群のうちの隣り合うトレンチ部間に位置し，ボディ領域を貫通し，底部がドリフト領域内であってホール部の底部よりも上方に位置し，ゲート電極を内蔵する中間トレンチ部とを備え，トレンチ部群のトレンチ部に内蔵されるゲート電極と，中間トレンチ部に内蔵されるゲート電極とが電気的に接続されていることを特徴とするものである。
すなわち，上記の半導体装置では，ゲート電極を内蔵するトレンチ部と，フローティング領域の形成に供するホール部とを有している。さらに，ホール部の底部からイオン注入することにより形成されるフローティング領域がドット状をなしている。そのため，フローティング領域の密度が小さく，耐圧を向上させつつドリフト抵抗成分（ＪＦＥＴ抵抗成分）を低減することができる。
さらに，上記の半導体装置では，ホール部の開口部がトレンチ部群の各トレンチ部の底部に設けられている。すなわち，ホール部がトレンチ部の下方に設けられていることにより，幅広い電流経路を確保することができる。つまり，ホール部がチャネル領域の障害となることはない。よって，低オン抵抗化をより一層図ることができる。
本発明によれば，トレンチの底部からのイオン注入によって形成されたフローティング領域を有するものであって，簡素な製造工程によってオン抵抗の低減が図られた半導体装置およびその製造方法が実現されている。
以下，本発明を具体化した実施の形態について，添付図面を参照しつつ詳細に説明する。なお，本実施の形態は，絶縁ゲートへの電圧印加により，ドレイン−ソース間の導通をコントロールする絶縁ゲート型半導体装置に本発明を適用したものである。
［第１の形態］
第１の形態に係る絶縁ゲート型半導体装置１００（以下，「半導体装置１００」とする）は，図１の断面図に示す構造を有している。なお，本明細書においては，出発基板と，出発基板上にエピタキシャル成長により形成した単結晶シリコンの部分とを合わせた全体を半導体基板と呼ぶこととする。また，図１中，図１０で示した従来の半導体装置と同一記号の構成要素は，その構成要素と同一機能を有するものである。
第１の形態に係る半導体装置１００は，図１の正面断面図に示す構造を有している。半導体装置１００では，半導体基板内における上面側に，Ｎ+ ソース領域３１およびコンタクトＰ+ 領域３２が，下面側にＮ+ ドレイン領域１１がそれぞれ設けられている。それらの間には上面側から，Ｐ- ボディ領域４１およびＮ- ドリフト領域１２が設けられている。また，半導体基板の下面側にはドレイン電極１０が，上面側には層間絶縁層３３を介してソース電極３０がそれぞれ設けられている。
また，半導体基板の上面側の一部を掘り込むことにより，Ｐ- ボディ領域４１を貫通してなるゲートトレンチ２１，およびゲートトレンチ２１，２１間に位置しゲートトレンチ２１と深さが異なるゲートトレンチ２６が形成されている。ゲートトレンチ２１は，半導体基板の上面からみてストライプ状に形成されている。そして，ゲートトレンチ２５は，ゲートトレンチ２１と平行になるようにストライプ形状あるいはドット形状に設けられている。
また，ゲートトレンチ２１の底部には，絶縁物（例えば，酸化シリコン）の堆積による堆積絶縁層２３が形成されている。さらに，堆積絶縁層２３上には，導体（例えば，ポリシリコン）の堆積によるゲート電極２２が形成されている。ゲート電極２２の下端は，Ｐ- ボディ領域４１の下面より下方に位置している。そして，ゲート電極２２は，トレンチ２１の壁面に形成されているゲート絶縁膜２４を介して，半導体基板のＮ+ ソース領域３１およびＰ- ボディ領域４１と対面している。すなわち，ゲート電極２２は，ゲート絶縁膜２４によりＮ+ ソース領域３１およびＰ- ボディ領域４１から絶縁されている。
また，ゲートトレンチ２５内にもゲート電極２６が設けられている。ゲート電極２２とゲート電極２６とは，同電位となるように半導体基板内部あるいは半導体基板の表面にて電気的に接続されている。そして，ゲート電極２６も，トレンチ２５の壁面に形成されているゲート絶縁膜２７を介して，半導体基板のＮ+ ソース領域３１およびＰ- ボディ領域４１と対面している。すなわち，ゲート電極２６も，ゲート絶縁膜２７によりＮ+ ソース領域３１およびＰ- ボディ領域４１から絶縁されている。
このような構造を持つ半導体装置１００では，ゲート電極２２，２６への電圧印加によりＰ- ボディ領域４１にチャネル効果を生じさせ，もってＮ+ ソース領域３１とＮ- ドリフト領域１２との間の導通をコントロールしている。
さらに，半導体装置１００には，Ｎ- ドリフト領域１２に囲まれたＰフローティング領域５１が形成されている。Ｐフローティング領域５１の断面は，図１の断面図に示したように，ゲートトレンチ２１の底部を中心とする略円形形状となっている。
Ｐフローティング領域５１の半径は，堆積絶縁層２３の厚さの１／２以下である。従って，堆積絶縁層２３の上端は，Ｐフローティング領域５１の上端よりも上方に位置する。よって，堆積絶縁層２３上に堆積するゲート電極２２とＰフローティング領域５１とは対面していない。そして，ゲートトレンチ２１の底部に堆積絶縁層２３が設けられていることにより，ゲート絶縁膜２４およびゲート電極２２は，トレンチエッチングにおける損傷の影響を受けない。よって，素子特性の劣化および信頼性の低下が抑止される。また，ゲート電極２２とＰフローティング領域５１との対面が抑止され，オン抵抗の増大を回避できる。また，堆積絶縁層２３を設けない場合と比較してゲート電極２２が小さい。そのため，ゲート−ドレイン間容量Ｃｇｄが小さく，スイッチングスピードが速い。
このように半導体基板中にＰフローティング領域５１が設けられている半導体装置１００では，電界のピークがＮ- ドリフト領域１２とＰ- ボディ領域４１とのＰＮ接合箇所近傍と，Ｎ- ドリフト領域１２とＰフローティング領域５１とのＰＮ接合箇所近傍との２箇所に形成される。つまり，Ｐフローティング領域５１によっても耐圧を支えることができるため，高耐圧化が図られる。また，高耐圧であることから，Ｎ- ドリフト領域１２の不純物濃度を上げて低オン抵抗化を図ることができる。
また，Ｐフローティング領域５１は，Ｐフローティング領域５１から広がる空乏層同士がブレイクダウンする直前で繋がるピッチで設けられている。そのため，隣り合うＰフローティング領域５１，５１間には十分なスペースがあり，オン状態においてＰフローティング領域５１の存在がドレイン電流に対する妨げとなることはない。具体的には，Ｐフローティング領域５１の位置を決定するゲートトレンチ２１のピッチＰFPが次の条件（１）を満たすように設計する。
ＰFP＜２ｒFP＋２Ｗ2MAX （１）
条件（１）中，ｒFPはＰフローティング領域５１の幅方向の半径を，Ｗ2MAXはブレイクダウンの発生時におけるＰフローティング領域５１から広がる空乏層の最大幅を，それぞれ意味する（各変数は図２の概略図参照）。
なお，条件（１）中の空乏層の最大幅Ｗ2MAXは，次の式（２）のように定義することができる。
Ｗ2MAX＝√（２εS（ＶBI2＋ＶＲ2MAX）／ｑＮD） （２）
式（２）中，εSは半導体の誘電率を，ＶBI2はＰフローティング領域５１とＮ- ドリフト領域１２とのＰＮ接合箇所のビルトインポテンシャル電圧を，ＶＲ2MAXはブレイクダウン直前にＤＳ間に印加された電圧のうち，Ｐフローティング領域５１にて保持する分圧を，ｑは素電荷量を，ＮDはＮ- ドリフト領域１２の不純物濃度を，それぞれ意味する。そして，式（２）を条件（１）に代入することにより，次の条件（３）が得られる。
ＰFP＜２ｒFP＋√（２εS（ＶBI2＋ＶＲ2MAX）／ｑＮD）（３）
条件（３）を満たす範囲のピッチＰFPであれば，Ｐフローティング領域５１から幅方向に広がる空乏層を繋ぎ合わせることができ，高耐圧化を図ることができる。さらに，条件（３）を満たす範囲でできる限りゲートトレンチ２１，２１間のピッチを広くすることでＪＦＥＴ効果の影響を抑えることができ，低オン抵抗化を図ることができる。
また，ゲートトレンチ２１，２１間には，深さがゲートトレンチ２１よりも浅く，底部がＰフローティング領域に囲まれていないゲートトレンチ２５が設けられている。ゲートトレンチ２５を設けることにより，ゲートトレンチ２５の近傍にもチャネル領域が形成される。そのため，ゲートトレンチ２１，２１間におけるチャネル密度が従来のものと比較して高く，結果としてさらなる低オン抵抗化を図ることができる。なお，ゲートトレンチ２１，２１間に設けるゲートトレンチ２５は１本に限るものではない。すなわち，図２に示したように複数本のゲートトレンチ２５を設けてもよい。ゲートトレンチ２５の数が多いほどチャネル密度が高くなり，低オン抵抗化をより一層図ることができる。
また，半導体装置１００の終端エリアにも，内部が絶縁層２９にて充填された終端トレンチ２８が設けられている。また，Ｐフローティング領域５１と同様の作用を有し，終端トレンチ２８の下方に位置するＰフローティング領域５３が形成されている。半導体装置１００では，終端トレンチ２８およびそれに対応するＰフローティング領域５３によってセルエリアと同様に終端エリアについても高耐圧化を図っている。また，Ｐフローティング領域５２のピッチは，Ｐフローティング領域５１のピッチよりも狭い。すなわち，Ｐフローティング領域５２から広がる空乏層は，Ｐフローティング領域５１から広がる空乏層と比べて広がり難いため，Ｐフローティング領域５２のピッチを狭くすることで高耐圧化を確実にしている。
続いて，図１に示した半導体装置１００の製造プロセスを図３ないし図５により説明する。半導体装置１００の製造プロセスは，主として次の順の製造工程からなる。
（ａ）Ｐ- ボディ領域４１，ゲートトレンチ２１，終端トレンチ２８の形成
（ｂ）Ｐフローティング領域５１，５２の形成
（ｃ）ゲートトレンチ２１，終端トレンチ２８内への絶縁膜埋め込み
（ｄ）絶縁膜のエッチバック
（ｄ’）ゲートトレンチ２５の形成
（ｅ）（犠牲酸化兼）エッチバック後酸化アニール，ウェットエッチング
（ｆ）ゲート電極２２，２６の形成
（ｇ）Ｎ+ ソース領域３１の形成
（ｈ）コンタクト，コンタクトＰ+ 領域３２の形成
（ｉ）ソース電極３０，ドレイン電極１０の形成
以下，工程（ａ）〜工程（ｉ）の詳細について述べる。
まず，Ｎ+ ドレイン領域１１となるＮ+ 基板上に，Ｎ- 型シリコン層をエピタキシャル成長により形成する。このＮ- 型シリコン層（エピタキシャル層）は，Ｎ- ドリフト領域１２，Ｐ- ボディ領域４１，Ｎ+ ソース領域３１，コンタクトＰ+ 領域３２の各領域となる部分である。
次に，半導体基板の上面側に，不純物として例えばボロン（Ｂ）のイオン注入を行い，その後の熱拡散処理によってＰ- ボディ領域４１を形成する。次に，半導体基板上にＨＴＯ（High Temperatuer Oxide）などのハードマスク９１を形成し，そのハードマスク９１上にレジストを形成する。そして，ゲートトレンチ２１および終端トレンチ６２用のパターニングを行う。次に，マスクドライエッチングを行った後，トレンチドライエッチングを行う。このトレンチドライエッチングにより，Ｐ- ボディ領域４１を貫通するゲートトレンチ２１および終端トレンチ６２がまとめて形成される（図３：工程（ａ））。トレンチドライエッチングを行った後，不要なレジストは除去する。
次に，熱酸化処理を行うことにより，各トレンチのそれぞれの壁面に３０ｎｍ程度の厚さの犠牲酸化膜を形成する。犠牲酸化膜は，各トレンチの側壁にイオン注入を行わないようにするためのものである。次に，各トレンチの底面から不純物として例えばボロン（Ｂ）のイオン注入を行う。そしてその後の熱拡散処理により，Ｐフローティング領域５１を形成する（図３：工程（ｂ））。イオン注入を行った後，不要なハードマスク９１は除去する。その後，ＣＤＥ（Chemical Dry Etching）等の等方的なエッチング法を利用して各トレンチの壁面を平滑化する。
次に，ＣＶＤ（Chemical Vapor Deposition）法によって各ゲートトレンチ２１および各終端トレンチ６２内に絶縁膜９２を堆積する（図３：工程（ｃ））。絶縁膜９２としては，例えばＴＥＯＳ（Tetra-Ethyl-Orso-Silicate）を原料とした減圧ＣＶＤ法，あるいはオゾンとＴＥＯＳとを原料としたＣＶＤ法によって形成されるシリコン酸化膜が該当する。この絶縁膜９２が，図１中の堆積絶縁層２３，２９となる。
次に，絶縁膜９２上にレジスト９０を形成し，ゲートトレンチ２１およびゲートトレンチ２５用のパターニングを行う。そして，そのレジスト９０をマスクとして絶縁膜９２に対してエッチバックを行う（図４：工程（ｄ））。これにより，絶縁膜９２の一部が除去され，トレンチゲート２１内のゲート電極２２を形成するためのスペースが確保される。さらにこのエッチバックにて，ゲートトレンチ２５が設けられる部位上の絶縁膜９３が除去され，シリコンの一部が露出する。エッチバック後は，レジスト９０を除去する。
なお，パターニングの際，トレンチゲート２１の側壁に，５０ｎｍ程度の厚さの絶縁膜９３が残るようにレジストパターンを形成する。この残された絶縁膜は，ゲートトレンチ２５用のトレンチエッチングの際にエッチング保護膜として作用する。
次に，絶縁膜９３をマスクとして半導体基板に対してトレンチドライエッチングを行う。これにより，ゲートトレンチ２１よりも浅く，底部がＰフローティング領域に囲まれていないゲートトレンチ２５が形成される（図４：工程（ｄ’））。
次に，熱酸化処理として９００℃〜１０５０℃程度の熱酸化を行い，ＣＶＤによる酸化膜９２の接合箇所を強固にする。この熱酸化処理は，ゲートトレンチ２５の壁面への犠牲酸化膜の形成を兼ねる。その後，各トレンチの壁面に形成された酸化膜をウェットエッチングにて除去する。その際，犠牲酸化膜の除去も兼ねる。これにより，ドライエッチングによるダメージ層が除去される（図４：工程（ｅ））。
次に，熱酸化処理を行い，シリコン表面に膜厚が４０ｎｍ〜１００ｎｍの範囲内の熱酸化膜を形成する。この熱酸化膜が，図１中のゲート酸化膜２４，２７となる。次に，エッチバックにて確保したスペースに対し，ゲート材を堆積する。具体的にゲート材の成膜条件としては，例えば反応ガスをＳｉＨ4 を含む混合ガスとし，成膜温度を５８０℃〜６４０℃とし，常圧ＣＶＤ法によって８００ｎｍ程度の膜厚のポリシリコン膜を形成する。その後，堆積したゲート材に対してリン（Ｐ）を注入・拡散し，さらにエッチバックを行うことにより，ゲート電極２２，２６が形成される（図４：工程（ｆ））。
次に，半導体基板上にＮ+ ソース領域３１用のレジストパターンを形成し，リン（Ｐ）を注入・拡散することにより，Ｎ+ ソース領域３１を形成する（図５：工程（ｇ））。その後，セル領域上の絶縁膜９２を除去し，半導体基板上に層間絶縁層３３を形成する。なお，ゲートトレンチ２５用のマスクパターンをＮ+ ソース領域３１用のレジストパターンとして利用することもできる。その場合，Ｎ+ ソース領域３１用のフォトリソグラフィ工程を省略することができる。
次に，その層間絶縁層３３に対してコンタクトホールを形成する。その後，コンタクトホールを介して半導体基板の露出している部位に対してボロン（Ｂ）を注入・拡散することにより，コンタクトＰ+ 領域３２を形成する（図５：工程（ｈ））。最後に，ソース電極３０，ドレイン電極１０等を形成することにより，トレンチゲート型の半導体装置１００が作製される（図５：工程（ｉ））。
本製造プロセスは，従来の半導体装置９００の製造プロセスと比較して，工程（ｄ’）が追加されるのみである。すなわち，工程（ｄ’）を追加するだけで深さが異なる２種類のゲートトレンチを作製することができる。なお，コンタクトＰ+ 領域３２を形成する手順が本製造プロセスでは工程（ｈ），従来の製造プロセスでは工程（ｇ）と異なるが，工程数の増加はない。
具体的に，従来の製造プロセス（図３，図１１，図１２参照）にて半導体装置１００を製造する場合には，次の手順による。すなわち，工程（ａ）から工程（ｆ）まで行ってゲート電極２２を内蔵したゲートトレンチ２１を形成した後，再度工程（ａ），工程（ｅ），工程（ｆ）を行う必要がある。すなわち，本形態の製造プロセスと比較して，工程（ｅ）ないし工程（ｆ）の分だけ工程数が多い。よって，本製造プロセスがシンプルであることがわかる。
以上詳細に説明したように第１の形態の半導体装置１００は，Ｎ- ドリフト領域１２内に埋め込まれたＰフローティング領域５１によって高耐圧化を図ることとしている。このＰフローティング領域５１は，Ｐフローティング領域５１から広がる空乏層同士が繋がるピッチで設けられている。そのため，Ｐフローティング領域５１のピッチは広く，ドリフト抵抗成分は小さい。また，半導体装置１００は，Ｐフローティング領域５１の形成に供するゲートトレンチ２１，２１間に，ゲートトレンチ２１よりも深さが浅いゲートトレンチ２５を設けることとしている。そして，このゲートトレンチ２５内にもゲート電極２６を設けることとしている。そのため，半導体装置１００は，チャネル密度が高く，結果としてチャネル抵抗成分が小さい。つまり，ドリフト抵抗成分およびチャネル抵抗成分がともに小さいことから，結果としてオン抵抗が低い。従って，高耐圧化とともに，低オン抵抗化が確実に図られた半導体装置が実現している。
また，半導体装置１００の製造プロセスは，従来の半導体装置の製造プロセスに工程（ｄ’）を加えるのみである。具体的に，本形態の製造プロセスでは，洗浄処理（工程（ｅ））およびゲート電極形成処理（工程（ｆ））については，ゲートトレンチ２１とゲートトレンチ２５とで共用していることから工程数が少ない。
また，Ｐフローティング領域５１をゲートトレンチ２１の底部からのイオン注入によって形成している。すなわち，Ｎ- ドリフト領域１２（エピタキシャル層）を形成した後にＰフローティング領域５１を形成している。そのため，エピタキシャル成長工程を繰り返す必要がない。また，Ｐフローティング領域５１の形成後の熱負荷が小さく，Ｐフローティング領域５１のサイズの制御性が良好である。
［第２の形態］
第２の形態に係る半導体装置２００は，図６の断面図に示す構造を有している。半導体装置２００の特徴は，ゲートトレンチが梯子状に配設されていることにある。この点，ゲートトレンチがストライプ状に配設されている第１の形態と異なる。なお，図６中，図１で示した半導体装置１００と同一記号の構成要素は，その構成要素と同一機能を有するものである。
半導体装置２００では，図６に示したようにゲートトレンチ２１，２１間に位置するゲートトレンチ６１がゲートトレンチ２１と直交する方向に配設されている。そして，そのゲートトレンチ６１の両端がゲートトレンチ２１の側面と繋がっており，ゲートトレンチ全体として梯子状をなしている。また，ゲートトレンチ６１内には，ゲート電極６２およびゲート酸化膜６３が設けられており，ゲート電極６２はゲート電極２２と繋がっている。
半導体装置２００は，第１の形態と同様の製造プロセスにて製造可能である。すなわち，第１の形態での工程（ｄ’）にてゲートトレンチ２１と交差するゲートトレンチ６１を形成する。
すなわち，第２の形態の半導体装置２００は，第１の形態と同様に，ゲートトレンチ２１，２１間に位置するゲートトレンチ６１によってチャネル密度が高い。よって，チャネル抵抗が低い。また，半導体装置２００は，ゲートトレンチ２１に対して直交方向にゲートトレンチ２５を設け，ゲートトレンチ２１とゲートトレンチ２５とを繋いでいる。このような配置とすると，ゲートトレンチ２１のピッチが狭い場合（特に，ゲートトレンチ２１，２１間が２μｍ以下となってしまう場合）であってもチャネル密度の高密度化を図ることができる。例えば，ゲートトレンチ２１，２１間に配置するゲートトレンチをゲートトレンチ２１と平行に形成できない，さらにはそのゲートトレンチ周辺に極細幅の領域を形成できないときに，特に有効である。
なお，本形態の半導体装置２００では，ゲートトレンチを梯子状に配設しているが，これに限るものではない。例えば，網目状に配設してもよい。
［第３の形態］
第３の形態に係る半導体装置３００は，図７の断面図に示す構造を有している。半導体装置３００の特徴は，Ｎ- ドリフト領域１２中に埋め込まれたＰフローティング領域５３が半導体基板の厚さ方向から見てドット状に配置されていることにある。この点，Ｐフローティング領域５１がストライプ状に配置されている第１の形態と異なる。なお，図７中，図１で示した半導体装置１００と同一記号の構成要素は，その構成要素と同一機能を有するものである。
半導体装置３００では，図７に示したようにゲート電極７２を内蔵し，ストライプ状に配設されたゲートトレンチ７１が設けられている。ゲート電極７２は，ゲート絶縁膜７４によりＮ+ ソース領域３１およびＰ- ボディ領域４１から絶縁されている。半導体装置３００では，ゲート電極７２への電圧印加によりＰ- ボディ領域４１にチャネル効果を生じさせ，もってＮ+ ソース領域３１とＮ- ドリフト領域１２との間の導通をコントロールしている。
また，半導体装置では，ゲートトレンチ７１の底部に開口部を有するとともに内部が絶縁層７３にて充填されているホール７５が設けられている。さらに，Ｎ- ドリフト領域１２内に埋め込まれるとともにホール７５の底部を囲むＰフローティング領域５３が設けられている。Ｐフローティング領域５３は，ホール７５の底部からイオン注入することによってＮ- ドリフト領域１２中に埋め込まれるため，図８の上面透視図に示すようにドット状に配設される。このＰフローティング領域５３により，第１の形態と同様に高耐圧化が図られる。
また，隣り合うゲートトレンチ７１およびＰフローティング領域５３は，ブレイクダウンする直前でＰフローティング領域５３から広がる空乏層同士が繋がるピッチで設けられている。また，ホール７５のピッチは，ゲートトレンチ７１の長手方向と，それに直交する方向とが略同一である。
半導体装置３００は，第１の形態と同様の製造プロセスにて製造可能である。すなわち，第１の形態での工程（ａ）にてホール７５を形成する。このときホール部７５は，半導体基板の上面から見てゲートトレンチ７１が形成される仮想線上に設けられる。そして，工程（ｂ）にてホール７５の底部からイオン注入を行い，ドット状のＰフローティング領域５３を形成する。そして，工程（ｄ）にてホール７５上に位置するゲート電極７２のためにスペースを確保し，工程（ｄ’）にてその仮想線上にゲートトレンチ７１を形成する。これにより，ホール７５の開口部がゲートトレンチ７１の底部に位置することになる。その後，ゲート電極の形成等を経て半導体装置３００が形成される。
従来の製造プロセス（図３，図１１，図１２参照）にて半導体装置３００を製造する場合には，工程（ａ）から工程（ｆ）まで行ってホール７５上に位置するゲート電極７２を形成した後，再度工程（ａ），工程（ｅ），工程（ｆ）を行う必要がある。すなわち，本形態の製造プロセスと比較して，工程（ｅ）ないし工程（ｆ）の分だけ工程数が多い。よって，本製造プロセスがシンプルであることがわかる。
以上詳細に説明したように第３の形態の半導体装置３００は，ゲートトレンチ７１の下方にホール部７５を設け，そのホール部７５の底部からのイオン注入によってなるドット状のＰフローティング領域５３が設けることとしている。そのため，フローティング領域５１がストライプ状に設けられている第１の形態と比較して，Ｐフローティング領域５３の密度が小さい。そのため，高耐圧でありながらドリフト抵抗成分（ＪＦＥＴ抵抗成分）の低減が図られる。よって，低オン抵抗化を一層図ることができる。
なお，Ｐフローティング領域５３をドット状に配設する場合，図９の上面透視図に示すようにホール７５を千鳥状に配設することでＰフローティング領域５３，５３間の距離を均一化することができる。よって，より高耐圧化が図られる。
また，ゲートトレンチ７１，７１間に，第１の形態と同様にゲート電極７２と電気的に接続された領域を内蔵するゲートトレンチを設けてもよい。このようにすることで，より一層の低オン抵抗化が図られる。この場合，そのゲートトレンチは，ゲートトレンチ７１と同一の工程で形成される。
なお，本実施の形態は単なる例示にすぎず，本発明を何ら限定するものではない。したがって本発明は当然に，その要旨を逸脱しない範囲内で種々の改良，変形が可能である。例えば，ゲート絶縁膜２４については，酸化膜に限らず，窒化膜等の他の種類の絶縁膜でもよいし，複合膜でもよい。また，半導体についても，シリコンに限らず，他の種類の半導体（ＳｉＣ，ＧａＮ，ＧａＡｓ等）であってもよい。
また，トレンチゲート２１の配置は，ストライプ形状に限定するものではない。例えば，トレンチゲート２１は同心のリング形状であってもよい。
また，実施の形態の半導体装置は，伝導度変調型パワーＭＯＳ（ＩＧＢＴ）に対しても適用可能である。
第１の形態に係るトレンチゲート型半導体装置の構造を示す断面図である。 ゲートトレンチのピッチの条件に必要な各変数の概略を示す図である。 第１の形態に係るトレンチゲート型半導体装置の製造工程を示す図（その１）である。 第１の形態に係るトレンチゲート型半導体装置の製造工程を示す図（その２）である。 第１の形態に係るトレンチゲート型半導体装置の製造工程を示す図（その３）である。 第２の形態に係るトレンチゲート型半導体装置の構造を示す断面図である。 第３の形態に係るトレンチゲート型半導体装置の構造を示す断面図である。 図７に示したトレンチゲート型半導体装置を上面から見た構造（例１）を示す上面透視図である。 図７に示したトレンチゲート型半導体装置を上面から見た構造（例２）を示す上面透視図である。 従来のトレンチゲート型半導体装置の構造を示す断面図である。 従来の形態に係るトレンチゲート型半導体装置の製造工程を示す図（その１）である。 従来の形態に係るトレンチゲート型半導体装置の製造工程を示す図（その２）である。
符号の説明
１０ ドレイン電極
１１ Ｎ+ ドレイン領域
１２ Ｎ- ドリフト領域（ドリフト領域）
２１ 第１ゲートトレンチ（トレンチ部）
２２ ゲート電極（ゲート電極）
２３ 堆積絶縁層
２４ ゲート絶縁膜
２５ 第２ゲートトレンチ（中間トレンチ部）
２６ ゲート電極（ゲート電極）
３０ ソース電極
３１ Ｎ+ ソース領域
４１ Ｐ- ボディ領域（ボディ領域）
５１ Ｐフローティング領域（フローティング領域）
５３ Ｐフローティング領域（フローティング領域）
６１ 第３ゲートトレンチ（中間トレンチ部）
６２ ゲート電極（ゲート電極）
７１ ゲートトレンチ（トレンチ部）
７２ ゲート電極（ゲート電極）
７５ ホール（ホール部）
１００ 半導体装置（半導体装置）

Claims (7)

  1. 半導体基板内の上面側に位置し第１導電型半導体であるボディ領域と，前記ボディ領域の下方に接し第２導電型半導体であるドリフト領域とを備え，トレンチゲート構造を有する半導体装置において，
    前記ドリフト領域に囲まれ，第１導電型半導体であるフローティング領域と，
    前記ボディ領域を貫通し，底部が前記フローティング領域内に位置し，ゲート電極を内蔵するトレンチ部群と，
    前記トレンチ部群のうちの隣り合うトレンチ部間に位置し，前記ボディ領域を貫通し，底部が前記ドリフト領域内であって前記トレンチ部群の各トレンチ部の底部よりも上方に位置し，ゲート電極を内蔵する中間トレンチ部とを備え，
    前記トレンチ部群のトレンチ部に内蔵されるゲート電極と，前記中間トレンチ部に内蔵されるゲート電極とが電気的に接続されていることを特徴とする半導体装置。
  2. 半導体基板内の上面側に位置し第１導電型半導体であるボディ領域と，前記ボディ領域の下方に接し第２導電型半導体であるドリフト領域とを備え，トレンチゲート構造を有する半導体装置において，
    前記ドリフト領域に囲まれるとともに上面から見てドット状に形成され，第１導電型半導体であるフローティング領域と，
    前記ボディ領域を貫通し，底部が前記ドリフト領域内に位置し，ゲート電極を内蔵するトレンチ部群と，
    底部が前記フローティング領域内に位置し，開口部が前記トレンチ部群の各トレンチ部の底部に設けられ，内部に絶縁物を堆積してなる堆積絶縁層を有するホール部と，
    前記トレンチ部群のうちの隣り合うトレンチ部間に位置し，前記ボディ領域を貫通し，底部が前記ドリフト領域内であって前記ホール部の底部よりも上方に位置し，ゲート電極を内蔵する中間トレンチ部とを備え，
    前記トレンチ部群のトレンチ部に内蔵されるゲート電極と，前記中間トレンチ部に内蔵されるゲート電極とが電気的に接続されていることを特徴とする半導体装置。
  3. 請求項１または請求項２に記載する半導体装置において，
    前記中間トレンチ部の端部は，前記トレンチ部群のトレンチ部の側面と繋がっていることを特徴とする半導体装置。
  4. 半導体基板内の上面側に位置し第１導電型半導体であるボディ領域と，前記ボディ領域の下面と接し第２導電型半導体であるドリフト領域とを備え，トレンチゲート構造を有する半導体装置の製造方法において，
    半導体基板の一部を第１の深さまで掘り下げることによりトレンチ部を形成するトレンチ部形成工程と，
    前記トレンチ部形成工程にて形成されたトレンチ部の底部から不純物を注入することにより，第１導電型半導体であるフローティング領域を形成する不純物注入工程と，
    前記トレンチ部形成工程にて形成された各トレンチ部内に絶縁物の堆積による堆積絶縁層を形成する堆積絶縁層形成工程と，
    前記堆積絶縁層形成工程にてトレンチ部内に堆積した堆積絶縁層の一部を除去するとともに半導体基板の一部を露出させるエッチバック工程と，
    前記エッチバック工程にて露出させた部位から半導体基板を第１の深さよりも浅い第２の深さまで掘り下げることにより中間トレンチ部を形成する中間トレンチ部形成工程と，
    前記トレンチ部形成工程にて形成したトレンチ部内および前記中間トレンチ部形成工程
    にて形成した中間トレンチ部内にゲート電極層を形成するゲート電極層形成工程とを含むことを特徴とする半導体装置の製造方法。
  5. 請求項４に記載する半導体装置の製造方法において，
    前記エッチバック工程にてトレンチ部内に堆積した堆積絶縁層の一部を除去するとともにトレンチ部の壁面に絶縁膜層を形成することを特徴とする半導体装置の製造方法。
  6. 半導体基板内の上面側に位置し第１導電型半導体であるボディ領域と，前記ボディ領域の下面と接し第２導電型半導体であるドリフト領域とを備え，トレンチゲート構造を有する半導体装置の製造方法において，
    半導体基板の一部を第１の深さまで掘り下げることによりホール部を形成するホール部形成工程と，
    前記ホール部形成工程にて形成されたホール部の底部から不純物を注入することにより，第１導電型半導体であるフローティング領域を形成する不純物注入工程と，
    前記ホール部形成工程にて形成された各ホール部内に絶縁物の堆積による堆積絶縁層を形成する堆積絶縁層形成工程と，
    前記堆積絶縁層形成工程にてホール部内に堆積した堆積絶縁層の一部を除去するとともに半導体基板の一部を露出させるエッチバック工程と，
    前記エッチバック工程にて露出させた部位から半導体基板を第１の深さよりも浅い第２の深さまで掘り下げることによりトレンチ部を形成するトレンチ部形成工程と，
    前記トレンチ部形成工程にて形成したトレンチ部内にゲート電極層を形成するゲート電極層形成工程とを含むことを特徴とする半導体装置の製造方法。
  7. 請求項６に記載する半導体装置の製造方法において，
    前記ホール部形成工程では，半導体基板の上面から見て等間隔にホール部を形成し，
    前記トレンチ部形成工程では，隣り合うホール部を結ぶ線上にトレンチ部を形成することを特徴とする半導体装置の製造方法
JP2005012365A 2005-01-20 2005-01-20 半導体装置およびその製造方法 Active JP4447474B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005012365A JP4447474B2 (ja) 2005-01-20 2005-01-20 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005012365A JP4447474B2 (ja) 2005-01-20 2005-01-20 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006202940A JP2006202940A (ja) 2006-08-03
JP4447474B2 true JP4447474B2 (ja) 2010-04-07

Family

ID=36960666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005012365A Active JP4447474B2 (ja) 2005-01-20 2005-01-20 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4447474B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5446297B2 (ja) * 2009-02-06 2014-03-19 トヨタ自動車株式会社 半導体装置の製造方法
WO2011039888A1 (ja) * 2009-10-01 2011-04-07 トヨタ自動車株式会社 半導体装置
JP6231377B2 (ja) * 2013-12-25 2017-11-15 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
CN105448720A (zh) * 2014-07-30 2016-03-30 中芯国际集成电路制造(上海)有限公司 沟槽型mosfet的制作方法、沟槽型mosfet及半导体器件
JP6741091B2 (ja) * 2019-02-14 2020-08-19 富士電機株式会社 半導体装置の製造方法
JP7443924B2 (ja) 2020-05-14 2024-03-06 富士電機株式会社 半導体装置
CN113690302A (zh) * 2020-05-18 2021-11-23 华润微电子（重庆）有限公司 半导体器件及其制备方法
CN113690294A (zh) * 2020-05-18 2021-11-23 华润微电子（重庆）有限公司 Igbt器件及其制备方法
CN113054012B (zh) * 2021-02-23 2021-12-03 杭州士兰微电子股份有限公司 绝缘栅双极晶体管及其制造方法

Also Published As

Publication number Publication date
JP2006202940A (ja) 2006-08-03

Similar Documents

Publication Publication Date Title
JP4414863B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP4453671B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP4538211B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP5353190B2 (ja) 半導体装置および半導体装置の製造方法
US6967139B2 (en) Method of manufacturing semiconductor device
US9627526B2 (en) Assymetric poly gate for optimum termination design in trench power MOSFETs
US20150011065A1 (en) Semiconductor device and method for manufacturing the same
JP4860929B2 (ja) 半導体装置およびその製造方法
JP6950290B2 (ja) 半導体装置および半導体装置の製造方法
JP4500530B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP4735224B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
TW201943081A (zh) 半導體裝置及其製造方法
JP2013182935A (ja) 半導体装置およびその製造方法
JP2018198267A (ja) 半導体装置及びその製造方法
JP4447474B2 (ja) 半導体装置およびその製造方法
JP4500639B2 (ja) トレンチゲート型半導体装置およびその製造方法
JP4735235B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP4491307B2 (ja) 半導体装置およびその製造方法
JP2008306022A (ja) 半導体装置
JP2004200441A (ja) 半導体装置とその製造方法
JP2005252204A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP4623656B2 (ja) 縦型ゲート半導体装置およびその製造方法
JP2012160601A (ja) 半導体装置の製造方法
CN109314142A (zh) 短沟道沟槽功率mosfet
US7507630B2 (en) Method of fabricating a semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100120

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4447474

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140129

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250