JP4330851B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4330851B2 JP4330851B2 JP2002208904A JP2002208904A JP4330851B2 JP 4330851 B2 JP4330851 B2 JP 4330851B2 JP 2002208904 A JP2002208904 A JP 2002208904A JP 2002208904 A JP2002208904 A JP 2002208904A JP 4330851 B2 JP4330851 B2 JP 4330851B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- nitride film
- manufacturing
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体表面の保護や不活性化を行うことによる半導体装置の高性能化に関するものである。
【０００２】
【従来の技術】
高周波電子デバイスとして電界効果トランジスタ（ＦＥＴ）やヘテロバイポーラトランジスタ（ＨＢＴ）の開発が行われ、実用化されている。ＦＥＴのゲート−ドレイン間、ソース−ゲート間に露出した半導体表面やＨＢＴのべース領域の端部においては半導体表面でのダングリングボンドや酸化による表面準位の生成が起こり、トランジスタの性能劣化を誘起する。ＦＥＴではゲート−ドレイン間でのリーク電流の増加が見られたり、ＨＢＴでは表面再結合によるベース内での少数キャリアの低減が起こる。
【０００３】
次世代高周波パワーデバイスとしてIII族−窒素化合物で構成される電子デバイスが期待されているが、従来のＧａＡｓ−ＡｌＧａＡｓ系材料をはじめとする化合物半導体を用いた電子デバイスの作製プロセス技術を容易に応用することが困難である。半導体表面保護や不活性膜としてこれまでに用いられている酸化珪素膜や窒化珪素膜のみの使用では新しいIII族−窒素化合物材料が有している特性を十分に引き出すことができず、新しい半導体表面保護技術や表面不活性技術の導入が必要とされている。
【０００４】
【発明が解決しようとする課題】
III族−窒素化合物半導体の表面保護技術や表面不活性化技術を確立し、高周波電子デバイスの性能向上が望まれている。本発明は上記の状況に鑑みてなされたもので、窒化ホウ素膜を用いて表面保護および表面不活性化を実現できる半導体表面処理、成膜方法およびその表面保護技術や表面下活性化技術を用いて作製した高性能半導体装置並びに半導体装置を含む通信システムの電子装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するための本発明の半導体装置の製造方法は被成模基板を窒素を含むプラズマ雰囲気中に配置し、前記被成膜基板にホウ素原子を供給し、窒化ホウ素膜を形成する半導体装置の製造方法において、前記膜の作製の前に被成模基板表面を水素、窒素、アルゴン、リンの少なくとも１元素を含むプラズマに露出させることを特徴とする。
【０００６】
また、上記目的を達成するための本発明の半導体装置の製造方法は窒化ホウ素のレーザアブレーションまたはスパッタにより被成模基板に窒化ホウ素膜を形成する半導体装置の製造方法において、前記膜の作製の前に被成模基板表面を水素、窒素、アルゴン、リンの少なくとも１元素を含むプラズマに露出させることを特徴とする。
【０００７】
【実施例】
以下に本発明の実施例を図面を用いて詳しく説明する。
【０００８】
（実施例１）
図１は本発明の第１実施例の半導体装置としてヘテ口ＦＥＴを示す概略側面図である。有機金属気相成長法（ＭＯＣＶＤ）によりサファイヤ基板１上にＡｌＮバッファー層２が形成され、更に、ノンドープＧａＮ層３を２μｍｍ、ノンドープＡｌＧａＮスペーサー層４−１を２ｎｍ、Ｓｉを添加したｎ型ＡｌＧａＮ層４−２を１５ｎｍ、ノンドープＡｌＧａＮキャップ層４−３を３ｎｍ成長させる。
【０００９】
素子分離の後、プラズマＣＶＤ装置内で試料温度を３００℃にして表面を水素プラズマで処理した後、窒素プラズマと三塩化ホウ素を用いて窒化ホウ素膜８−１を５０ｎｍ堆積させる。その上にスパッタ法により窒化珪素膜８−２を３００ｎｍ堆積させる。フオトリソグラフィーによりソース５とドレイン６の窒化珪素膜８−２および窒化ホウ素膜８−１をエッチングし、その後Ｔｉ／Ａｌを電子ビーム蒸着し、オーミック電極を形成する。次に、ソース５とドレイン６電極の間でゲート７電極を形成するため、窒化珪素膜８―２および窒化ホウ素膜８−１をエッチングし、その後、Ｎｉ／Ａｕによりショットキー接合によりゲート７電極を形成する。
【００１０】
このようにしてヘテ口ＦＥＴを作製することにより、ソースーゲートおよびゲートードレイン間の表面保護として酸化珪素膜や窒化珪素膜のみを用いたものに比べゲートードレイン間のリーク電流が３分の１以下に低減した。
【００１１】
本実施例においては基板としてサファイヤを用いたが、ＳｉＣを使用することもできる。また、本実施例で用いたＧａＮ／ＡＩＧａＮ層構造を有するＦＥＴに制限されることなく、他の層構造を有するＦＥＴに対しても同様に用いられる。
【００１２】
（実施例２）
図２は本発明の第２実施例の半導体装置としてＨＢＴを示す概略側面図である。有機金属気相成長法 （ＭＯＣＶＤ）によりｎ型ＳｉＣ基板２１上にＳｉ添添加のｎ型ＡｌＮバッファー層２２が形成され、更に、ｎ型ＧａＮコレクタ層２３を２μｍ、Ｍｇを添加したｐ型ＧａＮべース層２４をＯ．３μｍ、Ｓｉを添加したｎ型ＡｌＧａＮエミッタ層２５を１μｍ、ｎ型ＧａＮコンタクト層２６を５０ｎｍ成長させる。素子分離の後、エミッタ部を残してコンタクト層２６およびエミッタ層２５を除去し、べース層２４を露出させる。プラズマＣＶＤ装置内で試料温度を３００℃にして表面を水素プラズマで処理した後、窒素プラズマと三塩化ホウ素を用いて窒化ホウ素膜２７−１を５０ｎｍ堆積させる。
【００１３】
その上にスパッタ法により窒化珪素膜２７−２を３００ｎｍ堆積させる。フォトリソグラフィーによりエミッタ電極２８部の窒化珪素膜２７−２および窒化ホウ素膜２７−１をエッチングし、 Ｔｉ／Ａｌを電子ビーム蒸着し、エミッタ電極を形成する。同様にフオトリソクラフィーによりべース電極２９部の窒化珪素膜２７−２および窒化ホウ素膜２７−１をエッチングし、Ｎｉ／Ａｌを電子ビーム蒸着し、べース電極を形成する。最後に基板２１裏面にコレクタ電極３０を形成して完成する。
【００１４】
このようにしてＨＢＴを作製することにより、べース層２４の表面保護として酸化珪素膜や窒化珪素膜のみを用いたものに比ベエミッタ接地電流増幅率が５０％以上増加した。
【００１５】
本実施例においては基板としてｎ型ＳｉＣを用いたが、サファイヤやＳｉＣの高抵抗基板を使用することもできる。高抵抗基板使用の場合、コレクタ電極も同様の作製工程を用いて、表面側に作製される。また、本実施例で用いたＧａＮ／ＡｌＧａＮ層構造を有するＨＢＴに制限されることなく、他の層構造を有するＨＢＴに対しても同様に用いられる。
ＩＩＩ−Ｖ化合物半導体素子（例えば、ＧａＡｓＦＥＴ、ＧａＡｓ／ＡｌＧａＡｓＨＥＭＴ、ＡｌＩｎＡｓ／ＩｎＧａＡｓＨＥＭＴなど）に使われれば低誘電率膜のため浮遊容量が低減でき素子の周波数特性が向上した。
【００１６】
【発明の効果】
本発明は半導体表面に窒化ホウ素膜を作製することにより表面欠陥密度の低減を図る方法を提供するものであり、ＦＥＴやＨＢＴをはじめとする半導体素子の作製に応用でき、特に、窒化物半導体を用いたＦＥＴおよびＨＢＴに用いることにより、高周波電子素子の高性能化に効果的である。
【００１７】
また、本発明の技術を用いて作製された半導体素子は高性能情報処理装置や通信システム装置等のキーデバイスとして提供できる。
【図面の簡単な説明】
【図１】 本発明の実施例１による半導体装置を示す断面図
【図２】 本発明の実施例２による半導体装置を示す断面図
【符号の説明】
１・・基板
２・・ＡｌＮバッフアー層
３・・ノンドープＧａＮ層
４−１・・ノンドープＡｌＧａＮスペーサー層
４−２・・ｎ型ＡｌＧａＮ層
４−３・・ノンドープＡｌＧａＮキャップ層
５・・ソース
６・・ドレイン
７・・ゲート
８−１・・窒化ホウ素膜
８−２・・窒化珪素膜
２１・・基板
２２・・ｎ型ＡｌＮバッフアー層
２３・・ｎ型ＧａＮコレクタ層
２４・・ｐ型ＧａＮべース層
２５・・ｎ型ＡｌＧａＮエミッタ層
２６・・ｎ型ＧａＮコンタクト層
２７−１・・窒化ホウ素膜
２７−２・・窒化珪素膜
２８・・エミッタ電極
２９・・べース電極
３０・・コレクタ電極
【発明の属する技術分野】
本発明は半導体表面の保護や不活性化を行うことによる半導体装置の高性能化に関するものである。
【０００２】
【従来の技術】
高周波電子デバイスとして電界効果トランジスタ（ＦＥＴ）やヘテロバイポーラトランジスタ（ＨＢＴ）の開発が行われ、実用化されている。ＦＥＴのゲート−ドレイン間、ソース−ゲート間に露出した半導体表面やＨＢＴのべース領域の端部においては半導体表面でのダングリングボンドや酸化による表面準位の生成が起こり、トランジスタの性能劣化を誘起する。ＦＥＴではゲート−ドレイン間でのリーク電流の増加が見られたり、ＨＢＴでは表面再結合によるベース内での少数キャリアの低減が起こる。
【０００３】
次世代高周波パワーデバイスとしてIII族−窒素化合物で構成される電子デバイスが期待されているが、従来のＧａＡｓ−ＡｌＧａＡｓ系材料をはじめとする化合物半導体を用いた電子デバイスの作製プロセス技術を容易に応用することが困難である。半導体表面保護や不活性膜としてこれまでに用いられている酸化珪素膜や窒化珪素膜のみの使用では新しいIII族−窒素化合物材料が有している特性を十分に引き出すことができず、新しい半導体表面保護技術や表面不活性技術の導入が必要とされている。
【０００４】
【発明が解決しようとする課題】
III族−窒素化合物半導体の表面保護技術や表面不活性化技術を確立し、高周波電子デバイスの性能向上が望まれている。本発明は上記の状況に鑑みてなされたもので、窒化ホウ素膜を用いて表面保護および表面不活性化を実現できる半導体表面処理、成膜方法およびその表面保護技術や表面下活性化技術を用いて作製した高性能半導体装置並びに半導体装置を含む通信システムの電子装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するための本発明の半導体装置の製造方法は被成模基板を窒素を含むプラズマ雰囲気中に配置し、前記被成膜基板にホウ素原子を供給し、窒化ホウ素膜を形成する半導体装置の製造方法において、前記膜の作製の前に被成模基板表面を水素、窒素、アルゴン、リンの少なくとも１元素を含むプラズマに露出させることを特徴とする。
【０００６】
また、上記目的を達成するための本発明の半導体装置の製造方法は窒化ホウ素のレーザアブレーションまたはスパッタにより被成模基板に窒化ホウ素膜を形成する半導体装置の製造方法において、前記膜の作製の前に被成模基板表面を水素、窒素、アルゴン、リンの少なくとも１元素を含むプラズマに露出させることを特徴とする。
【０００７】
【実施例】
以下に本発明の実施例を図面を用いて詳しく説明する。
【０００８】
（実施例１）
図１は本発明の第１実施例の半導体装置としてヘテ口ＦＥＴを示す概略側面図である。有機金属気相成長法（ＭＯＣＶＤ）によりサファイヤ基板１上にＡｌＮバッファー層２が形成され、更に、ノンドープＧａＮ層３を２μｍｍ、ノンドープＡｌＧａＮスペーサー層４−１を２ｎｍ、Ｓｉを添加したｎ型ＡｌＧａＮ層４−２を１５ｎｍ、ノンドープＡｌＧａＮキャップ層４−３を３ｎｍ成長させる。
【０００９】
素子分離の後、プラズマＣＶＤ装置内で試料温度を３００℃にして表面を水素プラズマで処理した後、窒素プラズマと三塩化ホウ素を用いて窒化ホウ素膜８−１を５０ｎｍ堆積させる。その上にスパッタ法により窒化珪素膜８−２を３００ｎｍ堆積させる。フオトリソグラフィーによりソース５とドレイン６の窒化珪素膜８−２および窒化ホウ素膜８−１をエッチングし、その後Ｔｉ／Ａｌを電子ビーム蒸着し、オーミック電極を形成する。次に、ソース５とドレイン６電極の間でゲート７電極を形成するため、窒化珪素膜８―２および窒化ホウ素膜８−１をエッチングし、その後、Ｎｉ／Ａｕによりショットキー接合によりゲート７電極を形成する。
【００１０】
このようにしてヘテ口ＦＥＴを作製することにより、ソースーゲートおよびゲートードレイン間の表面保護として酸化珪素膜や窒化珪素膜のみを用いたものに比べゲートードレイン間のリーク電流が３分の１以下に低減した。
【００１１】
本実施例においては基板としてサファイヤを用いたが、ＳｉＣを使用することもできる。また、本実施例で用いたＧａＮ／ＡＩＧａＮ層構造を有するＦＥＴに制限されることなく、他の層構造を有するＦＥＴに対しても同様に用いられる。
【００１２】
（実施例２）
図２は本発明の第２実施例の半導体装置としてＨＢＴを示す概略側面図である。有機金属気相成長法 （ＭＯＣＶＤ）によりｎ型ＳｉＣ基板２１上にＳｉ添添加のｎ型ＡｌＮバッファー層２２が形成され、更に、ｎ型ＧａＮコレクタ層２３を２μｍ、Ｍｇを添加したｐ型ＧａＮべース層２４をＯ．３μｍ、Ｓｉを添加したｎ型ＡｌＧａＮエミッタ層２５を１μｍ、ｎ型ＧａＮコンタクト層２６を５０ｎｍ成長させる。素子分離の後、エミッタ部を残してコンタクト層２６およびエミッタ層２５を除去し、べース層２４を露出させる。プラズマＣＶＤ装置内で試料温度を３００℃にして表面を水素プラズマで処理した後、窒素プラズマと三塩化ホウ素を用いて窒化ホウ素膜２７−１を５０ｎｍ堆積させる。
【００１３】
その上にスパッタ法により窒化珪素膜２７−２を３００ｎｍ堆積させる。フォトリソグラフィーによりエミッタ電極２８部の窒化珪素膜２７−２および窒化ホウ素膜２７−１をエッチングし、 Ｔｉ／Ａｌを電子ビーム蒸着し、エミッタ電極を形成する。同様にフオトリソクラフィーによりべース電極２９部の窒化珪素膜２７−２および窒化ホウ素膜２７−１をエッチングし、Ｎｉ／Ａｌを電子ビーム蒸着し、べース電極を形成する。最後に基板２１裏面にコレクタ電極３０を形成して完成する。
【００１４】
このようにしてＨＢＴを作製することにより、べース層２４の表面保護として酸化珪素膜や窒化珪素膜のみを用いたものに比ベエミッタ接地電流増幅率が５０％以上増加した。
【００１５】
本実施例においては基板としてｎ型ＳｉＣを用いたが、サファイヤやＳｉＣの高抵抗基板を使用することもできる。高抵抗基板使用の場合、コレクタ電極も同様の作製工程を用いて、表面側に作製される。また、本実施例で用いたＧａＮ／ＡｌＧａＮ層構造を有するＨＢＴに制限されることなく、他の層構造を有するＨＢＴに対しても同様に用いられる。
ＩＩＩ−Ｖ化合物半導体素子（例えば、ＧａＡｓＦＥＴ、ＧａＡｓ／ＡｌＧａＡｓＨＥＭＴ、ＡｌＩｎＡｓ／ＩｎＧａＡｓＨＥＭＴなど）に使われれば低誘電率膜のため浮遊容量が低減でき素子の周波数特性が向上した。
【００１６】
【発明の効果】
本発明は半導体表面に窒化ホウ素膜を作製することにより表面欠陥密度の低減を図る方法を提供するものであり、ＦＥＴやＨＢＴをはじめとする半導体素子の作製に応用でき、特に、窒化物半導体を用いたＦＥＴおよびＨＢＴに用いることにより、高周波電子素子の高性能化に効果的である。
【００１７】
また、本発明の技術を用いて作製された半導体素子は高性能情報処理装置や通信システム装置等のキーデバイスとして提供できる。
【図面の簡単な説明】
【図１】 本発明の実施例１による半導体装置を示す断面図
【図２】 本発明の実施例２による半導体装置を示す断面図
【符号の説明】
１・・基板
２・・ＡｌＮバッフアー層
３・・ノンドープＧａＮ層
４−１・・ノンドープＡｌＧａＮスペーサー層
４−２・・ｎ型ＡｌＧａＮ層
４−３・・ノンドープＡｌＧａＮキャップ層
５・・ソース
６・・ドレイン
７・・ゲート
８−１・・窒化ホウ素膜
８−２・・窒化珪素膜
２１・・基板
２２・・ｎ型ＡｌＮバッフアー層
２３・・ｎ型ＧａＮコレクタ層
２４・・ｐ型ＧａＮべース層
２５・・ｎ型ＡｌＧａＮエミッタ層
２６・・ｎ型ＧａＮコンタクト層
２７−１・・窒化ホウ素膜
２７−２・・窒化珪素膜
２８・・エミッタ電極
２９・・べース電極
３０・・コレクタ電極
Claims (4)
- 被成膜基板を窒素を含むプラズマ雰囲気中に配置し、前記被成膜基板にホウ素原子を供給し、窒化ホウ素膜を形成する半導体装置の製造方法において、前記膜の作製の前に被成模基板表面を水素、窒素、アルゴン、リンの少なくとも１元素を含むプラズマに露出させることを特徴とする半導体装置の製造方法。
- 窒化ホウ素のレーザアブレーションまたはスパッタにより被成模基板に窒化ホウ素膜を形成する半導体装置の製造方法において、前記膜の作製の前に被成模基板表面を水素、窒素、アルゴン、リンの少なくとも１元素を含むプラズマに露出させることを特徴とする半導体装置の製造方法。
- 前記半導体装置はＦＥＴであることを特徴とする請求項１または２のいずれか１項記載の半導体装置の製造方法。
- 前記半導体装置はＨＢＴであることを特徴とする請求項１または２のいずれか１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002208904A JP4330851B2 (ja) | 2001-07-17 | 2002-07-17 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001217090 | 2001-07-17 | ||
| JP2001-217090 | 2001-07-17 | ||
| JP2002208904A JP4330851B2 (ja) | 2001-07-17 | 2002-07-17 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008131238A Division JP5227078B2 (ja) | 2001-07-17 | 2008-05-19 | 半導体装置及びその作製方法並びに半導体装置応用システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003115487A JP2003115487A (ja) | 2003-04-18 |
| JP4330851B2 true JP4330851B2 (ja) | 2009-09-16 |
Family
ID=26618884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002208904A Expired - Fee Related JP4330851B2 (ja) | 2001-07-17 | 2002-07-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4330851B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7649215B2 (en) * | 2003-12-05 | 2010-01-19 | International Rectifier Corporation | III-nitride device passivation and method |
| JP2005243802A (ja) * | 2004-02-25 | 2005-09-08 | Watanabe Shoko:Kk | 半導体装置およびその半導体装置応用システム |
| US7368793B2 (en) | 2004-03-22 | 2008-05-06 | Matsushita Electric Industrial Co., Ltd. | HEMT transistor semiconductor device |
| JP5248743B2 (ja) * | 2004-06-30 | 2013-07-31 | アイメック | 半導体装置および半導体装置の製造方法 |
| US7547928B2 (en) | 2004-06-30 | 2009-06-16 | Interuniversitair Microelektronica Centrum (Imec) | AlGaN/GaN high electron mobility transistor devices |
| EP1612866B1 (en) * | 2004-06-30 | 2014-07-30 | Imec | AlGaN/GaN Hemt Devices |
| US8399911B2 (en) * | 2006-06-07 | 2013-03-19 | Imec | Enhancement mode field effect device and the method of production thereof |
| CN101506958B (zh) * | 2006-09-20 | 2012-02-22 | 富士通株式会社 | 场效应晶体管 |
| WO2010024243A1 (ja) * | 2008-08-26 | 2010-03-04 | 本田技研工業株式会社 | バイポーラ型半導体装置およびその製造方法 |
| JP6179266B2 (ja) * | 2013-08-12 | 2017-08-16 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2002
- 2002-07-17 JP JP2002208904A patent/JP4330851B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003115487A (ja) | 2003-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10335637A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP5200372B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP5227078B2 (ja) | 半導体装置及びその作製方法並びに半導体装置応用システム | |
| JP2003209124A (ja) | 電界効果半導体素子の製造方法及び電界効果半導体素子 | |
| JP2007165431A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JP3449116B2 (ja) | 半導体装置 | |
| JP2007142365A (ja) | ｐ型ひずみＩｎＧａＮベース層を有するＧａＮヘテロ接合バイポーラトランジスタとその製造方法 | |
| JP4906023B2 (ja) | ＧａＮ系半導体装置 | |
| JP4330851B2 (ja) | 半導体装置の製造方法 | |
| JP3377022B2 (ja) | ヘテロ接合型電界効果トランジスタの製造方法 | |
| JP6242678B2 (ja) | 窒化物半導体素子及びその製造方法 | |
| US20050236646A1 (en) | Nitride semiconductor device and manufacturing method thereof | |
| JP2004165387A (ja) | ＧａＮ系電界効果トランジスタ | |
| JPH06342811A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP5509544B2 (ja) | 半導体装置及びその製造方法 | |
| JP4228250B2 (ja) | 化合物半導体装置 | |
| JP4869576B2 (ja) | 窒化物半導体装置及びその製造方法 | |
| KR100563884B1 (ko) | 접합형 전계 효과 트랜지스터의 제조 방법 | |
| CN113745333A (zh) | 一种含δ掺杂势垒层的常关型氧化镓基MIS-HEMT器件及其制备方法 | |
| JP4355147B2 (ja) | 半導体装置、半導体装置の製造方法及び半導体装置応用システム | |
| JPH0260222B2 (ja) | ||
| CN113745324B (zh) | 一种准垂直结构射频器件及制作方法 | |
| KR100347520B1 (ko) | 이종접합 쌍극자 소자 및 그 제조방법 | |
| JP3164150B2 (ja) | 電界効果型トランジスタの製造方法 | |
| JP2001298031A (ja) | 接合型バイポーラトランジスタおよびその製造方法、半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080319 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080519 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090527 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090617 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |