JP4322732B2

JP4322732B2 - 定電流発生回路

Info

Publication number: JP4322732B2
Application number: JP2004138300A
Authority: JP
Inventors: 秀幸青田
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2004-05-07
Filing date: 2004-05-07
Publication date: 2009-09-02
Anticipated expiration: 2024-05-07
Also published as: US7208931B2; US20050248397A1; JP2005321931A

Description

本発明は、電池駆動の携帯電話などに使用する定電流発生回路に関する。

従来より、種々の定電流発生回路が提案されている。例えば、以下の特許文献１には、基準電圧発生回路と、オペアンプと、カレントミラー回路とで構成される定電流発生回路が開示されている。
特開平６−２８２３３８号公報

上記特許文献１に記載の定電流発生回路は、基準電圧発生回路のエンハンス型の電界効果トランジスタ（以下、「ＦＥＴ」と記す）と、デプレッション型のＦＥＴのチャンネル幅Ｗとチャンネル長Ｌの比Ｓ＝Ｗ／Ｌ（以下、単に「比Ｓ」と記す）を調整して、環境温度の増加に対して基準電圧の値が減少する負の係数を有するようにし、多結晶シリコンで構成される抵抗が有する、環境温度の増加に対して基準電圧の値が減少する負の係数を打ち消す回路である。以下、環境温度の増減に対して基準電圧の値を特定する係数のことを「温度係数」という。例えば、温度係数が、環境温度の増加に対して基準電圧の値が減少する負の値を持つ場合、「負の温度係数」という。逆に、温度係数が、環境温度の増加に対して基準電圧の値が増加する正の値を持つ場合、「正の温度係数」という。
しかし、上記従来の定電流発生回路には、以下の３つの問題があった。

（１）エンハンス型ＦＥＴと、デプレッション型のＦＥＴの最適な比Ｓは、これらＦＥＴのしきい値によって変動する。したがって、１組のＦＥＴで抵抗が有する負の温度係数を打ち消す基準電圧を生成することは困難であった。
（２）上記の課題を解決するために、製造工程中（拡散・生成工程後）にレーザトリミングを行い、比Ｓを調整する方法がある。しかし、この方法では、基準電圧の温度係数だけでなく、基準電圧の電位自体も変動する。このため、定電流回路として使用するには、多結晶シリコンで構成されている抵抗自体のトリミングも必要になり、回路規模の増大を招くという新たな問題がある。
（３）この定電圧発生回路の発生する基準電圧は、抵抗の温度係数を打ち消すために負の温度係数を有する。このため、温度係数がゼロ又は略ゼロの基準電圧が必要な場合、別の基準電圧を用意する必要があった。

本発明は、製造後に温度係数の値をゼロに調整するためのトリミングが不要で、製造工程の変動に強い定電流発生回路、及び、温度係数がゼロ又は略ゼロの基準電圧を発生しうる基準電圧発生回路を提供することを目的とする。

この発明に係る定電流発生回路は、基準電圧を出力する基準電圧発生回路と、該基準電圧に基づいて出力する電流値を特定する１個以上の抵抗を備える定電流回路とを備えた定電流発生回路において、
上記抵抗は、
下地絶縁膜上に、金属薄膜抵抗体の両端部の形成予定領域に対応して形成される配線パターンと、
ＳＯＧ膜のコーティング処理及びエッチバック処理、並びにその上へのＣＶＤ絶縁膜が形成され、上記配線パターン上を含む上記下地絶縁膜上に平坦化されて形成される絶縁膜と、
上記平坦化された絶縁膜に、金属薄膜抵抗体の両端部の形成予定領域及び上記配線パターンに対応して形成される接続孔と、
上記接続孔内を含み上記絶縁膜に対してＡｒスパッタエッチング技術によりエッチング処理を施した後に上記絶縁膜上に形成される金属薄膜と、
上記接続孔にも上記金属薄膜を残存させるように上記金属薄膜をパターニングして形成される金属薄膜抵抗体と、
で構成される金属薄膜抵抗を成すものである。

具体的には、上記基準電圧発生回路は、
同一の導電型で不純物濃度の異なるゲートを持つ複数の電界効果トランジスタを備え、正の温度係数を有する第１電圧を出力する第１電源回路と、
電界効果トランジスタと少なくとも１以上の抵抗を備え、上記第１電源回路が出力する第１電圧の正の温度係数の傾きを調節する傾き調整回路と、
異種導電型のゲートを持つ複数の電界効果トランジスタで構成され、負の温度係数を有する第２電圧を発生し、上記傾き調整回路で温度係数の調節された第１電圧の出力を加算し、温度係数がゼロ又は略ゼロの上記基準電圧を出力する第２電源回路を有し、
上記定電流回路は、上記基準電圧が入力され、上記金属薄膜抵抗を持つ１以上のカレントミラー回路を含むようにした。

また、上記傾き調整回路の抵抗は、上記金属薄膜抵抗を成すようにした。

また、上記金属薄膜抵抗の上記金属薄膜は、シリコンクロムで形成されるようにした。

また、上記金属薄膜抵抗は、上記金属薄膜が接する上記接続孔の内面の自然酸化膜、及び、上記接続孔の底部で上記金属酸化膜が接する上記配線パターン表面の自然酸化膜が除去されているようにした。

また、上記金属薄膜抵抗は、上記金属薄膜と上記配線パターンの接続部分との間に高融点金属膜が介在しているようにした。

また、上記金属薄膜抵抗は、上記配線パターンが、金属材料パターンと、該金属材料パターンの上に形成された高融点金属薄膜とで構成されているようにしてもよい。

また、上記金属薄膜抵抗は、上記配線パターンが、ポリシリコンパターンと、該ポリシリコンパターンの上に形成された高融点金属膜とで構成されているようにしてもよい。

具体的には、上記第１電源回路は、高濃度ｎ型ゲートの電界効果トランジスタと、高濃度ｐ型ゲートの電界効果トランジスタとを直列に接続して成るようにした。

具体的には、上記第２電源回路は、高濃度ｐ型ゲートの電界効果トランジスタと、低濃度ｐ型ゲートの電界効果トランジスタとを直列に接続して成るようにした。

また、上記第２電源回路は、高濃度ｎ型ゲートの電界効果トランジスタと、低濃度ｎ型ゲートの電界効果トランジスタとを直列に接続して成るようにしてもよい。

本発明の第１の定電流発生回路は、抵抗に金属薄膜を用いるため、多結晶シリコンを用いた場合に比べて、空乏層や蓄積層が生じにくく、環境温度の変化や、回路駆動電圧の電位変化に対して、安定した定電流を出力することができる。

本発明の第２の定電流発生回路は、上記第１の定電流回路において、環境温度の変化に対する正又は負の温度係数を持つ回路を組み合わせて、正又は負の温度係数を相殺し、温度依存性の無い基準電圧を発生する基準電圧発生回路を用いることで、プロセスの変動に強く、半導体の動作限界温度まで精度良く、温度係数の絶対値が低い安定した基準電圧を生成することができるため、定電流回路に特に温度係数を調整する傾き調整回路を用意することなく、安定した定電流を発生することができる。特に、直列に接続された抵抗を有する傾き調整回路と、基準電圧に基づいて定電流を特定する１個以上の抵抗を備える定電流回路の抵抗に、金属薄膜を用いた抵抗を採用する。当該金属薄膜を用いた抵抗は、多結晶シリコンを用いた抵抗を採用する場合に比べて、空乏層や蓄積層が生じにくく、また、環境温度の変化や回路駆動電圧の電位変化に影響されること無く、安定した定電流を出力することができる。

本発明の第３の定電流発生回路は、本発明の第１又は第２の定電流発生回路において、上記傾き調整回路を構成する抵抗を金属薄膜で構成することで、多結晶シリコンを用いた場合に比べ、空乏層や蓄積層が生じにくく、環境温度の変化や、回路駆動電圧の電位変化に対して、より安定した定電流を出力することができる。

本発明の第４の定電流発生回路は、本発明の第１乃至第３の何れかの定電流発生回路において、抵抗に用いる金属薄膜にシリコンクロムを用いることで、多結晶シリコンを用いた場合に比べ、空乏層や蓄積層が生じにくく、環境温度の変化や、回路駆動電圧の電位変化に影響されること無く、安定した定電流を出力することができる。

本発明の第５の定電流発生回路は、本発明の第４の定電流発生回路において、抵抗を、配線パターンと、当該配線パターン上に設けられており、配線パターンの接続部分に接続孔を備える絶縁膜と、配線パターンの接続部分に接続孔を介してオーミック接続されるシリコンクロムとで構成される半導体構造を有することにより、多結晶シリコンを用いた抵抗を採用する場合に比べて、空乏層や蓄積層が生じにくく、環境温度の変化や、回路駆動電圧の電位変動に影響されること無く、安定した定電流を出力することができる。

本発明の第６の定電流発生回路は、本発明の第５の定電流発生回路において、更に、抵抗は、シリコンクロムが接する接続孔の内面及び絶縁膜の間の自然酸化膜が除去されているため、時間の経過に伴う酸化膜の成長による抵抗値の変動を抑えることができる。これにより、抵抗に多結晶シリコンを用いた場合に比べて、時間が経過しても、環境温度の変化や、回路駆動電圧の電位変化に影響されること無く、安定した定電流を出力することができる。

本発明の第７の定電流発生回路は、本発明の第５又は第６の定電流発生回路において、金属薄膜により成る抵抗と、配線パターンの接続部分との間に、高融点金属膜を介在させるので、製造時の加熱、及び、実際の使用に際して発生する熱によっても抵抗値が変動することは無い。

本発明の第８の定電流発生回路は、本発明の第５又は第６の定電流発生回路において、配線パターンは、金属材料パターンと、金属材料パターンの上面に形成した高融点金属膜を備えているので、製造時の加熱、及び、実際の使用に際して発生する熱によっても抵抗値が変動することは無い。

本発明の第９の定電流発生回路は、本発明の第５又は第６の定電流発生回路において、配線パターンは、ポリシリコンパターンと、ポリシリコンパターンの上面に形成された高融点金属膜とで構成されているので、製造時の加熱、及び、実際の使用に際して発生する熱によっても抵抗値が変動することは無い。

本発明の第１０の定電流発生回路は、本発明の第２乃至第９の何れかの基準電圧発生回路において、第２電源回路は、高濃度ｐ型ゲートの電界効果トランジスタと、低濃度ｐ型ゲートの電界効果型トランジスタを有し、抵抗に金属薄膜を用いている。従って、多結晶シリコンを用いる定電流発生回路に比べて、空乏層や蓄積層が生じにくいので、環境温度の変化や、回路駆動電圧の電位変化の影響を受けることなく、安定した定電流を出力することができる。

本発明の第１１の定電流発生回路は、本発明の第２乃至第９の何れかの定電流発生回路において、第２電源回路は、高濃度ｐ型ゲートの電界効果トランジスタと、これに直列に接続された低濃度ｐ型ゲートの電界効果トランジスタとを備え、抵抗に金属薄膜を用いている。従って、多結晶シリコンを用いる抵抗を採用した定電流発生回路に比べて、空乏層や蓄積層が生じにくく、環境温度の変化や、回路駆動電圧の電位変化の影響を受けることなく、安定した定電流を出力することができる。

本発明の第１２の定電流発生回路は、本発明の第２乃至第９の何れかの定電流発生回路において、第２電源回路は、高濃度ｎ型ゲートの電解効果トランジスタと、これに直列に接続された低濃度ｎ型ゲートの電界効果トランジスタとを備え、抵抗に金属薄膜を用いる抵抗を用いている。したがって、多結晶シリコンを用いる抵抗を採用した場合に比べて、空乏層や蓄積層が生じにくく、環境温度の変化や、回路駆動電圧の電位変化の影響を受けることなく、安定した定電流を出力することができる。

（１）実施の形態１
以下、添付の図面を参照しつつ、実施の形態１にかかる定電流発生回路１００の構成及び動作について説明する。
図１は、実施の形態１に係る定電流発生回路１００の構成を示す図である。定電流発生回路１００は、基準電圧発生回路１３６と、当該基準電圧発生回路１３６から出力される基準電圧Ｖｒｅｆにより定電流Ｉｒｅｆを生成する定電流回路１４０を組み合わせて成る回路である。

基準電圧発生回路１３６は、第１電源回路１１０と、傾き調整回路１２０と、第２電源回路１３０とで構成される。

各回路の詳しい構成を説明する前に、その簡単な機能について説明する。第１電源回路１１０は、同一の導電型でゲートにドープされた不純物濃度の異なる電解効果ＦＥＴを直列に接続して成る回路であり、環境温度の増加に対して出力電圧が増加する正の温度係数を有する第１電圧（Ｖｎｎ）を出力する。

傾き調整回路１２０は、ＦＥＴ１２１を挟んで直列に接続された２個の抵抗１２２，１２３で構成され、第１電源回路により出力された第１電圧の温度係数の傾きを調整する。

第２電源回路１３０は、第１電源回路とは逆に負の温度係数を有する第２電圧（Ｖｐｎ）を出力する電源回路であって、第１電圧の温度係数の傾きを調節し、調節後の第１電圧と第２電圧とを加算することにより、温度係数の傾きを平坦（ゼロ、又は、後段に接続する回路から要求される精度上、実質ゼロとみなすことができる程度の値）にして環境温度の変化に拘わらず安定した出力の基準電圧Ｖｒｅｆを形成する。

定電流回路１４０は、第２電源回路より出力される基準電圧Ｖｒｅｆにより駆動されるカレントミラー回路１４１、出力トランジスタ１４４、及び、抵抗１４５で構成される。

以下、各回路の構成についてより詳しく説明する。定電流発生回路１００は、ｐチャンネル型ＦＥＴ１１１，１１２，１２１，１３１，１３２，１４２，１４３，１４４と、ｎチャンネル型ＦＥＴ１３３，１３４，１３５と、抵抗１２２，１２３，１４５とで構成されている。

第１電源回路１１０を構成するｐチャンネル型ＦＥＴ１１１，ＦＥＴ１１２は、ｐ型基板のｎウェル内に形成されており、基板とチャンネルドープの不純物濃度は等しく、基板電位は、ソース電位に等しくしてある。また、ＦＥＴ１１１は、高濃度の不純物がドープされたｎチャンネル型のゲート（以下、高濃度ｎ型ゲートという）を持ち、ＦＥＴ１１２は、低濃度の不純物がドープされたｎチャンネル型のゲート（以下、低濃度ｎ型ゲートという）を持つ。ＦＥＴ１１１とＦＥＴ１１２のチャンネル幅Ｗとチャンネル長Ｌの比Ｓ＝Ｗ／Ｌは同じ値である。ＦＥＴ１１２は、ソース・ゲート間が接続されているため定電流源として機能する。ＦＥＴ１１１とＦＥＴ１１２が直列に接続されており、同一の電流が流れる。このため、電源電圧をＶｃｃ，ノードＰ１の電位をＶ１とすると、ＦＥＴ１１１のソース・ゲート間電圧は、Ｖｎｎ（＝Ｖｃｃ−Ｖ１）となる。

傾き調整回路（ソースフォロア回路ともいう）１２０は、高濃度の不純物のドープされたｎ型ゲートを持つＦＥＴ１２１を挟んで、直列に接続され、抵抗分割回路を構成する２個の抵抗１２２，１２３で構成される。ＦＥＴ１２１のゲートは、ＦＥＴ１１２のゲートに接続されており、ＦＥＴ１２１のソースと抵抗１２３の接続点であるノードＰ１がＦＥＴ１１１のゲートの接続されている。ＦＥＴ１２１のドレインと抵抗１２３の接続点であるノードＰ２がＦＥＴ１３３のゲートに接続されている。傾き調整回路１２０は、ＦＥＴ１１１のゲートに電圧を印加する。当該構成において、ノードＰ２の電位をＶ２と表すと、Ｖ２＝｛（抵抗１２３の値）／（抵抗１２２の値）｝×Ｖｎｎとなる。

第２電源回路１３０を構成するｎチャンネル型ＦＥＴ１３３とＦＥＴ１３４は、ｐ型基板内に形成されており、基板とチャンネルドープの不純物濃度が等しく、基板電位がＧＮＤ電位に等しくしてある。また、ＦＥＴ１３３は、高濃度ｎ型ゲートを持ち、ＦＥＴ１３４は高濃度ｐ型ゲートを持つ。ＦＥＴ１３３とＦＥＴ１３４のチャンネル幅Ｗとチャンネル長Ｌの比Ｓ＝Ｗ／Ｌは等しくしてある。第２電源回路１３０は、定電流源であるＦＥＴ１３５によって制御され、ＦＥＴ１３３とＦＥＴ１３４は、差動増幅器の入力トランジスタであり、ＦＥＴ１３１とＦＥＴ１３２で構成されるカレントミラー回路により同一の電流が流れるようにしてある。このため、差動増幅器のＦＥＴ１３３と１３４には、所定の入力オフセット（Ｖｐｎ）を持つ。

定電流回路１４０は、点線で囲んで示すカレントミラー回路１４１、第２電源回路１３０の出力Ｖｒｅｆに応じてゲートを開くＦＥＴ１４４及び抵抗１４５で構成される。ＦＥＴ１４４のゲートには、第２電源回路の出力ノードＰ３が接続されている。ＦＥＴ１４４と抵抗１４５の接点であるノードＰ４は、ＦＥＴ１３４のゲートに接続されている。第２電源回路１３０の出力ノードＰ３、ＦＥＴ１４４、ノードＰ４、ＦＥＴ１４３で構成される帰還回路により、ノードＰ４の電位である基準電圧Ｖｒｅｆは、Ｖ２＋Ｖｐｎ＝｛（抵抗１２３の値）／（抵抗１２２の値）｝×Ｖｎｎ＋Ｖｐｎにより求められる。また、抵抗１４５には、電流Ｉｒｅｆ＝Ｖｒｅｆ／（抵抗１４５の抵抗値）が流れる。当該電流Ｉｒｅｆは、カレントミラー回路１４１の働きにより、定電流Ｉとして他の素子に供給される。

定電流発生回路１００では、周知の多結晶シリコンで形成される抵抗の代わりに、以下に詳細に説明する金属薄膜を用いた新規の抵抗１２２，１２３，１４５を用いる。以下に説明する理由により、定電流発生回路１００は、基準電圧発生回路１３６が内包している傾き調整回路１２０の働きだけで、環境温度の変化に対する正の温度係数を有する第１電源回路１１０の出力と、環境温度の変化に対する負の温度係数を有する第２電源回路の出力１３０の差を、負の温度係数を有する定電流回路１４０の抵抗１４５によって消去し、各抵抗に印加されるバイアス電圧及び環境温度の変化の影響を受けることなく、安定した定電流Ｉを出力する。

抵抗１４５に、例えば、周知の多結晶シリコンを用いた場合、以下のような問題が生じることが解っている。第１電源回路、及び、第２電源回路は、ゲートの仕事関数差の原理を利用して、それぞれ正の温度係数を有する電圧（Ｖｎｎ）と負の温度係数を有する電圧（Ｖｐｎ）を発生させているので、プロセスの変動に強く、半導体の動作限界温度まで精度良く動作させることができる。このため、傾き調整回路１２０の抵抗１２２と抵抗１２３を一度設定すれば、任意の温度係数を有する安定したＶｒｅｆを得ることができる。Ｖｒｅｆ、Ｖｎｎ、Ｖｐｎの温度係数をそれぞれ、Ｖｒｅｆ(Ｔ)、Ｖｎｎ(Ｔ)、Ｖｐｎ(Ｔ)と表すと、Ｖｒｅｆ(Ｔ)＝｛（抵抗１２３の値）／（抵抗１２２の値）｝×Ｖｎｎ(Ｔ)＋Ｖｐｎ(Ｔ)と表すことができる。実験の結果、Ｖｎｎ(Ｔ)は、約２００ｐｐｍ／℃で、Ｖｐｎ(Ｔ)は、約−５００ｐｐｍ／℃であり、抵抗１２２と抵抗１２３の日を調整することにより、Ｖｒｅｆ（Ｔ)は、±５００ｐｐｍ／℃の範囲で任意に設定できることが解った。

一方、抵抗１４５に多結晶シリコンで成る抵抗を用いる場合、−２０００ｐｐｍ／℃〜−３０００ｐｐｍ／℃程度の絶対値の大きな負の温度係数を持つことがわかっている。このため、上述したＶｒｅｆ（Ｔ）の式を満足することはできない。また、Ｖｒｅｆ（Ｔ）の式を満足するため、第１電源回路１１０でＶｐｎを、第２電源回路でＶｎｎを発生する回路を検討した場合（回路は図示せず）、｛（抵抗１２３の抵抗値）／（抵抗１２２の抵抗値）｝の値を約４〜６に設定せねばならない。この場合、この回路は、内部電圧の上昇を招くことから低電圧動作時に問題が生じる。更に、多結晶シリコンで成る抵抗の温度係数は、多結晶シリコン抵抗体のシート抵抗値の変動に大きく影響を受けるため、安定した電流Ｉｒｅｆを得るには、｛（抵抗１２３の抵抗値）／（抵抗１２２の抵抗値）｝の値だけでなく、抵抗１４５の抵抗値もレーザトリミングにより調整する必要があった。

これに対し、以下に説明する金属薄膜（シリコンクロム（ＳｉＣｒと記す）の薄膜）を用いる新規の抵抗は、温度係数を安定して±１００ｐｐｍ／℃程度に抑えることができる。したがって、傾き調整回路１２０が備える抵抗の値を調整するだけで、上記Ｖｒｅｆ（Ｔ）の数式を満足することができる。基準電圧発生回路１３６にゲートの仕事関数差を応用した基準電圧発生回路を使用しているため、プロセスの変動に強く、半導体の動作限界温度まで精度良く、ＶｐｎとＶｎｎを発生することができる。このため、これらを加算した基準電圧Ｖｒｅｆも精度良く発生させることができる。以下に説明する定電流発生回路１００の変形例の回路が備える基準電圧発生回路２３６，３３６，４３６においても同じ効果が得られる。

なお、基準電圧Ｖｒｅｆの温度係数は、±５００ｐｐｍ／℃程度で任意に設定することができる。また、傾き調整回路１２０の抵抗１２２，１２３に金属薄膜抵抗（本例ではシリコンクロム）を用いた場合には、多結晶シリコンを用いた抵抗を採用する場合に比べて、空乏層や蓄積層が生じにくく、また、環境温度の変化や回路駆動電圧の電位変化に影響されること無く、安定した定電流を出力することができる。

定電流発生回路１１０では、上述したように、安定したＶｒｅｆと安定した抵抗値を示す金属薄膜抵抗を用いることにより、安定した定電流Ｉｒｅｆを生成することができるが、更に、安定させるには、レーザトリミングの技術を活用する。

図２は、傾き調整回路１２０の抵抗１２２に含まれるレーザトリミング用回路を示す。このレーザトリミング用回路は、抵抗１２３，１４５にも利用できる。図示するように、レーザトリミング用回路は、それぞれ両端がワイヤにより短絡されている小さな抵抗値の抵抗１２２ａ，１２２ｂ，１２２ｃ，１２２ｄ，１２２ｅを、５個、直列に接続したものである。図中、「×」印を設けたワイヤ部分をレーザにより切断（トリミング）することにより抵抗１２２の抵抗値を調整することができる。なお、抵抗１２２ａ，１２２ｂ，…の数は、設計上の要求に応じて変更すればよい。

以下、金属薄膜を用いる新規の抵抗１２２を構成する個々の抵抗１２２ａ，１２２ｂ，…の構成、製造方法、及び、その特性について説明した後に、更に、定電流発生回路１００の変形例（定電流発生回路２００，３００，４００）について説明する。

（２）抵抗１２２，１２３，１４５の説明
基準電圧発生回路１００で用いる抵抗１２２，１２３，１４５は、抵抗分割回路を構成する抵抗の各々が、配線パターンと、当該配線パターン上に設けられており，配線パターンの接続部分に接続孔を備える絶縁膜と、配線パターンの接続部分に接続孔を介してオーミック接続される金属薄膜とで構成される半導体構造を有していることを特徴とする。上記構成の抵抗１２２，１２３，１４５は、抵抗として金属薄膜を使用したことにより、多結晶シリコンで成る抵抗に比べて、環境温度の変化に対して安定した抵抗値を示すだけでなく、同一の環境温度の条件下においてその値が安定する。これは、抵抗に隣接する導電体に印加されるバイアス電圧と、抵抗自体に印加されるバイアス電圧の差が大きくなっても、多結晶シリコンで成る抵抗に比べて、空乏層や蓄積層が生じにくく、抵抗値の変動が少ないことが原因の１つであると考えられる。

抵抗１２２，１２３，１４５の構成、製造方法、及び、抵抗としての特性は、全て同じである。以下、抵抗１２２について説明する。図３（ａ）〜（ｆ）及び図４（ａ）〜（ｅ）は、抵抗１２２の製造手順を説明するための図である。図４（ｅ）は、最終的に製造される抵抗１２２の構成を示す。なお、図４（ｅ）では、説明に関係する部分以外の回路素子（トランジスタや容量）の表示を省略している。

まず、図４（ｅ）を参照して、最終生成物である抵抗１２２の構成を簡単に説明した後に、図３（ａ）〜（ｆ）、図４（ａ）〜（ｅ）を順に参照しながら抵抗１２２の具体的な製造方法について説明する。更に、製造方法の説明終了後、抵抗１２２の特性、別の製造方法とその製造方法を用いた場合の利点等について説明する。

シリコン基板１上の一部には、素子分離酸化膜２が形成されている。素子分離酸化膜２の形成領域を含むシリコン基板１上には、ＢＰＳＧ膜又はＰＳＧ（phospho-silicate glass）膜で成る第１層間絶縁膜（下地絶縁膜）３が形成されている。第１層間絶縁膜３上には、金属材料パターン４と金属材料パターン４の表面に形成された高融点金属膜５とで成る配線パターン６が形成されている。金属材料パターン４は、例えば、ＡｌＳｉＣｕ膜により形成されている。高融点金属膜５は、例えば、ＴｉＮ膜により形成されており、反射防止膜を兼用するバリヤ膜として機能する。

素子分離酸化膜２の上の配線パターン６には、開口部７が設けてある。当該開口部７を含み、配線パターン６の上には、順に、プラズマＣＶＤ酸化膜８、ＳＯＧ（spin on glass）膜９、及び、プラズマＣＶＤ酸化膜１０が形成されている。以下、これら３枚の膜を第２層間絶縁膜１１という。第２層間絶縁膜１１には、金属薄膜抵抗の両端部と成る箇所、即ち、開口部７の直上の外周部分に接続孔１２，１３が設けてある。

第２層間絶縁膜（絶縁膜）１１上には、接続孔１２，１３の間の領域から、当該接続孔１２，１３の内壁、及び、配線パターン６上に渡り、シリコンクロムの薄膜抵抗（金属薄膜抵抗）１５が形成されている。シリコンクロムの薄膜抵抗１５の両端部は、接続孔１２，１３内で配線パターン６にオーミック接続されている。

シリコンクロムの薄膜抵抗１５の形成領域を含む第２層間絶縁膜１１上には、パッシベーション膜１８として、順に、シリコン酸化膜１６、シリコン窒化膜１７が形成されている。

以下、図３（ａ）〜（ｆ），図４（ａ）〜（ｅ）を参照しつつ、抵抗１２２の製造方法（ステップＳ１〜Ｓ１１）について、順に説明する。

（ステップＳ１）
まず、図３（ａ）を参照する。例えば、常圧ＣＶＤ装置を用いて、素子分離酸化膜２及びトランジスタ素子等（図示せず）の形成が完了したウェハ状のシリコン基板１上に、ＢＰＳＧ膜又はＰＳＧ膜から成る８０００Åの膜厚の第１層間絶縁膜３を形成する。この後、リフロー等の熱処理を行い、第１層間絶縁膜３の表面を平滑化を行う。

（ステップＳ２）
次に、図３（ｂ）を参照する。例えば、ＤＣマグネトロンスパッタリング装置を用いて、第１層間絶縁膜３上に、ＡｌＳｉＣｕ膜からなる約５０００Åの膜厚の配線用金属膜２０を形成し、引き続き、反射防止膜として約８００Åの膜厚の高融点金属（ＴｉＮ）膜２１を形成する。

図３（ｃ）に示すように、後の処理によって配線用金属膜２０及び高融点金属膜２１は、配線パターン６を構成する金属材料パターン４及び高融点金属膜５に加工される。また、高融点金属膜２１は、金属薄膜抵抗との接触抵抗の値を安定させるためのバリヤ膜としても機能する。このため、高融点金属膜２１は、配線用金属膜２０の形成後に、同じ真空中で続けて形成するのが好ましい。

（ステップＳ３）
図３（ｃ）を参照する。周知のフォトリトグラフ処理及びエッチング処理を実行して、高融点金属膜２１及び配線用金属膜２０のパターンニング（部分除去）を行い、開口部７を形成し、金属配線パターン４及び高融点金属膜５から成る配線パターン６を形成する。上記パターンニング実行時、高融点金属膜２１が反射防止膜として機能するため、配線パターン６の形成領域を画定するのに用いるレジストパターンの太りや細りなどを最小限に抑えることができる。

この段階では、未だ金属薄膜抵抗（後に説明するシリコンクロムの薄膜１４）は形成されておらず、配線パターン６の下地膜は、第１層間絶縁膜３により形成されている。このため、高融点金属膜２１及び配線用金属膜２０のパターンニングを、ドライエッチング技術により十分にオーバーエッチすることができ、ウェットエッチング技術を用いる場合に比べて回路の微細化を図ることができる。

（ステップＳ４）
図３（ｄ）を参照する。例えば、周知のプラズマＣＶＤ法により、配線パターン６の形成領域を含む第１層間絶縁膜３の上に６０００Åの膜厚のプラズマＣＶＤ酸化膜８を形成する。

（ステップＳ５）
図３（ｅ）を参照する。周知技術であるＳＯＧに対するコーティング処理及びエッチバック処理を実行して、プラズマＣＶＤ酸化膜８の上にＳＯＧ膜９を形成して平坦化を行った後、ＳＯＧ膜９からの成分の拡散を防止する２０００Å程度の膜厚のプラズマＣＶＤ酸化膜１０を形成する。以下、プラズマＣＶＤ酸化膜８、ＳＯＧ膜９、及び、プラズマＣＶＤ酸化膜１０を、第２層間絶縁膜１１という。

（ステップＳ６）
図３（ｆ）を参照する。周知のフォトリトグラフ技術により、第２層間絶縁膜１１の上に、金属薄膜抵抗の両端部に該当する箇所、即ち、配線パターン６に設けた開口部７の直上の外周部分に、レジストパターン２２を形成する。この後、レジストパターン２２に、２個の接続孔（１２，１３）を設けるのに使用する２個の孔２３，２４を開口する。

（ステップＳ７）
次に、図４（ａ）を参照する。例えば、周知の並行平板型プラズマエッチング装置を使用して、ＲＦパワー：７００Ｗ（ワット）、Ａｒ：５００ｓｃｃｍ（standard cc/分）、ＣＨＦ_３：５００ｓｃｃｍ、ＣＦ_４：５００ｓｃｃｍ、圧力：３．５Ｔｏｒｒ（トル）の条件で、接続孔２３，２４を設けたレジストパターン２２をマスクとして使用して、接続孔１２，１３を形成する。接続孔１２，１３の底部には、反射防止膜兼バリヤ層として機能する約６００Åの膜厚の高融点金属膜５を残存させる。接続孔１２，１３の形成後、レジストパターン２２を除去する。

接続孔１２，１３の形成後、エッチング処理により生じ、接続孔２１の側壁等に付着している副生成物の除去処理を行っても良い。更には、接続孔１２，１３内部での金属薄膜抵抗のステップカバレージを改善することを目的として、テーパエッチング処理や、ウェットエッチング技術とドライエッチング技術を組み合わせたエッチング処理等を採用して、接続孔１２，１３の形状の改善を行うこともできる。

上述した（ステップＳ７）において、プラズマエッチング処理の実行条件を最適化することにより、第２層間絶縁膜１１のエッチングレートよりも高融点金属膜５のエッチングレートを低減することができる。これにより、高融点金属膜５の形成時の膜厚の増加を抑えつつも、接続孔１２，１３の形成後であっても底部に十分な膜厚の高融点金属膜５を残すことができる。

また、上述した（ステップＳ７）では、金属薄膜抵抗の形成前の段階で、接続孔１２，１３を形成する際に、金属薄膜抵抗の薄さに起因する制約を一切受けないという利点を持つ。これにより、接続孔１２，１３の作成に、ウェットエッチングよりも、回路の微細化に適したドライエッチング技術を適用することができる。

（ステップＳ８）
図４（ｂ）を参照する。例えば、マルチチャンバースパッタリング装置のＡｒスパッタリングチャンバーを用いて、真空中で、ＤＣバイアス：１２５０Ｖ、Ａｒ：２０ｓｃｃｍ、圧力：８．５ｍＴｏｒｒ（ミリトル）、及び、処理時間：２０秒、の条件で、接続孔１２，１３の内部を含む第２層間絶縁膜１１の表面に対して、Ａｒスパッタエッチング処理を行う。このＡｒスパッタエッチング処理の実行条件は、１０００℃のウェット雰囲気の中で、約５０Åの膜厚の熱酸化膜を除去するのと同じ条件である。上記処理後に、接続孔１２，１３の底部に残存する高融点金属膜５の膜厚は、約５００Åである。

Ａｒスパッタエッチング処理の完了後、引き続き、真空を維持した状態で、抵抗体として用いるシリコンクロムの薄膜（金属薄膜）１４を形成する。より詳しくは、シリコンウェハを、Ａｒスパッタエッチングチャンバーから、シリコンクロムのターゲットが装着されたスパッタチャンバーに移送した後、Ｓｉ／Ｃｒ＝８０／２０ｗｔ％（重量パーセント）のシリコンクロムのターゲットを使用し、ＤＣパワー：０．７ｋｗ（キロワット）、Ａｒ：８５ｓｃｃｍ、及び、処理時間：９秒、の条件で処理を行う。当該処理により、接続孔１２，１３の内部を含む第２層間絶縁膜１１の表面に対して、約５０Åの膜厚のシリコンクロムの薄膜１４が形成される。

シリコンクロムの薄膜１４を形成する前に、接続孔１２，１３の内部を含む第２層間絶縁膜１１に対してＡｒスパッタエッチング処理を実行することにより、接続孔１２，１３の内部の浄化が行えるだけでなく、接続孔１２，１３の底部の高融点金属膜９表面に形成されている極少量の自然酸化膜を除去することができる。これにより、配線パターン６とシリコンクロムの薄膜１４との良好なオーミック接続を行うことができる。

更に、Ａｒスパッタエッチング処理を行うことにより、後の工程でシリコンクロムの薄膜１４を加工して形成されるシリコンクロムの薄膜抵抗（１５）の下地膜に対する依存性を改善することができる。

（ステップＳ９）
図４（ｃ）を参照する。周知のフォトリトグラフ技術により、シリコンクロムの薄膜１４の上に金属薄膜抵抗（１５）の形成領域を画定するためのレジストパターン１６を形成する。例えば、ＲＩＥ（反応性イオンエッチング）装置により、レジストパターン１６をマスクとして使用してシリコンクロムの薄膜１４のパターンニングを行い、シリコンクロムの薄膜抵抗１５を形成する。

（ステップＳ１０）
図４（ｄ）を参照する。シリコンクロムの薄膜抵抗１５の形成後、レジストパターン１６を除去する。シリコンクロムの薄膜抵抗１５は、接続孔１２，１３の内部で配線パターン６と電気的に接続されている。このため、最終的に製造される抵抗１２２の上面でオーミック接続を形成する場合、シリコンクロムの薄膜抵抗１５の表面の金属酸化膜の除去処理を行う必要がないという利点を有する。

（ステップＳ１１）
図４（ｅ）を参照する。例えば、プラズマＣＶＤ法により、シリコンクロムの薄膜抵抗１５の形成領域を含む第２層間絶縁膜１１の上に、パッシベーション膜１８として、シリコン酸化膜１６及びシリコン窒化膜１７を順に形成する。

以上の（ステップＳ１）〜（ステップＳ１１）の各処理を実行することにより抵抗１２２が製造される。

上述した抵抗１２２の製造方法では、配線パターン６及び接続孔１２，１３を形成した後に、シリコンクロムの薄膜抵抗１５を形成し、接続孔１２，１３の内部でシリコンクロムの薄膜抵抗１５と配線パターン６のオーミック接続を行う。当該製造方法を採用することにより、シリコンクロムの薄膜抵抗１５のパターンニングを行った後に、ウェットエッチング技術を用いたパターンニングを行う必要が無くなるという利点を持つ。

更に、シリコンクロムの薄膜抵抗１５の配線パターン６との接触面が大気に曝されることが無いため、シリコンクロムの薄膜抵抗１５に対する表面酸化膜除去処理及びエッチングによる誤除去防止用のバリヤ膜の形成を行わずともシリコンクロムの薄膜抵抗１５と配線パターン６の安定したオーミック接続を得ることができる。これにより、シリコンクロムの薄膜抵抗１５の膜厚に依らず、特に工程数を増加させることなく、シリコンクロムの薄膜抵抗１５の微細化及び抵抗値の安定化を実現することができる。

更に、シリコンクロムの薄膜抵抗１５と金属材料パターン４の間にバリヤ膜として機能する高融点金属膜５を介在させているので、シリコンクロムの薄膜抵抗１５と配線パターン６の接触抵抗の値のばらつきを低減することができ、抵抗値を安定させて、抵抗１２２の製品としての歩留まりを向上することができる。

更に、高融点金属膜５は、バリヤ膜兼反射防止膜としても機能するため、別にバリヤ膜を形成する従来の製造方法に比べて、製造工程数及び製造コストを低減し、金属薄膜抵抗であるシリコンクロムの薄膜抵抗１５と配線パターン６との接触抵抗を安定させることができる。

（３）抵抗１２２の特性
多結晶シリコンを用いて成る抵抗は、隣接する導電体に印加されるバイアス電圧と、抵抗自体に印加されるバイアス電圧の差により、抵抗に空乏層や蓄積層が生じ、抵抗値が変動することが知られている。これに対して、上記（ステップＳ１）〜（ステップＳ１１）の方法により製造される抵抗１２２は、同等の条件下において、空乏層や蓄積層が生じにくく、抵抗値の変動量が少ないことが解った。

以下、図５及び図６を参照しつつ、上記（ステップＳ１）〜（ステップＳ１１）の方法により製造される抵抗１２２の特性について説明する。図５は、抵抗１２２が備える金属薄膜抵抗（シリコンクロムの薄膜抵抗）１５のシート抵抗（Ω／μｍ^２）と、膜厚（Å）との関係を示すグラフである。図６は、金属薄膜抵抗（シリコンクロムの薄膜抵抗）１５のシート抵抗のウェハ面内の６３箇所での測定結果の標準偏差（σ）を平均値（ＡＶＥ）で割った値（σ／ＡＶＥ）と、シリコンクロムの膜厚との関係を示すグラフである。

図５及び図６に示すグラフを作成するため、マルチチャンバースパッタリング装置を使用し、ＤＣパワー：０.７ＫＷ、Ａｒ：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒの条件下において、Ｓｉ／Ｃｒ＝５０／５０ｗｔ％（以下、第１ターゲットという）、及び、８０／２０％（以下、第２ターゲットという）の２種類のターゲットに対して、それぞれ堆積時間を調整することにより、２５〜５００Åの膜厚のシリコンクロムの薄膜抵抗１５を持つ抵抗１２２のサンプルを複数個（第１ターゲットについて４個、第２ターゲットについて５個）製造した。第１ターゲットについては、膜厚が５００Åのサンプルは、作成していない。図５及び図６では、第１ターゲットのグラフを点線で示し、第２ターゲットのグラフを実線で示す。

また、各サンプルに対して、（ステップＳ８で説明した）シリコンクロムの薄膜形成前に実行するＡｒスパッタエッチング処理を、各サンプルに対して、マルチチャンバースパッタリング装置を使用し、ＤＣバイアス：１２５０Ｖ、Ａｒ：２０ｓｃｃｍ、圧力：８.５ｍＴｏｒｒの条件下において、１６０秒間だけ実行した。当該Ａｒスパッタエッチング処理は、１０００℃、ウェット雰囲気で形成した熱酸化膜を、約４００Åの厚さだけエッチング除去するのに相当する処理である。

また、各サンプルには、金属薄膜抵抗であるシリコンクロムの薄膜抵抗１５に接続する下層の配線パターン６として、５０００Åの膜厚のＡｌＳｉＣｕ膜（金属材料パターン４）だけを使用し、接続孔１２，１３の底部には、高融点金属膜５のＴｉＮ膜が形成されていない構造を採用した。

シート抵抗（Ω／μｍ^２）の測定は、幅が０.５μｍ（マイクロメートル）、長さが５０μｍの帯状パターンを０.５μｍ間隔で２０本配置した内の１本の抵抗１２２の両端に１Ｖの電圧を印加して電流値を測定する２端子法にて行なった。金属配線である配線パターン６とシリコンクロムの薄膜抵抗１５とをつなぐ接続孔１２，１３の平面寸法は０.６μｍ×０.６μｍであった。

図５に示すように、第１ターゲット（Ｓｉ／Ｃｒ＝５０／５０ｗｔ％（点線で示すグラフ））と、第２ターゲット（Ｓｉ／Ｃｒ＝８０／２０％（実線で示すグラフ））との組成に関わらず、２００Å以上の膜厚から２５Åという極めて薄い膜厚まで、膜厚とシート抵抗の線形性が維持されていることがわかる。このように、上述した製造方法によれば、ウェットエッチング技術を利用する従来技術では形成できないような微細な寸法で薄い金属薄膜抵抗を製造することができる。

また、図６に示すように、ウェハ面内の６３箇所におけるシート抵抗のバラツキを見ると、第１ターゲット（Ｓｉ／Ｃｒ＝５０／５０ｗｔ％（実線で示す））、及び、第２ターゲット（Ｓｉ／Ｃｒ＝８０／２０％（点線で示す））の双方が、膜厚の影響をほとんど受けておらず、安定した抵抗値を示していることが分かる。これより、上述した製造方法によれば、極めて微細で薄い金属薄膜抵抗（シリコンクロムの薄膜抵抗）１５のパターンを、安定して形成できるものと理解できる。

図７（ａ）は、金属薄膜抵抗としてシリコンクロムの薄膜抵抗１５を形成する前にＡｒスパッタエッチング処理を行なった場合のシリコンクロムの薄膜抵抗１５のシート抵抗（Ω／μｍ^２）とシリコンクロムの薄膜抵抗１５の下地膜を形成してから経過した時間（ｈｒ）との関係を示すグラフであり、図７（ｂ）は、金属薄膜抵抗としてシリコンクロムの薄膜抵抗１５を形成した後にＡｒスパッタエッチング処理を行なった場合の上記関係を示すグラフである。各グラフにおいて、縦軸は、シリコンクロムの薄膜抵抗１５のシート抵抗（Ω／μｍ^２）を表し、横軸は、下地膜を形成してから経過した時間（ｈｒ）を表す。

図７（ａ）及び図７（ｂ）に示すグラフの作成時には、プラズマＣＶＤ法によって２０００Åの膜厚に形成したプラズマＳｉＮ膜と、プラズマＮＳＧ（non-doped silicate glass）膜との２つのシリコンウェハのそれぞれに、シリコンクロムの薄膜抵抗１５を形成した抵抗１２２のサンプルを用意し、これら２つのサンプルの抵抗１４０が備えるシリコンクロムの薄膜抵抗１５のシート抵抗（Ω／μｍ^２）を４端子法によって測定した。

下地膜のプラズマＳｉＮ膜は、並行平板型プラズマＣＶＤ装置を使用し、温度：３６０℃、圧力：５.５Ｔｏｒｒ、ＲＦパワー：２００Ｗ、ＳｉＨ₄：７０ｓｃｃｍ、Ｎ₂：３５００ｓｃｃｍ、ＮＨ₃：４０ｓｃｃｍの条件で形成した。プラズマＮＳＧ膜は、並行平板型プラズマＣＶＤ装置を用いて、温度：４００℃、圧力：３.０Ｔｏｒｒ、ＲＦパワー：２５０Ｗ、ＳｉＨ₄：１６ｓｃｃｍ、Ｎ₂Ｏ：１０００ｓｃｃｍの条件で形成した。

シリコンクロムの薄膜抵抗１５は、マルチチャンバースパッタリング装置を使用し、Ｓｉ／Ｃｒ＝８０／２０ｗｔ％のターゲットに対して、ＤＣパワー：０.７ＫＷ、Ａｒ：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、及び、堆積時間：１３秒の条件で、１００Åの膜厚のものを形成した。

Ａｒスパッタエッチング処理を行なうサンプルには、マルチチャンバースパッタリング装置を用いて、ＤＣバイアス：１２５０Ｖ、Ａｒ：２０ｓｃｃｍ、及び、圧力：８.５ｍＴｏｒｒの条件で、８０秒間だけＡｒスパッタエッチング処理を施した。これは、１０００℃、ウェット雰囲気で形成した熱酸化膜を２００Åだけエッチング除去するのに相当する処理である。

図７（ｂ）に示すように、シリコンクロムの薄膜抵抗１５の形成前にＡｒスパッタエッチング処理を行なっていない場合、下地膜の違い（ＳｉＮ膜上とＮＳＧ膜上）によりシート抵抗が大きく異なっているのが分かる。さらに、下地膜を形成してからシリコンクロムの薄膜抵抗１５を形成するまでに経過した時間の影響を大きく受けているのが分かる。これに対し、図７（ａ）に示すように、Ａｒスパッタエッチング処理を行なった場合、下地膜の種類及び経過時間ともに、シリコンクロムの薄膜抵抗１５のシート抵抗の特性にほとんど影響を与えていないのが分かる。

（ステップＳ２）の後段で説明したように、Ａｒスパッタエッチング処理を行なった後、真空中で連続して配線用金属膜２０及び高融点金属膜２１を形成することにより、前のＡｒスパッタエッチング処理からの経過時間や製品毎に異なる下地膜の違い等によって発生する抵抗値のバラツキを大幅に改善できることが分かる。

さらに、Ａｒスパッタエッチング処理の効果は下地の影響のみならず、シリコンクロムの薄膜抵抗１５の抵抗値そのものの安定性にも影響を与えることが分かった。

図８は、抵抗１２２のシリコンクロムの薄膜抵抗１５を形成した後に、温度２５℃、湿度４５％の大気中に放置した時間と、形成直後のシート抵抗（Ｒ０）からのシート抵抗の変化率（ΔＲ／Ｒ０）の関係を示す図であり、縦軸はΔＲ／Ｒ０（％）、横軸は放置時間（時間）を示す。

図８のグラフで使用する抵抗１２２のサンプルの下地膜及びシリコンクロムの薄膜抵抗は、図７のグラフで用いた抵抗１２２のサンプルと同じ条件で形成した。抵抗１２２のサンプルとしては、Ａｒスパッタエッチング処理を全く行わないもの（点線で示すグラフ７１が当該サンプルの特性を示す）、Ａｒスパッタエッチング処理を４０秒間、実行してできる膜厚１００Åの熱酸化膜を持つもの（実線で示すグラフ７２が当該サンプルの特性を示す）、及び、Ａｒスパッタエッチング処理を８０秒間、実行してできる膜厚２００Åの熱酸化膜を持つもの（一点鎖線で示すグラフ７３が当該サンプルの特性を示す）の３種を準備した。以下、Ａｒスパッタエッチング処理を行わなかったサンプルを「Ａｒエッチ無」のサンプルといい、Ａｒスパッタエッチング処理を４０秒間実行した膜厚１００Åのサンプルを「Ａｒエッチ：１００Å」のサンプルといい、Ａｒスパッタエッチング処理を８０秒間実行した膜厚２００Åのサンプルを「Ａｒエッチ：２００Å」のサンプルという。

「Ａｒエッチ無」のサンプルでは、形成後から時間が経過すると共に抵抗値が上昇し、３００時間以上放置した場合、３％以上も抵抗値が変動しているのが分かる。

これに対し、「Ａｒエッチ：１００Å」及び「Ａｒエッチ：２００Å」のサンプルでは、抵抗値の変化率は大幅に減少し、３００時間以上放置しても、形成直後のシート抵抗は±１％の誤差範囲内から外れることはなかった。

さらに、「Ａｒエッチ：１００Å」のサンプルと、「Ａｒエッチ：２００Å」のサンプルとを比較すると、Ａｒスパッタエッチング量の大小の影響は小さく、わずかなエッチング量で効果があることが判明した。

以上、図５〜図８を参照して、下地膜のシート抵抗への影響や大気放置時間の影響に対する抵抗１２２の特性を説明したが、これらの効果は、サンプルとして使用した、第１ターゲット（Ｓｉ／Ｃｒ＝５０／５０ｗｔ％）、及び、第２ターゲット（Ｓｉ／Ｃｒ＝８０／２０ｗｔ％）のシリコンクロムの薄膜抵抗に限定されるものではない。Ｓｉ／Ｃｒ＝５０／５０〜９０／１０ｗｔ％のターゲットで形成したシリコンクロムの薄膜及び窒化クロムシリサイド（ＣｒＳｉＮ）の薄膜の全てで上記と同様の効果が確認された。また、Ａｒスパッタエッチング方法も今回使用したＤＣバイアス・スパッタエッチング法に限定されるものではない。

図９は、接続孔１２，１３の形成時に、各孔の底部に、高融点金属膜５を残存させたサンプルと、完全に除去したサンプルとについて、熱処理に起因する金属薄膜抵抗と、金属配線の接触抵抗との変動を調べた結果を示す図である。縦軸は、熱処理前の接触抵抗値で規格化した値を示す。横軸は、熱処理回数を示す。

図９では、接続孔１２，１３形成時のドライエッチング処理の実行時間を調整して、接続孔１２，１３の底部の高融点金属膜を５００Å程度残存させた抵抗１２２のサンプルと、完全に除去した抵抗１２２のサンプルとを用いた。高融点金属膜５にはＴｉＮ膜を用いた。シリコンクロムの薄膜抵抗１５は、Ｓｉ／Ｃｒ＝８０／２０ｗｔ％、ＤＣパワー：０.７ＫＷ、Ａｒ：８５ｓｃｃｍ、及び、圧力：８.５ｍＴｏｒｒ、及び、堆積時間：６秒間、の条件で５０Åの膜厚のものを形成した。

シリコンクロムの薄膜抵抗１５を形成する前に行うＡｒスパッタエッチング処理は、ＤＣバイアス：１２５０Ｖ、Ａｒ：２０ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、及び、処理時間：１６０秒、の条件で実行した。当該処理は、１０００℃、ウェット雰囲気で形成した熱酸化膜を４００Åだけエッチング除去するのに相当する。接続孔１２，１３の平面寸法は０.６μｍ×０.６μｍであった。接触抵抗測定方法は４端子法を用いた。

上記の抵抗１２２のサンプルに対して、３５０℃の窒素雰囲気中で３０分間の熱処理を施し、接触抵抗の特性がどのように変化するかを調べた。高融点金属膜５として用いたＴｉＮ膜を、接続孔１２，１３の底部に有する抵抗１２２のサンプル（図中、「ＴｉＮ有」と表す実線のグラフ８１）は、上記条件の熱処理を２回行っても、ほとんど熱処理前と同じ接触抵抗の特性を示した。これに対し、ＴｉＮ膜を完全に除去したサンプル（図中、「ＴｉＮ無」と表す点線のグラフ８２）は、上記条件の熱処理を２回行ったことにより、接触抵抗の値が熱処理前の接触抵抗の値に比べて２０％以上変動した。このことは、高融点金属５として用いるＴｉＮ膜が、シリコンクロムの薄膜抵抗１５と、配線パターン６を構成する金属材料パターン４との相互作用による抵抗変動を防止するバリヤ膜としての機能を有することを意味している。

シリコンクロムの薄膜抵抗１５と金属材料パターン４との間に、高融点金属膜５として用いるＴｉＮ膜を存在させることにより、例えば、シンタリングやＣＶＤなど、製造工程で行なわれる熱処理による接触抵抗の変動を極めて小さくできると共に、後工程である組立て作業で行なわれる半田処理などの熱処理での接触抵抗の変動を防止できる。これにより、設定通りの接触抵抗を安定して得ることができると共に、組立て前後の接触抵抗の変動を防止することができ、製品の高精度化や、製品の歩留の向上が可能となる。

図３及び図４を参照して説明した抵抗１２２の製造方法では、（ステップＳ２）の工程において、配線用金属膜２０と高融点金属膜２１を真空中で連続して形成しているが、本発明はこれに限定されるものではない。

例えば、配線用金属膜２０を形成し、一度大気に曝した後、高融点金属膜２１を形成した場合には、配線用金属膜２０の表面に形成される自然酸化膜の影響で、配線用金属膜２０と高融点金属膜２１との間で電気的導通を確保することが困難になる。上述した通り、配線パターン６は、配線用金属膜２０及び高融点金属膜２１をパターニングして形成する金属材料パターン４及び高融点金属膜５で構成される。配線パターン６上に形成される第２層間絶縁膜１１に接続孔１２，１３を形成する段階で、接続孔１２，１３の底部の高融点金属膜５を完全に除去することによって、配線パターン６とシリコンクロムの薄膜抵抗１５との間に良好なオーミック接続を形成することができる。

また、上述した（ステップＳ２）において、反射防止膜兼バリヤ膜として機能する高融点金属膜２１の膜厚を８００Åにしているが、本発明の実施形態としては、これに限定されるものではない。一般に、反射防止膜としての高融点金属膜の膜厚は、５００Å以下に形成される。図３及び図４を参照しつつ説明した抵抗１２２の製造方法では、接続孔１２，１３形成時のオーバーエッチング（（ステップＳ７）を参照）や、金属薄膜形成時のＡｒスパッタエッチング処理（（ステップＳ８）を参照）において、高融点金属膜５の膜厚が若干減少してしまうため、接続孔１２，１３の底部に安定して働くバリヤ膜として、高融点金属膜５を残存させたい場合には、高融点金属膜２１の膜厚を５００Å以上にすることが好ましい。

ただし、上述したように、接続孔１２，１３形成用のエッチング処理の条件やＡｒスパッタエッチング処理の条件を最適化することにより、高融点金属膜５の膜厚が５００Å以下でも高融点金属膜５の膜厚の減りを最小限に抑えてバリヤ膜としての機能を発揮させることは可能である。

上述した（ステップＳ８）では、シリコンクロムの薄膜１４の形成直前にＡｒスパッタエッチング処理を行なっているが、バリヤ膜としてのＴｉＮ膜を用いる高融点金属膜５が接続孔１２，１３底部に残存している場合、当該高融点金属膜５は大気に曝されてもＡｌＳｉＣｕ膜ほど強固な自然酸化膜を形成しないため、シリコンクロムの薄膜１４の形成直前にＡｒスパッタエッチング処理を行わなくても、シリコンクロムの薄膜１４と配線パターン６の良好なオーミック接続を形成することはできる。ただし、図８を参照しつつ説明したように、シリコンクロムの薄膜１４の形成直前にＡｒスパッタエッチング処理を行なうことによりシリコンクロムの薄膜抵抗１５の抵抗値をより安定することができるため、Ａｒスパッタエッチング処理を実行するほうが好ましい。

また、抵抗１２２では、第２層間絶縁膜１１として、ＳＯＧ膜９の形成及びエッチバック技術を用いて平坦化したものを用いているが、シリコンクロムの薄膜１４の下地となる絶縁膜（又は絶縁層）は、これに限定されるものではない。シリコンクロムの薄膜１４の下地となる絶縁膜としては、例えば公知の技術であるＣＭＰ（chemical mechanical polish）技術を用いて平坦化を行なった絶縁膜や、平坦化を行なっていないプラズマＣＶＤ酸化膜など、他の絶縁膜であってもよい。

ただし、アナログ抵抗素子の中には、ＴＣＲのみならず、ペア性や比精度も重要となるような構成で使用されている場合も多いので、特に、抵抗１２２を構成する金属薄膜抵抗（シリコンクロムの薄膜抵抗１５）をアナログ抵抗素子として用いる場合には、金属薄膜抵抗の下地となる第２層間絶縁膜１１は、平坦化処理が施されていることが好ましい。

また、抵抗１２２では、シリコンクロムの薄膜抵抗１５の上にパッシベーション膜１８を形成しているが、これに限定されない。シリコンクロムの薄膜抵抗１５上の膜は、例えば第２層目の金属配線を形成するための層間絶縁膜等、パッシベーション膜１８以外の絶縁膜であってもよい。

（４）変形例にかかる抵抗の製造方法の説明
図１０（ａ）〜（ｄ）は、上述した抵抗１２２の変形例の抵抗１６０（図１の回路で抵抗１２２の代わりに使用し得る抵抗である）の製造方法を説明するための図である。図１０（ｄ）は抵抗１６０の完成図を示している。実際の抵抗１６０では、同一基板上にトランジスタ素子や容量素子などが形成されるが、それらの素子の図示は省略している。図２及び図３に示した抵抗１２２の製造方法で用いたのと同じ構成物には、同じ参照番号を付してここでの重複した説明は省く。

まず、図１０（ｄ）を参照して抵抗１６０の構成を説明する。シリコン基板１上には、順に、素子分離酸化膜２、配線パターン６、及び、第２層間絶縁膜１１が形成されている。配線パターン６は、下層より順に第１層間絶縁膜３、金属材料パターン４及び高融点金属膜５を積層したものである。第２層間絶縁膜１１は、下層から順に、プラズマＣＶＤ酸化膜８、ＳＯＧ膜９及びプラズマＣＶＤ酸化膜１０を積層したものである。第２層間絶縁膜１１には、金属薄膜抵抗の両端部に該当する箇所、即ち、配線パターン６に設けた開口部７（図３（ｃ）を参照）の直上の外周部分に、２個の接続孔１２，１３が設けられている。

第２層間絶縁膜１１上には、接続孔１２と接続孔１３との間の領域から接続孔１２，１３の内壁及び配線パターン６上にわたってシリコンクロムの薄膜抵抗１５が形成されている。シリコンクロムの薄膜抵抗１５の上面には、窒化クロムシリサイドの薄膜（金属窒化膜）３１が形成されている。シリコンクロムの薄膜抵抗１５と窒化クロムシリサイドの薄膜３１の間には、クロムシリコンオキシ（ＣｒＳｉＯ）膜は形成されていない。図示していないが、シリコンクロムの薄膜抵抗１５の形成領域を含む第２層間絶縁膜１１上に、層間絶縁膜又はパッシベーション膜（図４（ｅ）に示す抵抗１２２のパッシベーション膜１８に相当する）が形成されている。

以下、図１０（ａ）〜（ｄ）を順に参照して、抵抗１６０の製造方法について説明する。

（ステップＳ２０）
まず、図１０（ａ）を参照する。既に図３（ａ）〜（ｆ）及び図４（ａ）を参照して説明した（ステップＳ１）〜（ステップＳ７）と同じ内容の工程により、素子分離酸化膜３の形成が完了したウェハ状のシリコン基板１上に、第１層間絶縁膜３、金属配線パターン４及び高融点金属膜５からなる配線パターン６、並びに、プラズマＣＶＤ酸化膜８、ＳＯＧ膜９及びプラズマＣＶＤ酸化膜１０からなる第２層間絶縁膜１１を形成した後、第２層間絶縁膜１１に接続孔１２，１３を形成する。

（ステップＳ２１）
図１０（ｂ）を参照する。上述した（ステップＳ８）において、図４（ｂ）を参照して説明したのと同じ内容の工程を実行する。例えば、マルチチャンバースパッタリング装置のＡｒスパッタエッチングチャンバーにて、真空中で、接続孔１２，１３内を含む第２層間絶縁膜１１の表面に対してＡｒスパッタエッチング処理を行なった後、真空の状態を維持し、引き続き金属薄膜抵抗用のシリコンクロムの薄膜１４を形成する。

シリコンクロムの薄膜１４の形成後、真空を破らずに、連続して、シリコンクロムの薄膜１４上に窒化クロムシリサイドの薄膜３０を形成する。ここでは、シリコンクロムの薄膜１４の形成で用いたＳｉ／Ｃｒ＝８０／２０ｗｔ％のシリコンクロムのターゲットを使用し、ＤＣパワー：０.７ＫＷ（キロワット）、Ａｒ＋Ｎ₂（アルゴンと窒素の混合ガス）：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、及び、処理時間：６秒の条件で、シリコンクロムの薄膜１４上に、約５０Åの膜厚の窒化クロムシリサイドの薄膜３０を形成した。

（ステップＳ２１）
図１０（ｃ）を参照する。上述した（ステップＳ９）において、図４（ｃ）を参照しつつ説明したのと同じ内容の工程により、周知のフォトリトグラフ技術を用いて、窒化クロムシリサイドの薄膜３０上に金属薄膜抵抗の形成領域を画定するためのレジストパターン１６を形成する。ＲＩＥ（反応性イオンエッチング）装置を用いて上記レジストパターン１６をマスクとして用いて窒化クロムシリサイドの薄膜３０及びシリコンクロムの薄膜１４をパターニング（部分除去）して、窒化クロムシリサイドの薄膜３１及びシリコンクロムの薄膜抵抗１５からなる積層パターンを形成する。

（ステップＳ２２）
図１０（ｄ）を参照する。窒化クロムシリサイドの薄膜３１及びシリコンクロムの薄膜抵抗１５からなる積層パターンの形成後、レジストパターン１６を除去する。上記の実施例と同様に、シリコンクロムの薄膜抵抗１５は、配線パターン６と電気的に接続されているので、フッ酸水溶液を用いてシリコンクロムの薄膜抵抗１５の表面の金属酸化膜除去処理を行なう必要がない。さらに、シリコンクロムの薄膜抵抗１５の上面は、窒化クロムシリサイドの薄膜３１により覆われているため、大気など、酸素を含む雰囲気中に曝されてもシリコンクロムの薄膜抵抗１５の上面が酸化されないという利点を持つ。

図示は省略するが、シリコンクロムの薄膜抵抗１５及び窒化クロムシリサイドの薄膜３１の形成領域を含む第２層間絶縁膜１１上に、層間絶縁膜又はパッシベーション膜（図４（ｅ）に示すパッシベーション膜１８を参照）を形成する。

一般に、シリコンクロム等の金属薄膜は、酸素との反応性が高く、当該金属薄膜を大気に長時間曝すと抵抗値が変動してしまう。抵抗１６０では、シリコンクロムの薄膜抵抗１５の上面に窒化クロムシリサイドの薄膜３１を形成することにより、シリコンクロムの薄膜抵抗１５の上面が大気に曝され、時間の経過に伴い、シリコンクロムの薄膜抵抗１５の抵抗値が変動するのを防止することができる。シリコンクロムの薄膜抵抗１５を形成するためのシリコンクロムの薄膜１４が成膜された段階で、シリコンクロムの薄膜１４と配線パターン６とのオーミック接続は完了しているため、シリコンクロムの薄膜１４上に新たな薄膜が成膜されても、特性上何ら影響を与えるものではない。

図１１は、窒化クロムシリサイドの薄膜形成用のガスのＮ₂分圧と窒化クロムシリサイドの薄膜の抵抗率の関係を示す図である。縦軸は抵抗率ρ（mΩ・cm（ミリオーム・センチメートル））を示し、横軸はＮ₂分圧（％）を示す。ここでは、ターゲット：Ｓｉ／Ｃｒ＝５０／５０ｗｔ％、ＤＣパワー：０.７ＫＷ、Ａｒ＋Ｎ₂：８５ｓｃｃｍ、及び、圧力：８.５ｍＴｏｒｒ、処理時間：６秒の条件で、Ａｒ＋Ｎ₂ガスのＮ₂分圧を調整して窒化クロムシリサイドの薄膜を形成した。

Ｎ₂分圧を１８％以上添加してリアクティブスパッタにより形成された窒化クロムシリサイドの薄膜は、Ｎ₂を全く添加しないガスを用いた場合（Ｎ₂分圧が０％）に比べて１０倍以上の高い抵抗率を示す。したがって、Ｎ₂分圧を１８％以上に設定して窒化クロムシリサイドの薄膜を成膜するようにすれば、シリコンクロムの薄膜抵抗上に直接窒化クロムシリサイドの薄膜を形成しても、シリコンクロムの薄膜抵抗全体の抵抗値はシリコンクロムの薄膜が決定することとなり、窒化クロムシリサイドの薄膜は抵抗値にほとんど影響を与えない。ここで、Ｎ₂分圧の上限は９０％程度である。Ｎ₂分圧を９０％よりも大きく設定した場合、スパッタリング速度の大幅な低下を招き、生産効率が低下するので好ましくない。

また、抵抗１６０では、シリコンクロムの薄膜抵抗１５上に窒化クロムシリサイドの薄膜３１を形成している。シリコンクロムの薄膜抵抗１５上にＣＶＤ系の絶縁膜、例えばシリコン窒化膜等を形成してもよい。しかし、一般的なマルチチャンバースパッタ装置にはＣＶＤチャンバーが接続されておらず、ＣＶＤ系の絶縁膜を真空中で連続してシリコンクロムの薄膜抵抗１５上に形成するには、対応する新しい設備を購入する必要があり、製造コストに多大な影響を与えてしまう。

抵抗１６０のように、シリコンクロムの薄膜抵抗１５を形成するためのシリコンクロムの薄膜１４上に窒化クロムシリサイドの薄膜３０を形成する構成であれば、新しい装置を購入すること無く、既存のマルチチャンバースパッタ装置を用いて、真空の状態を維持したままの状態で、シリコンクロムの薄膜抵抗１５の耐酸化カバー膜となる窒化クロムシリサイドの薄膜３０を形成することができる。

抵抗１６０では、高融点金属膜５としてＴｉＮ膜を用いた例を挙げているが、配線パターン６を構成する高融点金属膜はこれに限定されるものではなく、例えば、ＴｉＷやＷＳｉなど、他の高融点金属膜を用いてもよい。

また、抵抗１６０では、金属配線として一層の配線パターン６を備えているが、これに限定されるものではなく、多層の配線パターンを持つ多層金属配線構造の抵抗を構成することも考えられる。

また、抵抗１６０では、配線パターン６として、金属材料パターン４の上面に高融点金属膜５が形成されたものを用いているが、これに限定されるものではなく、配線パターンとして上面に高融点金属膜５を形成せずに金属材料パターン４だけを用いてもよい。この場合、金属材料パターン４として、例えば、Ａｌ系合金を用いた場合には、金属材料パターン表面に強固な自然酸化膜が形成されるので、接続孔形成後で金属薄膜抵抗用の金属薄膜を形成する前に、接続孔底部の金属材料パターン表面の自然酸化膜を除去する工程を行なうことが好ましい。その自然酸化膜除去工程は、シリコンクロムの薄膜抵抗１５の抵抗値の経時的変化の抑制を目的としたＡｒスパッタエッチング処理を兼ねて行なってもよい。

また、抵抗１６０は、シリコンクロムの薄膜抵抗１５の電位をとるための配線パターン６として金属材料パターン４及び高融点金属膜５から成るものを用いているが、金属材料パターン４に代えてポリシリコンパターンを用いてもよい。

（５）別の変形例にかかる抵抗の製造方法の説明
図１２は、抵抗１２２の別の変形例の抵抗１７０（図１の回路で抵抗１２２の代わりに使用し得る抵抗である）の製造方法を説明するための図である。図１２（ｄ）は、抵抗１７０の完成図である。図１２（ｄ）に示す抵抗１７０には、実際には、同一基板上にトランジスタ素子や容量素子などが形成されているが、それらの素子は省略している。図３及び図４で説明した抵抗１２２の製造方法と同じ手法により形成される構成物には同じ参照番号を付して、ここでの重複した説明は省く。

まず、図１２（ｄ）を参照して抵抗１７０の実施例を説明する。シリコン基板１上に素子分離酸化膜２が形成されている。シリコン基板１上に形成された酸化膜（図示は省略）上及び素子分離酸化膜２上に、配線パターン４９が形成されている。配線パターン４９は、下層から順に、ポリシリコンパターン４５、高融点金属膜４７を形成したものである。高融点金属膜４７は、例えば、ＷＳｉ又はＴｉＳｉにより形成されている。

配線パターン４９及び素子分離酸化膜２の形成領域を含むシリコン基板１上に第１層間絶縁膜３が形成されている。第１層間絶縁膜５に、金属薄膜抵抗の両端部及び配線パターン４９に対応して接続孔１２，１３が形成されている。

第１層間絶縁膜５上に、接続孔２１，２１間の領域から接続孔２１の内壁及び配線パターン４９上にわたってシリコンクロムの薄膜抵抗２３が形成されている。図示は省略するが、シリコンクロムの薄膜抵抗２３の形成領域を含む第１層間絶縁膜５上に、層間絶縁膜、金属配線及びパッシベーション膜が形成されている。

以下、図１２（ａ）〜（ｄ）を順に参照して、抵抗１７０の製造方法を説明する。
（ステップＳ３０）
図１２（ａ）を参照する。シリコン基板１上に素子分離酸化膜２を形成し、素子分離酸化膜２以外のシリコン基板１表面にトランジスタのゲート酸化膜などの酸化膜（図示は省略）を形成した後、シリコン基板１上全面にポリシリコン膜（ポリシリコンパターン）を形成する。例えばトランジスタのゲート電極の形成と同時に、低抵抗化したポリシリコンパターン４５を形成する。ポリシリコンパターン４５上を含むシリコン基板１の上全面に高融点金属膜を形成し、ポリシリコンパターン４５のサリサイド化を行なって、ポリシリコンパターン４５の上にＴｉＳｉやＷＳｉなどの高融点金属膜４７を形成し、配線パターン４９を形成する。

（ステップＳ３１）
図１２（ｂ）参照する。図３（ａ）を参照して説明した（ステップＳ１）と同様にして、配線パターン４９上を含むシリコン基板１上全面に第１層間絶縁膜５を形成する。

（ステップＳ３２）
図１２（ｃ）を参照する。フォトリトマトグラフの技術により、金属薄膜抵抗の両端部及び配線パターン４９に対応して第１層間絶縁膜３に接続孔を形成するためのレジストパターン（図示は省略）を形成する。そのレジストパターンをマスクにして、第１層間絶縁膜３を選択的に除去して、第１層間絶縁膜３に接続孔１２，１３を形成する。接続孔１２，１３の底部には、高融点金属膜４７が残存している。その後、レジストパターンを除去する。

（ステップＳ３３）
図１２（ｄ）を参照する。図４（ｂ）及び（ｃ）を参照して説明した（ステップＳ８）及び（ステップＳ９）と同じ工程により、例えば、マルチチャンバースパッタリング装置を用いて、真空中で、接続孔１２，１３内を含む第２層間絶縁膜１１の表面に対してＡｒスパッタエッチング処理を行ない、続けて、Ａｒスパッタエッチング処理の完了後に真空を破らずに連続して金属薄膜抵抗用の金属薄膜を形成し、金属薄膜をパターニングしてシリコンクロムの薄膜抵抗２３を形成する。

その後、図示は省略するが、シリコンクロムの薄膜抵抗１５の形成領域を含む第１層間絶縁膜３上に、層間絶縁膜、金属配線及びパッシベーション膜を形成する。

この実施例においても、図３及び図４を参照して説明した抵抗１２２の場合と同様に、シリコンクロムの薄膜抵抗１５をパターニングした後にウェットエッチング技術によるパターニングを行なう必要はなく、さらに、シリコンクロムの薄膜抵抗１５の配線パターン４９との接触面が大気に曝されることはないのでシリコンクロムの薄膜抵抗１５と配線パターン４９の良好なオーミック接続を安定して得ることができ、シリコンクロムの薄膜抵抗１５の膜厚に関わらず、工程数を増加させることなく、シリコンクロムの薄膜抵抗１５の微細化及び抵抗値の安定化を実現することができる。

さらに、シリコンクロムの薄膜抵抗１５とポリシリコンパターン４５の間にバリヤ膜として機能する高融点金属膜４７を介在させているので、シリコンクロムの薄膜抵抗１５と配線パターン４９の接触抵抗のバラツキを低減することができ、抵抗値の精度及び歩留りの向上を図ることができる。

さらに、高融点金属膜４７はポリシリコンパターン４５の低抵抗化にも寄与しており、従来技術に比べ、製造工程を増加させることなく、高融点金属膜４７を形成することができるので、製造コストの増大を防止しつつ、金属薄膜抵抗と配線パターンの接触抵抗を安定させることができる。

また、上記の製造方法の実施例では、シリコンクロムの薄膜抵抗１５用の金属薄膜を形成する前にＡｒスパッタエッチング処理を行なっているので、前工程からの経過時間や製品毎に異なる下地膜の違い等によって発生する抵抗値のバラツキを低減することができる。

図１２に示した抵抗１７０では、図１０に示した抵抗１６０と同様に、シリコンクロムの薄膜抵抗１５上に窒化クロムシリサイドの薄膜を形成するようにしてもよい。

また、抵抗１２２，１２３，１４５，１６０（抵抗１２２の変形例），１７０（抵抗１２２の変形例），３２２（後述する図１５に示す回路を参照），３２３（後述する図１５に示す回路を参照）、更には、図５、図６、図７（ａ），（ｂ）、図８、図９、図１１に示した条件により製造されるサンプルでは、金属薄膜抵抗の材料としてシリコンクロムを用いた例を示しているが、本発明はこれに限定されるものではなく、金属薄膜抵抗の材料としては、例えば、ニッケルクロム（ＮｉＣｒ）、窒化タンタル（ＴａＮ）、クロムシリサイド（ＣｒＳｉ₂）、窒化クロムシリサイド（ＣｒＳｉＮ）、クロムシリコン（ＣｒＳｉ）、クロムシリコンオキシ（ＣｒＳｉ０）など、他の材料を用いてもよい。

以上に説明した定電流発生回路１００は、以下の２つの効果を有する。
<1>基準電圧Ｖｒｅｆの温度係数を（トリミングは、不要）ゼロ又は略ゼロに設定した場合、シリコンクロムから成る金属薄膜の温度係数が、そのまま基準電流Ｉｒｅｆの温度係数になる。この基準電流Ｉｒｅｆの温度係数は、シリコンクロムの温度係数そのものであるため、小さく安定している。また、基準電圧Ｖｒｅｆの温度係数の傾きをゼロ又は略ゼロに補正しているため、温度係数の傾きがゼロ又は略ゼロの基準電圧Ｖｒｅｆとして使用することができる。したがって、温度係数が±１００ｐｐｍ／℃程度の基準電流Ｉｒｅｆと温度係数がゼロ又は略ゼロの基準電圧Ｖｒｅｆを得ることができる。
<2>更に、図２に示したレーザトリミング用回路を含む抵抗値の調整可能な抵抗を用意することにより、高精度な基準電流Ｉｒｅｆの生成が可能になる。この場合、シリコンクロムの温度係数は±１００ｐｍ／℃程度であるので、レーザトリミングにより基準電圧Ｖｒｅｆの温度係数も±１００ｐｐｍ／℃程度になる。したがって、温度係数がゼロ又は略ゼロの基準電流Ｉｒｅｆと温度係数が±１００ｐｐｍ／℃程度の基準電圧Ｖｒｅｆを得ることができる。また、例えば、レーザトリミングにより基準電圧Ｖｒｅｆの温度係数をシリコンクロムの温度係数の半分の±５０ｐｐｍ／℃程度に設定し、温度係数が±５０ｐｐｍ／℃程度の基準電流Ｉｒｅｆと基準電圧Ｖｒｅｆを得ることもできる。これらは、用途によって任意に選択すればよい。なお、レーザトリミングによる調整を行う場合であっても、多結晶シリコンを用いた抵抗の温度係数が−２０００ｐｐｍ／℃〜−３０００ｐｐｍ／℃であるのに対し、シリコンクロムを用いる抵抗の温度係数が±１００ｐｐｍ／℃であるため、トリミング用の回路を小型にすることができ、回路規模の増大を抑えることができる。
上述した<1>,<2>の効果は、以下に説明する定電流発生回路１００の変形例の定電流発生回路２００，３００，４００の何れについても得られるものである。

（６）定電流発生回路の変形例
図１３〜図１５は、定電流発生回路１００の変形例である定電流発生回路２００，３００，４００を示す図である。

図１３は、定電流発生回路２００の回路を示す図である。定電流発生回路２００は、図１に示した定電流発生回路１００の変形例であり、第１電源回路で使用するトランジスタを変更したものである。定電流発生回路１００と同じ構成物には同じ参照番号を付して表す。

定電流発生回路２００が備える第１電源回路２１０は、高濃度の不純物のドープされたＰ型ゲートを持つＰチャンネル型ＦＥＴ２１１と、低濃度の不純物のドープされたＰ型ゲートを持つＰチャンネル型ＦＥＴ２１２とを直列に接続した回路である。第１電源回路２１０が環境温度の変化に対して正の温度係数を示すことについては、定電流発生回路１００の第１電源回路１１０と同じである。第１電源回路２１０、傾き調整回路１２０及び第２電源回路１３０で構成される基準電圧発生回路２３６、並びに、定電流回路１４０の各機能については、定電流発生回路１００と同じである。

図１４は、定電流発生回路３００の回路を示す図である。定電流発生回路３００は、図１に示した定電流発生回路１００の変形例をｎ型基板上に形成したものであり、主な相違点は、第１電源回路３１０にｎチャンネル型ＦＥＴを用いる点、及び、傾き調整回路３２０の構成が、定電流発生回路１００の傾き調整回路１２０と異なる点である。定電流発生回路１００と同じ構成物には、同じ参照番号を付して表す。

第１電源回路３１０は、高濃度の不純物のドープされたｎ型ゲートを持つｎチャンネル型ＦＥＴ３１１と、低濃度の不純物のドープされたｎ型ゲートを持つｎチャンネル型ＦＥＴ３１２とを直列に接続した回路であり、環境温度の変化に対して正の温度係数を持つ。

傾き調整回路３２０は、高濃度の不純物がドープされたｎ型ゲートを持つｎチャンネル型ＦＥＴ３２１と、２個の直列に接続された抵抗３２２及び抵抗３２３で構成される。

第１電源回路３１０、傾き調整回路３２０及び第２電源回路１３０で構成される基準電圧発生回路３３６、並びに、定電流回路１４０の各機能については、定電流発生回路１００と同じである。

図１５は、定電流発生回路４００の回路を示す図である。定電流発生回路４００は、図１４に示した定電流発生回路３００の変形例であり、第１電源回路で使用するトランジスタの組み合わせを変更したものである。定電流発生回路１００と同じ構成物には同じ参照番号を付して表す。

定電流発生回路４００で使用する第１電源回路４１０は、高濃度の不純物のドープされたＰ型ゲートを持つｎチャンネル型ＦＥＴ４１１と、低濃度の不純物のドープされたＰ型ゲートを持つｎチャンネル型ＦＥＴ４１２とを直列に接続した回路であり。第１電源回路４１０が環境温度の変化に対して正の温度係数を示すことについては、定電流発生回路１００の第１電源回路１１０と同じである。第１電源回路４１０、傾き調整回路３２０及び第２電源回路１３０で構成される基準電圧発生回路４３６、並びに、定電流回路１４０の各機能については、定電流発生回路１００と同じである。

以上に説明した、変形例に係る定電流発生回路２００，３００，４００は、実施の形態１に係る定電流発生回路１００と同様の効果を有する。

実施の形態１に係る定電流発生回路の回路図である。定電流発生回路で用いる抵抗の構成を示す図である。定電流発生回路で用いる抵抗の製造方法を説明するための図である。定電流発生回路で用いる抵抗の製造方法を説明するための図である。金属薄膜を用いた抵抗の特性を示す図である。金属薄膜を用いた抵抗の特性を示す図である。（ａ）及び（ｂ）は、金属薄膜を用いる抵抗の特性を示す図である。金属薄膜を用いる抵抗の特性を示す図である。金属薄膜を用いる抵抗の特性を示す図である。金属薄膜を用いる抵抗の変形例の製造方法を説明するための図である。金属薄膜を用いる抵抗の変形例の製造方法を説明するための図である。金属薄膜を用いる抵抗の変形例の製造方法を説明するための図である。定電流発生回路の変形例の回路を示す図である。定電流発生回路の変形例の回路を示す図である。定電流発生回路の変形例の回路を示す図である。

符号の説明

５高融点金属膜、６，１１，４９配線パターン、１１ａ熱酸化膜、１２，１３接続孔、１４，１５シリコンクロム薄膜抵抗、４５ポリシリコンパターン、１００，２００，３００，４００定電流発生回路、１１０，２１０，３１０，４１０第１電源回路、１２０，３２０傾き調整回路、１２２，１２３，１４５金属薄膜を用いる抵抗、１３０第２電源回路、１４０定電流回路１４０。

Claims

基準電圧を出力する基準電圧発生回路と、該基準電圧に基づいて出力する電流値を特定する１個以上の抵抗を備える定電流回路とを備えた定電流発生回路において、
上記抵抗は、
下地絶縁膜上に、金属薄膜抵抗体の両端部の形成予定領域に対応して形成される配線パターンと、
ＳＯＧ膜のコーティング処理及びエッチバック処理、並びにその上へのＣＶＤ絶縁膜が形成され、上記配線パターン上を含む上記下地絶縁膜上に平坦化されて形成される絶縁膜と、
上記平坦化された絶縁膜に、金属薄膜抵抗体の両端部の形成予定領域及び上記配線パターンに対応して形成される接続孔と、
上記接続孔内を含み上記絶縁膜に対してＡｒスパッタエッチング技術によりエッチング処理を施した後に上記絶縁膜上に形成される金属薄膜と、
上記接続孔にも上記金属薄膜を残存させるように上記金属薄膜をパターニングして形成される金属薄膜抵抗体と、
で構成される金属薄膜抵抗を成すことを特徴とする定電流発生回路。
上記基準電圧発生回路は、
同一の導電型で不純物濃度の異なるゲートを持つ複数の電界効果トランジスタを備え、正の温度係数を有する第１電圧を出力する第１電源回路と、
電界効果トランジスタと少なくとも１以上の抵抗を備え、上記第１電源回路が出力する第１電圧の正の温度係数の傾きを調節する傾き調整回路と、
異種導電型のゲートを持つ複数の電界効果トランジスタで構成され、負の温度係数を有する第２電圧を発生し、上記傾き調整回路で温度係数の調節された第１電圧の出力を加算し、温度係数がゼロ又は略ゼロの上記基準電圧を出力する第２電源回路を有し、
上記定電流回路は、上記基準電圧が入力され、上記金属薄膜抵抗を持つ１以上のカレントミラー回路を含むことを特徴とする請求項１に記載の定電流発生回路。
上記傾き調整回路の抵抗は、上記金属薄膜抵抗を成すことを特徴とする請求項２に記載の定電流発生回路。
上記金属薄膜抵抗の上記金属薄膜は、シリコンクロムで形成されることを特徴とする請求項１乃至請求項３の何れかに記載の定電流発生回路。
上記金属薄膜抵抗は、上記金属薄膜が接する上記接続孔の内面の自然酸化膜、及び、上記接続孔の底部で上記金属酸化膜が接する上記配線パターン表面の自然酸化膜が除去されていることを特徴とする請求項１乃至請求項４の何れかに記載の定電流発生回路。
上記金属薄膜抵抗は、上記金属薄膜と上記配線パターンの接続部分との間に高融点金属膜が介在していることを特徴とする請求項１乃至請求項５の何れかに記載の定電流発生回路。
上記金属薄膜抵抗は、上記配線パターンが、金属材料パターンと、該金属材料パターンの上に形成された高融点金属薄膜とで構成されていることを特徴とする請求項１乃至請求項５の何れかに記載の定電流発生回路。
上記金属薄膜抵抗は、上記配線パターンが、ポリシリコンパターンと、該ポリシリコンパターンの上に形成された高融点金属膜とで構成されていることを特徴とする請求項１乃至請求項５の何れかに記載の定電流発生回路。
上記第１電源回路は、高濃度ｎ型ゲートの電界効果トランジスタと、高濃度ｐ型ゲートの電界効果トランジスタとを直列に接続して成ることを特徴とする請求項２乃至請求項８の何れかに記載の定電流発生回路。
上記第２電源回路は、高濃度ｐ型ゲートの電界効果トランジスタと、低濃度ｐ型ゲートの電界効果トランジスタとを直列に接続して成ることを特徴とする請求項２乃至請求項９の何れかに記載の定電流発生回路。
上記第２電源回路は、高濃度ｎ型ゲートの電界効果トランジスタと、低濃度ｎ型ゲートの電界効果トランジスタとを直列に接続して成ることを特徴とする請求項２乃至請求項９の何れかに記載の定電流発生回路。