[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4389626B2 - 固体撮像素子の製造方法 - Google Patents

固体撮像素子の製造方法 Download PDF

Info

Publication number
JP4389626B2
JP4389626B2 JP2004095873A JP2004095873A JP4389626B2 JP 4389626 B2 JP4389626 B2 JP 4389626B2 JP 2004095873 A JP2004095873 A JP 2004095873A JP 2004095873 A JP2004095873 A JP 2004095873A JP 4389626 B2 JP4389626 B2 JP 4389626B2
Authority
JP
Japan
Prior art keywords
layer
substrate
film
wiring
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004095873A
Other languages
English (en)
Other versions
JP2005285988A (ja
Inventor
真文 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004095873A priority Critical patent/JP4389626B2/ja
Priority to TW094107587A priority patent/TWI270981B/zh
Priority to US11/078,628 priority patent/US7288428B2/en
Priority to KR1020050022875A priority patent/KR101142471B1/ko
Publication of JP2005285988A publication Critical patent/JP2005285988A/ja
Priority to US11/808,450 priority patent/US7427789B2/en
Application granted granted Critical
Publication of JP4389626B2 publication Critical patent/JP4389626B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、固体撮像素子の製造方法に関する。
従来より、固体撮像素子としては、半導体基体の表面側に回路素子や配線層等を形成し、半導体基体の裏面側にフォトダイオードを形成し、半導体基体の表面側より光を入射させて撮像する構成が採られていた。
しかしながら、このような構成の場合、表面側に形成された回路素子や配線層等で入射光が吸収、あるいは反射されてしまい、入射光に対する光電変換効率が低く、感度の低い構成となっていた。
そこで、このような問題を解決する構成として、半導体基体の表面側に回路素子や配線層等を形成し、半導体基体の裏面側にフォトダイオードを形成し、半導体基体の裏面側より光を入射させて撮像することで、受光のための開口率を高くし、また、入射光の吸収、あるいは反射を抑えるようにした、いわゆる裏面照射型の固体撮像素子が提案されている（例えば特許文献１参照）。
一方、半導体集積回路装置において、近年の素子の微細化に伴う高集積化により、トランジスタの使用ゲート数が大幅に増加し、論理回路のセル間、また、マイクロ機能のブロック間を結合する配線層のレイアウトが複雑化している。
配線層は、上記セル間またはブロック間を最短距離や等距離で結ぶことが望ましいが、レイアウトの都合により、このように結ぶことが困難となってきている。
そこで、このような問題を解決するために、例えば、基板の表面側のみならず、基板の裏面側にも配線層を形成する方法が提案されている（例えば特許文献２参照）。
特開２００３−３１７８５号公報 特開平９−２６０６９９号公報
ところで、上述した裏面照射型の固体撮像素子では、半導体基体の裏面側より入射光を得るために、半導体基体の表面側に回路素子やフォトダイオード等を形成した後、半導体基体の裏面側を薄膜化する必要がある。
しかしながら、半導体基体の裏面側を薄膜化すると、基体固有のストレスのために平坦性が得られず機械的にも弱くなる。
そこで、このような問題を解決する１つの方法として、半導体基体の裏面側を薄膜化する前に、半導体基体に支持基板を貼り合わせている。
この方法により、裏面照射型の固体撮像素子を製造する工程を、図１５〜図１６を参照して説明する。
先ず、図１５Ａに示すように、例えばシリコン基板６２上に、埋め込み酸化膜（所謂ＢＯＸ層）６３を介して、単結晶シリコン層（所謂ＳＯＩ層）６４が形成されたＳＯＩ基板６５を用意する。
次に、ＳＯＩ基板６５の単結晶シリコン層６４内の所定の位置にフォトダイオードＰＤを形成する。
そして、単結晶シリコン層６４上の所定の位置に絶縁膜（図示せず）を介して、ゲート電極６６と対のソース領域及びドレイン領域からなるＭＯＳ型のトランジスタＴｒ１及びＣＭＯＳ型のトランジスタＴｒ２をそれぞれ形成して、図１５Ｂに示す状態にする。
次に、単結晶シリコン層６４上のＭＯＳ型のトランジスタＴｒ１及びＣＭＯＳ型のトランジスタＴｒ２と対応する位置に絶縁層６７を介して多層の配線層６８（６８１，６８２，６８３）を形成し、図１５Ｃに示す状態にする。
次に、絶縁層６７上に平坦化膜（図示せず）を形成し、この平坦化膜上に接着剤層６９を塗布して、支持基板７０を貼り合わせることにより、図１６Ｄに示す状態にする。
次に、上下を反転させることにより、ＳＯＩ基板６５の裏面側、すなわちシリコン基板６２が露出された状態にする。
そして、露出されたシリコン基板６２、埋め込み酸化膜６３を除去することにより、図１６Ｅに示すように、ＳＯＩ基板６５の単結晶シリコン層６４が露出された状態にする。
この後は、図１６Ｆに示すように、単結晶シリコン層６４の裏面側に、絶縁膜７２、反射防止膜や平坦化膜（図示せず）等を形成し、フォトダイオードＰＤに対応する部分にカラーフィルタ７３を介してオンチップマイクロレンズ７４を形成する。
このようにして、裏面照射型のＣＭＯＳ型固体撮像素子６０を得ることができる。
ところで、図１６Ｄに示したように、半導体基体６４上の絶縁層６７上に接着剤層６９を塗布して支持基板７０を貼り合わせる工程では、接着剤層６９を硬化させたり、支持基板７０との接着強度を高めたりする目的で熱処理を行っている。
しかしながら、この熱処理を、例えば従来からＳＯＩ基板を作製する際に行われている９００℃〜１１００℃の高温で行うと、単結晶シリコン層６４の表面側に先に形成された、耐熱性が低い材料（Ａｌ，Ｃｕ等）からなる配線層６８（６８１，６８２，６８３）に熱的影響を与えてしまう。
また、接着剤層６９の材料として、ボロン・リンシリケートガラス（ＢＰＳＧ）、リンシリケートガラス（ＰＳＧ）、ボロンシリケートガラス（ＢＳＧ）等を用いる方法もあるが、この方法においても、例えば７００℃〜９００℃の熱処理を行うため、単結晶シリコン層６４の表面側に先に形成された配線層６８（６８１，６８２，６８３）に熱的影響を与えてしまう。
したがって、これらの高温熱処理は、裏面照射型の固体撮像素子を製造する場合には適用できない。
また、接着剤層６９の材料として、平坦化を実現できることから、塗布ガラス（ＳＯＧ）を用いる方法もある。
しかし、この場合は、図１６Ｄ〜図１６Ｅに示した薄膜化工程において、例えばウェットエッチングを行うと、薬液によりＳＯＧが侵食（エッチング）されてしまい、接着強度が低下してしまう。
また、接着剤層６９の材料によっては、塗布ムラが生じることにより、貼り合わせ界面に空孔やボイド等が形成されてしまうことがある。
また、接着剤層６９を塗布せずに、単結晶シリコン層６４と支持基板７０とを直接貼り合わせる方法もあるが、この方法においても、１０００℃、１０時間の熱処理を行うため、半導体基体の表面側に先に形成された、配線層６８（６８１，６８２，６８３）に熱的影響を与えてしまう。
また、接着剤層６９を塗布せずに、接着テープを用いて、単結晶シリコン層６４と支持基板７０とを貼り合わせる方法もある。この場合は、厚い接着テープを用いることで接着テープが剥離する等の問題は生じないが、熱処理を行った後に接着テープが大きく反るので、例えば、その後の製造工程において、露光工程を行うことが出来ない等の問題が生じる。
なお、上述した場合では、複数の層から形成されたＳＯＩ基板６５から、固体撮像素子を製造する場合を挙げて説明を行ったが、例えばシリコン基板単層から上述した構成の固体撮像素子を製造する場合においても同様の問題が生じる。
また、上述した裏面照射型の固体撮像素子に限らず、半導体集積回路装置において、回路素子が形成された半導体基体の上に多層の配線層を形成することが考えられる。
そして、このような半導体集積回路装置を製造する際に、例えばトランジスタ等の回路素子において、所望の特性を得ることを目的として、回路素子が形成された半導体基体を薄くする場合もある。
したがって、このような場合においても、裏面照射型の固体撮像素子を製造する場合と同様の問題を生じる。
上述した点に鑑み、本発明は、半導体基体の表面側に先に形成された配線層に熱的影響を与えずに支持基板を貼り合わせることができる固体撮像素子の製造方法を提供するものである。
本発明に係る固体撮像素子の製造方法は、ＳＯＩ基板内に複数の光電変換素子を形成する工程と、ＳＯＩ基板の表面側に、絶縁層中にアルミニウム又は銅よりなる配線層を有する配線部を形成する工程と、配線部のさらに表面側に、ベンゾシクロブテンからなる接着剤層を形成し、４５０℃以下の温度で熱処理を行うことにより、接着剤層を介して支持基板を貼り合わせる工程と、ＳＯＩ基板を裏面側から薄くする工程とを有し、ＳＯＩ基板を裏面側から薄くする工程において、接着剤層が浸食されることを防ぐウェットエッチングを用いるようにする。
本発明に係る固体撮像素子の製造方法によれば、ＳＯＩ基板内に複数の光電変換素子を形成する工程と、ＳＯＩ基板の表面側に、絶縁層中にアルミニウム又は銅よりなる配線層を有する配線部を形成する工程と、配線部のさらに表面側に、ベンゾシクロブテンからなる接着剤層を形成し、４５０℃以下の温度で熱処理を行うことにより、接着剤層を介して支持基板を貼り合わせる工程と、ＳＯＩ基板を裏面側から薄くする工程とを有するので、接着剤層を介して支持基板を貼り合わせる工程の際に、４５０℃以下の温度で熱処理を行って接着剤層を硬化させることができる。これにより、ＳＯＩ基板の表面側に先に形成された配線層に熱的影響を与えずに、支持基板を貼り合わせることができる。
本発明に係る固体撮像素子の製造方法によれば、先に形成された配線層に熱的影響を与えずに支持基板を貼り合わせることができる。したがって、良好な特性の固体撮像素子を製造することが可能になる。
以下、図面を参照して、本発明の実施の形態を説明する。
まず、本発明製造方法に係る固体撮像素子の一形態、例えばＣＭＯＳ型の固体撮像素子を、図１及び図２を参照して説明する。
なお、図１はＣＭＯＳ型固体撮像素子の模式図（断面図）を示し、図２は図１の要部の拡大断面図を示している。なお、図１では、カラーフィルタやオンチップマイクロレンズは省略している。
本形態に係るＣＭＯＳ型の固体撮像素子１０では、図１及び図２に示すように、撮像領域２４において、単結晶シリコン層（半導体基体）４に、１つの光電変換素子（フォトダイオードＰＤ）と複数のＭＯＳ型のトランジスタＴｒ１で構成された単位画素２２がマトリクス状に複数形成されている。また、周辺領域２５において、半導体基体４に、複数のＣＭＯＳ型のトランジスタＴｒ２からなる周辺回路部２３が形成されている。
なお、図示しないが、撮像領域２４や周辺領域２３以外にも、例えば、外部の配線と接続されるパッドが設けられる領域が形成されている。
単位画素２２に形成されたＭＯＳ型のトランジスタＴｒ１は、半導体基体４中に形成された、図示しない、対のソース領域及びドレイン領域間上にゲート絶縁膜を介してゲート電極６が形成された構成である。
また、周辺回路部２３のＣＭＯＳ型のトランジスタＴｒ２も、半導体基体４中に形成された、図示しない、対のソース領域及びドレイン領域間上にゲート絶縁膜を介してゲート電極６が形成された構成である。
半導体基体４の撮像領域２４及び周辺領域２５の表面側（図中下側）には、絶縁層７を介して、多層の配線層８（８１，８２，８３）が形成されている。
一方、半導体基体４の裏面側（図中上側）には、絶縁膜３２を介して、例えば図示しない反射防止膜や平坦化膜等が形成され、さらに、各単位画素２２のフォトダイオードＰＤに対応して、カラーフィルタ３３を介してオンチップレンズ３４が形成されている。
このような構成のＣＭＯＳ型の固体撮像素子１０においては、基板裏面側からオンチップレンズ３４を通じてフォトダイオードＰＤに光が照射される。
そして、本形態の固体撮像素子１０においては、特に、上述した接着剤層９が、先に半導体基体４上に形成された、耐熱性の低い材料（例えばＡｌ，Ｃｕ）よりなる配線層８（８１，８２，８３）の劣化開始温度よりも低い温度で硬化することが可能な材料により形成された構成とする。
具体的には、例えばＡｌやＣｕを配線層８に用いる場合には、４５０℃以下の温度で硬化することが可能な材料により接着剤層９を形成する。
このような材料としては、例えば、ベンゾシクロブテン（ＢＣＢ）からなる塗布膜が用いられる。
このベンゾシクロブテンは、１５０℃〜２５０℃といった低い温度で架橋反応（硬化）が進行する特性を有している。
以下、架橋反応の進行を、図３に示すベンゾシクロブテンの硬化反応式を参照して説明する。なお、図３は、架橋反応の進行の途中までの硬化反応式を示している。
まず、熱処理が加えられていない状態（モノマー）の、ベンゾシクロブテンの構造式は、図３Ａに示すように表される。この図３Ａに示す状態では、各ベンゼン環にそれぞれシクロブテン環３５１，３５２がつながれている。
次に、熱処理が加えられると、シクロブテン環３５２において開環反応が生じ、図３Ｂに示すようにカーボン２重結合３６が形成される。そして、このカーボン２重結合に他のベンゾシクロブテンが結合される（Ｄｅｉｌｓ‐Ａｌｄｅｒ反応）。なお、開環反応は、略１５０℃あたりから生じて、２００℃を越えたあたりで活発になる。
これにより、図３Ｃに示すように、ベンゾシクロブテンがポリマー化された状態が形成される。この図３Ｃに示す状態では、各ベンゼン環にそれぞれシクロブテン環３５１，３５２，３５４がつながれた状態である。
なお、熱処理がさらに進行することにより、これ以降も、図３Ａ〜図３Ｃに示したような各反応が繰り返されることにより、ベンゾシクロブテンが硬化していく。
また、このような特性以外にも、ベンゾシクロブテンは、熱処理が加えられることで低粘度になる特性を有している。この場合、リフロー性を高くすることができるので、例えば基板上を平坦化させることが可能になる。
また、ベンゾシクロブテンは、耐薬品性が高い特性を有しており、例えば薬液により浸食（エッチング）され難く、接着強度が確保できる。
このように、本形態の固体撮像素子１０によれば、接着剤層９が、先に形成された配線層８（８１，８２，８３）の劣化開始温度よりも低い１５０℃〜２５０℃の温度で硬化することが可能なベンゾシクロブテンにより形成されているので、後述する製造工程において、単結晶シリコン層４上に支持基板３０を貼り合わせる際に、接着剤層９を硬化させるための熱処理が加えられても、耐熱性が低い、ＡｌやＣｕからなる配線層８（８１，８２，８３）に与える熱的影響を防ぐことが可能になる。
また、ベンゾシクロブテンは、熱処理されることで低粘度となり、リフロー性が高くなるので、絶縁層７と支持基板３０との密着性を向上させることが可能になる。これにより、貼り合わせ界面での空孔やボイド等の発生を抑制することが可能になる。
また、例えば、絶縁層７の表面を平坦化させることができるので、絶縁層７と支持基板３０とを平坦性を保って接着させることが可能になる。
次に、本発明の固体撮像素子の製造方法の一実施の形態として、このような構成の固体撮像素子１０を製造する方法を、図４〜図６を参照して説明する。なお、図１及び図２と対応する部分には同一符号を付している。
先ず、図４Ａに示すように、例えばシリコン基板２上に、埋め込み酸化膜（所謂ＢＯＸ層）３を介して、単結晶シリコン層４が形成されたＳＯＩ基板５を用意する。
なお、埋め込み酸化膜３や単結晶シリコン層４の膜厚は任意に設定することができる。
次に、図４Ｂに示すように、ＳＯＩ基板５の単結晶シリコン層４内の所定の位置に、フォトダイオードＰＤを形成する。
次に、単結晶シリコン層４の撮像領域２４及び周辺領域２５上に、絶縁層（図示せず）を介して、それぞれゲート電極６と、図示しないが、対のソース領域及びドレイン領域からなるＭＯＳ型のトランジスタＴｒ１及びＣＭＯＳ型のトランジスタＴｒ２を形成して、図４Ｃに示す状態にする。
次に、図５Ｄに示すように、単結晶シリコン層４の撮像領域２４及び周辺領域２５上に絶縁層７を介して多層の配線層８を形成する。
具体的には、先ず、単結晶シリコン層４の撮像領域２４、周辺領域２５上に絶縁層７を形成して平坦化処理を行った後、１層目となる配線８１を所定のパターンに形成する。
次に、１層目の配線８１及び電極層２９を含んで全面に再び絶縁層７を形成して平坦化処理を行った後、２層目となる配線８２を所定のパターンに形成する。
次に、２層目の配線８２を含んで全面に再び絶縁層７を形成して平坦化処理を行った後、３層目となる配線８３を所定のパターンに形成する。
なお、図５Ｄに示す場合では配線層８が３層構造の場合を示したが、３層以上の場合はこのような工程が繰り返される。
また、この後は、絶縁層７上に例えばＳｉＮ膜やＳｉＯＮ膜等からなる平坦化膜を形成場合もある。
次に、図５Ｅに示すように、絶縁層７上に接着剤層９を塗布し、支持基板３０を貼り合わせる。
ここで、本実施の形態においては、ベンゾシクロブテンからなる接着剤層９を形成して支持基板３０を貼り合わせる。
そして、接着剤層９により貼り合わされた単結晶シリコン層４と支持基板３０とを、真空チャンバー内部で加熱、加圧することにより接着剤層９を硬化させ、単結晶シリコン層４と支持基板３０とを密着させる。
具体的な貼り合わせ条件は、１０−2Ｔｏｒｒの減圧雰囲気下で、３５０℃で加熱を行いながら、１０００Ｎの圧力で５分間プレスして貼り合わせを行う。
この際、接着剤層９は、１５０℃〜２００℃といった低い温度領域で硬化が進行し始める。これにより、半導体基体４上に先に形成された耐熱性の低い材料（ＡｌやＣｕ）からなる配線層８（８１，８２，８３）に熱的影響を与えることを防ぐことができる。
また、接着剤層９が絶縁層７の広い範囲にわたり広がるので、塗布ムラ等が形成されず、絶縁層７と支持基板３０との密着性を向上することができる。また、例えば、絶縁層７の表面の段差を修復して平坦化させることができる。
この後は、上下を反転させることにより、ＳＯＩ基板５の裏面側、すなわちシリコン基板２が露出された状態にする。そして、露出されたシリコン基板２、埋め込み酸化膜３を、裏面側から、例えばバックグラインダ法を用いて除去し、膜厚を例えば１５ｎｍ〜２０ｎｍ程度の厚さに薄膜化する。これにより、図６Ｆに示すように、ＳＯＩ基板５の単結晶シリコン層４が露出された状態にする。
なお、薄膜化は、バックグラインダ法以外にも、ＣＭＰ法やウェットエッチング等を用いることができる。ここで、例えばウェットエッチングを用いた場合は、ベンゾシクロブテンが高い耐薬液性を有しているので、薬液により接着剤層９が浸食（エッチング）されることを防ぐことができる。
そして、図６Ｇに示すように、単結晶シリコン層４の裏面側に例えば反射防止膜や平坦化膜等を形成し、フォトダイオードＰＤに対応する部分に、カラーフィルタ３３を介してオンチップマイクロレンズ３４を形成する。
このようにして、図２に示した構成の裏面照射型のＣＭＯＳ型固体撮像素子１０を製造することができる。
なお、図５Ｅ〜図６Ｆに示す工程においては、シリコン基板２、埋め込み酸化膜３を除去して、ＳＯＩ基板５の単結晶シリコン層４を露出する場合を示したが、シリコン基板２のみを除去して、埋め込み酸化膜（絶縁膜）を残すことも可能である。
上述した製造方法によれば、図５Ｅに示したように、絶縁層７上に、接着剤層９としてベンゾシクロブテンからなる塗布膜を形成し、支持基板３０を貼り合わせるようにしたので、１５０℃〜２００℃と低い温度で塗布膜の硬化が進行する。これにより、先に半導体基体４上に形成された耐熱性が低い材料よりなる配線層８（８１，８２，８３）に与える熱的影響を抑えることができる。
また、ベンゾシクロブテンは、熱処理されることで低粘度となり、リフロー性を高くすることができるので、接着剤層９が絶縁層７と支持基板３０との間の広い範囲にわたって広げることができ、絶縁層７と支持基板３０との密着性を向上させることができる。これにより、高い接着強度を確保することができ、貼り合わせ界面での空孔やボイド等の発生を抑制することができる。
また、例えば、絶縁層７の表面の段差を修復して平坦化させることができるので、絶縁層７と支持基板３０とを平坦性を保って接着することができる。
また、例えば接着テープを用いた場合のように、接着テープに大きな反りが生じないので、熱処理後に行われる工程を良好に行うことができる。
本実施の形態では、塗布膜として、ベンゾシクロブテンを用いた場合を説明したが、これ以外にも、例えば無機ＳＯＧや有機ＳＯＧ、また、レジストやポリイミド、或いはポリアリールエーテル等の有機樹脂を用いることができる。
このような塗布膜でも、上述したように、４５０℃以下の温度で硬化することが可能な材料であるので、半導体基体４上に先に形成された配線層８（８１，８２，８３）に与える熱的影響を抑えることができる。
無機ＳＯＧとしては、例えば、ハイドロジェンシルセスキオキサン（ＨＳＱ）やポリシラザン（ＰＳＺ）等が挙げられ、有機ＳＯＧとしては、例えば、メチルシルセスキオキサン（ＭＳＱ）やハイドロジェンシルセスキオキサンとメチルシルセスキオキサンとのハイブリッド材料等が挙げられる。
また、有機樹脂としては、例えば、環化ポリイソプレン、ノボラック樹脂、感光剤とを組み合わせたレジスト、また、化学増幅型レジストとして、光酸発生剤、架橋剤、ＰＨＳ系樹脂、ノボラック樹脂、メタクリル系樹脂を組み合わせたレジスト等が挙げられる。
また、ポリアリールエーテルとしては、ダウケミカル社製のＳｉＬＫ（商品名）や、社ハネウェル製のＦＬＡＲＥ（商品名）、またＧＸ−３（商品名）等が挙げられる。
また、本実施の形態では、貼り合わせ条件として、１０−2Ｔｏｒｒの減圧雰囲気下で、３５０℃で加熱を行いながら、１０００Ｎの圧力で５分間プレスして貼り合わせを行った場合を説明した。
ここで、雰囲気に関しては、塗布膜から発生する溶媒等の気体を除去するために減圧雰囲気下で行っているので、接着剤層９に用いられる材料の種類に応じて最適化させることができる。
また、圧力に関しては、絶縁層７と支持基板３０との密着性を高めるために行っており、例えば薄膜化工程をバックグラインダ法で行う場合には、研磨に対する耐性を高めるために、少なくとも５００Ｎ以上の圧力が必要である。なお、好ましくは、５００Ｎ〜２０００Ｎの圧力とする。
また、加熱温度に関しては、単結晶シリコン層４の表面側に形成された配線層８（８１，８２，８３）を形成する材料（Ａｌ，Ｃｕ）の劣化開始温度よりも低い温度、例えば４５０℃以下であればよい。なお、好ましくは、３５０℃〜４００℃の温度範囲とする。
このように、雰囲気、圧力、加熱温度等の条件は、接着剤層９に用いられる材料の種類に応じて任意に選定することが可能である。
本実施の形態では、単結晶シリコン層４と支持基板３０とを貼り合わせている接着剤層９として塗布膜を用いたが、これ以外にも、ＣＶＤ法により形成された膜（ＣＶＤ膜）を用いることもできる。
このＣＶＤ膜としては、プラズマエンハンスト法（ＰＥ−ＣＶＤ法）により成膜されたＳｉＯ2膜や、低温ＣＶＤ法により成膜された有機膜等が挙げられる。
また、このように、接着剤層９としてＣＶＤ膜を形成する場合は、上述した実施の形態の固体撮像素子１０を製造する場合において、接着剤層９を形成する際に、ＰＥ−ＣＶＤや低温ＣＶＤ法を用いて、ＳｉＯ2膜や有機膜を形成するようにすればよい。
このようなＣＶＤ膜においても、上述した塗布膜の場合と同様に、略４００℃前後で硬化が進行するため、耐熱性の低い材料からなる配線層８（８１，８２，８３）に与える熱的影響を抑えることができる。
また、ＣＶＤ膜の成膜条件等を調整した場合は、塗布膜の場合と同様にリフロー性を高くすることができる。これにより、接着剤層９を絶縁層７と支持基板３０との間の広い範囲にわたって広げることができ、絶縁層７と支持基板３０との密着性を向上することができる。したがって、接着剤層９と支持基板３０との間で高い接着強度を確保することができ、貼り合わせ界面での空孔やボイド等の発生を抑えることができる。
また、例えば絶縁層７の表面の段差を修復して平坦化させることができるので、絶縁層７と支持基板３０とを平坦性を保って接着することができる。
接着剤層９としては、これ以外にも、スパッタリング法により形成した金属膜を熱処理することで、シリサイド化させた膜（シリサイド膜）を用いることができる。
このシリサイド膜としては、例えば、スパッタリング法により、Ｎｉ膜を単結晶シリコン層４上に形成した後、貼り合わせの際の熱処理により、Ｎｉ膜をシリサイド化させることにより形成することができる。
このようなシリサイド膜においても、略３５０℃〜４５０℃の温度で金属（Ｎｉ）とシリコン（Ｓｉ）との反応が進行するので、耐熱性の低い材料からなる配線層８（８１，８２，８３）に与える熱的影響を抑えることが可能になる。
次に、半導体集積回路装置の一形態を、図７及び図８を参照して説明する。
なお、図７は半導体集積回路装置の模式図（断面図）を示し、図８は図７の要部の拡大断面図を示している。
本形態に係る半導体集積回路装置４０では、図７及び図８に示すように、例えば単結晶シリコン層４の一方の側、すなわち表面側（図中下側）では、所定の位置に複数のＭＯＳ型のトランジスタＴｒ１，Ｔｒ２が形成され、これら各トランジスタＴｒ１，Ｔｒ２上に、絶縁層７を介して多層（例えば３層）の配線層８Ａ（８１，８２，８３）が形成されている。
また、他方の側、すなわち裏面側（図中上側）においても、単結晶シリコン層４のトランジスタＴｒ１，Ｔｒ２が形成された領域上に、複数のＭＯＳ型のトランジスタＴｒ１，Ｔｒ２が形成され、これら各トランジスタＴｒ１，Ｔｒ２上に、絶縁層７を介して多層（例えば３層）の配線層８Ｂ（８１，８２，８３）が形成されている。
表面側及び裏面側に形成された各ＭＯＳ型のトランジスタＴｒ１，Ｔｒ２は、それぞれ単結晶シリコン層４中に形成された対のソース領域及びドレイン領域間上にゲート絶縁膜を介してゲート電極６が形成された構成である。
なお、各トランジスタＴｒ１，Ｔｒ２のソース領域及びドレイン領域、またチャネル領域は、図示しないが、単結晶シリコン層４中の所定の位置に形成されている。
そして、表面側の配線層８Ａには、例えばシリコン基板などによる支持基板３０が接着剤層９を介して貼り合わされている。
そして、本形態の半導体集積回路装置４０においては、特に、上述した固体撮像素子の場合と同様に、接着剤層９をベンゾシクロブテンで形成する。
なお、ベンゾシクロブテンの具体的な特性は、上述した通りであるので、重複説明は省略する。
このような構成の本形態の半導体集積回路装置４０によれば、接着剤層９が、先に形成された配線層８Ａ（８１，８２，８３）の劣化開始温度よりも低い１５０℃〜２５０℃の温度で硬化することが可能なベンゾシクロブテンにより形成されているので、後述する製造工程において、単結晶シリコン層４上に支持基板３０を貼り合わせる際に、接着剤層９を硬化させるための熱処理が加えられても、耐熱性が低い、ＡｌやＣｕからなる配線層８Ａ（８１，８２，８３）に与える熱的影響を防ぐことが可能になる。
また、ベンゾシクロブテンは、熱処理されることで低粘度となり、リフロー性が高くなるので、絶縁層７と支持基板３０との密着性を向上させることができる。これにより、貼り合わせ界面での空孔やボイド等の発生を抑制することが可能になる。
また、例えば、絶縁層７の表面を平坦化させることができるので、絶縁層７と支持基板３０とを平坦性を保って接着させることが可能になる。
次に、このような構成の半導体集積回路装置４０を製造する方法を、図９〜図１１を参照して説明する。なお、図７及び図８と対応する部分には同一符号を付している。
先ず、図９Ａに示すように、例えばシリコン基板２上に、埋め込み酸化膜（所謂ＢＯＸ層）３を介して、単結晶シリコン層４が形成されたＳＯＩ基板５を用意する。
なお、埋め込み酸化膜３や単結晶シリコン層４の膜厚は任意に設定することができる。
次に、ＳＯＩ基板５の単結晶シリコン層４の各トランジスタが形成される領域２７上に絶縁層を介して、ゲート電極６と対のソース領域及びドレイン領域からなるＭＯＳ型のトランジスタＴｒ１，Ｔｒ２をそれぞれ形成し、図９Ｂに示す状態にする。
次に、単結晶シリコン層４のトランジスタＴｒ１，Ｔｒ２が形成された領域上に、すなわち、単結晶シリコン層４の表面側に、絶縁層７を介して、多層の配線層８Ａ（８１，８２，８３）を形成して、図９Ｃに示す状態にする。
なお、具体的な各トランジスタＴｒ１，Ｔｒ２や配線層８Ａの形成方法は、前述した実施の形態の固体撮像素子を製造する場合と同様であるので、重複説明は省略する。
次に、平坦化膜上に接着剤層９を塗布し、支持基板３０を貼り合わせることにより、図１０Ｄに示す状態にする。
ここで、本形態においては、上述した固体撮像素子を製造する場合と同様に、ベンゾシクロブテンからなる接着剤層９を形成して支持基板３０を貼り合わせる。
なお、貼り合わせ条件は、上述した固体撮像素子を製造する場合と同様であるので、重複説明は省略する。
この際、接着剤層９は、１５０℃〜２００℃といった低い温度領域で硬化が進行し始める。これにより、半導体基体４上に先に形成された耐熱性の低い材料（ＡｌやＣｕ）からなる配線層８Ａ（８１，８２，８３）に熱的影響を与えることを防ぐことができる。
また、接着剤層９が絶縁層７の広い範囲にわたり広がるので、塗布ムラ等が形成されず、絶縁層７と支持基板３０との密着性を向上することができる。また、例えば、絶縁層７の表面の段差を修復して平坦化させることができる。
次に、上下を反転させることにより、ＳＯＩ基板５の裏面側、すなわちシリコン基板２が露出された状態にする。そして、露出されたシリコン基板２、埋め込み酸化膜３を、裏面側から、例えばバックグラインダ法を用いて除去し、例えば１５ｎｍ〜２０ｎｍ程度の厚さに薄膜化する。これにより、図１０Ｅに示すように、ＳＯＩ基板５の単結晶シリコン層４が露出された状態にする。
なお、薄膜化は、バックグラインダ法以外にも、ＣＭＰ法やウェットエッチング等を用いることができる。ここで、例えばウェットエッチングを用いた場合は、ベンゾシクロブテンが高い耐薬液性を有しているので、薬液により接着剤層９が浸食（エッチング）されることを防ぐことができる。
次に、単結晶シリコン層４のトランジスタＴｒ１，Ｔｒ２が形成された領域と対応する位置に、すなわち単結晶シリコン層４の裏面側に、絶縁層を介して、ゲート電極６と対のソース領域及びドレイン領域からなるＭＯＳ型のトランジスタＴｒ１，Ｔｒ２をそれぞれ形成し、図１１Ｆに示す状態にする。
次に、単結晶シリコン層４のトランジスタＴｒ１，Ｔｒ２が形成された領域上に、絶縁層７を介して多層の配線層８Ｂ（８１，８２，８３）を形成して、図１１Ｇに示す状態にする。
なお、具体的な各トランジスタＴｒ１，Ｔｒ２や配線層８Ｂの形成方法は、前述した実施の形態の固体撮像素子を製造する場合と同様であるので、重複説明は省略する。
このようにして、図８に示したような、半導体集積回路装置４０を製造することができる。
なお、図１０Ｄ〜図１０Ｅに示す工程においては、シリコン基板２、埋め込み酸化膜３を除去して、ＳＯＩ基板５の単結晶シリコン層４を露出する場合を示したが、シリコン基板２のみを除去して、埋め込み酸化膜（絶縁膜）を残すことも可能である。
上述した製造方法によれば、図１０Ｄに示したように、絶縁層７上に、接着剤層９としてベンゾシクロブテンからなる塗布膜を形成し、支持基板３０を貼り合わせるようにしたので、１５０℃〜２００℃と低い温度で塗布膜の硬化が進行する。これにより、先に半導体基体４上に形成された耐熱性が低い材料よりなる配線層８Ａ（８１，８２，８３）に与える熱的影響を抑えることができる。
また、ベンゾシクロブテンは、熱処理されることで低粘度となり、リフロー性を高くすることができるので、接着剤層９を絶縁層７と支持基板３０との間の広い範囲にわたって広げることができる。これにより、絶縁層７と支持基板３０との密着性を向上させて、高い接着強度を確保することができるので、貼り合わせ界面での空孔やボイド等の発生を抑制することができる。
また、例えば、絶縁層７の表面の段差を修復して平坦化させることができるので、絶縁層７と支持基板３０とを平坦性を保って接着することができる。
本形態においても、前述した固体撮像素子の実施の形態の場合と同様に、接着剤層９として、ベンゾシクロブテンを用いた場合を説明したが、これ以外にも、例えば無機ＳＯＧや有機ＳＯＧ、また、レジストやポリイミド、或いはポリアリールエーテル等の有機樹脂を用いることができる。
このような材料でも、上述したように、４５０℃以下の温度で硬化することが可能な材料であるので、先に半導体基体４の表面側に形成された配線層８Ａ（８１，８２，８３）に与える熱的影響を抑えることができる。
なお、無機ＳＯＧ、有機ＳＯＧ、有機樹脂等の具体的な種類は、前述した固体撮像素子の場合と同様であるので、重複説明は省略する。
また、本形態においても、貼り合わせ条件として、１０−2Ｔｏｒｒの減圧雰囲気下で、３５０℃で加熱を行いながら、１０００Ｎの圧力で５分間プレスして貼り合わせを行った場合を説明した。
しかし、雰囲気、圧力、加熱温度等に関しては、前述した固体撮像素子を製造する場合と同様に、接着剤層９に用いられる材料の種類に応じて任意に選定することが可能である。
また、接着剤層９としては、前述した固体撮像素子１０の場合と同様に、ＣＶＤ法により形成された膜（ＣＶＤ膜）を用いることもできる。
ＣＶＤ膜としては、前述したように、プラズマエンハンスト法（ＰＥ−ＣＶＤ法）により成膜されたＳｉＯ2膜や、低温ＣＶＤ法により成膜された有機膜等が挙げられる。
このように、接着剤層９としてＣＶＤ膜を形成する場合は、図９〜図１１に示した半導体集積回路装置４０を製造する場合において、接着剤層９を形成する際（図１０Ｄ参照）に、ＰＥ−ＣＶＤや低温ＣＶＤ法を用いて、ＳｉＯ2膜や有機膜を形成するようにすればよい。
このようなＣＶＤ膜においても、略４００℃前後で硬化が進行するため、耐熱性の低い材料からなる配線層８Ａ（８１，８２，８３）に与える熱的影響を抑えることができる。
また、ＣＶＤ膜の成膜条件等を調整した場合には、リフロー性を高くすることができるので、上述したように、接着剤層９と支持基板３０との間で高い接着強度を確保することができ、貼り合わせ界面での空孔やボイド等の発生を抑えることができる。また、これ以外にも、絶縁層７と支持基板３０とを平坦性を保って接着することができる。
また、接着剤層９としては、これ以外にも、前述した固体撮像素子１０の場合と同様に、スパッタリング法により形成した金属膜を熱処理することで、シリサイド化させた膜（シリサイド膜）を用いることができる。
このシリサイド膜としては、図９〜図１１に示した半導体集積回路装置４０を製造する場合において、図１０Ｄに示す工程で、例えばスパッタリング法によりＮｉ膜を単結晶シリコン層４上に形成した後、貼り合わせの際の熱処理によりＮｉ膜をシリサイド化させることにより形成することができる。
このようなシリサイド膜においても、略３５０℃〜４５０℃の温度で金属（Ｎｉ）とシリコン（Ｓｉ）との反応が進行するので、耐熱性の低い材料からなる配線層８Ａ（８１，８２，８３）に与える熱的影響を抑えることが可能になる。
上述した形態の半導体集積回路装置４０を製造する場合においては、単結晶シリコン層４の表面側及び裏面側に、各トランジスタＴｒ１，Ｔｒ２や配線層８Ａ，８Ｂが形成された構成の半導体集積回路装置４０（図７参照）を製造する場合を挙げて説明を行ったが、図１２に示すように、単結晶シリコン層４の表面側のみに、各トランジスタＴｒ１，Ｔｒ２や配線層８Ａが形成された構成の半導体集積回路装置４１を製造する場合にも本発明の工程を適用することができる。
このような構成の半導体集積回路装置４１を製造する場合は、図９〜図１１に示した半導体集積回路装置４０を製造する場合において、図１１Ｆ及び図１１Ｇに示した工程、すなわち、裏面側に各トランジスタＴｒ１，Ｔｒ２や配線層８Ｂ（８１，８２，８３）を形成する工程を行わない。
この場合においても、図１０Ｄに示す工程において、接着剤層９として、ベンゾシクロブテンや、これ以外の前述した各材料を用いることにより、４５０℃以下の低い温度で硬化が進むので、先に単結晶シリコン層４の表面側に形成された耐熱性が低い材料よりなる配線層８Ａ（８１，８２，８３）に与える熱的影響を抑えることができる。
また、絶縁層７と支持基板３０との密着性を向上することができるので、高い接着強度を確保することができ、貼り合わせ界面での空孔やボイド等の発生を抑えることができる。また、例えば、絶縁層７の表面の段差を修復して平坦化させることができるので、絶縁層７と支持基板３０とを平坦性を保って接着することができる。
また、図１３に示すように、図１２に示した半導体集積回路装置４１と同様に、単結晶シリコン層４の表面側のみに、各トランジスタＴｒ１，Ｔｒ２や配線層８Ａが形成された構成において、絶縁層７上に、配線層８Ａとコンタクト用の配線１１を介して接続された配線層８Ｃが設けられた半導体集積回路装置４２を製造する場合にも、本発明の工程を適用することができる。
このような構成の半導体集積回路装置４２を製造する場合は、図９〜図１１に示した半導体集積回路装置４０を製造する場合において、図１０Ｅに示したように、表面側の配線層８Ａ（８１，８２，８３）を形成する工程の後、単結晶シリコン層４内において、例えば配線層８１に対応する位置にコンタクト用の配線１１を形成し、さらに、このコンタクト用の配線１１に接続するように配線層８Ｃを形成すればよい。
この場合においても、図１０Ｄに示す工程において、接着剤層９として、ベンゾシクロブテンや、これ以外の前述した材料を用いることにより、４５０℃以下の低い温度で硬化が進むので、先に半導体基体４の表面側に形成された耐熱性が低い材料よりなる配線層８（８１，８２，８３）に与える熱的影響を抑えることができる。
また、絶縁層７と支持基板３０との密着性を向上することができるので、高い接着強度を確保することができ、貼り合わせ界面での空孔やボイド等の発生を抑えることができる。また、例えば、絶縁層７の表面の段差を修復して平坦化させることができるので、絶縁層７と支持基板３０とを平坦性を保って接着することができる。
上述した各形態においては、本発明を、シリコン基板２上に埋め込み酸化膜（絶縁膜）３を介して単結晶シリコン層４が積層された、複数の層からなるＳＯＩ基板５から固体撮像素子及び半導体集積回路装置を製造する場合を挙げて説明を行ったが、単層の半導体基体から、上述したような固体撮像素子や半導体集積回路装置を製造する場合にも、本発明の工程を適用することが可能である。
一方、図１４に示すような構成の半導体集積回路装置４５を製造する場合においても、本発明の工程を適用することができる。
この半導体集積回路装置４５では、例えば、単結晶シリコン層等からなる半導体基体４の表面側に各トランジスタＴｒ１，Ｔｒ２や配線層８Ａが形成された構成の第１の半導体集積回路装置４３と、半導体基体４の表面側に各トランジスタＴｒ１，Ｔｒ２や配線層８Ｂが形成された構成の第２の半導体集積回路装置４４とが接着剤層９を介して貼り合わされている。
そして、第１の半導体集積回路装置４３の配線層８Ａ（第１の配線層８１）と第２の半導体集積回集積回路装置４４の配線層８Ｂ（第１の配線層８１）のそれぞれと、第２の半導体集積回路装置４４の半導体基体４上の絶縁層７内に形成された配線層８Ｃとが、コンタクト用の配線１１を介して接続されている。
このような構成の半導体集積回路装置４５を製造する場合は、図示しないが、まず、公知の方法により、半導体基体４の表面側に、絶縁層を介して、ゲート電極６と対のソース領域及びドレイン領域からなる各トランジスタＴｒ１，Ｔｒ２や配線層８Ａ，８Ｂをそれぞれ形成することにより、第１の半導体集積回路装置４３及び第２の半導体集積回路装置４４を形成する。
次に、これら第１の半導体集積回路装置４３及び第２の半導体集積回路装置４４の絶縁層７を互いに向かい合わせて、接着剤層９を介して貼り合わせる。
そして、第２の半導体集積回路装置４４の半導体基体４の表面（図中上側）より、配線層８Ｂ（第１の配線層８１）に達するコンタクト配線１１と、第１の半導体集積回路装置４３の配線層８Ａ（第１の配線層８１）に達するコンタクト配線１１をそれぞれ形成した後、このコンタクト配線１１に接続して配線層８Ｃを形成する。
これにより、図１４に示したような半導体集積回路装置４５を製造することができる。
なお、この図１４に示す構成の半導体集積回路装置４５では、２つの単結晶シリコン層４とも薄膜化する必要がない場合もある。この場合には、製造の際にＳＯＩ基板を用いなくても構わない。
この場合においても、接着剤層９として、ベンゾシクロブテンや、前述したこれ以外の材料を用いることにより、４５０℃以下の低い温度で硬化が進むので、各半導体集積回路装置４３，４４の、耐熱性が低い材料よりなる配線層８Ａ，８Ｂに与える熱的影響を抑えることができる。
また、半導体集積回路装置４３，４４同士を高い接着強度で貼り合わせることができるので、貼り合わせ界面での空孔やボイド等の発生を抑えることができる。また、例えば、各絶縁層７の表面の段差を修復して平坦化させることができるので、半導体集積回路装置４３，４４同士を、平坦性を保って接着することができる。
なお、接着剤層９に用いられる材料は、耐熱性の低い材料（例えばＡｌ，Ｃｕ）よりなる配線層８の劣化開始温度よりも低い温度で硬化することが可能な材料であれば、前述した種類の材料に限定されない。
また、本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
本発明製造方法に係る固体撮像素子の一形態を示す概略断面図である。 図１の要部の拡大断面図である。 Ａ〜Ｃ 架橋反応の進行を説明するための図である。 Ａ〜Ｃ 図１及び図２の固体撮像素子の製造方法を示す製造工程図（その１）である。 Ｄ〜Ｅ 図１及び図２の固体撮像素子の製造方法を示す製造工程図（その２）である。 Ｆ〜Ｇ 図１及び図２の固体撮像素子の製造方法を示す製造工程図（その３）である。 半導体集積回路装置の一形態を示す概略断面図である。 図７の要部の拡大断面図である。 Ａ〜Ｃ 図７及び図８の半導体集積回路装置の製造方法を示す製造工程図（その１）である。 Ｄ〜Ｅ 図７及び図８の半導体集積回路装置の製造方法を示す製造工程図（その２）である。 Ｆ〜Ｇ 図７及び図８の半導体集積回路装置の製造方法を示す製造工程図（その３）である。 半導体集積回路装置の他の形態を示す概略断面図である。 半導体集積回路装置のさらに他の形態を示す概略断面図である。 半導体集積回路装置のさらに他の形態を示す概略断面図である。 Ａ〜Ｃ 従来の固体撮像素子の製造方法を示す製造工程図（その１）である。 Ｄ〜Ｆ 従来の固体撮像素子の製造方法を示す製造工程図（その２）である。
符号の説明
２・・・シリコン基板、３・・・埋め込み酸化膜、４・・・半導体基体（単結晶シリコン層）、５・・・ＳＯＩ基板、６・・・ゲート電極、７・・・絶縁層、８Ａ，８Ｂ（８１，８２，８３）・・・配線層、９・・・接着剤層、１０・・・固体撮像素子、１１・・・コンタクト配線、２２・・・単位画素、２３・・・周辺回路部、２４・・・撮像領域、２５・・・周辺領域、３０・・・支持基板、３２・・・絶縁膜、３３・・・カラーフィルタ、３４・・・オンチップマイクロレンズ、Ｔｒ１，Ｔｒ２・・・トランジスタ、ＰＤ・・・フォトダイオード、４０，４１，４２，４３，４４，４５・・・半導体集積回路装置

Claims (1)

  1. ＳＯＩ基板内に複数の光電変換素子を形成する工程と、
    前記ＳＯＩ基板の表面側に、絶縁層中にアルミニウム又は銅よりなる配線層を有する配線部を形成する工程と、
    前記配線部のさらに表面側に、ベンゾシクロブテンからなる接着剤層を形成し、４５０℃以下の温度で熱処理を行うことにより、前記接着剤層を介して支持基板を貼り合わせる工程と、
    前記ＳＯＩ基板を裏面側から薄くする工程とを有し、
    前記ＳＯＩ基板を裏面側から薄くする工程において、前記接着剤層が浸食されることを防ぐウェットエッチングを用いる
    ことを特徴とする固体撮像素子の製造方法。
JP2004095873A 2004-03-29 2004-03-29 固体撮像素子の製造方法 Expired - Fee Related JP4389626B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004095873A JP4389626B2 (ja) 2004-03-29 2004-03-29 固体撮像素子の製造方法
TW094107587A TWI270981B (en) 2004-03-29 2005-03-11 Solid-state image pickup device and manufacturing method thereof and semiconductor integrated circuit device and manufacturing method thereof
US11/078,628 US7288428B2 (en) 2004-03-29 2005-03-14 Solid state image pickup device and manufacturing method thereof and semiconductor integrated circuit device and manufacturing method thereof
KR1020050022875A KR101142471B1 (ko) 2004-03-29 2005-03-18 고체촬상소자와 그 제조방법 및 반도체 집적회로장치와 그 제조방법
US11/808,450 US7427789B2 (en) 2004-03-29 2007-06-11 Solid state image pickup device and manufacturing method thereof and semiconductor integrated circuit device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004095873A JP4389626B2 (ja) 2004-03-29 2004-03-29 固体撮像素子の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2007312671A Division JP2008113018A (ja) 2007-12-03 2007-12-03 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法
JP2009112159A Division JP5077285B2 (ja) 2009-05-01 2009-05-01 固体撮像素子の製造方法

Publications (2)

Publication Number Publication Date
JP2005285988A JP2005285988A (ja) 2005-10-13
JP4389626B2 true JP4389626B2 (ja) 2009-12-24

Family

ID=35061071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004095873A Expired - Fee Related JP4389626B2 (ja) 2004-03-29 2004-03-29 固体撮像素子の製造方法

Country Status (4)

Country Link
US (2) US7288428B2 (ja)
JP (1) JP4389626B2 (ja)
KR (1) KR101142471B1 (ja)
TW (1) TWI270981B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069560B2 (en) 2016-11-01 2021-07-20 Shin-Etsu Chemical Co., Ltd. Method of transferring device layer to transfer substrate and highly thermal conductive substrate

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4507769B2 (ja) * 2004-08-31 2010-07-21 ソニー株式会社 固体撮像素子、カメラモジュール及び電子機器モジュール
JP2006173349A (ja) * 2004-12-15 2006-06-29 Sony Corp 固体撮像素子の製造方法及び固体撮像素子
JP4686201B2 (ja) * 2005-01-27 2011-05-25 パナソニック株式会社 固体撮像装置及びその製造方法
US7456479B2 (en) * 2005-12-15 2008-11-25 United Microelectronics Corp. Method for fabricating a probing pad of an integrated circuit chip
JP4976765B2 (ja) * 2006-07-07 2012-07-18 ルネサスエレクトロニクス株式会社 固体撮像装置
FR2904143A1 (fr) * 2006-07-24 2008-01-25 St Microelectronics Sa Capteur d'images eclaire par la face arriere a temperature de substrat uniforme
FR2910707B1 (fr) * 2006-12-20 2009-06-12 E2V Semiconductors Soc Par Act Capteur d'image a haute densite d'integration
JP4644696B2 (ja) 2007-05-30 2011-03-02 富士フイルム株式会社 裏面照射型撮像素子及びその製造方法
JP2008113018A (ja) * 2007-12-03 2008-05-15 Sony Corp 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法
JP4609497B2 (ja) * 2008-01-21 2011-01-12 ソニー株式会社 固体撮像装置とその製造方法、及びカメラ
JP5286820B2 (ja) * 2008-02-22 2013-09-11 ソニー株式会社 固体撮像素子の製造方法
WO2009151001A1 (ja) * 2008-06-09 2009-12-17 独立行政法人産業技術総合研究所 ナノワイヤ電界効果トランジスタ及びその作製方法、並びにこれを含む集積回路
KR101033397B1 (ko) * 2008-10-23 2011-05-09 주식회사 동부하이텍 이미지 센서의 제조 방법
JP5773379B2 (ja) * 2009-03-19 2015-09-02 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP5985136B2 (ja) 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP5442394B2 (ja) * 2009-10-29 2014-03-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5644096B2 (ja) 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
JP5853351B2 (ja) 2010-03-25 2016-02-09 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
KR101148847B1 (ko) * 2010-06-29 2012-05-29 주식회사 지멤스 이미지센서 모듈, 이를 포함하는 영상장치 및 이미지센서 모듈 제조방법
JP5751766B2 (ja) * 2010-07-07 2015-07-22 キヤノン株式会社 固体撮像装置および撮像システム
JP5885401B2 (ja) 2010-07-07 2016-03-15 キヤノン株式会社 固体撮像装置および撮像システム
JP5697371B2 (ja) 2010-07-07 2015-04-08 キヤノン株式会社 固体撮像装置および撮像システム
JP5643555B2 (ja) 2010-07-07 2014-12-17 キヤノン株式会社 固体撮像装置及び撮像システム
JP5279775B2 (ja) * 2010-08-25 2013-09-04 株式会社東芝 半導体装置の製造方法
JP5577965B2 (ja) * 2010-09-02 2014-08-27 ソニー株式会社 半導体装置、および、その製造方法、電子機器
JP2012094720A (ja) 2010-10-27 2012-05-17 Sony Corp 固体撮像装置、半導体装置、固体撮像装置の製造方法、半導体装置の製造方法、及び電子機器
JP5753690B2 (ja) * 2011-01-06 2015-07-22 株式会社アルバック 基板の接着方法及び基板積層体の製造方法
JP5753689B2 (ja) * 2011-01-06 2015-07-22 株式会社アルバック 基板の接着方法及び基板積層体の製造方法
JP2012175078A (ja) 2011-02-24 2012-09-10 Sony Corp 固体撮像装置、および、その製造方法、電子機器、半導体装置
JP5987275B2 (ja) * 2011-07-25 2016-09-07 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP5949784B2 (ja) 2012-01-17 2016-07-13 ソニー株式会社 半導体装置の製造方法
CN108172562A (zh) * 2012-06-29 2018-06-15 索尼公司 半导体装置、半导体装置的制造方法和电子设备
SG10201913156WA (en) 2017-07-14 2020-02-27 Shinetsu Chemical Co Device substrate with high thermal conductivity and method of manufacturing the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0594929A (ja) * 1991-10-02 1993-04-16 Hitachi Ltd 複合基板とその製造方法及び半導体装置
JP2821830B2 (ja) * 1992-05-14 1998-11-05 セイコーインスツルメンツ株式会社 半導体薄膜素子その応用装置および半導体薄膜素子の製造方法
JPH06268183A (ja) * 1993-03-15 1994-09-22 Fujitsu Ltd 半導体装置の製造方法
JPH06326293A (ja) * 1993-05-12 1994-11-25 Hamamatsu Photonics Kk 光検出装置
JPH08313338A (ja) * 1995-05-17 1996-11-29 Mitsubishi Electric Corp 熱型赤外センサ及びその製造方法
JP3235717B2 (ja) * 1995-09-28 2001-12-04 キヤノン株式会社 光電変換装置及びｘ線撮像装置
JP3805031B2 (ja) * 1995-10-20 2006-08-02 キヤノン株式会社 光電変換装置
JP3573869B2 (ja) 1996-03-27 2004-10-06 三洋電機株式会社 光起電力装置の製造方法
JP4538107B2 (ja) * 1998-03-02 2010-09-08 エヌエックスピー ビー ヴィ 半導体素子及び金属化層を有する絶縁層が接着剤により取付られているガラス支持体を有する半導体装置
JP2003503854A (ja) * 1999-06-29 2003-01-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイス
KR100313706B1 (ko) * 1999-09-29 2001-11-26 윤종용 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP2002151676A (ja) 2000-03-17 2002-05-24 Nikon Corp 撮像装置、撮像装置の製造方法、位置合わせ装置、露光装置、収差測定装置、およびデバイス製造方法
JP2002094039A (ja) * 2000-09-20 2002-03-29 Fujitsu Ltd 受光装置及びその製造方法
US6661025B2 (en) * 2000-09-22 2003-12-09 Seiko Epson Corporation Method of manufacturing electro-optical apparatus substrate, electro-optical apparatus substrate, electro-optical apparatus and electronic apparatus
JP3759435B2 (ja) 2001-07-11 2006-03-22 ソニー株式会社 Ｘ−ｙアドレス型固体撮像素子
US6770885B2 (en) * 2001-08-29 2004-08-03 General Electric Company Systems and methods for detecting ionizing radiation with an imaging system
US6737747B2 (en) * 2002-01-15 2004-05-18 International Business Machines Corporation Advanced BEOL interconnect structures with low-k PE CVD cap layer and method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069560B2 (en) 2016-11-01 2021-07-20 Shin-Etsu Chemical Co., Ltd. Method of transferring device layer to transfer substrate and highly thermal conductive substrate
US11876014B2 (en) 2016-11-01 2024-01-16 Shin-Etsu Chemical Co., Ltd. Method of transferring device layer to transfer substrate and highly thermal conductive substrate

Also Published As

Publication number Publication date
KR101142471B1 (ko) 2012-05-15
JP2005285988A (ja) 2005-10-13
US20050227403A1 (en) 2005-10-13
US20070241416A1 (en) 2007-10-18
US7427789B2 (en) 2008-09-23
KR20060044445A (ko) 2006-05-16
US7288428B2 (en) 2007-10-30
TW200603393A (en) 2006-01-16
TWI270981B (en) 2007-01-11

Similar Documents

Publication Publication Date Title
JP4389626B2 (ja) 固体撮像素子の製造方法
US11569123B2 (en) Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
JP5418044B2 (ja) 固体撮像装置およびその製造方法
JP5543992B2 (ja) 集積回路構造及び裏面照射型イメージセンサデバイス
JP4095763B2 (ja) 半導体装置及びその製造方法
JP6031765B2 (ja) 半導体装置、電子機器、及び、半導体装置の製造方法
JP2012204501A (ja) 半導体装置、電子デバイス、及び、半導体装置の製造方法
TWI495041B (zh) 半導體裝置、用於半導體裝置之製造方法及電子設備
JP2000500617A (ja) 垂直方向に集積された半導体素子及びその製法
JP5242282B2 (ja) 半導体装置とその製造方法
JP2012175078A (ja) 固体撮像装置、および、その製造方法、電子機器、半導体装置
KR100840665B1 (ko) 반도체 소자의 제조방법 및 이를 이용한 시스템 인 패키지
JP2008113018A (ja) 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法
JP5077285B2 (ja) 固体撮像素子の製造方法
KR100731133B1 (ko) Ｃｍｏｓ 이미지 센서의 제조 방법
KR102503508B1 (ko) 본딩 개선을 위한 본드 패드 구조물
US7494928B2 (en) Method for patterning and etching a passivation layer
JP2017220620A (ja) 固体撮像装置の製造方法
US20080122023A1 (en) Method of manufacturing cmos image sensor
JPH11168141A (ja) 半導体装置及びその製造方法
JP3493863B2 (ja) 半導体装置とその製法
JP2000232100A (ja) 半導体装置とその製法
JPH03276721A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090501

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees