[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4211350B2 - 多層回路基板用部材および多層回路基板の製造方法 - Google Patents

多層回路基板用部材および多層回路基板の製造方法 Download PDF

Info

Publication number
JP4211350B2
JP4211350B2 JP2002304855A JP2002304855A JP4211350B2 JP 4211350 B2 JP4211350 B2 JP 4211350B2 JP 2002304855 A JP2002304855 A JP 2002304855A JP 2002304855 A JP2002304855 A JP 2002304855A JP 4211350 B2 JP4211350 B2 JP 4211350B2
Authority
JP
Japan
Prior art keywords
insulating resin
reinforcing plate
circuit pattern
layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002304855A
Other languages
English (en)
Other versions
JP2004140254A (ja
JP2004140254A5 (ja
Inventor
信男 藤
孝義 赤松
雄太 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Industries Inc
Original Assignee
Toray Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Industries Inc filed Critical Toray Industries Inc
Priority to JP2002304855A priority Critical patent/JP4211350B2/ja
Publication of JP2004140254A publication Critical patent/JP2004140254A/ja
Publication of JP2004140254A5 publication Critical patent/JP2004140254A5/ja
Application granted granted Critical
Publication of JP4211350B2 publication Critical patent/JP4211350B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、高精度な回路パターンを有するとともに生産性に優れた多層回路基板の製造方法に関する。
【0002】
【従来の技術】
近年の半導体素子の高性能化、小型に伴い、半導体素子を搭載する回路基板の配線密度の高密度化が重要な技術課題となっている。現在、実用されている高密度実装基板の一例としてビルドアップ多層基板がある。このビルドアップ多層基板の代表的な製造方法は、コア基板となるガラスエポキシ基板の両面又は片面にエポキシ系の感光性樹脂層を形成し、この感光性樹脂層にフォトリソグラフィ法でビアホールを形成し、その上から、銅めっきで内層配線パターンやビア導体を形成し、以後、同様の工程を順次繰り返して多層化するものである(図32参照)。現在の製造技術では、線間/線幅=30/30〜50/50μm、ビア径=70〜150μm程度の配線設計基準で4〜8層程度のビルドアップ基板が製造されている。また、最近ではポリイミドフィルムを用いたビルドアップ多層基板も提案されている(例えば、特許文献1参照。)。
【0003】
しかし、最近のMPU(Micro Processor Unit)等の半導体素子の飛躍的な高周波化や多機能化に伴って、半導体素子を搭載する多層基板には、ノイズ防護用の電源−グランド配線の増加により配線数が急激に増加する傾向にある。これに伴い配線の更なる微細化による高密度化が要求されている。
【0004】
通常のビルドアップ多層基板の場合、ガラスエポキシ基板をコア材に使用するためシリコンウエハーのような平坦性がなく、工程上の熱処理等の工程で不均一な収縮が発生するため、シリコンウエハー上に形成されるような高精度な微細配線は形成できない。
【0005】
そこで配線のみをガラスエポキシ基板よりは平坦で微細配線加工の可能な可撓性フィルム基板上に形成して基板に転写する方法が提案されている(例えば、特許文献2参照。)。しかし、微細な配線の転写を行った場合でも配線形成以外の回路基板加工プロセスでは、乾燥やキュアなどの熱処理プロセス、エッチングや現像などの湿式プロセスがあり、多層基板は不均一な収縮、膨張や反りにより位置精度が保てなくなるという問題は解決できない。
【0006】
また別の方法として平坦性が良く寸法変化が小さい金属板上にビルドアップ多層基板を形成する方法(例えば、特許文献3参照。)でシリコンウエハー上に形成する高精度な配線に近づけようとしているものもある。しかし、平坦性の良い金属板の上でのビルドアップでも上層になるほど下層の配線やビアの凹凸の影響により表面の凹凸が発生する。またビルドアップ層に使用する絶縁樹脂の熱履歴による硬化収縮と収縮しないベースの金属板等の寸法差により基板全体が反ってしまう。これにより微細な配線が一番必要な半導体チップ搭載部の最表層において平坦性が保てないため微細配線の形成が難しい問題があった。
【0007】
【特許文献1】
特開2002−190543号公報
【0008】
【特許文献2】
特開2002−232137号公報
【0009】
【特許文献3】
特開2000−3980号公報
【0010】
【発明が解決しようとする課題】
従来技術では、ガラスエポキシ基板をコア材に使用するためシリコンウエハーのような平坦性がなく、工程上の熱処理等の工程で不均一な収縮が発生するため、シリコンウエハー上に形成されるような高精度な微細配線は形成できない。
【0011】
微細な配線を可撓性フィルム基板上に形成して基板に転写する方法の場合でも多層基板は不均一な収縮、膨張や反りにより位置精度が保てなくなるという問題は解決できない。
【0012】
平坦性が良く寸法変化が小さい金属板上にビルドアップ多層基板を形成する方法であってもビルドアップで上層になるほど表面の凹凸と基板全体が反りにより微細な配線が一番必要な半導体チップ搭載部の最表層において平坦性が保てないため微細配線の形成が難しい問題がある。
【0013】
本発明の目的は、上記の問題点を解決し、高精細な多層回路基板を提供することにある。
【0014】
前記の課題を解決するために本発明は以下の構成を有する。すなわち
(A)絶縁樹脂基板を剥離可能な固定用材料を介して第1の補強板に固定し、ビア導体を必要に応じて含む回路パターンを前記樹脂基板上に形成し、次いで、該回路パターンを有する絶縁樹脂基板の一面を剥離可能な固定用材料を介して第2の補強板で固定し、次いで第1の補強板を剥離してビア導体を必要に応じて含む回路パターンを前記絶縁樹脂基板上の第2の補強板で固定した面の反対側の面上に形成し、該回路パターン上に(1)絶縁樹脂層を形成し、(2)ビア導体を必要に応じて含んだ回路パターンを該絶縁樹脂層上に形成し、前記(1)と(2)の手順を必要数繰り返して所定の積層数とし、次いで、補強板を剥離することを特徴とする多層回路基板の製造方法、
)絶縁樹脂基板を剥離可能な固定用材料を介して第1の補強板に固定し、前記絶縁樹脂基板上に半導体チップの実装される回路パターンを形成した後、該回路パターンの形成された面を剥離可能な有機物を介して第2の補強板に固定し、次いで第1の補強板を剥離してビア導体を必要に応じて含む回路パターンを前記絶縁樹脂基板の前記半導体チップの実装される回路パターン面の反対側の面に形成し、該回路パターン上に(1)絶縁樹脂層を形成し、(2)ビア導体を必要に応じて含んだ回路パターンを該絶縁樹脂層上に形成し、前記(1)と(2)の手順を必要数繰り返して所定の積層数とし、次いで、補強板を剥離することを特徴とする多層回路基板の製造方法、
)絶縁樹脂基板を剥離可能な固定用材料を介して補強板に固定し、前記絶縁樹脂基板上に半導体チップの実装される回路パターンを形成した後、該回路パターンに半導体チップを含む電子部品を実装し、該回路パターン面を固定板に組みつけ、次いで、前記補強板を剥離してから、ビア導体を必要に応じて含む回路パターンを前記半導体チップの実装される回路パターンの形成された面の反対側に形成し(1)絶縁樹脂層を形成し、(2)ビア導体を必要に応じて含んだ回路パターンを該絶縁樹脂層上に形成し、前記(1)と(2)の手順を必要数繰り返して所定の積層数とする多層回路基板の製造方法
(D)剥離可能な固定用材料を介して第1の補強板に固定された必要に応じてビア導体を含む回路パターンが形成された絶縁樹脂基板からなる第1の単層回路基板に、該回路パターンの側の面を剥離可能な固定用材料を介して別なる第2の補強板に固定して先の第1の補強板を剥離し、次いで(1)剥離可能な固定用材料を介して第3の補強板に固定された絶縁樹脂基板及び前記絶縁樹脂基板上に形成された必要に応じてビア導体を含む回路パターンからなる第2の単層回路基板を絶縁性樹脂を介して接合し、(2)第3の補強板を剥離し、次いで、前記第2の単層回路基板と同様に調製された別なる単層回路基板を用いて、前記(1)と(2)の手順を必要数繰り返して所定の積層数とし、次いで、該積層された基板を補強板から剥離することを特徴とする多層回路基板の製造方法、
)絶縁樹脂基板を剥離可能な固定用材料を介して第1の補強板に固定し、前記絶縁樹脂基板上に必要に応じてビア導体を含む半導体チップの実装される回路パターンを形成した後、該回路パターン面を剥離可能な有機物を介して別なる第2の補強板に固定してから先の第1の補強板を剥離し、前記半導体チップの実装される回路パターンの形成された面の反対側の面に、次いで(1)剥離可能な固定用材料を介して第3の補強板に固定された絶縁樹脂基板及び前記絶縁樹脂基板上に形成された必要に応じてビア導体を含む回路パターンからなる第2の単層回路基板を絶縁性樹脂を介して接合し、(2)第3の補強板を剥離し、次いで、前記第2の単層回路基板と同様に調製された別なる単層回路基板を用いて、前記(1)と(2)の手順を必要数繰り返して所定の積層数とし、次いで、該積層された基板を補強板から剥離することを特徴とする多層回路基板の製造方法、
)絶縁樹脂基板を剥離可能な固定用材料を介して第1の補強板に固定し、前記絶縁樹脂基板上に必要に応じてビア導体を含む半導体チップの実装される回路パターンを形成した後、該回路パターンに半導体チップを含む電子部品を実装し、該回路パターン面を固定板に組みつけ、前記第1の補強板を剥離してから半導体チップの実装された回路パターン面の反対側の面に、次いで(1)剥離可能な固定用材料を介して第2の補強板に固定された絶縁樹脂基板及び前記絶縁樹脂基板上に形成された必要に応じてビア導体を含む回路パターンからなる第2の単層回路基板を絶縁性樹脂を介して接合し、(2)第2の補強板を剥離し、次いで、前記第2の単層回路基板と同様に調製された別なる単層回路基板を用いて、前記(1)と(2)の手順を必要数繰り返して所定の積層数とする多層回路基板の製造方法
ある。
【0015】
【発明の実施の形態】
本発明の多層回路基板の製造方法を図面をもとに説明する。図1〜31は本発明における多層回路基板の製造方法の工程の一例を説明するための概略説明図である。
【0016】
本発明に用いる絶縁樹脂基板は、それ自身を補強板に貼り付けたり剥がしたりするためそれが可能な程度の可撓性があるフィルム状(板状)のものである。可撓性のあるフィルム状の絶縁樹脂基板としては、プラスチックフィルムであって、回路パターン製造工程およびICチップやLSI、VLSI、トランジスタ、コンデンサ、抵抗器などの電子部品実装での熱プロセスに耐えるだけの耐熱性を備えていることが好ましく、ポリカーボネート、ポリエーテルサルファイド、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイド、ポリイミド、ポリアミド、液晶ポリマーなどのフィルムを採用することができる。中でもポリイミドフィルムは、耐熱性に優れるとともに耐薬品性にも優れているので好適に採用される。可撓性のガラス繊維補強樹脂板を絶縁樹脂基板に採用することも可能である。ガラス繊維補強樹脂板の樹脂としては、エポキシ樹脂、ポリフェニレンサルファイド、ポリフェニレンエーテル、マレイミド、ポリアミド、ポリイミドなどが挙げられる。絶縁樹脂基板の厚さは、電子機器の軽量化、小型化、あるいは微細なビアホール形成のためには薄い方が好ましく、一方、機械的強度を確保するためや平坦性を維持するためには厚い方が好ましいため、4μmから125μmの範囲が好ましい。
【0017】
これらの絶縁樹脂基板には、補強板との貼り付けに先立って、片面もしくは両面に金属層が形成されていても良い。該金属層は、銅箔などの金属箔を接着剤層で貼り付けて形成することができる他、スパッタやめっき、あるいはこれらの組合せで形成することができる。また、銅などの金属箔の上に可撓性フィルムの原料樹脂あるいはその前駆体を塗布、乾燥、キュアすることで、金属層付き可撓性フィルムを絶縁樹脂基板として得ることもできる。
【0018】
補強板に用いられる材料としては、ソーダライムガラス、ホウケイ酸系ガラス、石英ガラスなどの無機ガラス類、ステンレススチール、インバー合金、チタンなどの金属やガラス繊維補強樹脂板などが採用できる。いずれも線膨張係数や吸湿膨張係数が小さい点で好ましいが、回路パターン製造工程の耐熱性、耐薬品性に優れている点や大面積で表面平滑性が高い基板が安価に入手しやすい点や塑性変形しにくい点、あるいは接触によりパーティクルを発生しにくい点で無機ガラス類が好ましい。中でもアルミノホウケイ酸塩ガラスに代表されるホウケイ酸系ガラスは、高弾性率でかつ熱膨張係数が小さいため特に好ましい。
【0019】
金属やガラス繊維補強樹脂を補強板に採用する場合は、長尺連続体での製造もできるが、位置精度を確保しやすい点で、本発明の製造方法は枚葉式で行うことが好ましい。枚葉とは、長尺連続体でなく、個別のシート状でハンドリングされる状態を言う。
【0020】
補強板にガラス基板を用いる場合、ガラス基板のヤング率が小さかったり、厚みが小さいと絶縁樹脂層の膨張・収縮力で反りやねじれが大きくなり、平坦なステージ上に真空吸着したときにガラス基板が割れることがある。また、真空吸着・脱着で絶縁樹脂層が変形することになり位置精度の確保が難しくなる。一方、ガラス基板が厚いと剥離が難しくなることがあり、また肉厚ムラにより平坦性が悪くなることがあり、露光精度が悪くなる。また、ロボット等によるハンドリングに負荷が大きくなり素早い取り回しが難しくなって生産性が低下する要因になる他、運搬コストも増大する。したがって、補強板であるガラス基板の厚さは0.3mmから1.1mmの範囲が好ましい。
【0021】
補強板に金属板を用いる場合、金属基板の厚みが小さいと絶縁樹脂基板や絶縁樹脂層の膨張・収縮力で反りやねじれが大きくなり、平坦なステージ上に真空吸着しできなくなったり、金属板の反りやねじれ分、絶縁樹脂基板や絶縁樹脂層が変形することにより、位置精度の確保が難しくなる。また、折れがあるとその時点で不良品になる。一方、金属板が厚いと剥離が難しくなることがあり、また肉厚ムラにより平坦性が悪くなることがあり、露光精度が悪くなる。また、ロボット等によるハンドリングに負荷が大きくなり素早い取り回しが難しくなって生産性が低下する要因になる他、運搬コストも増大する。したがって、補強板である金属板の厚さは0.1mmから1.0mmの範囲が好ましい。
【0022】
剥離可能な固定用材料は、工程中において補強板と絶縁樹脂基板若しくは絶縁樹脂層(回路パターン等の形成されたものも含む。以下同じ。)を一時的に固定できるものであれば特に制限は無く、通常は接着剤または粘着剤として知られる絶縁樹脂基板若しくは絶縁樹脂層を貼り付けて加工後、絶縁樹脂層を剥離し易いものである。このような接着剤または粘着剤として好ましいものとしては、アクリル系またはウレタン系の再剥離剤と呼ばれる粘着剤を挙げることができる。加工中は十分な接着力があり、剥離時は容易に剥離でき、絶縁樹脂層や絶縁樹脂基板に歪みを生じさせないために、弱粘着と呼ばれる領域の粘着力のものが好ましい。また、剥離時には補強板の方にくっついて除去されるものであることが好ましい。このように剥離時に補強板にくっついて除去されるようにするためには、補強板にシランカップリング剤塗布などのプライマー処理を行い、補強板と剥離可能な固定用材料との接着力を向上させる手段があげられる。プライマー処理以外の接着力向上の方法としては補強板表面の紫外線処理、紫外線オゾン処理による洗浄や、ケミカルエッチング処理、サウンドブラスト処理あるいは微粒子分散層形成などの表面処理も好適に用いられる。シリコーン樹脂膜は離型剤として用いられることがあるが、本発明ではタック性があるシリコーン樹脂は再剥離粘着剤として使用することができる。具体的にはテトラオキシムラシ、ビニルトリオキシムシランなどが好適に用いられる。また、タック性があるエポキシ系樹脂を再剥離粘着剤として使用することも可能である。本発明において剥離可能な固定用材料が有する好ましい粘着力は、常温下における補強板に固定した1cm幅の可撓性フィルムを剥離したときの180°方向ピール強度で測定される。粘着力を測定するときの剥離速度は300mm/分とした。ここで、弱粘着領域とは、上記の条件で測定された粘着力が0.1g/cmから100g/cmの範囲をいう。低温領域で接着力、粘着力が減少するもの、紫外線照射で接着力、粘着力が減少するものや加熱処理で接着力、粘着力が減少するものも好適に用いられる。これらの中でも紫外線照射によるものは、接着力、粘着力の変化が大きく好ましい。紫外線照射で接着力、粘着力が減少するものの例としては、2液架橋型のアクリル系粘着剤が挙げられる。また、低温領域で接着力、粘着力が減少するものの例としては、結晶状態と非結晶状態間を可逆的に変化するアクリル系粘着剤が挙げられる。
【0023】
剥離可能な固定用材料や絶縁樹脂層に用いる液状の絶縁樹脂コーティング剤を付与するにはウエットコーティング法が好ましく用いられる。ウエットコーティング装置としては、スピンコーター、ロールコーター、バーコーター、ブレードコーター、ダイコーター、スクリーン印刷、ディップコーター、スプレイコーターなどの種々のものが採用できるが、枚葉の補強板101に剥離可能な固定用材料を直接塗布したり、枚葉の絶縁樹脂層や絶縁樹脂基板上に絶縁樹脂層に用いる液状の絶縁樹脂コーティング剤を直接塗布する場合、ダイコーターの採用が好ましい。すなわち、枚葉基板へのウエットコーティング法としては、スピンコーターが一般的であるが、基板の高速回転による遠心力と基板への吸着力とのバランスで厚みをコントロールするため、塗液の使用効率が10%以下と非効率である。また、回転中心は遠心力が加わらないため、チクソ性がある塗液が均一に塗布できない欠点がある他、塗液の粘度が高いと濡れ拡がりが悪いため均一に塗布できないことがある。また、ロールコーター、バーコーター、ブレードコーターには、様々なタイプが提案されているが、いずれも安定した塗布厚みを得るためには、通常、塗液吐出開始後に数cmから数m以上の塗布長さが必要であり、枚葉基板へのコーティングには適していない。スクリーン印刷、ディップコーター、スプレイコーターは、コーティング厚み精度が出にくい点や塗液流動特性に対する許容幅が狭い点、また、ディップコーター、スプレイコーターは、厚膜が塗布しにくい点でも適用が難しい。一方、ダイコーターは、他の方法と異なり、間欠動作できる定量ポンプ、基板と塗布ヘッドとを相対的に移動させる機構および定量ポンプ、基板、塗布ヘッドを総合的に制御するシステムとを組合せることにより、塗布開始部分と塗布終了部分の膜厚ムラを0.1μmから数mm未満に抑えて枚葉基板に塗布することができる。間欠動作できる定量ポンプの例としては、ギアポンプ、ピストンポンプなどが挙げられる。剥離可能な固定用材料は、一般的なフォトレジストに比べて、一般に粘度が高いため、スピンコーターの適用は難しく、特にダイコーターの採用が好ましい。
【0024】
剥離可能な固定用材料は、補強板に直接付与しても良いし、長尺フィルムなどの別の基体に付与してから補強板に転写しても良い。転写を用いる場合は、塗布膜厚が均一な部分だけを採用することができる長所があるが、工程が増えたり、転写用の別の基体が必要になる短所がある。また、剥離可能な固定用材料を絶縁樹脂基板に付与してから、補強板に接合することもできる。この場合は、絶縁樹脂基板の剥離時に、剥離可能な固定用材料の層が補強板側に残るように剥離可能な固定用材料の層と補強板表面の粘着力を大きくするための工程、あるいは、剥離後に絶縁樹脂層側に残った有機物層を除去する工程が付加され生産性が低下する点では好ましくない。
【0025】
また、回路パターンの形成にはフォトリソグラフィ法や転写法など公知の方法が採用しうる。
【0026】
【実施例】
(実施形態1)
本発明の一実施形態である絶縁樹脂基板を剥離可能な固定用材料を介して補強板に固定し、次いで、前記絶縁樹脂基板上に複数層の絶縁樹脂層と前記絶縁樹脂層に形成された回路パターン及びビア導体からなる多層回路パターンを形成し、前記多層回路パターンを含む前記絶縁樹脂基板を補強板から剥離することによって形成された多層回路基板の製造方法の一例を図1〜3を用いて以下に説明するが、本発明はこれに限定されるものではない。
【0027】
絶縁樹脂基板103を剥離可能な固定用材料102を介して補強板101に固定し、絶縁樹脂基板の固定された面とは反対側の面に回路パターン104を形成する(図1(1)−(3))。この時、絶縁樹脂基板は補強板によって拘束されており極めて精細なパターンが形成可能である。
【0028】
回路パターン104はセミアディティブ法またはフルアディティブ法で作製することが望ましいが、サブトラクティブ法を用いても良い。また、回路パターン形成に用いる金属には特に限定されないが、金,銀,銅,アルミニウム等が挙げられ、中でも安価で電気伝導性の優れる銅が望ましい。以下、銅を例に説明する。
【0029】
セミアディティブ法では絶縁樹脂基板103の表面全体に無電解銅めっきまたはスパッタにより薄い銅層を形成する。無電解銅の場合、銅の厚さは0.5〜2.0μmが望ましい。スパッタの場合、1〜20nmのニッケルクロム合金層またはクロム金属層を形成後、厚さ200nm程度の銅スパッタ層を形成する。
【0030】
続いて薄い銅層の表面全体に感光性レジストを被覆させる感光性レジストは液状のものをスピナー、ロールコーター、ダイコーター等で塗布する方法とフィルム状の感光性レジストをラミネートする方法がある。感光レジストを被覆後、露光現像処理等して感光レジストのうちのビア導体と回路パターン104を形成する部分を除去してめっきレジストパターンを形成することができる。
【0031】
この後、薄い銅層の内、めっきレジストパターンから露出する部分に電解銅めっきにて銅層を形成することができる。この電解銅めっき層の膜厚は厚い方が望ましいが、めっきレジストパターン厚みと解像度により上限が決定される。
【0032】
電解銅めっき後、剥離液を用いてめっきレジストパターンを剥離除去する。その後、下地の薄い銅層の厚みだけ表面の銅をソフトエッチングすると配線間に存在した不要な薄い銅層が除去され回路パターン104が形成される。
【0033】
絶縁樹脂基板103には、補強板101との貼り付けに先立って、貼り付け面である一方の面に回路パターンおよび位置合わせ用マークが形成されていてもよい。位置合わせマークは、補強板が透明な補強板である場合は、補強板を通して読みとっても良いし、絶縁樹脂基板103を通して読みとっても良いが、絶縁樹脂基板103の固定した面とは反対側に金属層が形成されている場合は、該金属層のパターンによらず読み取りができることから補強板101側からの読み取りが好ましい。この位置合わせマークは、絶縁樹脂層を補強板に固定する際の位置合わせにも利用することができる。位置合わせマークの形状は特に限定されず、露光機などで一般に使用される形状が好適に採用できる。
【0034】
回路パターン104の表面は必要に応じて0.2〜3μmの凹凸のある表面に粗化してもかまわない。回路パターン104の表面粗化の目的はアンカー効果により回路パターン104表面に設けられる樹脂との密着力の向上である。回路パターン104を粗化する方法としては回路パターン104に次亜燐酸を用いたニッケル銅合金の無電解めっきによる針状めっきを成長させる方法と過酸化水素ー硫酸系エッチング液、有機酸系エッチング液によるエッチングによる方法がある。
【0035】
回路パターン104の形成後、回路パターン104上にソルダーレジスト層501を塗布する。ソルダーレジスト層501は例えば感光性樹脂により形成される。フォトリソグラフィーの技術を用いて露光、現像を行うことにより外部端子用のパット部の回路パターン104表面を露出させる。この回路パターン104露出部にバッファメタル層502を設ける(図1−(4))。バッファメタル層502は銅金属と外部端子接続に用いるハンダ界面にもろい合金層生成を抑制するものでニッケルや金等の金属が採用される。
【0036】
次に、ソルダーレジスト層501表面を剥離可能な固定用材料202を介して第2の補強板201に貼り付ける(図1−(5))。そして第1の補強板101を剥離する(図2−(1))。剥離する際には剥離可能な固定用材料102の密着力を低下させ補強板101及び剥離可能な固定用材料102のみを剥離する。剥離可能な固定用材料102に熱処理で粘着力が低下するものを使用した場合、補強板101を加熱することで容易に粘着力を低下できる。補強板が透光性に優れたガラス等では紫外線照射にて粘着力が低下する材料を剥離可能な固定用材料102に使用することができ、補強板101側から紫外線照射することで剥離可能な固定用材料102の粘着力の低下が可能である。
【0037】
次に絶縁樹脂基板103にビアホール105を形成する(図2−(2))。ここでビアホール105はレーザー加工などの方法で形成することができる。炭酸ガスレーザを用いると直径50μm程度まで、YAGレーザを用いると直径20μm程度までのビア加工が可能である。
【0038】
次にビアホール105と絶縁樹脂103上に回路パターン204を形成する(図2−(3))。回路パターン104と回路パターン204はセミアディティブ法またはフルアディティブ法で作製することが望ましいがサブトラクティブ法を用いても良い。また、回路パターン形成に用いる金属には特に限定されないが、金,銀,銅,アルミニウム等が挙げられ、中でも安価で電気伝導性の優れる銅が望ましい。セミアディティブ法では絶縁樹脂基板103の表面全体とビアホール105内部に無電解銅めっきまたはスパッタにより薄い銅層を形成することができる。無電解銅の場合、銅の厚さは0.5〜2.0μmが望ましい。スパッタの場合、1〜20nmのニッケルクロム合金層またはクロム金属層を形成後、厚さ200nm程度の銅スパッタ層を形成する。スパッタ法を用い、ビアホールを形成する場合はビアホール内壁にスパッタ銅を堆積させる目的でビアホール105内壁を樹脂表面に垂直にしないで角度をつけ、すり鉢状に形成することが好ましい。その角度としてはビア底とビアホール内壁が接する角度(テーパー角)を30〜60度にすることが望ましい。薄い銅層の表面全体に感光性レジストを被覆させる。感光性レジストは液状のものをスピナー、ロールコーター、ダイコーター等で塗布する方法とフィルム状の感光性レジストをラミネートする方法がある。感光レジストを被覆後、露光現像処理等して感光レジストのうちのビア導体と配線パターン204を形成する部分を除去してめっきレジストパターンを形成することができる。
【0039】
この後、薄い銅層の内、めっきレジストパターンから露出する部分に電解銅めっきにて銅層を形成する。この電解銅めっき層の膜厚は厚い方が望ましいが、めっきレジストパターン厚みと解像度により上限が決定される。
【0040】
電解銅めっき後、剥離液を用いてめっきレジストパターンを剥離除去する。その後、下地の薄い銅層の厚みだけ表面の銅をソフトエッチングすると配線間に存在した不要な薄い銅層が除去されビア導体と配線204が形成される。回路パターン204も回路パターン104と同様の方法で必要に応じて回路パターン204表面を粗化させることができる。
【0041】
次にこの上に回路を多層化する。まず絶縁樹脂層203を形成する(図2−(4))。多層化に用いる絶縁樹脂層203は信頼性の高いエポキシ系、ポリイミド系の感光性樹脂や熱硬化性樹脂が望ましい。絶縁樹脂層203の形成方法としては可撓性のフィルム状の絶縁樹脂をラミネートする方法や液状の絶縁性の樹脂をコーティングする方法などがある。可撓性のフィルム状の絶縁樹脂をラミネートする方法としては半硬化させることによりフィルム状にした樹脂をラミネートした後に完全に硬化させてしまう方法と完全硬化させた可撓性フィルムを接着剤を介して貼り付ける方法等がある。また、液状の樹脂をコーティングする方法としてはスピナー、ロールコーター、ダイコーター等で塗布・乾燥する方法などが挙げられる。
【0042】
多層化された層に設けるビアホール205の形成は絶縁樹脂層203を感光性樹脂で形成した場合は、フォトリソグラフィー技術により露光現像処理等して絶縁樹脂層にビアホール205を形成することができる。この場合には直径50μm程度までのビアホール形成が可能である。一方、絶縁樹脂層203を熱硬化性樹脂で形成した場合には、レーザー加工等により絶縁樹脂層203にビアホール205を形成することができる。この方法では炭酸ガスレーザを用いると直径50μm程度まで、YAGレーザを用いると直径20μm程度までのビアホール形成が可能である。
【0043】
次に回路パターン304を形成する。回路パターン304は回路パターン204と同様に形成できる。
【0044】
以上説明した絶縁樹脂層の形成、ビルドアップ層間のビアホール形成、回路パターン形成の工程で1層のビルドアップ層の形成ができる。これを繰り返すことにより多層のビルドアップ基板の形成が可能となる。
【0045】
そして任意の層数を形成した後、ソルダーレジスト層501と外部端子表面にバッファメタル層502を設けることにより多層回路基板を完成させることができる(図2−(4))。この後、補強板201を貼り付けたまま半導体チップ601を搭載することができる(図3−(1))。この時、補強板により多層回路基板の寸法は維持されている。そのため高精度な寸法形状が維持でき、狭ピッチ端子の半導体チップも精度よく接合することが可能になる。また、半導体チップ実装後の補強板201の剥離前に半導体搭載側をモールド樹脂等で封止しても構わない。半導体チップ搭載後に補強板201を剥離して外部端子にハンダボール603を接合すると図3(2)のような半導体パッケージが得られる。
【0046】
尚、以上で説明した絶縁樹脂基板上、各絶縁樹脂層上、あるいは各回路パターン上に必要に応じて薄いインダクタンスやコンデンサー等の素子等を作製したり搭載してもよい。
(実施形態2)
本発明の一実施形態である絶縁樹脂基板を剥離可能な固定用材料を介して第1の補強板に固定し前記絶縁樹脂基板上に半導体チップの実装される回路パターンを形成した後、該回路パターンの形成された面を剥離可能な固定用材料を介して第2の補強板に固定し、次いで第1の補強板を剥離してビア導体を必要に応じて含む回路パターンを前記絶縁樹脂基板の前記半導体チップの実装される回路パターン面の反対側の面に形成し、さらに複数層の絶縁樹脂層と前記絶縁樹脂基板に形成された回路パターン及びビア導体を形成し、多層回路パターンを含む前記絶縁樹脂基板を補強板から剥離することによって形成された多層回路基板の製造方法の一例を図4〜7を用いて以下に説明するが、本発明はこれに限定されるものではない。
【0047】
なお、本明細書において、本発明における半導体チップの実装される回路パターンとは、ICやLSIなどの半導体チップが実装可能な寸法精度を持った回路パターンを意味し、通常は、多層配線される回路パターンの内、最も小さな寸法精度を有した回路パターンである。
【0048】
絶縁樹脂基板103を剥離可能な固定用材料102を介して補強板101に固定し、絶縁樹脂層の接合し固定された面とは反対側に半導体チップの実装される回路パターン104を形成する(図4−(1))。すなわち、極めて精細なパターンが形成される。
【0049】
回路パターン104は多層回路基板の中でも最も微細な回路パターンであるため、セミアディティブ法またはフルアディティブ法で作製することが望ましいが、サブトラクティブ法を用いても良い。また、回路パターン形成に用いる金属には特に限定されないが、金,銀,銅,アルミニウム等が挙げられ、中でも安価で電気伝導性の優れる銅が望ましい。以下、銅を例に説明する。回路パターン104表面は必要に応じて0.2〜3μmの凹凸のある表面に粗化してもかまわない。
【0050】
絶縁樹脂基板103には、補強板101との貼り付けに先立って、貼り付け面である一方の面に回路パターンおよび位置合わせ用マークが形成されていてもよい。位置合わせマークは、透明な補強板である場合は、補強板を通して読みとっても良いし、絶縁樹脂基板103を通して読みとっても良いが、絶縁樹脂基板103の固定した面とは反対側に金属層が形成されている場合は、該金属層のパターンによらず読み取りができることから補強板101側からの読み取りが好ましい。この位置合わせマークは、絶縁樹脂基板を補強板に固定する際の位置合わせにも利用することができる。位置合わせマークの形状は特に限定されず、露光機などで一般に使用される形状が好適に採用できる。
【0051】
補強板101に貼り付けた後に貼り付けた面とは反対面に形成された回路パターン104は、40μmピッチ以下の特に高精度なパターンを形成することができる。本発明の一例では、少なくとも一つの面に特に高精細なパターンを形成した多層配線基板を提供する。多層配線であることのメリットとしては、スルーホールを介しての配線交差ができ、配線設計の自由度が増すこと、太い配線で接地電位を必要な場所の近傍まで伝搬することで高速動作するLSIのノイズ低減ができること、同様に太い配線で電源電位を必要な場所の近傍まで伝搬することにより、高速スイッチングでも電位の低下を防ぎ、LSIの動作を安定化させること、電磁波シールドとして外部ノイズを遮断することなどがあり、LSIが高速化し、また、多機能化による多ピン化が進むと非常に重要になる。
【0052】
次に、半導体チップの実装される回路パターン104を剥離可能な粘着剤を介して第2の補強板201に貼り付け(図4−(2))、第1の補強板101と剥離可能な固定用材料102を剥離する(図4−(3))。剥離する際には剥離可能な固定用材料102の粘着力を低下させ補強板101のみを剥離させる。剥離可能な固定用材料102に熱処理で粘着力が低下するもの使用した場合、補強板101を加熱することで容易に粘着力を低下できる。補強板が透光性に優れたガラス等を使用している場合、紫外線照射にて粘着力が低下する材料を剥離可能な固定用材料102に使用することができ、補強板101側から紫外線照射することで剥離可能な固定用材料102の粘着の低下が可能である。
【0053】
次に絶縁樹脂基板103にビアホール105を形成する(図4−(4))。ここでビアホール105はレーザー加工などの方法で形成することができる。炭酸ガスレーザを用いると直径50μm程度まで、YAGレーザを用いると直径20μm程度までのビア加工が可能である。
【0054】
次にビアホール105と絶縁樹脂103上に回路パターン204を形成する(図5−(1))。回路パターン104と回路パターン204はセミアディティブ法またはフルアディティブ法で作製することが望ましいが、サブトラクティブ法を用いても良い。また、回路パターン形成に用いる金属には特に限定されないが、金,銀,銅,アルミニウム等が挙げられ、中でも安価で電気伝導性の優れる銅が望ましい。
【0055】
次にこの上にビルドアップ回路パターンを形成する。まずビルドアップの絶縁樹脂層203を形成する(図5−(2))。ビルドアップに用いる絶縁樹脂層203は信頼性の高いエポキシ系、ポリイミド系の感光性樹脂や熱硬化性樹脂が望ましい。絶縁樹脂層203の形成方法としては可撓性のフィルム状の絶縁樹脂をラミネートする方法や液状の絶縁性の樹脂をコーティングする方法などがある。可撓性のフィルム状の絶縁樹脂をラミネートする方法としては半硬化させることによりフィルム状にした樹脂をラミネートした後に完全に硬化させてしまう方法と完全硬化させた可撓性フィルムを接着剤を介して貼り付ける方法等がある。また、液状の樹脂をコーティングする方法としてはスピナー、ロールコーター、ダイコーター等で塗布する方法がある。
【0056】
ビルドアップ層間のビアホール205の形成は絶縁樹脂層203を感光性樹脂で形成した場合、フォトリソグラフィー技術等により露光現像処理等して絶縁樹脂層にビアホール205を形成することができる。一方、絶縁樹脂層203を熱硬化性樹脂で形成した場合には、レーザー加工等により絶縁樹脂層にビアホール205を形成することができる。
【0057】
次に回路パターン304を形成する。回路パターン304は回路パターン204と同様にセミアディティブ法またはフルアディティブ法で作製することが望ましいが、サブトラクティブ法を用いても良い。
【0058】
以上説明した絶縁樹脂層の形成、多層回路間のビアホール形成、回路パターン形成の工程で1層のビルドアップ層の形成ができる。これを繰り返すことにより多層回路基板の形成が可能となる。
【0059】
そして任意の層数を形成した後、外部端子部にソルダーレジスト層501と外部端子表面にバッファメタル層502を設ける(図5−(3))。
【0060】
次に半導体チップ搭載側の端子形成を行う。まず、ソルダーレジスト501を形成した面の側に第3の補強板301を剥離可能な固定用材料302を介して接合する(図5−(4))。そして第2の補強板201と剥離可能な固定用材料202を剥離する(図6−(1))。次に端子部にソルダーレジスト層501と外部端子表面にバッファメタル層502を設けることにより多層回路基板を完成させることができる(図6−(2))。この後、補強板301で固定した状態で半導体チップ601を搭載することができる(図6−(3))。この場合、補強板により多層回路基板の寸法は維持されている。そのため高精度な寸法形状が維持でき、狭ピッチ端子の半導体チップも精度よく接合することが可能になる。また、半導体チップ実装後の補強板301の剥離前に半導体搭載側をモールド樹脂等で封止しても構わない。半導体チップ搭載後に補強板301を剥離して外部端子にハンダボール603を接合すると図7のような半導体パッケージが得られる。
【0061】
尚、以上で説明した絶縁樹脂基板上、各絶縁樹脂層上、各回路パターン上に必要に応じて薄い半導体チップやコンデンサー等の素子等を作製したり搭載してもよい。
(実施形態3)
本発明の一実施形態である絶縁樹脂基板を剥離可能な固定用材料を介して補強板に固定し前記絶縁樹脂基板上に半導体チップの実装される回路パターンを形成した後、半導体チップを含む電子部品を実装して該回路パターン面を固定板に接合し、前記補強板を剥離してから前記絶縁樹脂基板の前記微細な回路パターンの形成された面の裏面に複数層の絶縁樹脂層と前記絶縁層に形成された回路パターン及びビア導体の形成された多層回路基板の製造方法の一例を図8〜9を用いて以下に説明するが、本発明はこれに限定されるものではない。
【0062】
絶縁樹脂基板103を剥離可能な固定用材料102を介して補強板101に固定し、絶縁樹脂基板の固定された面とは反対側の面に半導体チップの実装される回路パターン104を形成する(図8−(1))。すなわち、極めて精細なパターンが形成される。
【0063】
回路パターン104はセミアディティブ法またはフルアディティブ法で作製することが望ましいが、サブトラクティブ法を用いても良い。また、回路パターン形成に用いる金属には特に限定されないが、金,銀,銅,アルミニウム等が挙げられ、中でも安価で電気伝導性の優れる銅が望ましい。以下、銅を例に説明する。回路パターン104表面は必要に応じて0.2〜3μmの凹凸のある表面に粗化してもかまわない。
【0064】
絶縁樹脂基板103には、補強板101との貼り付けに先立って、貼り付け面である一方の面に回路パターンおよび位置合わせ用マークが形成されていてもよい。位置合わせマークは、補強板が透明な補強板である場合は、補強板を通して読みとっても良いし、絶縁樹脂基板103を通して読みとっても良いが、絶縁樹脂基板103の固定された面とは反対側の面に金属層が形成されている場合は、該金属層のパターンによらず読み取りができることから補強板101側からの読み取りが好ましい。この位置合わせマークは、絶縁樹脂基板を補強板に固定する際の位置合わせにも利用することができる。位置合わせマークの形状は特に限定されず、露光機などで一般に使用される形状が好適に採用できる。
【0065】
補強板101に貼り付けた後に貼り付け面とは反対面に形成された回路パターン104は、40μmピッチ以下の特に高精度なパターンを形成することができる。本発明の一例では、少なくとも一つの面に特に高精細なパターンを形成した多層配線基板を提供する。
【0066】
次に回路パターン104上に半導体チップ搭載用の端子形成を行う。すなわち例えば、端子部にソルダーレジスト層501と外部端子表面にバッファメタル層502を設ける(図8−(2))。
【0067】
そして補強板101にて固定した状態で半導体チップ702を搭載する(図8−(3))。この場合、補強板により多層回路基板の寸法は維持されている。そのため高精度な寸法形状が維持でき、狭ピッチ端子の半導体チップも精度よく接合することが可能になる。図8−(3)では金ワイヤー701によるワイヤーボンディング接合の実装形態を示しているが、これに限定されるものではない。
【0068】
次に基板面全面をモールド封止樹脂で封止する(図8−(3))。モールド封止樹脂は好適にはエポキシ系樹脂を用いることができ、その中でもクレゾールノボラック型エポキシ樹脂・フェノールノボラック・シリカ系のものが主成分であるものを用いることが好ましい。モールド封止樹脂は金型で成形され、標準的な条件は170〜180度、70kg/cm2、90〜150秒である。その後、オーブンにて170〜180度、5時間の熱処理にて完全に熱硬化される。このモールド封止後の該樹脂を固定板として用いることができる。ここでは固定板としてモールド樹脂を用いた例について説明するが、その他の固定板としては放熱用の金属部品であるヒートスプレッターを用いる方法もある。モールド封止後、第1の補強板101と剥離可能な固定材料102から絶縁樹脂基板103を剥離する。
【0069】
次に絶縁樹脂基板103にビアホール105をレーザー加工などの方法で形成することができる。そしてビアホール105と絶縁樹脂基板103上に回路パターン204を形成する(図9−(1))。回路パターン204はセミアディティブ法またはフルアディティブ法で作製することが望ましいが、サブトラクティブ法を用いても良い。また、回路パターン形成に用いる金属には特に限定されないが、金,銀,銅,アルミニウム等が挙げられ、中でも安価で電気伝導性の優れる銅が望ましい。
【0070】
次にこの上に多層回路を形成する。まず絶縁樹脂層203を形成する。多層化に用いる絶縁樹脂層203は絶縁性や耐熱性があれば特に限定されないが信頼性の高いエポキシ系、ポリイミド系の感光性樹脂や熱硬化性樹脂が望ましい。絶縁樹脂層203の形成方法としては可撓性のフィルム状の絶縁樹脂をラミネートする方法や液状の絶縁性の樹脂をコーティングする方法などがある。可撓性のフィルム状の絶縁樹脂をラミネートする方法としては半硬化させることによりフィルム上にした樹脂をラミネートした後に完全に硬化させてしまう方法と完全硬化させた可撓性フィルムを接着剤を介して貼り付ける方法等がある。また、液状の樹脂をコーティングする方法としてはスピナー、ロールコーター、ダイコーター等で塗布する方法がある。
【0071】
ビルドアップ層間のビアホール205の形成は絶縁樹脂層203を感光性樹脂で形成した場合、フォトリソグラフィー技術により露光現像処理等して絶縁樹脂層にビアホール205を形成することができる。一方、絶縁樹脂層203を熱硬化性樹脂で形成した場合には、レーザー加工等により絶縁樹脂層にビアホール205を形成することができる。
【0072】
次に回路パターン304を形成する。回路パターン304は回路パターン204と同様にセミアディティブ法またはフルアディティブ法で作製することが望ましいが、サブトラクティブ法を用いても良い。
【0073】
以上説明した絶縁樹脂層の形成、ビルドアップ層間のビアホール形成、回路パターン形成の工程で多層回路基板の一層の形成ができる。これを繰り返すことにより多層回路基板の形成が可能となる。
【0074】
尚、以上で説明した絶縁樹脂基板上、各絶縁樹脂層上、各回路パターン上に必要に応じて薄い半導体チップやコンデンサー等の素子等を作製したり搭載したりしてもよい。この場合、補強板により多層回路基板の寸法は維持されている。そのため高精度な寸法形状が維持でき、狭ピッチ端子の半導体チップやコンデンサーも精度よく接合できるため高精度な素子内蔵多層回路基板が得られる。
【0075】
任意の層数を形成した後、外部端子部にソルダーレジスト層501と外部端子表面にバッファメタル層502を設ける。外部端子にハンダボール603を接合すると図9−(2)のような形態となる。
(実施形態4)
本発明の一実施形態である剥離可能な固定用材料を介して第1の補強板に固定された絶縁樹脂基板及び前記絶縁樹脂基板上に形成された回路パターンからなる第1の単層回路基板に剥離可能な固定用材料を介して第2の補強板に固定された絶縁樹脂基板及び前記絶縁樹脂基板上に形成された回路パターンからなる第2の単層回路基板を絶縁性樹脂を介して接合し、第2の補強板を剥離することで積層し、同様に剥離可能な固定用材料を介して補強板と接合された単層の回路基板の接合しと前記単層の回路基板からの補強板の剥離を繰り返すことにより単層の回路基板を任意の層数まで積層し、該積層された基板を第1の補強板から剥離することによって形成された多層回路基板の製造方法の一例を図10〜16を用いて以下に説明するが、本発明はこれに限定されるものではない。
【0076】
外部端子のある第1の単層回路基板は以下の要領で作製する(図10)。絶縁樹脂基板103aを剥離可能な固定用材料102aを介して補強板101aに固定し、絶縁樹脂基板103aの固定された面とは反対側の面に外部端子用の回路パターン104aを形成する(図10−(1))。本発明の絶縁樹脂基板103aはそれ自身を補強板に貼り付けたり剥がしたりするため可撓性フィルムであることが望ましい。
【0077】
回路パターン104aはセミアディティブ法またはフルアディティブ法で作製することが望ましいが、サブトラクティブ法を用いても良い。また、回路パターン104aに用いる金属には特に限定されないが、金,銀,銅,アルミニウム等が挙げられ、中でも安価で電気伝導性の優れる銅が望ましい。以下、銅を例に説明する。回路パターン104a表面は必要に応じて0.2〜3μmの凹凸のある表面に粗化してもかまわない。
【0078】
絶縁樹脂基板103aには、補強板101aへの固定に先立って、貼り付け面である一方の面に回路パターンおよび位置合わせ用マークが形成されていてもよい。
【0079】
補強板101aに固定した後に固定された面とは反対側の面に形成された回路パターン104aは、40μmピッチ以下の特に高精度なパターンとして形成することができる。
【0080】
回路パターン104a形成後、回路パターン104a上にソルダーレジスト層501を塗布する。ソルダーレジスト層501は例えば感光性樹脂を用いることができる。この場合、フォトリソグラフィーの技術を用いて露光、現像を行うことにより外部端子用のパット部の回路パターン104a表面を露出させることができる。この回路パターン104aの露出部にバッファメタル層502を設ける(図10−(2))。バッファメタル層502は銅金属と外部端子接続に用いるハンダ界面にもろい合金層生成を抑制するものでニッケルや金等の金属が採用できる。
【0081】
次に、ソルダーレジスト層501を剥離可能な固定用材料202aを介して別なる第1の補強板201aに貼り付け(図10−(3))、先の第1の補強板101a及び剥離可能な固定用材料102aを剥離する(図10−(4))。
【0082】
次に第2の単層回路基板は以下の通りに作製する(図11)。補強板101bの上に剥離可能な固定用材料102bを介して絶縁樹脂基板103bを固定する。そして絶縁樹脂基板103bの固定された面とは反対側の面に回路パターン104bを形成する(図11−(1))。このとき回路パターン104bはセミアディティブ法またはフルアディティブ法で作製することが望ましいが、サブトラクティブ法を用いても良い。回路パターン104b表面は必要に応じて0.2〜3μmの凹凸のある表面に粗化してもかまわない。
【0083】
絶縁樹脂基板103bには、補強板101bに固定する前に該固定される面面の側に回路パターンや位置合わせ用マークが形成されていてもよい。
【0084】
回路パターン104b形成後、この単層回路基板b上に絶縁性樹脂109bを形成する(図11−(2))。このとき絶縁性樹脂は第1の回路基板と接合可能な材料である。液状であればロールコータ等でコーティングするか、シート状であればラミネートして形成しても良い。この絶縁性樹脂109bとして、好適にはポリイミド系もしくはエポキシ系の熱硬化性樹脂であり、回路パターンとのピール強度は0.6kgf/cm以上、絶縁樹脂基板とのピール強度は0.8kgf/cm以上のものを用いることが望ましい。
【0085】
次に、絶縁性樹脂109bの表面を第1の単層回路基板103aに接合する(図13、図14−(1))。第2の単層回路基板を接合した後、第2の単層回路基板側の補強板101b及び剥離可能な固定用材料102bを剥離する(図14−(2))。
【0086】
そして、この第2の単層回路基板の補強板剥離面に前記第2の単層基板と同様に調製した別の単層基板(図12)を同様に接合する(図14−(3))。以上のように単層基板を接合する操作を繰り返すことで必要な数の単層基板が積み上げられる。
【0087】
尚、以上で説明した各単層基板上に形成された回路パターン上に必要に応じて薄い半導体チップやコンデンサー等の素子等が作製されたり搭載されたりしても構わない。この場合、補強板により多層回路基板の寸法は維持されている。そのため高精度な寸法形状が維持でき、狭ピッチ端子の半導体チップや薄膜コンデンサーも精度よく接合できるため高精度な素子内蔵多層回路基板が得られる。
【0088】
必要な単層基板を積層した後、多層基板にビアホール805を設ける(図14−(4))。ビアホール805が開けられる箇所では各単層基板にパッドが形成されており、ビアホールに導通をとることで各層の導通を得ることができる。ビアホールを開ける方法としてはレーザー法やドリル法などが挙げられる。
【0089】
ビアホールに導通をとる方法としては導電樹脂ペーストをビアホールに充填する方法や銅めっきによる方法などが挙げられる。ここでは積層後に一括でビアホールを積層しているが、各単層基板を積層する工程の中でビアホールを形成しても良く、この方法に限定されるものではない。この他に高密度回路パターンを得るのに好ましい方法として(1)ブラインドビアホールを各単層基板毎に設け、該ブラインドビアホールをめっき、導電性樹脂やハンダで充填させる方法、(2)積層前に各単層基板に導電性樹脂、めっき、ハンダ等の充填したフィルドビアホール、ビアポストを設けて積層する方法等がある。ビアホール805を開けた後、最後に積層された単層基板の補強板剥離面に半導体チップ搭載回路パターン804を形成する(図15−(1))。このとき回路パターン形成はセミアディティブ法またはフルアディティブ法で作製することが望ましいが、サブトラクティブ法を用いても良い。この後、外部端子にソルダーレジスト層501とバッファー層502を設ける(図15−(2))。この後、補強板201aにて固定した状態で半導体チップ601を搭載することができる(図16−(1))。これにより高精度で微細な多層配線板が形成できる。尚、半導体チップ実装後の補強板201aの剥離前に半導体搭載側をモールド樹脂等で封止しても構わない。外部端子にハンダボール603を接合すると図16−(2)のような半導体パッケージが得られる。
(実施形態5)
本発明の一実施形態である絶縁樹脂基板を剥離可能な固定用材料を介して第1の補強板に固定し前記絶縁樹脂基板上に半導体チップの実装される回路パターンを形成した後、該回路パターン面を剥離可能な固定用材料を介して別なる第の補強板で固定し、先の第1の補強板を剥離し、次いで前記絶縁樹脂基板の前記半導体チップの実装される回路パターンの形成された面とは反対側の面に、剥離可能な固定用材料を介して第の補強板に固定された絶縁樹脂基板及び前記絶縁樹脂基板上に形成された回路パターンからなる第2の単層回路基板を絶縁性樹脂を介して接合し、第の補強板を剥離することで積層し、同様に剥離可能な固定用材料を介して補強板に固定された第2の単層回路基板と同様の単層の回路基板の接合と該単層の回路基板からの補強板の剥離とを繰り返すことにより単層の回路基板を任意の層数まで積層し、該積層された基板を前記別なる第1の補強板から剥離することによって形成された多層回路基板の製造方法の一例を図17〜23を用いて以下に説明するが、本発明はこれに限定されるものではない。
【0090】
第1の単層基板は以下の要領で作製される(図17)。絶縁樹脂基板103aを剥離可能な固定用材料102aを介して補強板101aに固定し、絶縁樹脂基板103aの固定された面とは反対側の面に半導体チップの実装される回路パターン104aを形成する(図17−(1))。本発明の絶縁樹脂基板103aはそれ自身を補強板に固定したり剥がしたりするため可撓性フィルムであることが望ましい。
【0091】
回路パターン104aはセミアディティブ法またはフルアディティブ法で作製されることが望ましいが、サブトラクティブ法を用いても良い。また、回路パターン104aに用いる金属には特に限定されないが、金,銀,銅,アルミニウム等が挙げられ、中でも安価で電気伝導性の優れる銅が望ましい。以下、銅を例に説明する。回路パターン104a表面は必要に応じて0.2〜3μmの凹凸のある表面に粗化してもかまわない。
【0092】
絶縁樹脂基板103aには、補強板101aへの固定に先立って、固定される面に回路パターンおよび位置合わせ用マークが形成されていてもよい。
【0093】
補強板101aに固定された後に固定された面とは反対側の面に形成された回路パターン104aは、40μmピッチ以下の特に高精度なパターンとして形成することができる。
【0094】
次に、半導体チップの実装される回路パターン104aを剥離可能な固定用材料202aを介して別なる第1の補強板201aに貼り付け(図17−(2))、先の第1の補強板101a及び剥離可能な固定用材料102aを剥離する(図17−(3))。
【0095】
次に第2の単層回路基板は以下の通りに作製する(図18)。補強板101bの上に剥離可能な固定用材料102bを介して絶縁樹脂基板103bを固定する。そして絶縁樹脂基板103bの固定された面とは反対側の面に回路パターン104bを形成する(図18−(1))。このとき回路パターン104bはセミアディティブ法またはフルアディティブ法で作製することが望ましいが、サブトラクティブ法を用いても良い。回路パターン104b表面は必要に応じて0.2〜3μmの凹凸のある表面に粗化してもかまわない。
【0096】
絶縁樹脂基板103bには、補強板101bへの固定に先立って、固定された面に回路パターンおよび位置合わせ用マークが形成されていてもよい。
【0097】
回路パターン104bの形成後、この第2の単層回路基板上に絶縁性樹脂109bを形成する(図18−(2))。このとき絶縁性樹脂は第1の回路基板と接合可能な材料である。液状であればロールコータ等でコーティングするか、シート状であればラミネートして形成しても良い。この絶縁性樹脂109bとして、好適にはポリイミド系もしくはエポキシ系の熱硬化性樹脂であり、回路パターンとのピール強度は0.6kgf/cm以上、絶縁樹脂基板とのピール強度は0.8kgf/cm以上のものを用いることが望ましい。
【0098】
次に、絶縁性樹脂109bの表面を第1の単層基板103aに接合する(図20、図21−(1))。第2の単層回路基板を接合した後、第2の単層回路基板側の補強板101b及び剥離可能な固定用材料102bを剥離する(図21−(2))。
【0099】
そして、この第2の単層回路基板の補強板剥離面に前記第2の単層基板と同様に調製した別の単層基板(図19)を同様な要領で接合する(図21−(3))。以上のように単層基板を接合する操作を繰り返すことで必要な数の単層基板が積み上げられる。
【0100】
尚、以上で説明した各単層基板上に形成された回路パターン上に必要に応じて薄い半導体チップやコンデンサー等の素子等を作製したり搭載したりしても構わない。この場合、補強板により多層回路基板の寸法は維持されている。そのため高精度な寸法形状が維持でき、狭ピッチ端子の半導体チップや薄膜コンデンサーも精度よく接合できるため高精度な素子内蔵多層回路基板が得られる。
【0101】
必要な単層基板を積層した後、多層基板にビアホール805を設ける(図21−(4))。ビアホール805が開けられる箇所では各単層基板にパッドが形成されており、ビアホールに導通をとることで各層の導通を得ることができる。ビアホールを開ける方法としてはレーザー法やドリル法などが挙げられる。
【0102】
ビアホールに導通をとる方法としては導電樹脂ペーストをビアホールに充填する方法や銅めっきによる方法などが挙げられる。ここでは積層後に一括でビアホールを積層しているが、各単層基板を積層する工程の中でビアホールを形成しても良く、これに限定されるものではない。この他には高密度回路パターンを得るのに好ましい方法として(1)ブラインドビアホールを各単層基板毎に設け、該ブラインドビアホールをめっき、導電性樹脂やハンダで充填させる方法、(2)積層前に各単層基板に導電性樹脂、めっき、ハンダ等の充填したフィルドビアホール、ビアポストを設けて積層する方法がある。ビアホール805を開けた後、最後に積層された単層基板の補強板剥離面に回路パターン804を形成する(図22−(1))。このとき回路パターン形成はセミアディティブ法またはフルアディティブ法で作製することが望ましいが、サブトラクティブ法を用いても良い。この後、外部端子にソルダーレジスト層801とバッファー層802を設ける(図22−(2))。半導体チップ搭載部の端子を設ける時はソルダーレジスト層801側の面を補強板101d及び剥離可能な固定用材料102dを介して固定し、補強板202a及び剥離可能な固定用材料201aを剥離して行うことができる(図22(3))。これにより高精度で微細な多層配線板が形成できる。また、半導体チップ実装後の補強板101dの剥離前に半導体搭載側をモールド樹脂等で封止しても構わない。補強板101d及び固定用材料102dを剥離し、外部端子にハンダボール603を接合すると図23のような半導体パッケージが得られる。
(実施形態6)
本発明の一実施形態である絶縁樹脂基板を剥離可能な固定用材料を介して第1の補強板に固定し、前記絶縁樹脂基板上に半導体チップの実装される回路パターンを形成した後、半導体チップを含む電子部品を実装し、次いで該回路パターン面を固定板に組み付け、前記第1の補強板を剥離してから前記絶縁樹脂基板の前記半導体チップの実装される回路パターン面とは反対側の面に、剥離可能な固定用材料を介して第2の補強板に固定された絶縁樹脂基板及び該絶縁樹脂基板上に形成された回路パターンからなる第2の単層回路基板を絶縁性樹脂を介して接合し、第2の補強板を剥離することで積層し、同様に剥離可能な固定用材料を介して補強板に固定された第2の単層回路基板と同様の単層の回路基板の接合と該単層の回路基板からの補強板の剥離とを繰り返すことにより単層の回路基板を任意の層数まで積層することによって形成された多層回路基板の製造方法の一例を図24〜31を用いて以下に説明するが、本発明はこれに限定されるものではない。
【0103】
第1の単層基板は以下の要領で作製される(図24)。絶縁樹脂基板103aを剥離可能な固定用材料102aを介して補強板101aに固定し、絶縁樹脂基板103aの固定された面とは反対側の面に半導体チップの実装される回路パターン104aを形成する(図24−(1))。すなわち、極めて精細なパターンが形成される。
【0104】
回路パターン104aはセミアディティブ法またはフルアディティブ法で作製されることが望ましいが、サブトラクティブ法を用いても良い。また、回路パターン形成に用いる金属には特に限定されないが、金,銀,銅,アルミニウム等が挙げられ、中でも安価で電気伝導性の優れる銅が望ましい。以下、銅を例に説明する。回路パターン104a表面は必要に応じて0.2〜3μmの凹凸のある表面に粗化してもかまわない。
【0105】
絶縁樹脂基板103aには、補強板101aへの固定に先立って、固定される面に回路パターンおよび位置合わせ用マークが形成されていてもよい。
【0106】
補強板101aに固定された後に固定された面とは反対側の面に形成された回路パターン104aは、40μmピッチ以下の特に高精度なパターンとして形成することができる。本発明の一例では、少なくとも一つの面を半導体チップが実装できるように、特に高精細なパターンを形成した多層配線基板を提供するものである。
【0107】
次に半導体チップの実装される回路パターン104a上に半導体チップ搭載用の端子形成を行う。端子部にソルダーレジスト層501と外部端子表面にバッファメタル層502を設ける(図24−(2))。
【0108】
そして補強板201に固定した状態で半導体チップ601を搭載する(図24−(3))。この場合、補強板により多層回路基板の寸法精度は維持されている。そのため高精度な寸法・形状が維持でき、狭ピッチ端子の半導体チップも精度よく接合することが可能になる。図24−(3)ではハンダによるフリップチップ実装形態を示しているが、実装形態はこれに限定されるものではない。
【0109】
次に放熱用のヒートスプレッター608を半導体チップ背面に構成する(図24−(4))。この場合、ヒートスプレッターは例えばフィルム状の接着剤層607を用いて固定される。接着剤層607はエポキシ系の熱硬化型の接着フィルムが望ましい。接着剤層607としてガラス布材に半硬化のエポキシ樹脂を含浸させたFR4やFR5、BTレジン(ビスマレイミド・トリアジン樹脂)等のプリプレグを使用しても構わない。接着剤層607は半導体チップ601よりも厚く、半導体チップ601搭載部には設けられない。半導体チップ背面には金属紛を多く含んだ有機物製の伝熱性ペースト606を介して放熱板であるヒートスプレッター608に熱が移動し放熱できるしくみとなっている。このヒートスプレッター608を固定板として使用することができる。次いで、第1の補強板101a及び剥離可能な固定用材料102aを剥離する(図24−(5))。
【0110】
次に第2の単層回路基板は以下の通りに作製する(図25)。補強板101bの上に剥離可能な固定用材料102bを介して絶縁樹脂基板103bを固定する。そして絶縁樹脂基板103bの固定された面とは反対側の面に回路パターン104bを形成する(図25−(1))。このとき回路パターン104bはセミアディティブ法またはフルアディティブ法で作製することが望ましいが、サブトラクティブ法を用いても良い。回路パターン104b表面は必要に応じて0.2〜3μmの凹凸のある表面に粗化してもかまわない。
【0111】
絶縁樹脂基板103bには、補強板101bへの固定に先立って、固定された面に回路パターンおよび位置合わせ用マークが形成されていてもよい。
【0112】
回路パターン104bの形成後、この第2の単層回路基板上に絶縁性樹脂層109bを形成する(図25−(2))。このとき液状であればロールコータ等でコーティングするか、シート状であればラミネートして形成しても良い。この絶縁性樹脂109bとして、好適にはポリイミド系もしくはエポキシ系の熱硬化性樹脂であり、回路パターンとのピール強度は0.6kgf/cm以上、絶縁樹脂基板とのピール強度は0.8kgf/cm以上のものを用いることが望ましい。
【0113】
次に、絶縁性樹脂109bの表面を第1の単層基板103aに接合する(図27、図28−(1))。第2の単層回路基板を接合した後、第2の単層回路基板側の補強板101b及び剥離可能な固定用材料102bを剥離する(図28−(2))。
【0114】
そして、この第2の単層回路基板の補強板剥離面に前記第2の単層基板と同様に調製した別の単層基板(図26)を同様な要領で接合する(図29−(1))。以上のように単層基板を接合する操作を繰り返すことで必要な数の単層基板が積み上げられる。
【0115】
尚、以上で説明した各単層基板上に形成された回路パターン上に必要に応じて薄い半導体チップやコンデンサー等の素子等を作製したり搭載したりしても構わない。この場合、補強板により多層回路基板の寸法は維持されている。そのため高精度な寸法形状が維持でき、狭ピッチ端子の半導体チップや薄膜コンデンサーも精度よく接合できるため高精度な素子内蔵多層回路基板が得られる。
【0116】
必要な単層基板を積層した後、多層基板にビアホール805を設ける(図29−(2))。ビアホール805が開けられる箇所では各単層基板にパッドが形成されており、ビアホールに導通をとることで各層の導通を得ることができる。ビアホールを開ける方法としてはレーザー法やドリル法などが挙げられる。
【0117】
ビアホールに導通をとる方法としては導電樹脂ペーストをビアホールに充填する方法や銅めっきによる方法などが挙げられる。ここでは積層後に一括でビアホールを積層しているが、各単層基板を積層する工程の中でビアホールを形成しても良く、これに限定されるものではない。この他には高密度回路パターンを得るのに好ましい方法として(1)ブラインドビアホールを各単層基板毎に設け、該ブラインドビアホールをめっき、導電性樹脂やハンダで充填させる方法、(2)積層前に各単層基板に導電性樹脂、めっき、ハンダ等の充填したフィルドビアホール、ビアポストを設けて積層する方法がある。ビアホール805を開けた後、最後に積層された単層基板の補強板剥離面に回路パターン804を形成する(図30−(1))。このとき回路パターン形成はセミアディティブ法またはフルアディティブ法で作製することが望ましいが、サブトラクティブ法を用いても良い。この後、外部端子にソルダーレジスト層801とバッファー層802を設ける(図30−(2))。これにより高精度で微細な多層配線板が形成できる。外部端子にハンダボール603を接合すると図31のような半導体パッケージが得られる。
【0118】
上記の実施例においては、絶縁樹脂基板を予め補強板に固定し、回路パターンを形成し、この面を別なる補強板に固定し、反対側の面に多層化を行った例を例示したが、絶縁樹脂基板を補強板に固定し、固定板に固定された面と反対側の面に多層化を行う例や絶縁樹脂基板に予め回路パターンが形成されたものを用い、該回路パターン面を補強板に固定して、反対側の面に多層化を行う例は、上記の実施例を応用することで実施可能である。
【0119】
また、実施態様4〜6においては、第1の単層回路基板を別なる第1の補強板に固定した後に固定された面の反対側の面に回路パターンを形成することや第2の単層回路基板において本発明の方法を応用して両面に回路パターンが形成されたものを用いる態様も本発明の好ましい一実施態様と言うことができる。
【0120】
【発明の効果】
本発明は、絶縁樹脂層を寸法安定性及び平坦性の優れた補強板に固定して、微細な回路パターンを加工して多層化するため、加工工程での熱処理プロセス、湿式プロセスによる膨張と収縮、あるいは引っ張りや捻れなどの外力による変形を抑制して、より設計値に近い微細加工が可能である。特に、半導体チップなどの電子部品を接続する際の電子部品の電極パッドと回路基板パターンとの位置合わせ精度に係わる位置精度の改善に効果が大きい。
【図面の簡単な説明】
【図1】実施形態1の工程について示す概略断面図。
【図2】実施形態1の工程について示す概略断面図(図1のつづき)。
【図3】実施形態1の工程で作製した多層基板部材に半導体チップを搭載した場合について示す概略断面図及びさらに外部端子にハンダボールを搭載した場合について示す概略断面図(図2のつづき)。
【図4】実施形態2の工程について示す概略断面図。
【図5】実施形態2の工程について示す概略断面図(図4のつづき)
【図6】実施形態2の工程について示す概略断面図及び更に半導体チップを搭載した場合について示す概略断面図(図5のつづき)。
【図7】実施形態2の工程で作製した多層回路基板部材に半導体チップ及び外部端子にハンダボールを搭載した場合について示す概略断面図(図6のつづき)。
【図8】実施形態3の工程について示す概略断面図。
【図9】実施形態3の工程について示す概略断面図(図8のつづき)。
【図10】実施形態4の工程において、外部端子のある第1の単層回路基板の作製工程を示す概略断面図。
【図11】実施形態4の工程において、第2の単層回路基板の作製工程について示す概略断面図。
【図12】実施形態4において、第2の単層回路基板と同様の方法で作製されるで単層回路基板の概略断面図。
【図13】実施形態4において、第1の単層基板と第2の単層基板とを接合する過程について示す模式図。
【図14】実施形態4において、第1の単層基板と第2の単層基板とを接合した工程以降の工程について示す概略断面図。
【図15】実施形態4において、第1の単層基板と第2の単層基板とを接合した工程以降の工程について示す概略断面図(図14のつづき)。
【図16】実施形態4の工程で作製した多層回路基板部材に半導体チップを搭載した場合について示す概略断面図及び更に外部端子にハンダボールを搭載した場合について示す概略断面図(図15のつづき)。
【図17】実施形態5の工程において、第1の単層回路基板の作製工程について示す概略断面図。
【図18】実施形態5の工程において、第2の単層回路基板の作製工程について示す概略断面図。
【図19】実施形態5の工程において、第2の単層回路基板と同様の方法で作製される単層回路基板の概略断面図。
【図20】実施形態5において、第1の単層基板と第2の単層基板とを接合する過程を示す模式図。
【図21】実施形態5において、第1の単層基板と第2の単層基板を接合した工程以降の工程を示す概略断面図。
【図22】実施形態5において、第1の単層基板と第2の単層基板を接合した工程以降の工程及び得られた多層回路基板用部材に更に半導体チップを実装した場合について示す概略断面図(図21のつづき)。
【図23】実施形態5の工程で作製した多層回路基板用部材に半導体チップ及び外部端子にハンダボールを搭載した場合について示す概略断面図(図22のつづき)。
【図24】実施形態6の工程において、第1の単層回路基板の作製工程について示す概略断面図。
【図25】実施形態6の工程において、第2の単層回路基板の作製工程について示す概略断面図。
【図26】実施形態6において、第2の単層回路基板と同様の方法で作製される単層回路基板の概略断面図。
【図27】実施形態6において、第1の単層基板と第2の単層基板とを接合する過程について示す模式図。
【図28】実施形態6において、第1の単層基板と第2の単層基板を接合した工程以降の工程について示す概略断面図。
【図29】実施形態6において、第1の単層基板と第2の単層基板を接合した工程以降の工程について示す概略断面図(図28のつづき)。
【図30】実施形態6において、第1の単層基板と第2の単層基板を接合した工程以降の工程について示す概略断面図(図29のつづき)。
【図31】実施形態6の工程で作製した多層回路基板用部材に更に外部端子にハンダボールを搭載した場合について示す概略断面図(図30のつづき)。
【図32】従来ビルドアップ多層基板の断面模式図。
【符号の説明】
101、201、301、101a、101b、101c、101d、201a:補強板
102、202、302、102a、102b、102c、102d、202a:剥離可能な固定用材料
103、203、103a、103b、103c:絶縁樹脂基板または絶縁樹脂層
104、204、304、104a、104b、104c、804:回路パターン
109b、109c:絶縁性樹脂
105、205、805:ビアホール
501、801:ソルダーレジスト
502、802:バッファーメタル層(Ni、Au等)
601:フリップ実装タイプの半導体チップ
602:フリップ実装用ハンダボール
603:BGA用のハンダボール
604:フリップ実装用のアンダーフィル材
606:伝熱グリース
607:接着剤シート
608:ヒートスプレッター
701:Auワイヤー
702:ワイヤーボンディングタイプの半導体チップ
703:モールド樹脂(固定板)
704:ワイヤーボンディングタイプの半導体チップ固定用のAg接着剤
901:従来の多層回路基板のガラスエポキシ製のコア材。
902a:従来の多層回路基板のチップ実装側の多層回路層
902b:従来の多層回路基板の外部端子側の多層回路層
a・・・実施形態4、5、6における単層回路基板部
b・・・実施形態4、5、6における単層回路基板部
c・・・実施形態4、5、6における単層回路基板部

Claims (6)

  1. 絶縁樹脂基板を剥離可能な固定用材料を介して第1の補強板に固定し、ビア導体を必要に応じて含む回路パターンを前記樹脂基板上に形成し、次いで、該回路パターンを有する絶縁樹脂基板の一面を剥離可能な固定用材料を介して第2の補強板で固定し、次いで第1の補強板を剥離してビア導体を必要に応じて含む回路パターンを前記絶縁樹脂基板上の第2の補強板で固定した面の反対側の面上に形成し、該回路パターン上に(1)絶縁樹脂層を形成し、(2)ビア導体を必要に応じて含んだ回路パターンを該絶縁樹脂層上に形成し、前記(1)と(2)の手順を必要数繰り返して所定の積層数とし、次いで、補強板を剥離することを特徴とする多層回路基板の製造方法。
  2. 絶縁樹脂基板を剥離可能な固定用材料を介して第1の補強板に固定し、前記絶縁樹脂基板上に半導体チップの実装される回路パターンを形成した後、該回路パターンの形成された面を剥離可能な有機物を介して第2の補強板に固定し、次いで第1の補強板を剥離してビア導体を必要に応じて含む回路パターンを前記絶縁樹脂基板の前記半導体チップの実装される回路パターン面の反対側の面に形成し、該回路パターン上に(1)絶縁樹脂層を形成し、(2)ビア導体を必要に応じて含んだ回路パターンを該絶縁樹脂層上に形成し、前記(1)と(2)の手順を必要数繰り返して所定の積層数とし、次いで、補強板を剥離することを特徴とする多層回路基板の製造方法。
  3. 絶縁樹脂基板を剥離可能な固定用材料を介して補強板に固定し、前記絶縁樹脂基板上に半導体チップの実装される回路パターンを形成した後、該回路パターンに半導体チップを含む電子部品を実装し、該回路パターン面を固定板に組みつけ、次いで、前記補強板を剥離してから、ビア導体を必要に応じて含む回路パターンを前記半導体チップの実装される回路パターンの形成された面の反対側に形成し(1)絶縁樹脂層を形成し、(2)ビア導体を必要に応じて含んだ回路パターンを該絶縁樹脂層上に形成し、前記(1)と(2)の手順を必要数繰り返して所定の積層数とする多層回路基板の製造方法
  4. 剥離可能な固定用材料を介して第1の補強板に固定された必要に応じてビア導体を含む回路パターンが形成された絶縁樹脂基板からなる第1の単層回路基板に、該回路パターンの側の面を剥離可能な固定用材料を介して別なる第2の補強板に固定して先の第1の補強板を剥離し、次いで(1)剥離可能な固定用材料を介して第3の補強板に固定された絶縁樹脂基板及び前記絶縁樹脂基板上に形成された必要に応じてビア導体を含む回路パターンからなる第2の単層回路基板を絶縁性樹脂を介して接合し、(2)第3の補強板を剥離し、次いで、前記第2の単層回路基板と同様に調製された別なる単層回路基板を用いて、前記(1)と(2)の手順を必要数繰り返して所定の積層数とし、次いで、該積層された基板を補強板から剥離することを特徴とする多層回路基板の製造方法。
  5. 絶縁樹脂基板を剥離可能な固定用材料を介して第1の補強板に固定し、前記絶縁樹脂基板上に必要に応じてビア導体を含む半導体チップの実装される回路パターンを形成した後、該回路パターン面を剥離可能な有機物を介して別なる第2の補強板に固定してから先の第1の補強板を剥離し、前記半導体チップの実装される回路パターンの形成された面の反対側の面に、次いで(1)剥離可能な固定用材料を介して第3の補強板に固定された絶縁樹脂基板及び前記絶縁樹脂基板上に形成された必要に応じてビア導体を含む回路パターンからなる第2の単層回路基板を絶縁性樹脂を介して接合し、(2)第3の補強板を剥離し、次いで、前記第2の単層回路基板と同様に調製された別なる単層回路基板を用いて、前記(1)と(2)の手順を必要数繰り返して所定の積層数とし、次いで、該積層された基板を補強板から剥離することを特徴とする多層回路基板の製造方法。
  6. 絶縁樹脂基板を剥離可能な固定用材料を介して第1の補強板に固定し、前記絶縁樹脂基板上に必要に応じてビア導体を含む半導体チップの実装される回路パターンを形成した後、該回路パターンに半導体チップを含む電子部品を実装し、該回路パターン面を固定板に組みつけ、前記第1の補強板を剥離してから半導体チップの実装された回路パターン面の反対側の面に、次いで(1)剥離可能な固定用材料を介して第2の補強板に固定された絶縁樹脂基板及び前記絶縁樹脂基板上に形成された必要に応じてビア導体を含む回路パターンからなる第2の単層回路基板を絶縁性樹脂を介して接合し、(2)第2の補強板を剥離し、次いで、前記第2の単層回路基板と同様に調製された別なる単層回路基板を用いて、前記(1)と(2)の手順を必要数繰り返して所定の積層数とする多層回路基板の製造方法
JP2002304855A 2002-10-18 2002-10-18 多層回路基板用部材および多層回路基板の製造方法 Expired - Fee Related JP4211350B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002304855A JP4211350B2 (ja) 2002-10-18 2002-10-18 多層回路基板用部材および多層回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002304855A JP4211350B2 (ja) 2002-10-18 2002-10-18 多層回路基板用部材および多層回路基板の製造方法

Publications (3)

Publication Number Publication Date
JP2004140254A JP2004140254A (ja) 2004-05-13
JP2004140254A5 JP2004140254A5 (ja) 2005-12-02
JP4211350B2 true JP4211350B2 (ja) 2009-01-21

Family

ID=32452159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002304855A Expired - Fee Related JP4211350B2 (ja) 2002-10-18 2002-10-18 多層回路基板用部材および多層回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP4211350B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI542260B (zh) 2010-12-24 2016-07-11 Lg伊諾特股份有限公司 印刷電路板及其製造方法
KR101154700B1 (ko) * 2010-12-24 2012-06-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
JP2012134544A (ja) * 2012-03-09 2012-07-12 Nitto Denko Corp 太陽電池用基板、太陽電池素子、太陽電池用モジュールおよび太陽電池用基板の製造方法
JP2012247785A (ja) * 2012-07-04 2012-12-13 Nitto Denko Corp 表示素子用基板およびその製造方法
JP6000297B2 (ja) * 2014-03-17 2016-09-28 聯致科技股▲フン▼有限公司 パッケージ基板
JP6455197B2 (ja) * 2015-02-06 2019-01-23 凸版印刷株式会社 配線基板、半導体装置及び半導体装置の製造方法
JP6628544B2 (ja) 2015-10-07 2020-01-08 富士通株式会社 配線基板の製造方法
CN114040565A (zh) * 2021-11-15 2022-02-11 广东世运电路科技股份有限公司 Pcb板加工方法、设备及计算机可读存储介质

Also Published As

Publication number Publication date
JP2004140254A (ja) 2004-05-13

Similar Documents

Publication Publication Date Title
KR100694251B1 (ko) 반도체 디바이스 및 그 제조방법
US9040832B2 (en) Wiring substrate and method of manufacturing the same
US7173322B2 (en) COF flexible printed wiring board and method of producing the wiring board
JP2007287953A (ja) 回路基板およびその製造方法
JP4211350B2 (ja) 多層回路基板用部材および多層回路基板の製造方法
KR100688823B1 (ko) 고밀도 기판의 제조방법
JP2004247391A (ja) 回路基板の製造方法
JP2008300881A (ja) 回路基板用部材およびそれを用いた電子部品実装回路基板の製造方法
JP2004319660A (ja) 回路基板用部材および回路基板の製造方法
JP2006013030A (ja) 回路基板用部材およびその製造方法
JP2002076185A (ja) 回路基板装置及びその製造方法
JP2008243899A (ja) 回路基板の製造方法および回路基板
JP4178869B2 (ja) 回路基板用部材および回路基板の製造方法
JP4075652B2 (ja) 半導体装置の製造方法
JP4314834B2 (ja) 回路基板の製造方法および回路基板用部材
JP4158659B2 (ja) 電子部品実装回路基板の製造方法
JP3444787B2 (ja) 電子部品実装用フィルムキャリアテープおよび電子部品実装用フィルムキャリアテープの製造方法
JP4211413B2 (ja) 回路基板用部材
JP2003101193A (ja) 回路基板の製造方法
JP4345464B2 (ja) 電子部品が接合された回路基板用部材の製造方法
JP4135375B2 (ja) 回路基板用部材および回路基板の製造方法
JP4770095B2 (ja) 多層配線基板の製造方法
JP2005079375A (ja) 回路基板用部材およびその製造方法
JP4080681B2 (ja) 電子部品実装用フィルムキャリアテープおよびその製造方法
JP2005142267A (ja) 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051017

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081020

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees